【課題】検査内容の編集が容易に行えることで、電子部品の多品種少量生産化に対応することが可能な電子部品の検査装置および検査プログラムを提供する。
【解決手段】電子部品を、規格の種類を示す検査規格情報に対応した検査条件情報に基づいて検査する電子部品の検査装置である。ＬＣＤに表示されたセル編集画面２００の検査条件一覧表示欄２０４に表形式に表示されている検査条件情報を編集する際に、まず、セル操作ボタン２０５をクリックしてセル編集モードへ移行する。次に、変更したいセルをダブルクリックして入力可能な状態とし、キーボードを操作して新たな数値を各セルに入力して編集し、「データベースへ保存」ボタン２０５ｃをクリックすることで、ハードディスク装置へ保存される。検査は、この編集された検査条件情報に基づいて行われる。 （もっと読む）

【課題】ランダムサンプリングの前提や正規母集団の前提が成り立たなくても、抜取検査を正確に評価する方法及び装置の提供。
【解決手段】検査対象の第１サンプリングプラン及び第１合格判定値の算出条件を決定し、決定された第１サンプリングプランに基づいて、第１測定値を取得し、取得された第１測定値及び決定された第１合格判定値の算出条件に基づいて、第１合格判定値、第１分布関数及び第１合格率を算出し、検査対象の第２サンプリングプラン及び第２合格判定値の算出条件を決定し、決定された第２サンプリングプランに基づいて、第２測定値を取得し、取得された第２測定値及び決定された第２合格判定値の算出条件に基づいて、第２分布関数及び第２合格率を算出し、決定された許容範囲を用いて、第１分布関数及び第１合格率並びに第２分布関数及び第２合格率を比較することによって、第１サンプリングプラン及び第２サンプリングプランを評価する。 （もっと読む）

【課題】測定器の状態に基づいて実行可能な試験を判断できる試験装置を提供する。
【解決手段】状態情報取得部２２２は、受け入れた状態情報を、測定器状態テーブル２６４に対して出力する。試験項目判断部２２６は、操作部２０６から試験項目情報を受け入れ、試験別使用測定器テーブル２６２から、使用測定器情報を取得する。測定器判断部２２８は、測定器状態テーブル２６４にアクセスして、使用測定器情報に対応する測定器が使用可能か否か判断する。試験項目判断部２２６は、各試験項目で使用する測定器が全て使用可能か否か判断する。１つでも使用不可の測定器がある場合、表示部２０８は、「試験実行不可能」などといった表示を行う。全て使用可能である場合、試験実行制御部２３０は、試験を実行するための制御を行う。 （もっと読む）

【課題】測定／試験アクセス制御装置及び方法並びにそのプログラムに関し、１つの測定系アプリケーションソフトウェアに対して複数の操作端末からのアクセスを可能にし、かつ、他の操作端末の測定／試験の実施によって測定設定が破壊されないようにする。
【解決手段】ソケット調停管理部１−２１は、測定系アプリケーションソフトウェア１−２と操作端末ＰＣ１〜ＰＣ３との間を接続するソケットとして、マスタソケット１−３１を１台の操作端末の接続にのみ生成し、他のソケットを全てスレーブソケット１−３２，１−３３として生成する。マスタ処理部１−２２は、マスタソケットで送受される制御コマンド及び測定コマンドを制限することなく処理し、スレーブ処理部１−２３は、スレーブソケットで送受されるコマンドのうち、機能限定規則によって許可されたコマンドのみを処理し、機能限定規則によって許可されたコマンド以外のコマンドを破棄する。 （もっと読む）

【課題】複数のシュムプロットを解析する場合に必要なユーザの操作を低減し、効率的な解析を行うことができる半導体試験装置を提供する。
【解決手段】半導体試験装置１は、ＤＵＴ３０の試験を行う試験装置本体１０と、試験装置本体１０で得られた試験結果を表示する表示部２６を有する端末装置２０とを備える。試験装置本体１０は、ＤＵＴ３０に印加する試験信号の電圧とタイミングとを段階的に変化させつつパス・フェイルを判定し、その判定結果（シュムデータ）を取得可能である。端末装置２０は、試験装置本体１０で得られたシュムデータのうちの少なくとも２つのシュムデータについてのシュムプロットを、重ね合わせた状態で表示部２６に表示する表示制御部２２ａを備える。 （もっと読む）

【課題】同時にテストする２以上の集積回路の配置を最適化してテスト効率を高める方法の提供。
【解決手段】半導体ウェハ８上のｍ（２以上の自然数）個の集積回路のテストを同時に実施することができるプローブカード５を用いてテストを繰り返し実施することにより、半導体ウェハ８上に形成されたｎ（ｍより大きな自然数）個の集積回路のテストを実施する半導体テスト装置であって、当該装置は、半導体ウェハ８に近接する他の半導体ウェハ上に形成されたｎ個の集積回路のテストに要した時間の分布を集積回路ごとに集計するテスト時間集計部２２と、集計した時間の分布を参照して、同時にテストするｍ個の集積回路の配置を決定するマルチ配置決定部２４と、決定された配置に従って集積回路のテストを繰り返し実施するテスト実行部２５とを有する。これにより同時にテストする２以上の集積回路の配置を最適化し、テスト時間を短縮する。 （もっと読む）

【課題】テスタモジュールに組み込まれるファームウェアにおけるハードウェア設定情報の管理と設定を効率よく行うことができるＬＳＩテスタを提供する。
【解決手段】テスタメインフレームからテスタモジュール内のファームウェアに複数の設定項目を転送格納するとともに、ハードウェアへの設定を有効にするタイミングとしてトリガを入力するように構成されたＬＳＩテスタにおいて、トリガの種類別に手順の段数を示す複数のステージが格納される設定テーブルを設け、一つの設定項目に対する設定に手順がある場合には前記設定テーブルを用いて他の設定項目とまとめる。 （もっと読む）

【課題】検査時に被検査箇所に付着したフラックスを自動的に容易かつ確実に除去して、作業性よく被検査箇所を良好な状態にする。
【解決手段】プリント基板５を所定の位置にセットして固定部材６により保持固定する。その後、操作レバー２を回動操作する。操作レバー２が操作されたことは、位置センサにて検知されて検知信号が制御部材８へ出力される。制御部材８は駆動部材７を始動してピンベース体３を上昇させ、コンタクトピン４をプリント基板５に当接させて被検査箇所に付着したフラックスを除去する。制御部材８は、ピンベース体３をあらかじめ設定された回数上下動させるようにコントロールしてフラックスを確実に除去する。その後、制御部材８は、駆動部材７を動作させてピンベース体３を移動させることにより、コンタクトピン４を検査開始位置にセットさせ、プリント基板５に対する電気的検査を行う。 （もっと読む）

【課題】潜在的不良を効果的に検出する半導体装置の検査方法、検査システム及び製造方法を提供する。
【解決手段】第１試験ステップにより複数の半導体装置から第１試験データを取得する。第２試験ステップにより上記複数の半導体装置から上記第１試験ステップとは異なる環境条件による第２試験データを取得する。第１統計処理ステップにより上記第１試験データを統計処理して第１分布を求める。第２統計処理ステップにより上記第２試験データを統計処理して第２分布を求める。第３統計処理ステップの第１処理により上記第１分布と第２分布との関連傾向を統計的に求め、第２処理により個々の半導体装置について、上記関連傾向に合致するか否かを判定し、上記関連傾向から外れたものを摘出する。 （もっと読む）

【課題】高速化を図ることが可能なシーケンス制御回路を提供する。
【解決手段】シーケンス制御回路１は、カウンタ信号出力部１０と、インストラクションメモリ２０と、プログラムカウンタ制御部４０と、第２及び第３フリップフロップ３２，３３とを備えている。第３フリップフロップ３３は、インストラクションメモリ２０とプログラムカウンタ制御部４０との間に介在され、インストラクションメモリ２０からのシーケンス制御命令Ｓｌ１を保持すると共に、前回入力したシーケンス制御命令Ｓｌ３をプログラムカウンタ制御部４０に出力する。カウンタ信号出力部１０は、インストラクションメモリ２０及びプログラムカウンタ制御部４０を介することなく、出力したプログラムカウンタ信号Ｓｊ１を自ら入力し、入力したプログラムカウンタ信号Ｓｊ１のカウント値に応じて次回のプログラムカウンタ信号Ｓｊ１を出力する。 （もっと読む）

【課題】検査コストを低減し、かつ不良解析精度を向上できる不良解析方法を提供する。
【解決手段】第１〜第ｎのワード線（ｎは４以上の整数）と、前記第１〜第ｎのワード線及び複数のビット線の交点に配置される複数のメモリセルとを含むブロックを複数有する半導体記憶装置の前記メモリセルに対して電気的特性試験を行い、同一ビット線上で前記２〜第ｎ−１のワード線に対応するｎ−２個の前記メモリセルについての試験結果をｍ個（ｍは１≦ｍ≦ｎ−３を満たす整数）に縮約し、前記第１のワード線及び前記第ｎのワード線に対応する試験結果と縮約した前記ｍ個の試験結果とをマッピングした縮約フェイルビットマップを作成し、前記縮約フェイルビットマップに現れる不良ビットの個数、形状、及び出現箇所に基づき前記半導体記憶装置に発生した不良モードを分類する。 （もっと読む）

【課題】異常検知を迅速に行え、常に検査装置の信頼性を保つことが可能な検査装置およびそのためのプログラムならびに記録媒体を提供すること。
【解決手段】被検査対象機器２を検査する検査回路１ａと、該検査回路１ａを制御する検査回路制御手段１ｅと、該検査回路制御手段１ｅを介して検査回路１ａの状態を自己診断する自己診断手段１ｆと、自己診断する自己診断実行タイミングを設定または変更することが可能な自己診断条件設定手段１ｇとを備え、自己診断条件設定手段１ｇに設定されている自己診断実行タイミングで、検査回路１ａの自己診断を行うようにした。さらに、自己診断実行タイミングは被検査対象機器２を１台検査完了したタイミング、検査ＮＧ時のタイミング、あるいは検査装置がアイドル状態の時のタイミングにしたことなどにしたことや、自己診断の内容を検査ＮＧの内容により設定変更可能としたことなども特徴としている。 （もっと読む）

【課題】電流消費が最大となる試験項目により、同時に試験可能なデバイスの数が制限されない半導体試験装置を提供することを目的とする。
【解決手段】本発明に係る半導体試験装置１は、複数のデバイスを同時に、複数回試験する半導体試験装置１であって、各回の試験において、複数のデバイスを異なる試験項目の組み合わせによって試験することが可能である。組み合わせは、電流消費が大きい試験項目と、電流試験項目が小さい試験項目とを予め組み合わせてなるプログラムにより規定される。 （もっと読む）

本発明は、チップレベルのＪＴＡＧテストに新しいハードウェア記述言語を提供する。新しいＢＳＤＬ（ＮＳＤＬ）と呼ばれる、この新しいハードウェア記述言語は、システムオンチップのテストリソースが記述されることを可能にし、それによって、システムオンチップのテストを円滑にするように、システムオンチップが記述されることを可能にする。本発明は、システムオンチップを記述するためのボトムアップ手法を提供する。本発明は、システムオンチップの構成要素のそれぞれのアルゴリズム記述をサポートし、かつシステムオンチップの構成要素同士の間の相互接続のアリゴリズム記述をサポートし、それによって、システムオンチップ全体のアルゴリズム記述またはシステムオンチップの一部のアルゴリズム記述の生成を可能にする。本発明は、テストに関して並列アクセスを記述および使用するための方法を含めて、１つまたは複数のシステムオンチップデバイスに対する並列アクセスをサポートする。
（もっと読む）

【課題】作業者に多大な負担を強いることなく新旧のシステムソフトウェアバージョンを瞬時に切り替えて必要な測定が行えるＬＳＩテスタを実現すること。
【解決手段】新旧バージョンのシステムソフトウェアを格納するバージョン別システムソフトウェア格納部と、システムソフトウェアの各バージョン別の校正データを格納するバージョン別校正データ格納部と、これらバージョン別システムソフトウェア格納部から所望バージョンのシステムソフトウェアを選択的に読み出すとともにバージョン別校正データ格納部からシステムソフトウェアの各バージョンに対応した校正データを読み出してシステムを駆動するインタフェース、とで構成されたことを特徴とするもの。 （もっと読む）

【課題】複数のブロック回路がシリアル接続している半導体集積回路をテストするテストベンチにおいて、各ブロック回路に対応する各モニタがエラー発生時近辺のデータのみを保持すること。
【解決手段】各ブロック２０１に対応して、対応するブロック回路のログ情報を取得する各内部バスモニタ１０１と、内部バスモニタ１０１毎に専用のメモリ空間であって取得したログ情報を記憶するメモリ空間（図示しない）と、を備える。出力Ｉ／Ｆバスモデル１０５は、出力データの期待値比較の結果、エラーがない場合に、その旨を各内部バスモニタ１０１に伝える。各内部バスモニタ１０１は、伝えられたエラーがない出力データに対応するログ情報について、上書き可能とし、次に新しくログ情報を取得した場合に、上書き可能なログ情報を新しいログ情報で上書きして、メモリ空間に記憶させる。 （もっと読む）

【課題】生産性と品質管理の向上とを両立できるデータ蓄積システムを提供する。
【解決手段】このデータ蓄積システム１は、半導体デバイスに複数のテストを行ってそのテスト結果データを取得する測定部５ａを有する半導体テスト装置５と、半導体デバイスを半導体テスト装置５に搬送する自動機７と、半導体テスト装置５とネットワーク接続された管理サーバ９とを備え、半導体テスト装置５は、複数のテストの各々のテスト結果データが保存される第１記憶部５ｃと、自動機７が半導体デバイスを半導体テスト装置５に搬送する間に、第１記憶部５ｃに保存されたテスト結果データをネットワーク３経由で管理サーバ９に送信する通信部５ｅとを備える。 （もっと読む）

【課題】 自己診断のトータル時間を短くすることができる半導体試験装置を提供する。
【解決手段】 被試験対象をテストする間に複数の装置に対して自己診断を行うＴＳＣを備え、前記装置の故障を検出する半導体試験装置において、
前記ＴＳＣは、
複数の前記装置に対して校正を行う校正実行手段と、
この校正実行手段で校正された複数の前記装置に対して診断を行う診断実行手段と、
前記校正実行手段と前記診断実行手段を制御する制御部と、
複数の前記装置のそれぞれに設けられ、前記ＴＳＣと接続される複数のＢＵＳＹラインと
を備える。 （もっと読む）

【課題】自動校正に起因するオーバーヘッド時間の割合を低下させてＤＵＴのテストを行うための稼働率を改善できる半導体テスト装置を実現すること。
【解決手段】安定した測定動作を保証する所定の周期でテスト実行部の自動校正を行う半導体テスト装置において、前記自動校正を、自動校正以外のオーバーヘッド要因と並行に行うことを特徴とするもの。 （もっと読む）

【課題】テスタコマンド入力・結果表示画面の機能・利便性を損なうことなく表示画面にテスタコマンド入力・結果表示画面以外の操作画面も適切な大きさで表示できる操作性の優れたＬＳＩテスタを実現すること。
【解決手段】テスタコマンド入力・結果表示画面生成機能と複数の操作画面生成機能を有するＬＳＩテスタにおいて、前記テスタコマンド入力・結果表示画面生成機能は実体テスタコマンド入力・結果表示画面生成機能と仮想テスタコマンド入力・結果表示画面生成機能に分割され、前記仮想テスタコマンド入力・結果表示画面生成機能は前記各操作画面生成機能に画面生成ツールとして実装され、前記実体テスタコマンド入力・結果表示画面生成機能は前記各仮想テスタコマンド入力・結果表示画面生成機能の表示情報を一元的に管理することを特徴とするもの。 （もっと読む）