テストされるシステムの少なくとも一部をテスト・アクセス・ポート（ＴＡＰ）を介してテストする際に使用される装置を提供する。この装置は、テスト命令セット・アーキテクチャの命令のセットを格納するメモリと、テストされるシステムの少なくとも一部をＴＡＰを介してテストするためにテスト命令セット・アーキテクチャの命令のセットを実行するプロセッサとを含む。テスト命令セット・アーキテクチャの命令のセットは、プロセッサによってサポートされる命令セット・アーキテクチャ（ＩＳＡ）の複数の命令を含む命令の第１セットと、ＴＡＰに関連する複数のテスト命令を含む命令の第２セットとを含む。命令の第１セットの命令および命令の第２セットの命令は、テスト命令セット・アーキテクチャの命令のセットを形成するために統合される。
（もっと読む）

【課題】より正確なテストプログラムのデバグを十分に行うことができるようにする。
【解決手段】ヴァーチャルテストシステムにおいて、複数のデバイスアンダーテスト（ＤＵＴ）に対応して設けられた複数の半導体の動作シミュレーションモデル２０１−１〜２０１−３２と、複数のＤＵＴを同時にテストするＬＳＩテスタの動作シミュレーションモデル１０１と、複数のＤＵＴを実装するテストボード上の信号遅延モデル３０１−１〜３０１−３２とを備え、複数の半導体の動作シミュレーションモデル２０１−１〜２０１−３２と前記ＬＳＩテスタの動作シミュレーションモデル１０１とを接続する信号線に、テストボードにおける前記信号線に対応した信号遅延モデル３０１−１〜３０１−３２を付加した。 （もっと読む）

【課題】データ解析のための方法および装置、特に半導体試験データ解析に適したデータ解析のための方法および装置を提供すること。
【解決手段】本発明の種々の側面にしたがうデータ解析のための方法と装置は、コンポーネントに対する試験データのようなデータ内の統計的外れ値（大きなデータ母集団のサブセット内の外れ値を表す混成外れ値を含む）を識別する。本発明の種々の側面にしたがう方法および装置は、半導体をテストするための自動テスト設備（ＡＴＥ）のようなテスタを有するテストシステムと協働し得る。外れ値は、データの分布に従って識別および分類することができる。 （もっと読む）

【課題】被テストデバイスの不良箇所の位置を３次元的に特定する。
【解決手段】故障解析装置７０には、被テストデバイスである半導体デバイス（ＤＵＴ）２１にレーザ光を照射して、照射された被テストデバイスの特定箇所を加熱して熱起電流を発生させるレーザ照射手段と、前記レーザ光を水平方向及び垂直方向に走査して前記被テストデバイスの光加熱抵抗変化画像を撮影する撮影手段と、水平方向の前記光加熱抵抗変化画像と前記被テストデバイスの平面レイアウト画像を水平方向の位置座標が同一となるように重ね合わせる第１の位置座標設定手段と、縦方向の光学ステージ位置情報と前記被テストデバイスの断面情報を縦方向の位置座標が同一となるように重ね合わせる第２の位置座標設定手段とが設けられる。 （もっと読む）

【課題】不良発生の原因や傾向をロット単位又はウェハ単位で容易に把握することができる試験結果表示装置を提供する。
【解決手段】ウェハマップ表示装置１５は、複数のウェハ上に形成されたＤＵＴに対する試験によって得られた試験結果から、ウェハ上の位置が同じであるＤＵＴについての試験結果を検索するデータ検索部２１ａと、データ検索部２１ａによって検索された試験結果を重ね合わせたウェハマップを作成するウェハマップ作成部２１ｂと、ウェハマップ作成部２１ｂで作成されたウェハマップを表示装置１５ｂに表示する表示制御部２２とを備える。 （もっと読む）

【課題】半導体検査装置から得られた半導体集積回路の異常信号と関連する回路を精度よく抽出する半導体集積回路の故障解析方法、故障解析装置、及び故障解析プログラムを提供する。
【解決手段】半導体検査装置より得た半導体集積回路の解析データに含まれる異常信号データについて解析データにおける装置座標系の座標を求める信号検出工程と、半導体集積回路の複数の基準点について装置座標系の座標と半導体集積回路の設計データにおける設計座標系の座標との対応を求め、装置座標系と設計座標系との座標変換式を求める座標変換工程と、座標変換式による装置座標系の座標と設計座標系の座標との位置誤差を求める誤差算出工程と、座標変換式と位置誤差とを用いて、装置座標系における異常信号の座標から、設計データにおける異常信号に関連する回路を抽出する回路抽出工程と、を有する。 （もっと読む）

【課題】使用者にとってわかりやすいＦＢＭを作成する。
【解決手段】メモリマクロ内に配置された通常セル領域およびスペアセル領域の個数および各セル領域のサイズを含む構成情報を回路設計情報から抽出する構成情報抽出工程（Ｓ２）と、メモリマクロに配置された通常セル領域およびスペアセル領域を含めた全てのセル領域に含まれる各メモリセルが不良であるか否かを示す電気テスト結果を順次収集する電気テスト結果収集工程（Ｓ５）と、電気テスト結果の収集順に対応する配列情報を構成情報に基づいて２次元座標値に変換する２次元座標値算出工程（Ｓ８、Ｓ９）と、通常セル領域とスペアセル領域とが識別可能なように電気テスト結果を２次元座標値に基づいて表示する出力工程（Ｓ１０、Ｓ１１）と、を備える。 （もっと読む）

【課題】測定手段及び解析手段をＢＯＳＴ化することで高精度な測定と比較的大きなデータ処理（解析）を高速で実行でき、テスト時間の短縮を図る手段を提供する。
【解決手段】解析ＩＤＤＱテストモジュール２００中に平均値処理用連続サンプリング回路２０２を設ける。一度半導体試験装置１００からトリガ信号が平均値処理用連続サンプリング回路２０２に入力されると、平均値処理用連続サンプリング回路２０２が規定の回数繰り返してＩＤＤＱ測定をＩＤＤＱ測定部２０１に実行させる。測定時のＩＤＤＱの値は高精度ＡＤＣ２０３にてＡＤ変換が行われモジュール制御部に送られる。モジュール制御部はデータ解析部２０７などで利用可能なデータを共用するデータ記憶部２０６に保存する。 （もっと読む）

【課題】半導体試験装置に備えられる複数の電源をテスト対象の被試験デバイスに応じて最適にオン・オフ制御することにより消費電力の低減を図ることを目的とする。
【解決手段】被試験デバイスのテストを行う複数のテストモジュールと各テストモジュールに電源を供給する複数の電源部とを備える半導体試験装置であって、前記電源部にそれぞれ備えられ、前記電源部をオンまたはオフに切り替える電源切替部と、前記被試験デバイスのテストを行うためのテストプログラムに記述されている前記テストモジュールの使用情報に基づいて、前記電源部をオンまたはオフに切り替えるための電源制御信号を生成して前記電源切替部に出力する電源制御部と、を備えている。 （もっと読む）

【課題】指定された配線の不良位置を自動で検出する装置を提供する。
【解決手段】試料にプローブと電子線を当て試料に吸収された吸収電流の像を利用して、長い配線でも不良位置を自動で検出する装置とその方法。プローブを当てたまま真横へ移動しながら吸収電流画像を取得し、その画像の吸収電流像を基にイメージシフトとステージの両方で補正する。試料回転ステージのないステージでバックラッシュ等の正しい角度で移動しないハード要因を含めて対策し、正確に長い配線の端まで移動しても配線を表示し続け、自動で配線の両端まで数往復する間に不良位置を検出する。 （もっと読む）

【課題】ユーザの負担を増大させることなしにユーザの待ち時間を短縮することで効率的に信号波形を観察することができる半導体試験装置及び半導体試験方法を提供する。
【解決手段】半導体試験装置１は、ＤＵＴ３０に試験信号Ｓ１〜Ｓｎを印加して得られる信号Ｄ１〜Ｄｎと所定の判定電圧値とを比較するコンパレータ１５ｂと、コンパレータ１５ｂの比較結果と予め定められた期待値とが一致するか否かを所定のタイミングで判定する判定部１６と、判定部１６の判定結果が変化する変化点を示す変化点情報を判定部１６に設定される判定タイミング毎に記憶する記憶部２５と、判定部１６に設定した判定タイミングについての変化点情報が記憶部２５に記憶されている場合に、コンパレータ１５ｂに設定すべき判定電圧値と記憶部２５に記憶されている変化点情報との大小関係に応じてＤＵＴ３０に対する試験を実施するか否かを制御する制御部２４とを備える。 （もっと読む）

【課題】診断時における使用者の負担を軽減することができる。
【解決手段】被試験デバイスを試験する複数の試験モジュールを備える試験装置を診断する診断装置であって、複数の試験モジュールのそれぞれの種類および接続関係が記述された構成情報を記憶する構成記憶部と、構成情報に基づいて、複数の試験モジュールのそれぞれを診断するための診断用パターンを記述したパターンファイルを生成する生成部と、複数の試験モジュールのそれぞれに対して、対応する診断用パターンに応じた診断用信号を発生させて、それぞれの試験モジュールを診断する診断部と、を備える診断装置を提供する。 （もっと読む）

【課題】ユーザの負担を増大させることなしにユーザの待ち時間を短縮することで効率的に信号波形を観察することができる半導体試験装置及び半導体試験方法を提供する。
【解決手段】半導体試験装置１は、ＤＵＴ３０に試験信号Ｓ１〜Ｓｎを印加して得られる信号Ｄ１〜Ｄｎと判定電圧値とを比較するコンパレータ１５ｂと、この比較結果と期待値とが一致するか否かを所定のタイミングで判定する判定部１６と、予め設定された最小値から最大値まで判定電圧値の大きさを徐々に変化させつつ判定部１６の判定結果を取得する第１制御を行い、第１制御が終了する前に取得した判定結果が変化した場合には、判定部１６における判定のタイミングを所定量だけ変化させてから第１制御を新たに開始する第２制御を行う制御部２４と、制御部２４で取得された判定結果を用いてＤＵＴから得られる信号Ｄ１〜Ｄｎの信号波形を表示部２３に表示する表示制御部２６とを備える。 （もっと読む）

【課題】ユーザに対して煩雑な作業を強いることなしに直流試験の試験結果を容易に把握することができ、これにより試験効率を高めることができる半導体試験装置を提供する。
【解決手段】半導体試験装置１は、半導体デバイスに直流信号を印加して半導体デバイスから得られる直流信号が所定の規格内であるか否かの試験（直流試験）に用いられる複数の測定装置３０ａ〜３０ｎと、測定装置３０ａ〜３０ｎの各々から得られる測定結果と直流試験の試験条件（パス／フェイル判定に用いる直流信号の許容上限値及び許容下限値）とを関連付けたグラフを作成するグラフ作成部２５と、グラフ作成部２５で作成されたグラフを表示部２７に表示する表示処理部２６とを備える。 （もっと読む）

【課題】テストプログラムの検証に多大な時間を要するという課題があった。
【解決手段】本発明のテストプログラムデバッグ装置は、被試験デバイスシミュレータ及び半導体試験装置シミュレータとを備える。そして、半導体試験装置シミュレータは、テストプログラムのうちの検証すべき命令の範囲である検証範囲を取得する検証範囲取得部と、テストプログラムのうちの検証範囲以外の範囲である非検証範囲に含まれる非検証範囲命令のうち、被試験デバイスシミュレータの設定を行うための設定命令以外の非設定命令を単純化する命令単純化部と、検証範囲に含まれる検証範囲命令、設定命令、及び命令単純化部によって単純化された非設定命令を実行する命令実行部とを有する。 （もっと読む）

【課題】ピンエレクトロニクスカードの測定データを格納するメモリ領域を増大させることなく制御ユニットに全ピンエレクトロニクスカードの測定データを収集するための処理時間を短縮できる半導体試験装置を提供する。
【解決手段】制御ユニット１２により制御される多数のピンエレクトロニクスカード１１を介して、多数の被測定対象の測定データを前記制御ユニット１２に取り込むように構成された半導体試験装置において、前記各ピンエレクトロニクスカード１１は、それぞれの測定データを前記制御ユニット１２に直接書き込む。 （もっと読む）

【課題】効率的なウェハプローブテストが可能なプローブ装置及び処理装置の提供。
【解決手段】プローブ装置２００は複数の測定ステージ２２０とプローブカードを識別するための第１の識別子を複数のプローブカードから読み取る情報読み取り部２６０と測定ステージを識別するための第２の識別子が記憶された第１の記憶手段と第１の記憶手段から第２の識別子を読み取る情報読み取り部２６０と読み取った第１第２の識別子が対応付けられて記憶される測定ステージＩＤ記憶部２１２と搬送アーム２３０で測定ステージへ搬送された半導体ウェハに第１の検査を行う手段と処理装置から測定ステージの不使用を示す情報と第１及びまたは第２の識別子が対応付けられたステージ情報を受信する情報送受信部２７０と受信したステージ情報に基づいて、測定ステージへ半導体ウェハを搬送する搬送アーム２３０と搬送された半導体ウェハに第２の検査を行う手段を具備する。 （もっと読む）

関連度値（Ｒ（ｉ，ｍ））を判定する方法を記載する。各関連度値は、チップ上の欠陥検出において、第１個数（Ｉ個）の入力ノードの入力ノード（ｉ）と、第２個数（Ｍ個）の測定ノードの測定ノード（ｍ）との組み合わせ（（ｉ，ｍ））の関連度を表す。該方法は、第１個数（Ｉ個）の入力ノードで第３個数（Ｋ個）のテストを適用することと、第２個数（Ｍ個）の測定ノードの各測定ノード（ｍ）につき、第３個数（Ｋ個）の測定値を得るため、第３個数（Ｋ個）のテストの各テスト（ｋ）につき、第２個数（Ｍ個）の測定ノードの各測定ノードで信号を測定することと、関連度値（Ｒ（ｉ，ｍ））を判定することと、を含み、第３個数（Ｋ個）のテストの各テスト（ｋ）は、各入力ノード（ｉ）につき、テスト入力チョイス（Ｕ（ｋ，ｉ））を指定し、各測定値（Ｙ（ｋ，ｍ））は、測定を行ったテスト（ｋ）と測定が行われたところの測定ノード（ｍ）に対応付けられ、各関連度値は、各組み合わせの入力ノード（ｉ）に指定された第３個数（Ｋ個）のテスト入力チョイス（Ｕ（ｋ，ｉ））と、各組み合わせ（ｉ，ｍ）の測定ノード（ｍ）に対応する第３個数（Ｋ個）の測定値（Ｙ（ｋ，ｍ））との相関に基づいて計算される。 （もっと読む）

【課題】光子放出を利用して集積回路中の欠陥デバイスを検出する方法を提供する。
【解決手段】集積回路１６０の領域から放出画像（ＩＲＥＭ）を取得するステップと、集積回路の前記領域に存在する各デバイスからの放出の決定強度を提供するために、強度の値を決定するステップと、各デバイスに対応する参照強度を取得するステップと、強度が参照強度に対して描画され、曲線適合計算が実行されて計算強度と参照強度との直線関係が取得され、最大偏差が、標準偏差計算のような計算によるか、ユーザによる手動入力によって、各決定強度を対応する参照強度と比較するステップとを備える。 （もっと読む）

【課題】テストモードへの移行状態を確認して効率的にＩＣのテストを行なうことが可能なＩＣテスト装置を提供すること。
【解決手段】テストモードに関する状態出力が可能なＩＣをテストするＩＣテスト装置であって、前記ＩＣに対してテストモード移行確認を行ない、前記ＩＣからテストモード移行確認が得られた場合には、ＩＣテストを行なってテスト結果を出力し、前記ＩＣからテストモード移行確認が得られなかった場合には、該テストモード移行確認が得られなかった回数が所定回数以内であるときには、再度前記ＩＣに対してテストモード移行確認を行ない、該テストモード移行確認が得られなかった回数が所定回数を超えるときには、テストフェール判定を出力する、ＩＣテスト装置。 （もっと読む）