故障解析装置
【課題】被テストデバイスの不良箇所の位置を3次元的に特定する。
【解決手段】故障解析装置70には、被テストデバイスである半導体デバイス(DUT)21にレーザ光を照射して、照射された被テストデバイスの特定箇所を加熱して熱起電流を発生させるレーザ照射手段と、前記レーザ光を水平方向及び垂直方向に走査して前記被テストデバイスの光加熱抵抗変化画像を撮影する撮影手段と、水平方向の前記光加熱抵抗変化画像と前記被テストデバイスの平面レイアウト画像を水平方向の位置座標が同一となるように重ね合わせる第1の位置座標設定手段と、縦方向の光学ステージ位置情報と前記被テストデバイスの断面情報を縦方向の位置座標が同一となるように重ね合わせる第2の位置座標設定手段とが設けられる。
【解決手段】故障解析装置70には、被テストデバイスである半導体デバイス(DUT)21にレーザ光を照射して、照射された被テストデバイスの特定箇所を加熱して熱起電流を発生させるレーザ照射手段と、前記レーザ光を水平方向及び垂直方向に走査して前記被テストデバイスの光加熱抵抗変化画像を撮影する撮影手段と、水平方向の前記光加熱抵抗変化画像と前記被テストデバイスの平面レイアウト画像を水平方向の位置座標が同一となるように重ね合わせる第1の位置座標設定手段と、縦方向の光学ステージ位置情報と前記被テストデバイスの断面情報を縦方向の位置座標が同一となるように重ね合わせる第2の位置座標設定手段とが設けられる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、故障解析装置に関する。
【背景技術】
【0002】
近年、半導体素子の微細化、低消費電力化の進展に伴い、半導体集積回路(LSI)は高集積度化されている。高集積度化された論理回路や順序回路などを含むシステムLSIやSoC(System on a chip)では、不良モード及び不良箇所の特定が非常に重要となる。システムLSIやSoCの不良解析には、EMS(Emission Micro Scope)、OBIRCH(Optical Beam Induced Resistance Change)、EBAC(Electron Beam Absorbed Current)、SDL(Soft Defect Localization)、EBテスタ等が多用される。OBIRCHやEBACは被テストデバイスに発生する電流などを観察及び画像化して主に配線系の不良解析に適用される。SDLは、被テストデバイスにレーザ光を照射して被テストデバイスのPASS/FAILマップの変化をモニタして、主に被テストデバイスのFNC(Function)マージンの解析に適用される(例えば、特許文献1及び2参照。)。
【0003】
特許文献1及び2などに記載されるOBIRCH、EBAC、SDLなどの解析手法では、被テストデバイスに対して水平方向での不良箇所を特定できるが、垂直方向を含めた3次元的な被テストデバイスの不良箇所の特定ができないという問題点がある。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2006−64586号公報
【特許文献2】特開2008−300486号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、被テストデバイスの不良箇所の位置を3次元的に特定することができる故障解析装置を提供することにある。
【課題を解決するための手段】
【0006】
本発明の一態様の故障解析装置は、被テストデバイスにレーザ光を照射して、照射された被テストデバイスの特定箇所を加熱して熱起電流を発生させるレーザ照射手段と、前記レーザ光を水平方向及び垂直方向に走査して前記被テストデバイスの光加熱抵抗変化画像を撮影する撮影手段と、水平方向の前記光加熱抵抗変化画像と前記被テストデバイスの平面レイアウト画像を水平方向の位置座標が同一となるように重ね合わせる第1の位置座標設定手段と、縦方向の光学ステージ位置情報と前記被テストデバイスの断面情報を縦方向の位置座標が同一となるように重ね合わせる第2の位置座標設定手段とを具備し、前記被テストデバイスの不良箇所を3次元的に特定することを特徴とする。
【0007】
更に、本発明の他態様の故障解析装置は、被テストデバイスにレーザ光を水平方向及び垂直方向に照射する照射手段と、前記被テストデバイスに電源及び信号を供給して、前記被テストデバイスのFNCマージンに対するPASS或いはFAILを判定するLSIテスタと、前記被テストデバイスのPASS/FAILマップを作成する作成手段と、前記レーザ光を前記被テストデバイスの水平方向に走査して、前記レーザ光照射状態で前記被テストデバイスのPASS/FAILマップ上でのPASS/FAILの変化数をカウントし、PASS/FAILの変化数を第1のPASS/FAIL画像とする第1の画像作成手段と、前記第1のPASS/FAIL画像と前記被テストデバイスの平面レイアウト画像を水平方向の位置座標が同一となるように重ね合わせる第1の位置座標設定手段と、前記レーザ光を前記被テストデバイスの垂直方向に走査して、前記レーザ光照射状態で前記被テストデバイスのPASS/FAILマップ上でのPASS/FAILの変化数をカウントし、PASS/FAILの変化数を第2のPASS/FAIL画像とする第2の画像作成手段と、前記第2のPASS/FAIL画像と前記被テストデバイスの断面画像を縦方向の位置座標が同一となるように重ね合わせる第2の位置座標設定手段とを具備し、前記第1のPASS/FAIL画像と前記被テストデバイスの平面レイアウト画像を重ね合わせ、前記第2のPASS/FAIL画像と前記被テストデバイスの断面画像を重ね合わせることにより前記被テストデバイスの不良箇所を3次元的に特定することを特徴とする。
【発明の効果】
【0008】
本発明によれば、被テストデバイスの不良箇所の位置を3次元的に特定することができる故障解析装置を提供することができる。
【図面の簡単な説明】
【0009】
【図1】本発明の実施例1に係る故障解析装置を示す概略構成図。
【図2】本発明の実施例1に係る不良調査部を示す概略構成図。
【図3】本発明の実施例1に係る解析情報と設計情報との関係を示すフローチャート。
【図4】本発明の実施例1に係るSoCの配線系不良解析を示すフローチャート。
【図5】本発明の実施例1に係る被テストデバイスへのレーザ照射を示す模式図。
【図6】本発明の実施例1に係るX方向或いはY方向でレーザ照射に対する電流変化を示す図。
【図7】本発明の実施例1に係るXY方向での電流変化画像と平面レイアウト図との重ね合わせを示す図。
【図8】本発明の実施例1に係るZ方向でレーザ照射に対する電流変化を示す図。
【図9】本発明の実施例1に係るZ方向での電流変化合成画像と断面図との重ね合わせを示す図。
【図10】本発明の実施例2に係る故障解析装置を示す概略構成図。
【図11】本発明の実施例2に係る不良調査部を示す概略構成図。
【図12】本発明の実施例2に係るSoCのFNCマージン解析を示すフローチャート。
【図13】本発明の実施例2に係るSoCの電源電圧及びクロック信号に対するPASS/FAILを示す図。
【図14】本発明の実施例2に係るレーザ照射状態でのSoCの電源電圧及びクロック信号に対するPASS/FAILを示す図。
【図15】本発明の実施例2に係るX方向或いはY方向でレーザ照射に対するPASS/FAIL変化数の変化を示す図。
【図16】本発明の実施例2に係るZ方向でレーザ照射に対するPASS/FAIL変化数の変化を示す図。
【発明を実施するための形態】
【0010】
以下本発明の実施例について図面を参照しながら説明する。
【実施例1】
【0011】
まず、本発明の実施例1に係る故障解析装置について、図面を参照して説明する。図1は故障解析装置を示す概略構成図、図2は不良調査部を示す概略構成図である。本実施例では、OBIRCHを用いて被テストデバイスの不良箇所の位置を3次元的に特定している。
【0012】
図1に示すように、故障解析装置70には、不良解析部1とEWS2が設けられる。故障解析装置70は、主に、高集積度化された論理回路や順序回路などを含むシステムLSIやSoC(System on a chip)である被テストデバイス(DUT Device under Test)の不良、例えばロジック部の配線系の不良モード及び不良箇所の解析と特定に適用することができる。不良解析部1とEWS2は、LAN(Local Area Network)に接続される。
【0013】
不良解析部1には、不良調査部11と制御・解析部12が設けられる。不良調査部11は、例えばシステムLSIやSoCである被テストデバイス(DUT)の不良解析を行う。不良調査部11では、EMS(Emission Micro Scope)解析及びOBIRCH(Optical Beam Induced Resistance Change)解析が行われる。制御・解析部12は、不良調査部11を制御し、不良調査部11で調査された情報を解析する。制御・解析部12には表示部13が設けられる。表示部13は、例えば制御・解析部12で処理された情報やLAN経由で送信された情報が表示される。
【0014】
EWS(engineering workstation)2には、情報格納部14と表示部15が設けられる。情報格納部14には、設計レイアウト情報、プロセス情報、サポートソフト情報等が格納される。表示部15には、例えばEWS2で処理された情報やLAN経由で送信された情報等が表示される。
【0015】
ここで、設計レイアウト情報とは、被テストデバイス(DUT)の平面的なレイアウト情報、素子形成領域、ソース・ドレイン領域、ゲート電極及びゲート電極配線、コンタクト、金属配線、ビアなどの水平方向の情報をいう。設計レイアウト情報の中で、顕微鏡により画像作成される光学画像で明瞭に表示される金属配線、ゲート電極及びゲート電極配線、金属ビアなどが特に重要な情報となる。
【0016】
プロセス情報とは、素子形成領域の深さ、ソース・ドレイン領域の深さ、絶縁膜の厚さ、ゲート電極の厚さ、コンタクトの高さ、配線の厚さ、ビアの高さなどであり、システムLSIやSoCである被テストデバイス(DUT)の縦方向の情報である。
【0017】
サポートソフト情報とは、被テストデバイス(DUT)の不良モード及び不良箇所の解析や特定、不良調査部11で取得された映像情報の映像補正、被テストデバイス(DUT)の平面レイアウト表示や断面部分の3次元表示、解析情報と設計情報の重ね合わせや表示等に用いられるサポートソフトである。
【0018】
図2に示すように、不良調査部11には、半導体デバイス(DUT)21、DUTステージ22、プローバ23、アンプ24、顕微鏡部26、光学ステージ27、及びレーザ発生/光検出部28が設けられる。
【0019】
半導体デバイス(DUT)21は、DUTステージ22上に載置される。被テストデバイスである半導体デバイス(DUT)21とは、システムLSI、SoC(System on a Chip)、メモリLSIなどの高集積化され、多層配線化されたシリコンデバイスである半導体集積回路、シリコン半導体装置、化合物デバイスなどである。
【0020】
半導体デバイス(DUT)21には、X方向、Y方向、及びZ方向に走査されるレーザ光が表面或いは裏面に照射される。なお、X方向、Y方向を水平方向とし、Z方向を垂直方向とする。ここでは、半導体デバイス(DUT)21の表面にレーザ光を照射しているが、想定される半導体デバイス(DUT)21の不良モード或いは不良箇所に応じて表面或いは裏面が適宜選択される。半導体デバイス(DUT)21が、例えば、6層以上の金属配線を有するシステムLSI或いはSoC(System on a Chip)の場合、OBIRCH解析に使用されるレーザ光が厚い金属配線や積層された金属配線を透過しにくいので、半導体デバイス(DUT)21の裏面からレーザ光を照射するのが好ましい。なお、裏面からレーザ光を照射する場合、レーザ光が減衰しないように半導体デバイス(DUT)21のシリコン基板の厚さを薄くした方がよい。
【0021】
半導体デバイス(DUT)21の表面上に設けられた図示しない端子或いは評価用金属パターンとプローバ23とは電気的に接続され、一方のプローブ23側にはアンプ24が設けられ、他方のプローブ側には定電圧源が設けられる。アンプ24は、レーザ光照射時に半導体デバイス(DUT)21で発生し、プローブ23でモニタされた熱起電流を検出して、検出された信号を増幅する。アンプ24で検出及び増幅された熱起電流は、制御・解析部12で光加熱抵抗変化画像であるOBIRCH画像として表示部13に階調表示される。なお、制御・解析部12で光加熱抵抗変化画像を取得するための機能を具備したものを撮影手段とする。
【0022】
顕微鏡部26は、光学ステージ27下に設けられ、半導体デバイス(DUT)21の光学画像を取得する。ここでは、光学画像取得用として、OBIRCH解析に使用される波長1300nmを有するレーザ光を用いている(レーザ顕微鏡)。波長1300nmの場合、解像度が約0.42μm程度である。
【0023】
微細化及び高集積度化されたシステムLSI或いはSoCをより高解像度に画像表示する場合、波長1300nmよりも短波長(例えば、波長405nm(解像度0.13μm))のレーザ光を用いてもよい(高解像度レーザ顕微鏡)。なお、短波長のレーザ光は、エネルギーが高く、被テストデバイスを破壊させる可能性があるので被テストデバイスのOBIRCH解析やSDL解析には使用せず、画像表示用のみに使用するのが好ましい。
【0024】
顕微鏡部26は、光学ステージ27を介して、半導体デバイス(DUT)21の発熱箇所から発生する発熱情報(赤外線など)をレーザ発生/光検出部28に送付する。
【0025】
光学ステージ27は、顕微鏡部26とレーザ発生/光検出部28の間に設けられ、制御・解析部12の指示に基づいて光学系の座標とレーザ系の座標を正確に制御及び設定する。光学ステージ27は、制御・解析部12の指示に基づいて、X方向、Y方向、及びZ方向に走査されるレーザ光の照射位置(レーザ光が集光された位置)を高精度に設定する。
【0026】
レーザ発生/光検出部28は、光学ステージ27上に設けられる。レーザ発生/光検出部28には、レーザ光を発生するレーザ発生部、半導体デバイス(DUT)21の発熱情報(赤外線など)などを高感度に検出するフォトダイオード(例えば、InSbフォトダイオード)或いは高感度CCDなどが搭載される。レーザ発生/光検出部28に送付された発熱情報(赤外線など)は、制御・解析部12でEMS画像として表示部13に階調表示される。レーザ発生部には、半導体デバイス(DUT)21に応じた最適波長を発生する複数のレーザが搭載される。ここでは、発熱情報や発光情報を検出する機能を搭載しているが省いてもよい。なお、少なくともレーザ発生部、光学ステージ機能を具備したものをレーザ照射手段とする。
【0027】
半導体デバイス(DUT)21が、例えばシリコンデバイスであるシステムLSIやSoCの場合、レーザ波長は1060nmから1400nmの波長範囲が選択される。トランジスタ系の不良解析には1060nmから1160nmの波長範囲が選択され、配線系の不良解析には1300nmから1400nmの範囲の波長が選択される。
【0028】
半導体デバイス(DUT)21が、例えばGaAs系デバイスの場合、レーザ波長は900nmから1400nmの波長範囲が選択される。トランジスタ系の不良解析には900nmから1000nmの波長範囲が選択され、配線系の不良解析には1300nmから1400nmの範囲の波長が選択される。
【0029】
なお、OBIRCH解析では、金属配線やゲート電極配線部分にレーザ光が照射されると熱抵抗変化(OBIRCH効果)による電流減少或いは電流増加が観察することができる。ビア周辺にレーザ光が照射されるとゼーベック効果による電流増加或いは電流減少が観察することができる。金属配線やゲート電極配線部分にレーザ光が照射されるとゼーベック効果による配線での電流増加或いは電流減少が観察することができる。金属と半導体基板が直接接触する箇所(ショットキーダイオード)では、光励起による電流の発生を観察することができる。
【0030】
これらの情報から、OBIRCHによる配線系の不良解析は、ショート不良(抵抗値が約ゼロ)から抵抗値が105Ωの範囲が好適となる。
【0031】
次に、OBIRCHを用いた解析情報と設計情報の関係及び対応化について図3を参照して説明する。図3は解析情報と設計情報の関係を示すフローチャートである。
【0032】
解析情報と設計情報の対比及び画像表示については、図3に示すように、半導体デバイス(DUT)21表面の光学画像としての光学系情報が不良調査部11で取得される(ステップS11)。
【0033】
取得された光学系情報は、例えばLAN経由でEWS2に送られ、EWS2で映像補正される。具体的には、シュレーディング補正、ディストーション補正、倍率収差補正などが行われ、水平方向の位置座標が半導体デバイス(DUT)21の平面レイアウト画像(パターンレイアウト画像)と同一になるように映像補正される(ステップS12)。
【0034】
レーザ光照射時半導体デバイス(DUT)21で発生された熱起電流が、制御・解析部12で光加熱抵抗変化画像であるOBIRCH画像として取得される(撮影手段)(ステップS21)
取得されたOBIRCH画像は、例えばLAN経由でEWS2に送られ、EWS2で水平方向の位置座標が半導体デバイス(DUT)21の平面レイアウト画像(パターンレイアウト画像)と同一になるように、光学系情報と同様に映像補正される(ステップS22)。
【0035】
半導体デバイス(DUT)21の平面レイアウト情報(設計データ)は、LAN経由でEWS2に送られる(ステップS31)。半導体デバイス(DUT)21の縦方向情報(プロセス情報)は、LAN経由でEWS2に送られる(ステップS32)。
【0036】
半導体デバイス(DUT)21の平面レイアウト情報(設計データ)と半導体デバイス(DUT)21の縦方向情報(プロセス情報)は、情報格納部14に格納され、並行してサポートソフトを用いてレーザ照射される領域の平面レイアウト図及び断面図が適宜作成される(ステップS33)。
【0037】
画像の重ね合わせでは、以下のような処理が行われる。映像補正された光学系情報と映像補正されたOBIRCH画像は、水平方向の位置座標が同一になるように重ね合わせ処理される。映像補正されたOBIRCH画像と半導体デバイス(DUT)21の平面レイアウト画像(パターンレイアウト画像)は、水平方向の位置座標が同一になるように重ね合わせ処理される(第1の位置座標設定手段)。
【0038】
縦方向の光学ステージ位置情報と半導体デバイス(DUT)21の断面情報を縦方向の位置が同一となるように重ね合わせ処理される(第2の位置座標設定手段)。縦方向にレーザ光が走査され、取得された複数のOBIRCH画像は、映像補正された後、縦方向に合成されたOBIRCH画像として作成される。縦方向に合成されたOBIRCH画像と半導体デバイス(DUT)21の断面図は、垂直方向位置座標が同一になるように重ね合わせ処理される(第3の位置座標設定手段)(ステップS41)。
【0039】
重ね合わせ処理された映像補正後の光学系情報と映像補正後のOBIRCH画像、重ね合わせ処理された映像補正後のOBIRCH画像と半導体デバイス(DUT)21の平面レイアウト画像(パターンレイアウト画像)、重ね合わせ処理された縦方向に合成されたOBIRCH画像と半導体デバイス(DUT)21の断面図は、OBIRCH解析中或いは解析後において、レーザ照射対象領域で表示部13或いは表示部15にそれぞれ適宜表示される。
【0040】
次に、SoCの配線系不良解析について図4乃至図9を参照して説明する。図4はSoCの配線系不良解析を示すフローチャート、図5は被テストデバイスへのレーザ照射を示す模式図、図6はX方向或いはY方向でのレーザ照射に対する電流変化を示す図、図7はXY方向での電流変化画像と平面レイアウト図との重ね合わせを示す図、図8はZ方向でのレーザ照射に対する電流変化を示す図、図9は、Z方向での電流変化合成画像と断面図との重ね合わせを示す図である。
【0041】
被テストデバイスであるSoC(シリコンデバイス)の配線系不良解析を直接OBIRCH解析を実行できるが、被テストデバイスの真の不良位置を確実に特定するために、ここではIDDQテスト/ソフト解析/EMS解析を実施して不良位置を絞り込んでからOBIRCH解析を実行している。
【0042】
図4に示すように、まず、図示しないLSIテスタを用いてSoCである半導体デバイス(DUT)21の電気的な評価が行われる。具体的には、IDDQテスト、スキャンテスト、或いはFNCテストなどである(ステップS1)。
【0043】
次に、LSIテスタによるSoCである半導体デバイス(DUT)21のテスト結果から故障診断が行われる。具体的には、SoCである半導体デバイス(DUT)21の不良モードを電流系不良とタイミング系不良に分類分けを行い、並行してSoCである半導体デバイス(DUT)21のどの回路領域に不良が発生しているかを推定する(ステップS2)。
【0044】
続いて、電流系不良が発生しているSoCである半導体デバイス(DUT)21に電圧が印加され、不良箇所から発生する発熱情報(赤外線など)が感知される。光学画像とEMS画像を重ね合わせて水平方向での不良位置を概略特定する。なお、ソフト解析でSoCである半導体デバイス(DUT)21の不良位置が概略特定できる場合は、EMS解析を行わずにOBIRCH解析が行われる(ステップS3)。
【0045】
そして、図5に示すEMS解析により不良位置が概略特定された領域に、例えば波長1300nmを有するレーザ光を照射(X方向、Y方向、Z方向にスキャン)してOBIRCH解析が行われる。
【0046】
OBIRCH解析では、まず、レーザ光の照射は、例えば焦点位置をシリコン基板の表面に設定してX方向、Y方向(つまり、水平方向)に走査される。照射された領域で発生する熱起電流の電流変化はモニタされ、照射された領域毎にOBIRCH画像が作成される。このとき、OBIRCH画像で最大輝度の部分での電流変化がモニタされる。
【0047】
次に、図6に示すように、レーザ光の照射位置に対してモニタされた電流変化が図示され、電流変化の最大部分が特定される。ここで、特定された領域を領域Aと表記する。
【0048】
続いて、図7に示すように、領域AのOBIRCH画像とレーザ照射された領域のSoCである半導体デバイス(DUT)21の平面レイアウト図とが重ね合わされる。重ね合わされた画像から電流変化部分の水平方向位置を特定する。つまり、領域AがSoCチップのどの部分に対応するのかを特定する。
【0049】
そして、領域A部分でレーザ光の照射を垂直方向(SoCである半導体デバイス(DUT)21の断面方向)に走査される。具体的には、シリコン基板表面から配線層が形成される方向(図5の上方向)にレーザ走査する。照射された領域で発生する熱起電流の電流変化はモニタされ、照射された領域毎にOBIRCH画像が作成される。このとき、OBIRCH画像で最大輝度の部分での電流変化がモニタされる。
【0050】
次に、図8に示すように、レーザ光の照射位置に対してモニタされた電流変化が図示され、電流変化の最大部分が特定される。ここで、特定された領域を領域Bと表記する。取得された垂直方向(SoCである半導体デバイス(DUT)21の断面方向)のOBICH画像は画像合成される。
【0051】
続いて、図9に示すように、画像合成されたOBIRCH画像と領域BでのSoCである半導体デバイス(DUT)21の断面図とが重ね合わされる。重ね合わされた画像から電流変化部分の垂直方向位置を特定する。領域BがSoCチップのどの部分に相当するのか特定される。つまり、SoCである半導体デバイス(DUT)21の配線系の不良箇所が3次元的に特定される。ここでは、2層目配線と3層目配線の間のビア(2‘ndビア)起因の配線系不良と推定される(ステップS4)。
【0052】
次に、OBIRCH解析で3次元的に不良位箇所が特定された領域をSEM或いはTEMにより、垂直方向或いは水平方向に調査(外観チェック)が行われ、異常個所の分析(AESやEELS)が行われる。その結果、SoCである半導体デバイス(DUT)21の配線系の不良箇所の3次元的な特定と、不良原因の推定とが可能となる。
【0053】
なお、配線層が積層形成され、レーザ光が配線層に吸収され、レーザ照射に対して後方の配線層にレーザ光が照射することが困難な場合、積層形成された配線領域付近が配線系不良であると水平方向でのOBIRCH解析で概略特定し、この領域の絶縁層、配線層、ビア等を適宜エッチング除去し、新たに配線層を形成し、配線層にタングステンなどのテスト端子を設けて垂直方向でのOBIRCH解析により配線系の不良箇所の3次元的な特定を行うのが好ましい。
【0054】
上述したように、本実施例の故障解析装置では、不良解析部1とEWS2が設けられる。不良解析部1には、不良調査部11と制御・解析部12が設けられる。不良調査部11には、半導体デバイス(DUT)21、DUTステージ22、プローバ23、アンプ24、顕微鏡部26、光学ステージ27、及びレーザ発生/光検出部28が設けられる。レーザ発生/光検出部28は、光学ステージ27及び顕微鏡部26を介して、被テストデバイスである半導体デバイス(DUT)21にレーザ光を照射して、照射された被テストデバイスの特定箇所を加熱して熱起電流を発生させる。制御・解析部12は、レーザ光を水平方向及び垂直方向に走査制御して前記被テストデバイスの光加熱抵抗変化画像を撮影する。EWS2は、水平方向の光加熱抵抗変化画像と被テストデバイスの平面レイアウト画像を水平方向の位置座標が同一となるように重ね合わせし、縦方向の光学ステージ位置情報と被テストデバイスの断面情報を縦方向の位置座標が同一となるように重ね合わせし、複数の水平方向の光加熱抵抗変化画像を縦方向に合成した合成画像と被テストデバイスの断面画像を縦方向の位置座標が同一となるように重ね合わせる。
【0055】
このため、水平方向の光加熱抵抗変化画像と被テストデバイスの平面レイアウト画像を重ね合わせ、合成画像と被テストデバイスの断面画像を重ね合わせることにより、被テストデバイスである半導体デバイス(DUT)21の不良箇所を3次元的に特定することができる。また、故障解析装置70を用いた半導体デバイス(DUT)21の不良解析では、半導体デバイス(DUT)21にレーザ光を照射するだけで半導体デバイス(DUT)21の不良解析が可能であり、不良発生箇所が多数あった場合や想定以外の不良モードが混在した場合でも、半導体デバイス(DUT)21の非破壊での不良解析が可能となり、他の故障解析装置との併用が可能となる。
【0056】
なお、本実施例では、配線層やビアに関連した場合でのシリコン系半導体デバイス(DUT)の配線系の不良を想定している。このため、レーザ波長が1300nmを有するレーザ光を採用しているが、コンタクト、ソース・ドレイン、ゲートなどが関係するシリコン系半導体デバイス(DUT)の配線系の不良の場合には、レーザ波長が例えば1060nmを有するレーザ光を採用してもよい。
【実施例2】
【0057】
次に、本発明の実施例2に係る故障解析装置について、図面を参照して説明する。図10は故障解析装置を示す概略構成図、図11は不良調査部を示す概略構成図である。本実施例では、SDL手法を用いてSoCの3次元的なFNCマージン解析を行っている。
【0058】
以下、実施例1と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【0059】
図10に示すように、故障解析装置71には、不良解析部1a、EWS2、及びLSIテスタ3が設けられる。故障解析装置71は、主に、高集積度化された論理回路や順序回路などを含むシステムLSIやSoC(System on a chip)である被テストデバイス(DUT Device under Test)の不良の不良モード及び不良箇所の解析と特定に適用される。不良解析部1a、EWS2、及びLSIテスタ3は、LANに接続される。
【0060】
不良解析部1aには、不良調査部11aと制御・解析部12aが設けられる。不良調査部11aは、被テストデバイスである半導体デバイス(DUT)21の不良解析を行う。不良調査部11aは、例えばSDL(Soft Defect Localization)解析を行う。制御・解析部12aは、不良調査部11aを制御し、不良調査部11aで調査された情報を解析する。制御・解析部12aには表示部13aが設けられる。表示部13aは、例えば制御・解析部12aで処理された情報やLAN経由で送信された情報が表示される。
【0061】
LSIテスタ3は、不良調査部11a内の半導体デバイス(DUT)21に電源電圧、入力信号、クロック信号などを出力し、半導体デバイス(DUT)21から出力される出力信号を入力して半導体デバイス(DUT)21のPASS(良)或いはFAIL(不良)の判定を行う。
【0062】
ここで、SDL(Soft Defect Localization)解析では、細く収束させたレーザ光を、例えばシステムLSIやSoCである半導体デバイス(DUT)21に照射し、局所的な加熱、光励起電流、或いは局所的な半導体デバイス(DUT)21の動作変化などにより、故障解析を行う。この故障解析では、例えば動作マージン不足のトランジスタの特定、配線の断線或いはショート箇所の特定、ビア或いはコンタクトの高抵抗箇所の特定などを行うことができる。
【0063】
図11に示すように、不良調査部11aには、半導体デバイス(DUT)21、顕微鏡部26、光学ステージ27、レーザ発生/光検出部28、及びインターフェース30が設けられる。なお、図示していないが不良調査部11aには、実施例1と同様にアンプ24、プローバ23が設けられる。
【0064】
半導体デバイス(DUT)21には、X方向、Y方向、及びZ方向に走査されるレーザ光が表面或いは裏面に照射される(照射手段)。ここでは、半導体デバイス(DUT)21の表面にレーザ光を照射しているが、想定される半導体デバイス(DUT)21の不良モード或いは不良箇所に応じて表面或いは裏面が適宜選択される。
【0065】
インターフェース30は、LSIテスタ3から出力される電源電圧、入力信号Sin、クロック信号Sclkなどを半導体デバイス(DUT)21に出力し、半導体デバイス(DUT)21の判定結果である出力信号SoutなどをLSIテスタ3に出力する。
【0066】
SDL解析では、半導体デバイス(DUT)21が、例えばシリコンデバイスであるシステムLSIやSoCの場合、レーザ波長は1060nmから1400nmの波長範囲が選択される。トランジスタ系の不良解析には1060nmから1160nmの波長範囲が選択され、配線系の不良解析には1300nmから1400nmの範囲の波長が選択される。
【0067】
次に、SDL手法によるSoCのFNC(Function)マージン解析について図12乃至図14を参照して説明する。図12はSoCのFNCマージン解析を示すフローチャート、図13はSoCの電源電圧及びクロック信号に対するPASS/FAILを示す図、図14はレーザ照射状態でのクロック信号に対するPASS/FAILを示す図、図15はX方向或いはY方向でレーザ照射に対するPASS/FAIL変化数の変化を示す図、図16はZ方向でレーザ照射に対するPASS/FAIL変化数の変化を示す図である。ここでは、被テストデバイスであるSoC(シリコンデバイス)のFNCマージン解析には、配線系の不良を想定してレーザ光の波長は1300nmが選択される。
【0068】
図12に示すように、SoCのFNCマージン解析では、LSIテスタ3からSoCである半導体デバイス(DUT)21に電源電圧、入力信号、クロック信号などが出力され、半導体デバイス(DUT)21から半導体デバイス(DUT)21の判定結果である出力信号SoutがLSIテスタ3に出力される。LSIテスタ3は、出力信号Soutが所定の規格を満足しているかの判定を行う。
【0069】
その判定結果は、図13に示すように、例えばクロック信号Sclkと電源電圧に対するPASS/FAILマップとして作成される(作成手段)。PASS/FAILマップでは、クロック信号Sclkが早い方がPASSの個数が増大し、電源電圧が高い方がPASSの個数が増大する。クロック信号Sclkが所定の速度以上になると半導体デバイス(DUT)21は応答できなくなりFAILとなる(図示していない)。電源電圧が所定の電圧以上になると半導体デバイス(DUT)21に、例えばリーク電流など発生してFAILとなる。ここでは、クロック信号Sclkと電源電圧に対するPASS/FAILマップを選択しているが、入力信号Sinと電源電圧に対するPASS/FAILマップを選択してもよい(ステップS51)。
【0070】
次に、半導体デバイス(DUT)21にレーザ光を照射(X方向、Y方向、にスキャン)され、レーザ照射位置で、レーザ照射状態でのPASS/FAILマップが順次作成される。レーザ照射の焦点位置は、例えばシリコン基板の表面に設定される。
【0071】
レーザ照射されたとき、レーザ照射領域の半導体デバイス(DUT)21では、熱励起電流が発生し、レーザ照射された領域の動作マージンが変化する。そのため、図14に示すように、例えばFAIL領域に接するPASSの箇所がFAILに変化し、PASSの個数が減少する。ここでは、FAIL領域に接するPASSの箇所の8箇所がFAILに変化している(電源電圧が高い側で4箇所、電源電圧が低い側で4箇所)。なお、図14では、PASSの個数が減少しているが、PASS領域に隣接するFAILの箇所がPASSに変化してFAILの個数が減少する場合もある(ステップS52)。
【0072】
続いて、レーザ照射された場合のPASS或いはFAILの変化数をカウントする。図15に示すように、レーザ光の照射位置に対してPASS或いはFAILの変化数をプロットする。その後、レーザ光の照射位置に対してPASS或いはFAILの変化数をPASS/FAL画像(I)として2次元的に表示する(第1の画像作成手段)。なお、2次元的に表示する表示画像は、水平方向の位置座標が半導体デバイス(DUT)21の平面レイアウト図に一致するように画像補正される。PASS/FAIL画像(I)と半導体デバイス(DUT)21の平面レイアウト図を例えば、重ね合わせる(第1の位置座標設定手段)(ステップS53)。
【0073】
そして、PASS或いはFAILの変化数が最も多いところの位置である図15に示す領域I(即ち、半導体デバイス(DUT)21の水平方向の位置)を特定する。なお、並行して実施例1と同様にOBIRCH画像をモニタしてもよい(ステップS54)。
【0074】
次に、位置が特定された領域Iとその周辺部分の領域で、レーザ光の照射が垂直方向(SoCの断面方向)に走査される。具体的には、シリコン基板表面から配線層が形成される方向にレーザ走査する(ステップS55)。
【0075】
続いて、レーザ照射された場合のPASS或いはFAILの変化数をカウントする。図16に示すように、レーザ光の照射位置に対してPASS或いはFAILの変化数をプロットする。その後、レーザ光の照射位置に対してPASS或いはFAILの変化数をPASS/FAIL画像(II)として2次元的に表示する(第2の画像表示作成手段)。なお、2次元的に表示する表示画像は、垂直方向の位置座標が半導体デバイス(DUT)21の断面図に一致するように画像補正される。PASS/FAIL画像(II)と半導体デバイス(DUT)21の断面図を例えば、重ね合わせる(第2の位置座標設定手段)(ステップS56)。
【0076】
そして、PASS或いはFAILの変化数が最も多いところの位置である図16に示す領域II(即ち、半導体デバイス(DUT)21の垂直方向の位置)を特定する。なお、並行して実施例1と同様にOBIRCH画像をモニタしてもよい(ステップS57)。
【0077】
この結果、SoCのFNCマージンに関連した配線系の不良箇所が3次元的に特定される。なお、実施例1と同様にOBIRCH画像を用いてSoCのFNCマージンに関連した配線系の不良箇所を3次元的に特定してもよい。
【0078】
上述したように、本実施例の故障解析装置では、不良解析部1a、EWS2、及びLSIテスタ3が設けられる。不良解析部1aには、不良調査部11aと制御・解析部12aが設けられる。不良調査部11aには、半導体デバイス(DUT)21、顕微鏡部26、光学ステージ27、レーザ発生/光検出部28、及びインターフェース30が設けられる。レーザ発生/光検出部28は、光学ステージ27及び顕微鏡部26を介して、被テストデバイスである半導体デバイス(DUT)21にレーザ光を水平方向及び垂直方向に照射する。LSIテスタ3は、半導体デバイス(DUT)21に電源及び信号を供給して、半導体デバイス(DUT)21のFNCマージンに対するPASS或いはFAILを判定する。EWS2は、半導体デバイス(DUT)21のPASS/FAILマップを作成する。制御・解析部12aによりレーザ光が半導体デバイス(DUT)21の水平方向に走査制御され、EWS2によりレーザ光照射状態で半導体デバイス(DUT)21のPASS/FAILマップ上でのPASS/FAILの変化数がカウントされ、PASS/FAILの変化数が第1のPASS/FAIL画像として作成される。EWS2は、第1のPASS/FAIL画像と半導体デバイス(DUT)21の平面レイアウト画像を水平方向の位置座標が同一となるように重ね合わせる。制御・解析部12aによりレーザ光が半導体デバイス(DUT)21の垂直方向に走査制御され、EWS2によりレーザ光照射状態で半導体デバイス(DUT)21のPASS/FAILマップ上でのPASS/FAILの変化数がカウントされ、PASS/FAILの変化数を第2のPASS/FAIL画像として作成される。EWS2は、第2のPASS/FAIL画像と半導体デバイス(DUT)21の断面画像を縦方向の位置座標が同一となるように重ね合わせる。
【0079】
このため、第1のPASS/FAIL画像と半導体デバイス(DUT)21の平面レイアウト画像を重ね合わせ、第2のPASS/FAIL画像と半導体デバイス(DUT)21の断面画像を重ね合わせることにより被テストデバイスである半導体デバイス(DUT)21の不良箇所を3次元的に特定することができる。また、故障解析装置71を用いた半導体デバイス(DUT)21の不良解析では、半導体デバイス(DUT)21にレーザ光を照射するだけで半導体デバイス(DUT)21の不良解析が可能であり、不良発生箇所が多数あった場合や想定以外の不良モードが混在した場合でも、半導体デバイス(DUT)21の非破壊での不良解析が可能となり、他の故障解析装置との併用が可能となる。
【0080】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【0081】
例えば、実施例では、被テストデバイス(DUT)がSoC或いはシステムLSI(シリコンデバイス)であるが、メモリLSI(シリコンデバイス)、アナログIC(シリコンデバイス)、アナログデジタルIC(シリコンデバイス)、パワーデバイスなどの半導体デバイス(シリコンデバイス)、或いはGaAs系化合物デバイスなどにも適用することができる。その場合、不良モード及び基板等を考慮してレーザ光の波長やパワーなどの条件を適宜選択するのが好ましい。
【0082】
また、実施例2では、配線層やビアに関連した場合でのシリコン系半導体デバイス(DUT)の配線系の不良を想定してFNCマージン解析を行っている。このため、レーザ波長が1300nmを有するレーザ光を採用しているが、コンタクト、ソース・ドレイン、ゲートなどが関係するシリコン系半導体デバイス(DUT)の配線系の不良の場合でのFNCマージン解析には、レーザ波長が例えば1060nmを有するレーザ光を採用してもよい。
【0083】
また、実施例では、レーザ光を被テストデバイス(DUT)に照射しているが、代わりに荷電ビームとしての電子線を被テストデバイス(DUT)に照射し、被テストデバイス(DUT)の吸収電流を3次元的に画像化してもよい。或いは荷電ビームとしての電子線を被テストデバイス(DUT)に照射し、被テストデバイス(DUT)の電位勾配を3次元的に画像化してもよい。
【0084】
本発明は、以下の付記に記載されているような構成が考えられる。
(付記1) 被テストデバイスに荷電ビームを照射して、照射された被テストデバイスの特定箇所に励起電流を発生させる照射手段と、前記荷電ビームを水平方向及び縦方向に走査して前記テストデバイスの吸収電流画像を撮影する撮影手段と、水平方向の前記吸収電流画像と前記被テストデバイスの平面レイアウト画像を平面の位置座標が同一となるように重ね合わせる第1の位置座標設定手段と、複数の水平方向の前記吸収電流画像を縦方向に合成した合成画像と前記被テストデバイスの断面画像を縦方向の位置座標が同一となるように重ね合わせる第2の位置座標設定手段とを具備し、水平方向の前記吸収電流画像と前記被テストデバイスの平面レイアウト画像を重ね合わせ、前記合成画像と前記被テストデバイスの断面画像を重ね合わせることにより前記被テストデバイスの不良箇所を3次元的に特定する故障解析装置。
【0085】
(付記2) 被テストデバイスに荷電ビームを照射して、照射された被テストデバイスの特定箇所に励起電流を発生させる照射手段と、前記荷電ビームを水平方向及び縦方向に走査して前記テストデバイスの電位勾配を電位勾配画像とする電位勾配画像手段と、水平方向の前記電位勾配画像と前記被テストデバイスの平面レイアウト画像を平面の位置座標が同一となるように重ね合わせる第1の位置座標設定手段と、複数の水平方向の前記電位勾配画像を縦方向に合成した合成画像と前記被テストデバイスの断面画像を縦方向の位置座標が同一となるように重ね合わせる第2の位置座標設定手段とを具備し、水平方向の前記電位勾配画像と前記被テストデバイスの平面レイアウト画像を重ね合わせ、前記合成画像と前記被テストデバイスの断面画像を重ね合わせることにより前記被テストデバイスの不良箇所を3次元的に特定する故障解析装置。
【0086】
(付記3) 前記荷電ビームは、電子線である付記1又は2に記載の故障解析装置。
【符号の説明】
【0087】
1、1a 不良解析部
2 EWS
3 LSIテスタ
11、11a 不良調査部
12、12a 調査解析部
13、13a、15 表示部
14 情報格納部
21 半導体デバイス(DUT)
22 DUTステージ
23 プローバ
24 アンプ
26 顕微鏡部
27 光学ステージ
28 レーザ発生部/光検出部
30 インターフェース
70、71 故障解析装置
Sclk クロック信号
Sin 入力信号
Sout 出力信号
【技術分野】
【0001】
本発明は、故障解析装置に関する。
【背景技術】
【0002】
近年、半導体素子の微細化、低消費電力化の進展に伴い、半導体集積回路(LSI)は高集積度化されている。高集積度化された論理回路や順序回路などを含むシステムLSIやSoC(System on a chip)では、不良モード及び不良箇所の特定が非常に重要となる。システムLSIやSoCの不良解析には、EMS(Emission Micro Scope)、OBIRCH(Optical Beam Induced Resistance Change)、EBAC(Electron Beam Absorbed Current)、SDL(Soft Defect Localization)、EBテスタ等が多用される。OBIRCHやEBACは被テストデバイスに発生する電流などを観察及び画像化して主に配線系の不良解析に適用される。SDLは、被テストデバイスにレーザ光を照射して被テストデバイスのPASS/FAILマップの変化をモニタして、主に被テストデバイスのFNC(Function)マージンの解析に適用される(例えば、特許文献1及び2参照。)。
【0003】
特許文献1及び2などに記載されるOBIRCH、EBAC、SDLなどの解析手法では、被テストデバイスに対して水平方向での不良箇所を特定できるが、垂直方向を含めた3次元的な被テストデバイスの不良箇所の特定ができないという問題点がある。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2006−64586号公報
【特許文献2】特開2008−300486号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、被テストデバイスの不良箇所の位置を3次元的に特定することができる故障解析装置を提供することにある。
【課題を解決するための手段】
【0006】
本発明の一態様の故障解析装置は、被テストデバイスにレーザ光を照射して、照射された被テストデバイスの特定箇所を加熱して熱起電流を発生させるレーザ照射手段と、前記レーザ光を水平方向及び垂直方向に走査して前記被テストデバイスの光加熱抵抗変化画像を撮影する撮影手段と、水平方向の前記光加熱抵抗変化画像と前記被テストデバイスの平面レイアウト画像を水平方向の位置座標が同一となるように重ね合わせる第1の位置座標設定手段と、縦方向の光学ステージ位置情報と前記被テストデバイスの断面情報を縦方向の位置座標が同一となるように重ね合わせる第2の位置座標設定手段とを具備し、前記被テストデバイスの不良箇所を3次元的に特定することを特徴とする。
【0007】
更に、本発明の他態様の故障解析装置は、被テストデバイスにレーザ光を水平方向及び垂直方向に照射する照射手段と、前記被テストデバイスに電源及び信号を供給して、前記被テストデバイスのFNCマージンに対するPASS或いはFAILを判定するLSIテスタと、前記被テストデバイスのPASS/FAILマップを作成する作成手段と、前記レーザ光を前記被テストデバイスの水平方向に走査して、前記レーザ光照射状態で前記被テストデバイスのPASS/FAILマップ上でのPASS/FAILの変化数をカウントし、PASS/FAILの変化数を第1のPASS/FAIL画像とする第1の画像作成手段と、前記第1のPASS/FAIL画像と前記被テストデバイスの平面レイアウト画像を水平方向の位置座標が同一となるように重ね合わせる第1の位置座標設定手段と、前記レーザ光を前記被テストデバイスの垂直方向に走査して、前記レーザ光照射状態で前記被テストデバイスのPASS/FAILマップ上でのPASS/FAILの変化数をカウントし、PASS/FAILの変化数を第2のPASS/FAIL画像とする第2の画像作成手段と、前記第2のPASS/FAIL画像と前記被テストデバイスの断面画像を縦方向の位置座標が同一となるように重ね合わせる第2の位置座標設定手段とを具備し、前記第1のPASS/FAIL画像と前記被テストデバイスの平面レイアウト画像を重ね合わせ、前記第2のPASS/FAIL画像と前記被テストデバイスの断面画像を重ね合わせることにより前記被テストデバイスの不良箇所を3次元的に特定することを特徴とする。
【発明の効果】
【0008】
本発明によれば、被テストデバイスの不良箇所の位置を3次元的に特定することができる故障解析装置を提供することができる。
【図面の簡単な説明】
【0009】
【図1】本発明の実施例1に係る故障解析装置を示す概略構成図。
【図2】本発明の実施例1に係る不良調査部を示す概略構成図。
【図3】本発明の実施例1に係る解析情報と設計情報との関係を示すフローチャート。
【図4】本発明の実施例1に係るSoCの配線系不良解析を示すフローチャート。
【図5】本発明の実施例1に係る被テストデバイスへのレーザ照射を示す模式図。
【図6】本発明の実施例1に係るX方向或いはY方向でレーザ照射に対する電流変化を示す図。
【図7】本発明の実施例1に係るXY方向での電流変化画像と平面レイアウト図との重ね合わせを示す図。
【図8】本発明の実施例1に係るZ方向でレーザ照射に対する電流変化を示す図。
【図9】本発明の実施例1に係るZ方向での電流変化合成画像と断面図との重ね合わせを示す図。
【図10】本発明の実施例2に係る故障解析装置を示す概略構成図。
【図11】本発明の実施例2に係る不良調査部を示す概略構成図。
【図12】本発明の実施例2に係るSoCのFNCマージン解析を示すフローチャート。
【図13】本発明の実施例2に係るSoCの電源電圧及びクロック信号に対するPASS/FAILを示す図。
【図14】本発明の実施例2に係るレーザ照射状態でのSoCの電源電圧及びクロック信号に対するPASS/FAILを示す図。
【図15】本発明の実施例2に係るX方向或いはY方向でレーザ照射に対するPASS/FAIL変化数の変化を示す図。
【図16】本発明の実施例2に係るZ方向でレーザ照射に対するPASS/FAIL変化数の変化を示す図。
【発明を実施するための形態】
【0010】
以下本発明の実施例について図面を参照しながら説明する。
【実施例1】
【0011】
まず、本発明の実施例1に係る故障解析装置について、図面を参照して説明する。図1は故障解析装置を示す概略構成図、図2は不良調査部を示す概略構成図である。本実施例では、OBIRCHを用いて被テストデバイスの不良箇所の位置を3次元的に特定している。
【0012】
図1に示すように、故障解析装置70には、不良解析部1とEWS2が設けられる。故障解析装置70は、主に、高集積度化された論理回路や順序回路などを含むシステムLSIやSoC(System on a chip)である被テストデバイス(DUT Device under Test)の不良、例えばロジック部の配線系の不良モード及び不良箇所の解析と特定に適用することができる。不良解析部1とEWS2は、LAN(Local Area Network)に接続される。
【0013】
不良解析部1には、不良調査部11と制御・解析部12が設けられる。不良調査部11は、例えばシステムLSIやSoCである被テストデバイス(DUT)の不良解析を行う。不良調査部11では、EMS(Emission Micro Scope)解析及びOBIRCH(Optical Beam Induced Resistance Change)解析が行われる。制御・解析部12は、不良調査部11を制御し、不良調査部11で調査された情報を解析する。制御・解析部12には表示部13が設けられる。表示部13は、例えば制御・解析部12で処理された情報やLAN経由で送信された情報が表示される。
【0014】
EWS(engineering workstation)2には、情報格納部14と表示部15が設けられる。情報格納部14には、設計レイアウト情報、プロセス情報、サポートソフト情報等が格納される。表示部15には、例えばEWS2で処理された情報やLAN経由で送信された情報等が表示される。
【0015】
ここで、設計レイアウト情報とは、被テストデバイス(DUT)の平面的なレイアウト情報、素子形成領域、ソース・ドレイン領域、ゲート電極及びゲート電極配線、コンタクト、金属配線、ビアなどの水平方向の情報をいう。設計レイアウト情報の中で、顕微鏡により画像作成される光学画像で明瞭に表示される金属配線、ゲート電極及びゲート電極配線、金属ビアなどが特に重要な情報となる。
【0016】
プロセス情報とは、素子形成領域の深さ、ソース・ドレイン領域の深さ、絶縁膜の厚さ、ゲート電極の厚さ、コンタクトの高さ、配線の厚さ、ビアの高さなどであり、システムLSIやSoCである被テストデバイス(DUT)の縦方向の情報である。
【0017】
サポートソフト情報とは、被テストデバイス(DUT)の不良モード及び不良箇所の解析や特定、不良調査部11で取得された映像情報の映像補正、被テストデバイス(DUT)の平面レイアウト表示や断面部分の3次元表示、解析情報と設計情報の重ね合わせや表示等に用いられるサポートソフトである。
【0018】
図2に示すように、不良調査部11には、半導体デバイス(DUT)21、DUTステージ22、プローバ23、アンプ24、顕微鏡部26、光学ステージ27、及びレーザ発生/光検出部28が設けられる。
【0019】
半導体デバイス(DUT)21は、DUTステージ22上に載置される。被テストデバイスである半導体デバイス(DUT)21とは、システムLSI、SoC(System on a Chip)、メモリLSIなどの高集積化され、多層配線化されたシリコンデバイスである半導体集積回路、シリコン半導体装置、化合物デバイスなどである。
【0020】
半導体デバイス(DUT)21には、X方向、Y方向、及びZ方向に走査されるレーザ光が表面或いは裏面に照射される。なお、X方向、Y方向を水平方向とし、Z方向を垂直方向とする。ここでは、半導体デバイス(DUT)21の表面にレーザ光を照射しているが、想定される半導体デバイス(DUT)21の不良モード或いは不良箇所に応じて表面或いは裏面が適宜選択される。半導体デバイス(DUT)21が、例えば、6層以上の金属配線を有するシステムLSI或いはSoC(System on a Chip)の場合、OBIRCH解析に使用されるレーザ光が厚い金属配線や積層された金属配線を透過しにくいので、半導体デバイス(DUT)21の裏面からレーザ光を照射するのが好ましい。なお、裏面からレーザ光を照射する場合、レーザ光が減衰しないように半導体デバイス(DUT)21のシリコン基板の厚さを薄くした方がよい。
【0021】
半導体デバイス(DUT)21の表面上に設けられた図示しない端子或いは評価用金属パターンとプローバ23とは電気的に接続され、一方のプローブ23側にはアンプ24が設けられ、他方のプローブ側には定電圧源が設けられる。アンプ24は、レーザ光照射時に半導体デバイス(DUT)21で発生し、プローブ23でモニタされた熱起電流を検出して、検出された信号を増幅する。アンプ24で検出及び増幅された熱起電流は、制御・解析部12で光加熱抵抗変化画像であるOBIRCH画像として表示部13に階調表示される。なお、制御・解析部12で光加熱抵抗変化画像を取得するための機能を具備したものを撮影手段とする。
【0022】
顕微鏡部26は、光学ステージ27下に設けられ、半導体デバイス(DUT)21の光学画像を取得する。ここでは、光学画像取得用として、OBIRCH解析に使用される波長1300nmを有するレーザ光を用いている(レーザ顕微鏡)。波長1300nmの場合、解像度が約0.42μm程度である。
【0023】
微細化及び高集積度化されたシステムLSI或いはSoCをより高解像度に画像表示する場合、波長1300nmよりも短波長(例えば、波長405nm(解像度0.13μm))のレーザ光を用いてもよい(高解像度レーザ顕微鏡)。なお、短波長のレーザ光は、エネルギーが高く、被テストデバイスを破壊させる可能性があるので被テストデバイスのOBIRCH解析やSDL解析には使用せず、画像表示用のみに使用するのが好ましい。
【0024】
顕微鏡部26は、光学ステージ27を介して、半導体デバイス(DUT)21の発熱箇所から発生する発熱情報(赤外線など)をレーザ発生/光検出部28に送付する。
【0025】
光学ステージ27は、顕微鏡部26とレーザ発生/光検出部28の間に設けられ、制御・解析部12の指示に基づいて光学系の座標とレーザ系の座標を正確に制御及び設定する。光学ステージ27は、制御・解析部12の指示に基づいて、X方向、Y方向、及びZ方向に走査されるレーザ光の照射位置(レーザ光が集光された位置)を高精度に設定する。
【0026】
レーザ発生/光検出部28は、光学ステージ27上に設けられる。レーザ発生/光検出部28には、レーザ光を発生するレーザ発生部、半導体デバイス(DUT)21の発熱情報(赤外線など)などを高感度に検出するフォトダイオード(例えば、InSbフォトダイオード)或いは高感度CCDなどが搭載される。レーザ発生/光検出部28に送付された発熱情報(赤外線など)は、制御・解析部12でEMS画像として表示部13に階調表示される。レーザ発生部には、半導体デバイス(DUT)21に応じた最適波長を発生する複数のレーザが搭載される。ここでは、発熱情報や発光情報を検出する機能を搭載しているが省いてもよい。なお、少なくともレーザ発生部、光学ステージ機能を具備したものをレーザ照射手段とする。
【0027】
半導体デバイス(DUT)21が、例えばシリコンデバイスであるシステムLSIやSoCの場合、レーザ波長は1060nmから1400nmの波長範囲が選択される。トランジスタ系の不良解析には1060nmから1160nmの波長範囲が選択され、配線系の不良解析には1300nmから1400nmの範囲の波長が選択される。
【0028】
半導体デバイス(DUT)21が、例えばGaAs系デバイスの場合、レーザ波長は900nmから1400nmの波長範囲が選択される。トランジスタ系の不良解析には900nmから1000nmの波長範囲が選択され、配線系の不良解析には1300nmから1400nmの範囲の波長が選択される。
【0029】
なお、OBIRCH解析では、金属配線やゲート電極配線部分にレーザ光が照射されると熱抵抗変化(OBIRCH効果)による電流減少或いは電流増加が観察することができる。ビア周辺にレーザ光が照射されるとゼーベック効果による電流増加或いは電流減少が観察することができる。金属配線やゲート電極配線部分にレーザ光が照射されるとゼーベック効果による配線での電流増加或いは電流減少が観察することができる。金属と半導体基板が直接接触する箇所(ショットキーダイオード)では、光励起による電流の発生を観察することができる。
【0030】
これらの情報から、OBIRCHによる配線系の不良解析は、ショート不良(抵抗値が約ゼロ)から抵抗値が105Ωの範囲が好適となる。
【0031】
次に、OBIRCHを用いた解析情報と設計情報の関係及び対応化について図3を参照して説明する。図3は解析情報と設計情報の関係を示すフローチャートである。
【0032】
解析情報と設計情報の対比及び画像表示については、図3に示すように、半導体デバイス(DUT)21表面の光学画像としての光学系情報が不良調査部11で取得される(ステップS11)。
【0033】
取得された光学系情報は、例えばLAN経由でEWS2に送られ、EWS2で映像補正される。具体的には、シュレーディング補正、ディストーション補正、倍率収差補正などが行われ、水平方向の位置座標が半導体デバイス(DUT)21の平面レイアウト画像(パターンレイアウト画像)と同一になるように映像補正される(ステップS12)。
【0034】
レーザ光照射時半導体デバイス(DUT)21で発生された熱起電流が、制御・解析部12で光加熱抵抗変化画像であるOBIRCH画像として取得される(撮影手段)(ステップS21)
取得されたOBIRCH画像は、例えばLAN経由でEWS2に送られ、EWS2で水平方向の位置座標が半導体デバイス(DUT)21の平面レイアウト画像(パターンレイアウト画像)と同一になるように、光学系情報と同様に映像補正される(ステップS22)。
【0035】
半導体デバイス(DUT)21の平面レイアウト情報(設計データ)は、LAN経由でEWS2に送られる(ステップS31)。半導体デバイス(DUT)21の縦方向情報(プロセス情報)は、LAN経由でEWS2に送られる(ステップS32)。
【0036】
半導体デバイス(DUT)21の平面レイアウト情報(設計データ)と半導体デバイス(DUT)21の縦方向情報(プロセス情報)は、情報格納部14に格納され、並行してサポートソフトを用いてレーザ照射される領域の平面レイアウト図及び断面図が適宜作成される(ステップS33)。
【0037】
画像の重ね合わせでは、以下のような処理が行われる。映像補正された光学系情報と映像補正されたOBIRCH画像は、水平方向の位置座標が同一になるように重ね合わせ処理される。映像補正されたOBIRCH画像と半導体デバイス(DUT)21の平面レイアウト画像(パターンレイアウト画像)は、水平方向の位置座標が同一になるように重ね合わせ処理される(第1の位置座標設定手段)。
【0038】
縦方向の光学ステージ位置情報と半導体デバイス(DUT)21の断面情報を縦方向の位置が同一となるように重ね合わせ処理される(第2の位置座標設定手段)。縦方向にレーザ光が走査され、取得された複数のOBIRCH画像は、映像補正された後、縦方向に合成されたOBIRCH画像として作成される。縦方向に合成されたOBIRCH画像と半導体デバイス(DUT)21の断面図は、垂直方向位置座標が同一になるように重ね合わせ処理される(第3の位置座標設定手段)(ステップS41)。
【0039】
重ね合わせ処理された映像補正後の光学系情報と映像補正後のOBIRCH画像、重ね合わせ処理された映像補正後のOBIRCH画像と半導体デバイス(DUT)21の平面レイアウト画像(パターンレイアウト画像)、重ね合わせ処理された縦方向に合成されたOBIRCH画像と半導体デバイス(DUT)21の断面図は、OBIRCH解析中或いは解析後において、レーザ照射対象領域で表示部13或いは表示部15にそれぞれ適宜表示される。
【0040】
次に、SoCの配線系不良解析について図4乃至図9を参照して説明する。図4はSoCの配線系不良解析を示すフローチャート、図5は被テストデバイスへのレーザ照射を示す模式図、図6はX方向或いはY方向でのレーザ照射に対する電流変化を示す図、図7はXY方向での電流変化画像と平面レイアウト図との重ね合わせを示す図、図8はZ方向でのレーザ照射に対する電流変化を示す図、図9は、Z方向での電流変化合成画像と断面図との重ね合わせを示す図である。
【0041】
被テストデバイスであるSoC(シリコンデバイス)の配線系不良解析を直接OBIRCH解析を実行できるが、被テストデバイスの真の不良位置を確実に特定するために、ここではIDDQテスト/ソフト解析/EMS解析を実施して不良位置を絞り込んでからOBIRCH解析を実行している。
【0042】
図4に示すように、まず、図示しないLSIテスタを用いてSoCである半導体デバイス(DUT)21の電気的な評価が行われる。具体的には、IDDQテスト、スキャンテスト、或いはFNCテストなどである(ステップS1)。
【0043】
次に、LSIテスタによるSoCである半導体デバイス(DUT)21のテスト結果から故障診断が行われる。具体的には、SoCである半導体デバイス(DUT)21の不良モードを電流系不良とタイミング系不良に分類分けを行い、並行してSoCである半導体デバイス(DUT)21のどの回路領域に不良が発生しているかを推定する(ステップS2)。
【0044】
続いて、電流系不良が発生しているSoCである半導体デバイス(DUT)21に電圧が印加され、不良箇所から発生する発熱情報(赤外線など)が感知される。光学画像とEMS画像を重ね合わせて水平方向での不良位置を概略特定する。なお、ソフト解析でSoCである半導体デバイス(DUT)21の不良位置が概略特定できる場合は、EMS解析を行わずにOBIRCH解析が行われる(ステップS3)。
【0045】
そして、図5に示すEMS解析により不良位置が概略特定された領域に、例えば波長1300nmを有するレーザ光を照射(X方向、Y方向、Z方向にスキャン)してOBIRCH解析が行われる。
【0046】
OBIRCH解析では、まず、レーザ光の照射は、例えば焦点位置をシリコン基板の表面に設定してX方向、Y方向(つまり、水平方向)に走査される。照射された領域で発生する熱起電流の電流変化はモニタされ、照射された領域毎にOBIRCH画像が作成される。このとき、OBIRCH画像で最大輝度の部分での電流変化がモニタされる。
【0047】
次に、図6に示すように、レーザ光の照射位置に対してモニタされた電流変化が図示され、電流変化の最大部分が特定される。ここで、特定された領域を領域Aと表記する。
【0048】
続いて、図7に示すように、領域AのOBIRCH画像とレーザ照射された領域のSoCである半導体デバイス(DUT)21の平面レイアウト図とが重ね合わされる。重ね合わされた画像から電流変化部分の水平方向位置を特定する。つまり、領域AがSoCチップのどの部分に対応するのかを特定する。
【0049】
そして、領域A部分でレーザ光の照射を垂直方向(SoCである半導体デバイス(DUT)21の断面方向)に走査される。具体的には、シリコン基板表面から配線層が形成される方向(図5の上方向)にレーザ走査する。照射された領域で発生する熱起電流の電流変化はモニタされ、照射された領域毎にOBIRCH画像が作成される。このとき、OBIRCH画像で最大輝度の部分での電流変化がモニタされる。
【0050】
次に、図8に示すように、レーザ光の照射位置に対してモニタされた電流変化が図示され、電流変化の最大部分が特定される。ここで、特定された領域を領域Bと表記する。取得された垂直方向(SoCである半導体デバイス(DUT)21の断面方向)のOBICH画像は画像合成される。
【0051】
続いて、図9に示すように、画像合成されたOBIRCH画像と領域BでのSoCである半導体デバイス(DUT)21の断面図とが重ね合わされる。重ね合わされた画像から電流変化部分の垂直方向位置を特定する。領域BがSoCチップのどの部分に相当するのか特定される。つまり、SoCである半導体デバイス(DUT)21の配線系の不良箇所が3次元的に特定される。ここでは、2層目配線と3層目配線の間のビア(2‘ndビア)起因の配線系不良と推定される(ステップS4)。
【0052】
次に、OBIRCH解析で3次元的に不良位箇所が特定された領域をSEM或いはTEMにより、垂直方向或いは水平方向に調査(外観チェック)が行われ、異常個所の分析(AESやEELS)が行われる。その結果、SoCである半導体デバイス(DUT)21の配線系の不良箇所の3次元的な特定と、不良原因の推定とが可能となる。
【0053】
なお、配線層が積層形成され、レーザ光が配線層に吸収され、レーザ照射に対して後方の配線層にレーザ光が照射することが困難な場合、積層形成された配線領域付近が配線系不良であると水平方向でのOBIRCH解析で概略特定し、この領域の絶縁層、配線層、ビア等を適宜エッチング除去し、新たに配線層を形成し、配線層にタングステンなどのテスト端子を設けて垂直方向でのOBIRCH解析により配線系の不良箇所の3次元的な特定を行うのが好ましい。
【0054】
上述したように、本実施例の故障解析装置では、不良解析部1とEWS2が設けられる。不良解析部1には、不良調査部11と制御・解析部12が設けられる。不良調査部11には、半導体デバイス(DUT)21、DUTステージ22、プローバ23、アンプ24、顕微鏡部26、光学ステージ27、及びレーザ発生/光検出部28が設けられる。レーザ発生/光検出部28は、光学ステージ27及び顕微鏡部26を介して、被テストデバイスである半導体デバイス(DUT)21にレーザ光を照射して、照射された被テストデバイスの特定箇所を加熱して熱起電流を発生させる。制御・解析部12は、レーザ光を水平方向及び垂直方向に走査制御して前記被テストデバイスの光加熱抵抗変化画像を撮影する。EWS2は、水平方向の光加熱抵抗変化画像と被テストデバイスの平面レイアウト画像を水平方向の位置座標が同一となるように重ね合わせし、縦方向の光学ステージ位置情報と被テストデバイスの断面情報を縦方向の位置座標が同一となるように重ね合わせし、複数の水平方向の光加熱抵抗変化画像を縦方向に合成した合成画像と被テストデバイスの断面画像を縦方向の位置座標が同一となるように重ね合わせる。
【0055】
このため、水平方向の光加熱抵抗変化画像と被テストデバイスの平面レイアウト画像を重ね合わせ、合成画像と被テストデバイスの断面画像を重ね合わせることにより、被テストデバイスである半導体デバイス(DUT)21の不良箇所を3次元的に特定することができる。また、故障解析装置70を用いた半導体デバイス(DUT)21の不良解析では、半導体デバイス(DUT)21にレーザ光を照射するだけで半導体デバイス(DUT)21の不良解析が可能であり、不良発生箇所が多数あった場合や想定以外の不良モードが混在した場合でも、半導体デバイス(DUT)21の非破壊での不良解析が可能となり、他の故障解析装置との併用が可能となる。
【0056】
なお、本実施例では、配線層やビアに関連した場合でのシリコン系半導体デバイス(DUT)の配線系の不良を想定している。このため、レーザ波長が1300nmを有するレーザ光を採用しているが、コンタクト、ソース・ドレイン、ゲートなどが関係するシリコン系半導体デバイス(DUT)の配線系の不良の場合には、レーザ波長が例えば1060nmを有するレーザ光を採用してもよい。
【実施例2】
【0057】
次に、本発明の実施例2に係る故障解析装置について、図面を参照して説明する。図10は故障解析装置を示す概略構成図、図11は不良調査部を示す概略構成図である。本実施例では、SDL手法を用いてSoCの3次元的なFNCマージン解析を行っている。
【0058】
以下、実施例1と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【0059】
図10に示すように、故障解析装置71には、不良解析部1a、EWS2、及びLSIテスタ3が設けられる。故障解析装置71は、主に、高集積度化された論理回路や順序回路などを含むシステムLSIやSoC(System on a chip)である被テストデバイス(DUT Device under Test)の不良の不良モード及び不良箇所の解析と特定に適用される。不良解析部1a、EWS2、及びLSIテスタ3は、LANに接続される。
【0060】
不良解析部1aには、不良調査部11aと制御・解析部12aが設けられる。不良調査部11aは、被テストデバイスである半導体デバイス(DUT)21の不良解析を行う。不良調査部11aは、例えばSDL(Soft Defect Localization)解析を行う。制御・解析部12aは、不良調査部11aを制御し、不良調査部11aで調査された情報を解析する。制御・解析部12aには表示部13aが設けられる。表示部13aは、例えば制御・解析部12aで処理された情報やLAN経由で送信された情報が表示される。
【0061】
LSIテスタ3は、不良調査部11a内の半導体デバイス(DUT)21に電源電圧、入力信号、クロック信号などを出力し、半導体デバイス(DUT)21から出力される出力信号を入力して半導体デバイス(DUT)21のPASS(良)或いはFAIL(不良)の判定を行う。
【0062】
ここで、SDL(Soft Defect Localization)解析では、細く収束させたレーザ光を、例えばシステムLSIやSoCである半導体デバイス(DUT)21に照射し、局所的な加熱、光励起電流、或いは局所的な半導体デバイス(DUT)21の動作変化などにより、故障解析を行う。この故障解析では、例えば動作マージン不足のトランジスタの特定、配線の断線或いはショート箇所の特定、ビア或いはコンタクトの高抵抗箇所の特定などを行うことができる。
【0063】
図11に示すように、不良調査部11aには、半導体デバイス(DUT)21、顕微鏡部26、光学ステージ27、レーザ発生/光検出部28、及びインターフェース30が設けられる。なお、図示していないが不良調査部11aには、実施例1と同様にアンプ24、プローバ23が設けられる。
【0064】
半導体デバイス(DUT)21には、X方向、Y方向、及びZ方向に走査されるレーザ光が表面或いは裏面に照射される(照射手段)。ここでは、半導体デバイス(DUT)21の表面にレーザ光を照射しているが、想定される半導体デバイス(DUT)21の不良モード或いは不良箇所に応じて表面或いは裏面が適宜選択される。
【0065】
インターフェース30は、LSIテスタ3から出力される電源電圧、入力信号Sin、クロック信号Sclkなどを半導体デバイス(DUT)21に出力し、半導体デバイス(DUT)21の判定結果である出力信号SoutなどをLSIテスタ3に出力する。
【0066】
SDL解析では、半導体デバイス(DUT)21が、例えばシリコンデバイスであるシステムLSIやSoCの場合、レーザ波長は1060nmから1400nmの波長範囲が選択される。トランジスタ系の不良解析には1060nmから1160nmの波長範囲が選択され、配線系の不良解析には1300nmから1400nmの範囲の波長が選択される。
【0067】
次に、SDL手法によるSoCのFNC(Function)マージン解析について図12乃至図14を参照して説明する。図12はSoCのFNCマージン解析を示すフローチャート、図13はSoCの電源電圧及びクロック信号に対するPASS/FAILを示す図、図14はレーザ照射状態でのクロック信号に対するPASS/FAILを示す図、図15はX方向或いはY方向でレーザ照射に対するPASS/FAIL変化数の変化を示す図、図16はZ方向でレーザ照射に対するPASS/FAIL変化数の変化を示す図である。ここでは、被テストデバイスであるSoC(シリコンデバイス)のFNCマージン解析には、配線系の不良を想定してレーザ光の波長は1300nmが選択される。
【0068】
図12に示すように、SoCのFNCマージン解析では、LSIテスタ3からSoCである半導体デバイス(DUT)21に電源電圧、入力信号、クロック信号などが出力され、半導体デバイス(DUT)21から半導体デバイス(DUT)21の判定結果である出力信号SoutがLSIテスタ3に出力される。LSIテスタ3は、出力信号Soutが所定の規格を満足しているかの判定を行う。
【0069】
その判定結果は、図13に示すように、例えばクロック信号Sclkと電源電圧に対するPASS/FAILマップとして作成される(作成手段)。PASS/FAILマップでは、クロック信号Sclkが早い方がPASSの個数が増大し、電源電圧が高い方がPASSの個数が増大する。クロック信号Sclkが所定の速度以上になると半導体デバイス(DUT)21は応答できなくなりFAILとなる(図示していない)。電源電圧が所定の電圧以上になると半導体デバイス(DUT)21に、例えばリーク電流など発生してFAILとなる。ここでは、クロック信号Sclkと電源電圧に対するPASS/FAILマップを選択しているが、入力信号Sinと電源電圧に対するPASS/FAILマップを選択してもよい(ステップS51)。
【0070】
次に、半導体デバイス(DUT)21にレーザ光を照射(X方向、Y方向、にスキャン)され、レーザ照射位置で、レーザ照射状態でのPASS/FAILマップが順次作成される。レーザ照射の焦点位置は、例えばシリコン基板の表面に設定される。
【0071】
レーザ照射されたとき、レーザ照射領域の半導体デバイス(DUT)21では、熱励起電流が発生し、レーザ照射された領域の動作マージンが変化する。そのため、図14に示すように、例えばFAIL領域に接するPASSの箇所がFAILに変化し、PASSの個数が減少する。ここでは、FAIL領域に接するPASSの箇所の8箇所がFAILに変化している(電源電圧が高い側で4箇所、電源電圧が低い側で4箇所)。なお、図14では、PASSの個数が減少しているが、PASS領域に隣接するFAILの箇所がPASSに変化してFAILの個数が減少する場合もある(ステップS52)。
【0072】
続いて、レーザ照射された場合のPASS或いはFAILの変化数をカウントする。図15に示すように、レーザ光の照射位置に対してPASS或いはFAILの変化数をプロットする。その後、レーザ光の照射位置に対してPASS或いはFAILの変化数をPASS/FAL画像(I)として2次元的に表示する(第1の画像作成手段)。なお、2次元的に表示する表示画像は、水平方向の位置座標が半導体デバイス(DUT)21の平面レイアウト図に一致するように画像補正される。PASS/FAIL画像(I)と半導体デバイス(DUT)21の平面レイアウト図を例えば、重ね合わせる(第1の位置座標設定手段)(ステップS53)。
【0073】
そして、PASS或いはFAILの変化数が最も多いところの位置である図15に示す領域I(即ち、半導体デバイス(DUT)21の水平方向の位置)を特定する。なお、並行して実施例1と同様にOBIRCH画像をモニタしてもよい(ステップS54)。
【0074】
次に、位置が特定された領域Iとその周辺部分の領域で、レーザ光の照射が垂直方向(SoCの断面方向)に走査される。具体的には、シリコン基板表面から配線層が形成される方向にレーザ走査する(ステップS55)。
【0075】
続いて、レーザ照射された場合のPASS或いはFAILの変化数をカウントする。図16に示すように、レーザ光の照射位置に対してPASS或いはFAILの変化数をプロットする。その後、レーザ光の照射位置に対してPASS或いはFAILの変化数をPASS/FAIL画像(II)として2次元的に表示する(第2の画像表示作成手段)。なお、2次元的に表示する表示画像は、垂直方向の位置座標が半導体デバイス(DUT)21の断面図に一致するように画像補正される。PASS/FAIL画像(II)と半導体デバイス(DUT)21の断面図を例えば、重ね合わせる(第2の位置座標設定手段)(ステップS56)。
【0076】
そして、PASS或いはFAILの変化数が最も多いところの位置である図16に示す領域II(即ち、半導体デバイス(DUT)21の垂直方向の位置)を特定する。なお、並行して実施例1と同様にOBIRCH画像をモニタしてもよい(ステップS57)。
【0077】
この結果、SoCのFNCマージンに関連した配線系の不良箇所が3次元的に特定される。なお、実施例1と同様にOBIRCH画像を用いてSoCのFNCマージンに関連した配線系の不良箇所を3次元的に特定してもよい。
【0078】
上述したように、本実施例の故障解析装置では、不良解析部1a、EWS2、及びLSIテスタ3が設けられる。不良解析部1aには、不良調査部11aと制御・解析部12aが設けられる。不良調査部11aには、半導体デバイス(DUT)21、顕微鏡部26、光学ステージ27、レーザ発生/光検出部28、及びインターフェース30が設けられる。レーザ発生/光検出部28は、光学ステージ27及び顕微鏡部26を介して、被テストデバイスである半導体デバイス(DUT)21にレーザ光を水平方向及び垂直方向に照射する。LSIテスタ3は、半導体デバイス(DUT)21に電源及び信号を供給して、半導体デバイス(DUT)21のFNCマージンに対するPASS或いはFAILを判定する。EWS2は、半導体デバイス(DUT)21のPASS/FAILマップを作成する。制御・解析部12aによりレーザ光が半導体デバイス(DUT)21の水平方向に走査制御され、EWS2によりレーザ光照射状態で半導体デバイス(DUT)21のPASS/FAILマップ上でのPASS/FAILの変化数がカウントされ、PASS/FAILの変化数が第1のPASS/FAIL画像として作成される。EWS2は、第1のPASS/FAIL画像と半導体デバイス(DUT)21の平面レイアウト画像を水平方向の位置座標が同一となるように重ね合わせる。制御・解析部12aによりレーザ光が半導体デバイス(DUT)21の垂直方向に走査制御され、EWS2によりレーザ光照射状態で半導体デバイス(DUT)21のPASS/FAILマップ上でのPASS/FAILの変化数がカウントされ、PASS/FAILの変化数を第2のPASS/FAIL画像として作成される。EWS2は、第2のPASS/FAIL画像と半導体デバイス(DUT)21の断面画像を縦方向の位置座標が同一となるように重ね合わせる。
【0079】
このため、第1のPASS/FAIL画像と半導体デバイス(DUT)21の平面レイアウト画像を重ね合わせ、第2のPASS/FAIL画像と半導体デバイス(DUT)21の断面画像を重ね合わせることにより被テストデバイスである半導体デバイス(DUT)21の不良箇所を3次元的に特定することができる。また、故障解析装置71を用いた半導体デバイス(DUT)21の不良解析では、半導体デバイス(DUT)21にレーザ光を照射するだけで半導体デバイス(DUT)21の不良解析が可能であり、不良発生箇所が多数あった場合や想定以外の不良モードが混在した場合でも、半導体デバイス(DUT)21の非破壊での不良解析が可能となり、他の故障解析装置との併用が可能となる。
【0080】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【0081】
例えば、実施例では、被テストデバイス(DUT)がSoC或いはシステムLSI(シリコンデバイス)であるが、メモリLSI(シリコンデバイス)、アナログIC(シリコンデバイス)、アナログデジタルIC(シリコンデバイス)、パワーデバイスなどの半導体デバイス(シリコンデバイス)、或いはGaAs系化合物デバイスなどにも適用することができる。その場合、不良モード及び基板等を考慮してレーザ光の波長やパワーなどの条件を適宜選択するのが好ましい。
【0082】
また、実施例2では、配線層やビアに関連した場合でのシリコン系半導体デバイス(DUT)の配線系の不良を想定してFNCマージン解析を行っている。このため、レーザ波長が1300nmを有するレーザ光を採用しているが、コンタクト、ソース・ドレイン、ゲートなどが関係するシリコン系半導体デバイス(DUT)の配線系の不良の場合でのFNCマージン解析には、レーザ波長が例えば1060nmを有するレーザ光を採用してもよい。
【0083】
また、実施例では、レーザ光を被テストデバイス(DUT)に照射しているが、代わりに荷電ビームとしての電子線を被テストデバイス(DUT)に照射し、被テストデバイス(DUT)の吸収電流を3次元的に画像化してもよい。或いは荷電ビームとしての電子線を被テストデバイス(DUT)に照射し、被テストデバイス(DUT)の電位勾配を3次元的に画像化してもよい。
【0084】
本発明は、以下の付記に記載されているような構成が考えられる。
(付記1) 被テストデバイスに荷電ビームを照射して、照射された被テストデバイスの特定箇所に励起電流を発生させる照射手段と、前記荷電ビームを水平方向及び縦方向に走査して前記テストデバイスの吸収電流画像を撮影する撮影手段と、水平方向の前記吸収電流画像と前記被テストデバイスの平面レイアウト画像を平面の位置座標が同一となるように重ね合わせる第1の位置座標設定手段と、複数の水平方向の前記吸収電流画像を縦方向に合成した合成画像と前記被テストデバイスの断面画像を縦方向の位置座標が同一となるように重ね合わせる第2の位置座標設定手段とを具備し、水平方向の前記吸収電流画像と前記被テストデバイスの平面レイアウト画像を重ね合わせ、前記合成画像と前記被テストデバイスの断面画像を重ね合わせることにより前記被テストデバイスの不良箇所を3次元的に特定する故障解析装置。
【0085】
(付記2) 被テストデバイスに荷電ビームを照射して、照射された被テストデバイスの特定箇所に励起電流を発生させる照射手段と、前記荷電ビームを水平方向及び縦方向に走査して前記テストデバイスの電位勾配を電位勾配画像とする電位勾配画像手段と、水平方向の前記電位勾配画像と前記被テストデバイスの平面レイアウト画像を平面の位置座標が同一となるように重ね合わせる第1の位置座標設定手段と、複数の水平方向の前記電位勾配画像を縦方向に合成した合成画像と前記被テストデバイスの断面画像を縦方向の位置座標が同一となるように重ね合わせる第2の位置座標設定手段とを具備し、水平方向の前記電位勾配画像と前記被テストデバイスの平面レイアウト画像を重ね合わせ、前記合成画像と前記被テストデバイスの断面画像を重ね合わせることにより前記被テストデバイスの不良箇所を3次元的に特定する故障解析装置。
【0086】
(付記3) 前記荷電ビームは、電子線である付記1又は2に記載の故障解析装置。
【符号の説明】
【0087】
1、1a 不良解析部
2 EWS
3 LSIテスタ
11、11a 不良調査部
12、12a 調査解析部
13、13a、15 表示部
14 情報格納部
21 半導体デバイス(DUT)
22 DUTステージ
23 プローバ
24 アンプ
26 顕微鏡部
27 光学ステージ
28 レーザ発生部/光検出部
30 インターフェース
70、71 故障解析装置
Sclk クロック信号
Sin 入力信号
Sout 出力信号
【特許請求の範囲】
【請求項1】
被テストデバイスにレーザ光を照射して、照射された被テストデバイスの特定箇所を加熱して熱起電流を発生させるレーザ照射手段と、
前記レーザ光を水平方向及び垂直方向に走査して前記被テストデバイスの光加熱抵抗変化画像を撮影する撮影手段と、
水平方向の前記光加熱抵抗変化画像と前記被テストデバイスの平面レイアウト画像を水平方向の位置座標が同一となるように重ね合わせる第1の位置座標設定手段と、
縦方向の光学ステージ位置情報と前記被テストデバイスの断面情報を縦方向の位置座標が同一となるように重ね合わせる第2の位置座標設定手段と、
を具備し、前記被テストデバイスの不良箇所を3次元的に特定することを特徴とする故障解析装置。
【請求項2】
複数の水平方向の前記光加熱抵抗変化画像を縦方向に合成した合成画像と前記被テストデバイスの断面画像を縦方向の位置座標が同一となるように重ね合わせる第3の位置座標設定手段を具備し、水平方向の前記光加熱抵抗変化画像と前記被テストデバイスの平面レイアウト画像を重ね合わせ、前記合成画像と前記被テストデバイスの断面画像を重ね合わせすることにより前記被テストデバイスの不良箇所を3次元的に特定すること特徴とする請求項1に記載の故障解析装置。
【請求項3】
被テストデバイスにレーザ光を水平方向及び垂直方向に照射する照射手段と、
前記被テストデバイスに電源及び信号を供給して、前記被テストデバイスのFNCマージンに対するPASS或いはFAILを判定するLSIテスタと、
前記被テストデバイスのPASS/FAILマップを作成する作成手段と、
前記レーザ光を前記被テストデバイスの水平方向に走査して、前記レーザ光照射状態で前記被テストデバイスのPASS/FAILマップ上でのPASS/FAILの変化数をカウントし、PASS/FAILの変化数を第1のPASS/FAIL画像とする第1の画像作成手段と、
前記第1のPASS/FAIL画像と前記被テストデバイスの平面レイアウト画像を水平方向の位置座標が同一となるように重ね合わせる第1の位置座標設定手段と、
前記レーザ光を前記被テストデバイスの垂直方向に走査して、前記レーザ光照射状態で前記被テストデバイスのPASS/FAILマップ上でのPASS/FAILの変化数をカウントし、PASS/FAILの変化数を第2のPASS/FAIL画像とする第2の画像作成手段と、
前記第2のPASS/FAIL画像と前記被テストデバイスの断面画像を縦方向の位置座標が同一となるように重ね合わせる第2の位置座標設定手段と、
を具備し、前記第1のPASS/FAIL画像と前記被テストデバイスの平面レイアウト画像を重ね合わせ、前記第2のPASS/FAIL画像と前記被テストデバイスの断面画像を重ね合わせることにより前記被テストデバイスの不良箇所を3次元的に特定することを特徴とする故障解析装置。
【請求項4】
前記被テストデバイスがシリコンデバイスの場合、前記レーザ光は1060nmから1400nmの範囲の波長を有することを特徴とする請求項1乃至3のいずれか1項に記載の故障解析装置。
【請求項5】
前記レーザ光は前記被テストデバイスの表面或いは裏面に照射されることを特徴とする請求項1乃至4のいずれか1項に記載の故障解析装置。
【請求項1】
被テストデバイスにレーザ光を照射して、照射された被テストデバイスの特定箇所を加熱して熱起電流を発生させるレーザ照射手段と、
前記レーザ光を水平方向及び垂直方向に走査して前記被テストデバイスの光加熱抵抗変化画像を撮影する撮影手段と、
水平方向の前記光加熱抵抗変化画像と前記被テストデバイスの平面レイアウト画像を水平方向の位置座標が同一となるように重ね合わせる第1の位置座標設定手段と、
縦方向の光学ステージ位置情報と前記被テストデバイスの断面情報を縦方向の位置座標が同一となるように重ね合わせる第2の位置座標設定手段と、
を具備し、前記被テストデバイスの不良箇所を3次元的に特定することを特徴とする故障解析装置。
【請求項2】
複数の水平方向の前記光加熱抵抗変化画像を縦方向に合成した合成画像と前記被テストデバイスの断面画像を縦方向の位置座標が同一となるように重ね合わせる第3の位置座標設定手段を具備し、水平方向の前記光加熱抵抗変化画像と前記被テストデバイスの平面レイアウト画像を重ね合わせ、前記合成画像と前記被テストデバイスの断面画像を重ね合わせすることにより前記被テストデバイスの不良箇所を3次元的に特定すること特徴とする請求項1に記載の故障解析装置。
【請求項3】
被テストデバイスにレーザ光を水平方向及び垂直方向に照射する照射手段と、
前記被テストデバイスに電源及び信号を供給して、前記被テストデバイスのFNCマージンに対するPASS或いはFAILを判定するLSIテスタと、
前記被テストデバイスのPASS/FAILマップを作成する作成手段と、
前記レーザ光を前記被テストデバイスの水平方向に走査して、前記レーザ光照射状態で前記被テストデバイスのPASS/FAILマップ上でのPASS/FAILの変化数をカウントし、PASS/FAILの変化数を第1のPASS/FAIL画像とする第1の画像作成手段と、
前記第1のPASS/FAIL画像と前記被テストデバイスの平面レイアウト画像を水平方向の位置座標が同一となるように重ね合わせる第1の位置座標設定手段と、
前記レーザ光を前記被テストデバイスの垂直方向に走査して、前記レーザ光照射状態で前記被テストデバイスのPASS/FAILマップ上でのPASS/FAILの変化数をカウントし、PASS/FAILの変化数を第2のPASS/FAIL画像とする第2の画像作成手段と、
前記第2のPASS/FAIL画像と前記被テストデバイスの断面画像を縦方向の位置座標が同一となるように重ね合わせる第2の位置座標設定手段と、
を具備し、前記第1のPASS/FAIL画像と前記被テストデバイスの平面レイアウト画像を重ね合わせ、前記第2のPASS/FAIL画像と前記被テストデバイスの断面画像を重ね合わせることにより前記被テストデバイスの不良箇所を3次元的に特定することを特徴とする故障解析装置。
【請求項4】
前記被テストデバイスがシリコンデバイスの場合、前記レーザ光は1060nmから1400nmの範囲の波長を有することを特徴とする請求項1乃至3のいずれか1項に記載の故障解析装置。
【請求項5】
前記レーザ光は前記被テストデバイスの表面或いは裏面に照射されることを特徴とする請求項1乃至4のいずれか1項に記載の故障解析装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2010−197051(P2010−197051A)
【公開日】平成22年9月9日(2010.9.9)
【国際特許分類】
【出願番号】特願2009−38638(P2009−38638)
【出願日】平成21年2月20日(2009.2.20)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成22年9月9日(2010.9.9)
【国際特許分類】
【出願日】平成21年2月20日(2009.2.20)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]