【課題】電源電圧の瞬断、瞬オンに対する自動車用電子機器の動作限界を定量的に調査する手段を提供する。
【解決手段】被試験機に印加する通常の電源電圧である＋Ｂおよび被試験機のメモリーホールドなどのための常時印加の電圧であるＡｃｃの瞬断について、様々なパターンを再現するために当該時間、電圧についてもプログラムを用いて少しつづ徐々に変化させて被試験機に印加し、これに基づく被試験機の応答を監視して別に定めた短い時間ごとに出力論理の正否を確認することにより、自動車用に最近多く用いられるデジタル機器独特のプログラムによる思いも寄らない誤動作の発生を確認でき、さらに誤動作発生時の誤動作モードをきちんと捕らえて適切な設計対応を取ることができる。 （もっと読む）

【課題】 インバータ等の論理ゲートからなる大規模なゲートチェーンを有し、そのゲートチェーンにおいて不良の原因となっている論理ゲートを特定することが容易な素子評価用半導体集積回路を提供する。
【解決手段】 多段接続された複数の論理ゲートからなるゲートチェーンと、モニタ信号線ＭＯＮと、ゲートチェーンにおける各論理ゲートの出力ノードとモニタ信号線ＭＯＮとの間に各々介挿され、当該モニタユニットＭＵａを指示する制御信号が与えられることにより、モニタ信号線ＭＯＮに当該出力ノードの電圧に依存した信号を発生させる複数のモニタユニットＭＵａと、ゲートチェーンにおける複数の論理ゲートの出力ノードを順次モニタ対象とし、モニタ対象とする論理ゲートの出力ノードに接続されたモニタユニットを指示する制御信号を発生するモニタユニット選択手段を有する。 （もっと読む）

【課題】 本発明は、周波数又は電圧が異なる領域間をデータが伝送される際に発生するデータ伝送エラーを検出できる構成を備えた半導体集積回路を提供することを目的とする。
【解決手段】
第１領域１０から第２領域２０にデータを伝送するデータ経路３０と、第１領域１０内のデータ経路４０上から、データ経路４０上を伝送される第１データを読み込み、第１データから第１ハッシュ値を算出する第１ハッシュ値算出器１１と、第２領域２０内のデータ経路３０上に配置され、データ経路３０上を伝送される第２データを読み込むレジスタ４０と、レジスタ４０から出力される第２データを読み込み、第２データから第２ハッシュ値を算出する第２ハッシュ値算出器２１と、第１ハッシュ値と第２ハッシュ値とが一致しているか否かを比較する比較部と、を備える。 （もっと読む）

【課題】被テストデバイスの不良箇所の位置を３次元的に特定する。
【解決手段】故障解析装置７０には、被テストデバイスである半導体デバイス（ＤＵＴ）２１にレーザ光を照射して、照射された被テストデバイスの特定箇所を加熱して熱起電流を発生させるレーザ照射手段と、前記レーザ光を水平方向及び垂直方向に走査して前記被テストデバイスの光加熱抵抗変化画像を撮影する撮影手段と、水平方向の前記光加熱抵抗変化画像と前記被テストデバイスの平面レイアウト画像を水平方向の位置座標が同一となるように重ね合わせる第１の位置座標設定手段と、縦方向の光学ステージ位置情報と前記被テストデバイスの断面情報を縦方向の位置座標が同一となるように重ね合わせる第２の位置座標設定手段とが設けられる。 （もっと読む）

【課題】回路規模及びコストの増大を極力抑えることができる電源装置、及び当該電源装置を備えることによりコストの低減を図ることができる半導体試験装置を提供する。
【解決手段】電源装置１は、直流電圧を供給すべきＤＵＴ４０の接地ピンＰ２に現れる電圧を測定するセンスアンプ２０と、センスアンプ２０で測定される電圧を基準としてＤＵＴ４０に対して所定の直流電圧を供給するデバイス電源部１０と、センスアンプ２０の反転入力端に接続されて、センスアンプ２０で測定される電圧に重畳されるべき交流信号を出力する交流信号源３０とを備える。 （もっと読む）

【課題】半導体デバイスのテスト条件が正しく設定されているかをリアルタイムに判断する。
【解決手段】半導体検査装置５０には、制御装置１、評価装置２、インターフェース４、レーザ発生部５、偏光装置６、対物レンズ７、カメラステージ８、画像メモリ９、及び表示装置１０が設けられる。半導体検査装置５０は、半導体デバイス（ＤＵＴ）３にレーザ光を照射し、ＤＬＳ法を用いて半導体デバイス（ＤＵＴ）３の故障箇所の特定を行う。半導体デバイス（ＤＵＴ）３の故障解析では、ユーザの指定期間内で半導体デバイス（ＤＵＴ）３のパス信号或いはフェイル信号が何回入力されたかをカウントし、テスト開始信号Ｓｔｓ或いはテスト終了信号Ｓｔｅのカウント数に対する半導体デバイス（ＤＵＴ）３のパス率或いはフェイル率として表示する。 （もっと読む）

【課題】ＳＲＡＭセルを適正かつ簡便に評価する。
【解決手段】ＳＲＡＭセルの２本のビット線ＢＬ１，ＢＬ２をそれぞれ低電圧状態（Ｌｏｗ）、高電圧状態（Ｈｉｇｈ）にする。そして、その低電圧側のビット線ＢＬ１に接続された、ロードトランジスタＬｏ１とドライバトランジスタＤｒ１で構成されるインバータの、その内部ノードＮ１の電圧を強制的に変化させ、そのときに測定されるその内部ノードＮ１の電流を用いて書き込み動作マージンを評価する。また、ＳＲＡＭセルの書き込み動作マージンの評価結果を用い、書き込み可能なＳＲＡＭの最大容量を求める。 （もっと読む）

【課題】 複数のＤＵＴのシュムーデータの全体的傾向の把握が容易となり、また、複数のＤＵＴの相関を、再度のシュムー取得無しに、様々な論理式を用いて計算する。
【解決手段】 本発明のデバイステスタ１００は、複数のＤＵＴ１４０のシュムーデータを取得するシュムー取得部３１０と、取得した複数のシュムーデータをテスタメモリに記憶するデータ記憶部３１２と、シュムーツールを通じて、複数のシュムーデータから１または２以上のシュムーデータをユーザに選択させるデータ選択部３１４と、選択された１または２以上のシュムーデータを表示部２１２に一度に並置して表示するプレビュー機能部３１８と、を備えることを特徴としている。 （もっと読む）

本発明は、集積回路を分析する方法に関し、この方法は、−回路の表面上の地点にレーザー放射を印加するステップ（１０２）と、−このようにレーザー放射された回路を、電気励起信号を印加することによって励起するステップ（１０６）と、−回路がレーザー放射に晒されている状態において、励起に対する回路の応答を収集するステップ（１０６）と、−レーザー放射された回路の励起に対する応答と回路に印加されたレーザー放射の不存在下における回路の基準応答との間の、位相差を計測するステップ（１０６）と、を含む。
本発明は、関連する観察方法及び装置にも関する。 （もっと読む）

【課題】各メモリセルにおける書き込み電流閾値の温度依存性のばらつきに対応することが可能な半導体集積回路装置を提供する。
【解決手段】半導体集積回路装置は、データを記憶する複数個のメモリセルＭＣと、メモリセルＭＣの近傍に配置されるかまたはメモリセルＭＣと電気的に接続される書き込み電流線ＤＬと、出力電流が温度依存性を有する定電流発生回路２１Ａと、出力電流が定電流発生回路２１Ａの出力電流と異なる温度依存性を有する定電流発生回路２１Ｂと、定電流発生回路２１Ａの出力電流および定電流発生回路２１Ｂの出力電流を合成し、出力電流の合成比率が変更可能である合成回路２２と、書き込み電流線ＤＬに接続され、合成回路２２が合成した電流に基づいて、書き込み電流線ＤＬに書き込み電流を流すことによりメモリセルＭＣにデータを書き込む書き込み回路５２とを備える。 （もっと読む）

【課題】経時的又は動作環境変化的にセル特性が悪化しても、適切なセル特性マージンを確保して歩留低下の回避を可能とする半導体記憶装置を提供する。
【解決手段】ラッチ部を構成するロードトランジスタ１０８及び１１１のソースへ供給される電位が、ワード線１０５に供給される電位及びビット線１０６及び１０７に供給される電位の少なくとも一方と異なる回路構成のメモリセルと、テストモード設定ピン１０２に与えられる信号に応じて、通常動作モードとテストモードとを切り替えるラッチ電位制御回路１０１と、テストモード時における少なくとも読み出し動作の任意の期間、ロードトランジスタ１０８及び１１１のソースへ供給される電位を、ワード線１０５に供給される電位及びビット線１０６及び１０７に供給される電位の少なくとも一方よりも低い値に制御するリード／ライト制御回路１０３とを備える。 （もっと読む）

本発明による回路は、第１のデータ保持素子（２０１）に並列に接続された第２のデータ保持素子（２０２）を有する第１のデータ保持素子（２０１）を有する。該第２のデータ保持素子（２０２）は、該第１のデータ保持素子（２０１）よりも長いセットアップ時間を有する。
（もっと読む）

【課題】半導体装置の試験の際に、入力クロック信号のデューティ比を変更する必要なく、デューティ比が変動した場合の動作マージン試験を行う。
【解決手段】パルス発生回路４１、５１は、それぞれ、外部入力信号１の立ち上がり／立ち下がりエッジを検出して一定幅のパルス信号を出力する。パルス発生回路４２、５２は、遅延回路３からの出力信号の立ち上がり／立ち下がりエッジを検出してパルス信号を出力する。セレクタ回路６は、Ｌ幅を広げる場合には、パルス発生回路４２、パルス発生回路５１のパルス信号を、それぞれＨエッジ／Ｌエッジ生成クロック信号として出力し、Ｈ幅を広げる場合には、パルス発生回路４１、５２のパルス信号をＨエッジ／Ｌエッジ生成クロック信号として出力する。波形合成回路７は、セレクタ回路６からＨエッジ／Ｌエッジ生成クロック信号を波形合成して新たにクロック信号を生成する。 （もっと読む）

【課題】 従来の半導体記憶装置のファンクション試験では、記憶セルへのデータ書込み不良や記憶セルのデータ記憶保持不良に対する動作マージンの検出はできないという問題があった。
【解決手段】 半導体記憶装置に、ワード線駆動パルス幅を可変できるワード線駆動パルス発生回路を設け、通常のワード線駆動パルス幅を変えるという簡単な構成により半導体記憶装置のデータ書込みマージンおよびデータ保持マージンの試験を行うことができる。 （もっと読む）

【課題】 アナログ回路部を含む半導体集積回路でも高いスクリーング効果を得る。
【解決手段】 液晶ドライバにおけるアナログ回路部を含む出力アンプの各出力端子からの出力電圧の配列状態を、第１状態(千鳥状態)とこの第１状態とは逆の第２状態(逆千鳥状態)との２つの状態に設定し、この２つの状態での消費電流値の差分値と基準値とを比較検証する。このように、上記出力アンプの出力電圧の配列状態を反転させることによって、正常時でも電源電流が流れるアナログ回路であるオペアンプおよびこのオペアンプを含む上記出力アンプの潜在的不具合を検出することができる。 （もっと読む）

【課題】短いテストタイムで半導体装置の試験ができる半導体装置試験装置を提供する。
【解決手段】複数のテストベクタに基づいて半導体装置のサンプル１９の動作を検証するテスタ１５と、テストベクタそれぞれをサンプル１９が動作可能な測定周波数の最高周波数を含む複数の周波数帯のブロックに分類しブロック毎に全てのテストベクタが動作可能なブロック周波数を設定するブロック化部１０を有する。ブロック毎に属するテストベクタに基づいて、テスタ１５がブロック毎のブロック周波数での半導体装置の量産品２０乃至２２の動作をテストする。 （もっと読む）

【課題】広帯域、高分解能、大振幅の位相ジッタ成分を、クロック信号に容易に印加することができるジッタ印加回路を提供する。
【解決部】与えられるジッタデータに応じた位相ジッタ成分を含むクロック信号を生成するジッタ印加回路であって、与えられる基準信号に応じて発振信号を生成するＰＬＬ回路と、発振信号を遅延させたクロック信号を出力する可変遅延回路と、ジッタデータの低周波成分に基づいてＰＬＬ回路の発振周波数を制御し、発振信号に位相ジッタ成分の低周波成分を印加する低周波印加部と、ジッタデータの高周波成分に基づいて可変遅延回路における遅延量を制御し、クロック信号に位相ジッタ成分の高周波成分を印加する高周波印加部とを備えるジッタ印加回路を提供する。 （もっと読む）

【課題】被試験デバイスから出力される出力信号のマージンを適切に試験する。
【解決手段】第１のストローブタイミングにおける出力信号の電圧と第１のしきい値電圧とを比較した結果に基づいて当該出力パターンの値を取得していくことにより、第１の出力パターン列を取得する第１の信号比較器と、第２のストローブタイミングにおける出力信号の電圧と第２のしきい値電圧とを比較した結果に基づいて当該出力パターンの値を取得していくことにより、第２の出力パターン列を取得する第２の信号比較器と、第１の出力パターン列がヘッダパターン列と一致したことを検出するヘッダパターン列検出部と、第１の出力パターン列とヘッダパターン列との一致が検出された場合に、第２の信号比較器により取得された第２の出力パターン列と期待値パターン列との比較結果を出力する期待値比較部とを備える。 （もっと読む）