【課題】電源電圧の瞬断、瞬オンに対する自動車用電子機器の動作限界を定量的に調査する手段を提供する。
【解決手段】被試験機に印加する通常の電源電圧である＋Ｂおよび被試験機のメモリーホールドなどのための常時印加の電圧であるＡｃｃの瞬断について、様々なパターンを再現するために当該時間、電圧についてもプログラムを用いて少しつづ徐々に変化させて被試験機に印加し、これに基づく被試験機の応答を監視して別に定めた短い時間ごとに出力論理の正否を確認することにより、自動車用に最近多く用いられるデジタル機器独特のプログラムによる思いも寄らない誤動作の発生を確認でき、さらに誤動作発生時の誤動作モードをきちんと捕らえて適切な設計対応を取ることができる。 （もっと読む）

【課題】半導体集積回路のテスト時に発生する電源ノイズは、多種多様である。そのため、テスト時に生じる多様な電源ノイズを低減させる半導体集積回路のテストボードが、望まれる。
【解決手段】半導体集積回路のテストボードは、被検査デバイスに供給する電流値を被検査デバイスに供給されるクロックに同期させて変化させる電源電流制御回路を備えている。電源電流制御回路は、被検査デバイスに供給されるクロックに同期させて、被検査デバイスに供給される電流値を変化させる。 （もっと読む）

【課題】テスト時間の短縮化を図ることが可能な半導体装置を提供する。
【解決手段】このチャージポンプ回路１２では、通常動作時は、ポンプキャパシタＣ０，Ｃ２の一方電極にポンプクロック信号φＰを与えるとともにポンプキャパシタＣ１，Ｃ３の一方電極にポンプクロック信号φＰの相補信号を与え、ポンプキャパシタＣ０〜Ｃ３の欠陥を検出するテストモード時は、ポンプキャパシタＣ０〜Ｃ３の各々の電極間に外部電源電圧ＶＣＣを静的に印加する。したがって、ＭＯＳトランジスタのオン耐圧を超える高電圧をポンプキャパシタＣ０〜Ｃ３に印加できるので、テスト時間を短縮化できる。 （もっと読む）

【課題】テスト時の消費電力を低減することができる半導体集積回路を提供すること。
【解決手段】本発明にかかる半導体集積回路１００は、フリップフロップＦＦ、制御回路１０及び排他的論理和ブロックを有する。フリップフロップＦＦは、テスト入力Ｔにテストデータ信号ＴＩＮが入力する。排他的論理和ブロック２０は、一方の入力がフリップフロップＦＦのテスト入力Ｔと接続され、他方の入力がフリップフロップＦＦの出力Ｑと接続される。制御回路１０は、排他的論理和ブロック２０の出力ＸＯＲとクロック信号ＣＬＫとが入力し、排他的論理和ブロックの出力ＸＯＲの値に応じてフリップフロップＦＦへのクロック信号ＣＬＫの出力を制御する。 （もっと読む）

【課題】複数のメモリを備えた半導体集積回路において、ＩＲドロップによる誤動作を回避しつつ、効率の良いメモリテストを実現すること。
【解決手段】半導体集積回路に含まれる複数のメモリのそれぞれを単体でテストした場合に消費される電流を参照し、該複数のメモリから同時にテストすべき複数のメモリを被テストメモリとして選択する工程と、前記複数の被テストメモリを同時にテストした場合に消費される総消費電流をシミュレーションにより生成する工程と、前記総消費電流および前記半導体集積回路のレイアウト情報に基づいて、前記半導体集積回路におけるＩＲドロップを算出する工程と、算出した電圧降下が所定の許容値以内であるか否かを判定する工程と、前記電圧降下が前記所定の許容値を超えた場合には、前記複数のメモリから同時にテストすべきメモリを再度選択し直す工程と、を含む。 （もっと読む）

【課題】不良回路ブロックを特定する時間を短くでき、また、各回路ブロックの信頼性加速試験での特性劣化を精度良く測定できる半導体集積回路を提供することを目的とする。
【解決手段】複数の回路ブロックＢ１、Ｂ２、・・・Ｂｎと、複数の回路ブロックに対応し、回路ブロックと電源端子２との接続を制御する複数のスイッチ回路Ｓａ１、Ｓａ２、・・・Ｓａｎと、複数のスイッチ回路に対応し、スイッチ回路へ回路ブロック選択信号を出力する複数のフリップフロップ回路ＤＦＦ１、ＤＦＦ２、・・・ＤＦＦｎとを備え、複数のフリップフロップ回路は、シフトレジスタ回路を構成し、外部信号の入力に基づいて、２以上のスイッチ回路を選択して回路ブロック選択信号を出力し、当該回路ブロック選択信号を入力された２以上のスイッチ回路は、当該２以上のスイッチ回路それぞれに対応する回路ブロックと電源端子とを接続する半導体集積回路１００。 （もっと読む）

【課題】実システム動作中に電源状態を監視できる手段を提供する。
【解決手段】半導体集積回路は、発振器１４と、電源電圧に応じて発振周波数が変化するリング発振器１１と、発振器１４の信号に基づいて、所定の判定期間を計測するインターバルタイマ１３と、判定期間にリング発振器１１が発振する発振周波数を測定する周波数測定用カウンタ１２と、発振周波数の上限値と下限値とを保持する不揮発性メモリ１５と、カウンタが測定した発振周波数が、不揮発性メモリ１５が保持する上限電圧／下限電圧の判定コードの範囲内であるかを判定し、判定結果を出力する電圧判定回路１６と、を備える。 （もっと読む）

【課題】ＩＲドロップ問題を緩和することのできる半導体集積回路およびその設計方法を提供する。
【解決手段】本発明の一実施形態による半導体集積回路は、データをシリアルに転送するシリアル動作を行う直列接続された複数のフリップフロップを分割して構成された複数のＦ／Ｆグループと、前記Ｆ／Ｆグループに含まれるフリップフロップの出力が一致する場合に第１の信号を出力し、そうでない場合に第２の信号を出力する連続信号判定回路とを備えるとともに、前記Ｆ／Ｆグループの先頭以外のフリップフロップに対し、前記第１の信号を受信する場合にはクロック信号を供給せず、前記第２の信号を受信する場合にはクロック信号を供給するクロックゲーティング回路を備える。 （もっと読む）

【課題】電力損失を最小限にすることが可能な複数の電源を含む電子装置を提供する。
【解決手段】パワーアンプ４０は、入力電圧Ｖｉに基づいた出力電圧の電力を被試験体ＤＵＴに供給する。検出回路４３は、パワーアンプ４０の動作電源であるスイッチング電源２２から、パワーアンプ４０に電流が流れたことを検出する。選択回路５１は、電流が流れない場合には、スイッチング電源２２の電圧値を所定値に設定し、電流が流れた場合には、スイッチング電源２２の電圧値を入力電圧Ｖｉより予め定められた値αだけ大きい値に設定する。 （もっと読む）

【課題】従来の半導体装置では、電源電圧変動を抑制するために回路規模が大きくなる問題があった。
【解決手段】本発明の半導体装置は、テスト対象回路１１〜１３と、スキャンモード制御信号ＳＭＣと、ノイズ制御信号ＣＮＴと、クロック信号ＣＬＫと、テストパターンＳＩＮとが入力され、テスト対象回路１２に対するテストを行うテスト回路２０と、を有し、テスト回路２０は、ノイズ制御信号ＣＮＴがイネーブルであるダミーノイズ生成期間にテスト回路２０において保持されているテストパターンＳＩＮに基づくテスト値を維持し、ダミーノイズ生成期間にクロック信号ＣＬＫの周期に応じて変動するダミー電源ノイズを生成し、ダミーノイズ生成期間の終了後にテストパターンによりテスト対象回路１２をテストする。 （もっと読む）

【課題】テストパターンの内容、あるいは回路規模によらず、動作試験が短時間且つ高効率で行える半導体装置の実現。
【解決手段】フリップフロップ回路37と、試験モード時に、フリップフロップ回路に所定の値を設定すると共にフリップフロップ回路の保持する値を読み出すスキャンチェーンと、通常モード時に非動作で、試験モード時には、フリップフロップ回路の値が変化する場合に動作状態となり、前記フリップフロップ回路の値が変化するタイミングで非動作状態になる電流消費回路37A,37Bと、を有する半導体装置。 （もっと読む）

【課題】チップ内でデバイス特性にバラツキがあっても、消費電力を低減させることのできる半導体集積回路および電源供給方法を提供する。
【解決手段】実施形態の半導体集積回路１は、それぞれの領域に半導体デバイスが配置された領域１および領域２を有し、電源供給手段である電源端子Ｔ１、Ｔ２が、領域１、領域２それぞれに個別に電源を供給する。領域１にはデバイス特性測定回路ＲＯＳＣ１が配置され、領域２にはデバイス特性測定回路ＲＯＳＣ２が配置されている。 （もっと読む）

【課題】フリップフロップを備える半導体集積回路において、エラーフリップフロップを効率的に検出する。
【解決手段】半導体集積回路は、冗長フリップフロップを含む複数のフリップフロップと、セレクタ部と、エラー検出部とを備える。セレクタ部は、再構成情報に応じて選択フリップフロップを選択し、入力端子に入力されたデータが選択フリップフロップのそれぞれによって出力端子に出力されるようにデータの流れを切り替える。テストモード時、フリップフロップはスキャンチェーンを構成し、そのスキャンチェーンにはスキャンデータが入力される。そして、エラー検出部は、それぞれのフリップフロップの入出力に基づいてエラーフリップフロップを検出し、当該エラーフリップフロップが選択フリップフロップから除外されるように再構成情報を作成する。 （もっと読む）

【課題】被試験デバイスへ過剰な電流が流入することを防ぐ。
【解決手段】被試験デバイスを試験する試験装置であって、前記被試験デバイスに供給する電源電圧を発生する電源部と、前記電源部から前記被試験デバイスに至る経路上に設けられた誘導負荷部と、前記誘導負荷部に対して前記被試験デバイスと並列に接続された第１半導体スイッチと、前記被試験デバイスに対する電源電圧の供給を遮断する場合に、前記第１半導体スイッチをオンとする制御部とを備える試験装置を提供する。 （もっと読む）

【課題】テスト信号毎の専用配線を不要とし、配線領域を削減できるテスト回路を備えた半導体装置を提供する。
【解決手段】外部から供給されるテスト情報をデコーディングし、複数の信号を生成するＤＦＴデコーダ２０２と、互いに従属接続した複数のＤＦＴレジスタＤＦＴｒ０〜ＤＦＴｒｎと、複数のＤＦＴレジスタにそれぞれ対応する複数の制御回路（制御回路ＣＫＴ０〜ＣＫＴｎ）と、複数のレジスタのうちの第１のレジスタ（ＤＦＴレジスタＤＦＴｒ０）に複数の信号（シフトデータＴＳＣＡＮＤＡＴＡ）を供給するセレクタ（セレクタ１１３）と、セレクタのセレクティング回数を規定するカウンタ（９ｂｉｔカウンタ１１２）と、複数の制御回路の数に対応するクロック周期の回数を、複数のレジスタ及びカウンタに供給するシフトクロック生成回路（シフトＣＫ制御回路１１１）と、を備える。 （もっと読む）

【課題】電源電圧の変動を抑制する。
【解決手段】電源補償回路２０は、スイッチ素子ＳＷ１、ＳＷ２のオン、オフに応じて補償パルス電流Ｉ_ＳＲＣ、Ｉ_ＳＩＮＫを生成する。パターン発生器ＰＧは、ドライバＤＲ_１〜ＤＲ_４が出力すべき試験信号Ｓ_ＴＥＳＴを記述するテストパターンＳ_ＰＴＮ１〜Ｓ_ＰＴＮ４と、ドライバＤＲ_５、ＤＲ_６が出力すべき制御信号Ｓ_ＣＮＴｂ、Ｓ_ＣＮＴａを記述する制御パターンＳ_{ＰＴＮ＿ＣＭＰｂ}、Ｓ_{ＰＴＮ＿ＣＭＰａ}を生成する。電流調節部３０は、温度に応じて補償パルス電流Ｉ_ＳＲＣ、Ｉ_ＳＩＮＫを調節する。 （もっと読む）

【課題】安定した電源電圧を供給する。
【解決手段】メイン電源１０は、ＤＵＴ１の電源端子Ｐ１に電力を供給する。電源補償回路２０は、メイン電源１０からＤＵＴ１に流れる電源電流Ｉ_ＤＤから、補償電流Ｉ_ＣＭＰ’をＤＵＴ１とは別経路に引きこむ。補償電流Ｉ_ＣＭＰ’は、それとＤＵＴ１の電源端子Ｐ１に流れ込む動作電流Ｉ_ＯＰとの和が実質的に一定となるように生成される。電源補償回路２０は、試験状態においてＤＵＴ１と熱的に結合されるように配置される。 （もっと読む）

【課題】テスト信号を誤動作なく発生するテスト回路を備えた半導体装置を提供する。
【解決手段】動作指定コマンドがテスト動作モードの設定を示すときに、コマンド信号ＣＭＤ１及びコマンド信号ＣＭＤ２に応じて、第１のテスト信号（テスト信号ＤＦＴ１〜ＤＦＴｎ）のうち所定の信号を活性化するコマンドデコーダ１０６と、動作指定コマンドがテスト動作モードの設定を示すときに第１のテスト信号を受け取り、第２のテスト信号（制御用テスト信号ＤＦＴＦ１〜ＤＦＴＦｎ）として並列に出力し、テスト動作モードの設定以外の動作を指定するときに、スキャンチェーン接続され、第１のテスト信号を第３のテスト信号としてスキャン出力端子ＴＳＯＵＴへ直列に出力するレジスタ部１０７と、テスト動作モードの設定を示すときに、第２のテスト信号に応じてメモリセルアレイの動作を制御する読み出し及び書き込み制御部１０４と、を備える。 （もっと読む）

【課題】簡便な構成により電源電圧を一定に保つことが可能な試験装置を提供する。
【解決手段】半導体デバイスに電源電圧を供給する電源装置が提供される。メイン電源１０は、半導体デバイスの電源端子Ｐ１に電力を供給する。電源補償回路１２のソーススイッチ１２ｂは、電源端子Ｐ１と接地端子の間に設けられる。電源補償回路１２は、ソーススイッチ１２ｂをノーマリオンとして電流Ｉ_ＤＣを発生させ、スイッチングによってソーススイッチ１２ｂをオフしたときの電流の変化量を、ソース補償電流Ｉ_ＳＲＣとして半導体デバイスの電源端子Ｐ１に注入する。 （もっと読む）

【課題】プローブ検査においても、理想の電源環境を提供する。
【解決手段】試験装置は、ウエハ上に形成されたＤＵＴ１を試験する。電源補償回路２０は、制御信号Ｓ_ＣＮＴ１、Ｓ_ＣＮＴ２に応じて制御されるソーススイッチＳＷ１、シンクスイッチＳＷ２を含み、それぞれがオンした状態において補償パルス電流Ｉ_ＳＲＣ、Ｉ_ＳＩＮＫを生成し、補償パルス電流Ｉ_ＳＲＣをメイン電源とは別経路からＤＵＴ１の電源端子Ｐ１に注入し、またはメイン電源からＤＵＴ１へ流れる電源電流から、補償パルス電流Ｉ_ＳＩＮＫをＤＵＴ１とは別経路に引きこむ。電源補償回路２０のうち、ソーススイッチＳＷ１、シンクスイッチＳＷ２を含む一部は、ウエハＷ上に形成される。ウエハには、ウエハ上に形成される電源補償回路２０の一部に信号を印加するためのパッドＰ５〜Ｐ７が設けられる。 （もっと読む）