電子装置
【課題】電力損失を最小限にすることが可能な複数の電源を含む電子装置を提供する。
【解決手段】パワーアンプ４０は、入力電圧Ｖｉに基づいた出力電圧の電力を被試験体ＤＵＴに供給する。検出回路４３は、パワーアンプ４０の動作電源であるスイッチング電源２２から、パワーアンプ４０に電流が流れたことを検出する。選択回路５１は、電流が流れない場合には、スイッチング電源２２の電圧値を所定値に設定し、電流が流れた場合には、スイッチング電源２２の電圧値を入力電圧Ｖｉより予め定められた値αだけ大きい値に設定する。
【解決手段】パワーアンプ４０は、入力電圧Ｖｉに基づいた出力電圧の電力を被試験体ＤＵＴに供給する。検出回路４３は、パワーアンプ４０の動作電源であるスイッチング電源２２から、パワーアンプ４０に電流が流れたことを検出する。選択回路５１は、電流が流れない場合には、スイッチング電源２２の電圧値を所定値に設定し、電流が流れた場合には、スイッチング電源２２の電圧値を入力電圧Ｖｉより予め定められた値αだけ大きい値に設定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置に関する。
【背景技術】
【０００２】
ＬＳＩテスタのような電子装置は、複数の被試験体用電源ＤＰＳ（Ｄｅｖｉｃｅ Ｐｏｗｅｒ Ｓｕｐｐｌｙ）を含む。被試験体用電源ＤＰＳは、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）のような被試験体ＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ）に電源を供給する。被試験体用電源ＤＰＳの数が多いほど、１台のＬＳＩテスタで多数のＬＳＩを同時にテストすることができる。
【０００３】
しかし、１個のＬＳＩが複数の電源で動作する、ＬＳＩの多電源化が進んでいることにより、１台のＬＳＩテスタで同時にテストすることができるＬＳＩの数が減っている。このため、ＬＳＩテスタにおいて、被試験体用電源ＤＰＳを増設することが求められる。
【０００４】
なお、電圧検出アンプ７は入力端子と出力端子の間の電圧が設定された最低許容電圧を下廻った場合には入力電圧上昇要求信号を出力する。定常設定電流検出アンプ８は出力定常電流が設定値以上となったときには、入力電圧上昇要求信号の出力を停止することが提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０６−０２２５４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＬＳＩテスタのような電子装置において、被試験体用電源ＤＰＳを増設する場合には、被試験体用電源ＤＰＳの回路における電力損失を最小限にして、電力損失による発熱を抑えることが必要である。
【０００７】
本発明は、電力損失を最小限にすることが可能な複数の電源を含む電子装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
開示される電子装置は、入力電圧に基づいた出力電圧の電力を被試験体に供給する出力回路と、出力回路の動作電源から、出力回路に電流が流れたことを検出する検出回路と、検出回路における検出の結果に基づいて、電流が流れない場合には、動作電源の電圧値を所定値に設定し、電流が流れた場合には、動作電源の電圧値を入力電圧より予め定められた値だけ大きく設定する設定回路とを含む。
【発明の効果】
【０００９】
開示される電子装置によれば、被試験体に供給される電源の回路における電力損失を最小限にして、電力損失による発熱を抑えることができる。
【図面の簡単な説明】
【００１０】
【図１】テスタの構成の一例を示す図である。
【図２】ブースター回路の構成の一例を示す図である。
【図３】電力損失の説明図である。
【図４】テスタの増設ユニットの出力の説明図である。
【図５】電源電圧制御シーケンスを示す図である。
【図６】本発明者が検討したテスタの増設ユニットの構成を示す図である。
【図７】本発明者が検討したテスタの増設ユニットの構成を示す図である。
【図８】本発明者が検討したテスタの増設ユニットの出力を示す図である。
【発明を実施するための形態】
【００１１】
図６及び図７は、本発明者が検討したテスタの増設ユニットの構成を示す図である。図８は、本発明者が検討したテスタの増設ユニットの出力を示す図である。
【００１２】
ＬＳＩテスタにおいて、被試験体用電源ＤＰＳを増設する場合には、例えば、ＬＳＩテスタが備える複数の被試験体用電源ＤＰＳの各々の出力を、複数の出力回路に分配することが考えられる。これにより、例えば、ＬＳＩテスタがｍ個の被試験体用電源ＤＰＳを含み、被試験体用電源ＤＰＳの各々の出力がｎ個の出力回路に分配される。この場合、増設後のＬＳＩテスタは、被試験体ＤＵＴであるＬＳＩから見ると、ｍ×ｎ個の被試験体用電源ＤＰＳと考えることができる。
【００１３】
本発明者は、個々の出力回路を、図６（Ｂ）に示すように、パワーアンプ（電力用増幅器）１４０により構成することを検討した。この場合、ＬＳＩテスタの被試験体用電源（ＤＰＳ）１１１の出力する電圧Ｖｉは、パワーアンプ１４０から電圧Ｖｏとして出力される。この時、被試験体用電源１１１を増設したのであるから、Ｖｉ＝Ｖｏであることが求められる。
【００１４】
Ｖｉ＝Ｖｏとするためには、パワーアンプ１４０の動作電源の電圧Ｖｐが、電圧Ｖｏよりも予め定められた電圧αだけ大きいことが求められる。αの値はパワーアンプ１４０を構成するトランジスタの特性に依存し、α＝０．６Ｖ〜２．０Ｖである。従って、パワーアンプ１４０の動作電源の電圧Ｖｐは、Ｖｏにα以上の値を加えた電圧値を持つことが求められる。そこで、被試験体用電源１１１の増設のためには、被試験体用電源１１１とは別の、換言すれば、出力電圧Ｖｐの電圧の固定電源が必要となる。
【００１５】
しかし、被試験体用電源１１１とは別の固定電源が設けられる場合には、図６（Ａ）に示すように、電力損失が発生してしまう。例えば、パワーアンプ１４０の出力電圧Ｖｏが最大値である場合には、パワーアンプ１４０の動作電源の電圧Ｖｐとパワーアンプ１４０の出力電圧Ｖｏとの電圧差はαであるから、電力損失α×Ｉｏ＝（Ｖｐ−Ｖｏ）×Ｉｏは比較的小さい。Ｉｏは、パワーアンプ１４０の出力電流である。ところが、ＬＳＩテスタの被試験体（ＤＵＴ）１０３であるＬＳＩにおいては、テスト中において、大きな電流変動が生じる結果として、大きな電圧変動が生じる。従って、パワーアンプ１４０の出力電圧Ｖｏも大きく変動する。このため、パワーアンプ１４０の出力電圧Ｖｏが最小値である場合には、パワーアンプ１４０の動作電源の電圧Ｖｐは固定であるので、電力損失（α＋β）×Ｉｏ＝（Ｖｐ−Ｖｏ）×Ｉｏは、図６（Ａ）に示すように、極めて大きくなってしまう。この電力損失の中の（β×Ｉｏ）分は無駄な電力損失であり、また、この大きな電力損失は発熱の原因となるので無視できない。
【００１６】
そこで、本発明者は、個々の出力回路を、図７（Ａ）に示すように、スイッチング電源１２２により構成することを検討した。この場合、スイッチング電源１２２は、被試験体１０３の大きな電圧変動に追従して出力電圧を変動させることができるので、電力効率は良い。
【００１７】
しかし、スイッチング電源１２２の電圧変動に対する応答性能は、例えば１０マイクロ秒と遅い。一方、被試験体１０３であるＬＳＩにおける電圧変動の速度は、例えば１μ秒よりも小さい。このため、実際には、スイッチング電源１２２の応答性能では、被試験体１０３における電圧変動に追随できない。また、スイッチング電源１２２の出力は、大きなリップルノイズを含むので、被試験体１０３であるＬＳＩの電源としては、品質の点で好ましくない。
【００１８】
そこで、本発明者は、個々の出力回路を、図７（Ｂ）に示すように、パワーアンプ１４０とスイッチング電源１２２とにより構成することを検討した。この場合、パワーアンプ１４０の電力効率の悪さは、前段に設けられた電力効率の良いスイッチング電源１２２により補償することができる。また、スイッチング電源１２２の応答性能の悪さは、後段に設けられた高速のパワーアンプ１４０により補償することができる。また、スイッチング電源１２２の出力に含まれるリップルノイズは、ノイズフィルターの役目を果たす後段のパワーアンプ１４０により除去することができる。
【００１９】
このように、図７（Ｂ）に示す出力回路によれば、出力回路における電力損失は小さくすることができる。換言すれば、出力電圧Ｖｏが一定である場合には、スイッチング電源１２２の出力する電圧Ｖｐは、Ｖｏ＋α以上の値を維持することができる。しかし、スイッチング電源１２２の出力電圧Ｖｐは、理想的には図８（Ａ）に示す波形であることが求められるが、実際には、図８（Ｂ）に示す波形となってしまう。
【００２０】
図８（Ａ）に示す波形は、出力電圧Ｖｏが変化している期間中でも、電圧ＶｐがＶｏ＋α以上の値を維持する波形である。この結果、出力電圧Ｖｏが変化しても、電圧Ｖｐは、常に、Ｖｏ＋α以上の値を維持し、理想的な波形となる。
【００２１】
これに対して、図８（Ｂ）に示す波形においては、出力電圧Ｖｏが変化している期間中において、電圧Ｖｐは、出力電圧Ｖｏの変化、換言すれば、電圧Ｖｉの変化に追従できない。これは、スイッチング電源１２２の応答速度が出力電圧Ｖｏの変化よりも遅いためである。
【００２２】
具体的には、図８（Ｂ）に示すように、出力電圧Ｖｏの立ち上がり、換言すれば、電圧Ｖｉの立ち上がりから「時間Ａ」だけ遅れて、電圧Ｖｐが立ち上がる。このため、電圧Ｖｐの波形の立ち上がりは、本来の波形である図８（Ａ）に示す波形にはならず、図８（Ｂ）に示す波形となる。換言すれば、電圧Ｖｐの波形の立ち上がりは、図８（Ａ）に示す波形よりも緩やかな立ち上がりＢとなる。この結果、出力電圧Ｖｏは、被試験体１０３であるＬＳＩにおける電圧変動に追従して、図８（Ｂ）に示す波形となることが求められるにも拘わらず、点線で示す波形Ｃとなる。換言すれば、電圧Ｖｐの波形の立ち上がりが緩やかであるため、電圧Ｖｐに制限されて、電圧Ｖｏの波形も本来の波形より緩やかな波形Ｃとなる。
【００２３】
ここで、被試験体用電源１１１は、被試験体１０３であるＬＳＩの電源として用いられる。従って、被試験体用電源１１１には、種々のＬＳＩのテストに対応できるものであることが求められる。ＬＳＩのテストには、電流が流れるテストであるファンクションテストの他に、電流が流れていない電源投入テスト（電源Ｔｒ試験）及び電源切断テスト（電源Ｔｆ試験）がある。電源投入テスト及び電源切断テストは、高速での電源の投入及び切断を伴う。従って、被試験体用電源１１１の増設において、出力電圧Ｖｏの変化に追従して電圧Ｖｐを変化させることにより電力損失を少なくしても、電圧Ｖｐの応答が遅いため、正確な電源投入テスト及び電源切断テストが実行できなくなる。従って、出力電圧Ｖｏの変化に追従して電圧Ｖｐを変化させることにより電力損失を少なくすると共に、電源投入テスト及び電源切断テストが実行できるようにすることが求められる。
【００２４】
図１は、テスタの構成の一例を示す図である。
【００２５】
電子装置は、その本体であるＬＳＩテスタ１と、本体であるＬＳＩテスタ１に対して増設された、１又は複数の増設ユニット２とを含む。各々の増設ユニット２は、複数のブースター回路２１と、スイッチング電源２２とを含む。
【００２６】
ＬＳＩテスタ１は、複数の（ｍ個の）被試験体用電源（ＤＰＳ）１１を含む。被試験体用電源１１は、第１の電源部であって、ＬＳＩテスタ１が本来備える電源である。ｍの値は、例えば８である。複数の被試験体用電源１１を相互に区別する場合には、被試験体用電源ＤＰＳ＃１〜＃ｎのように表す。例えば、被試験体用電源＃ｎは、ＬＳＩのような被試験体（ＤＵＴ）３に、出力電圧Ｖｉの電力を供給する。電圧Ｖｉは、例えば０Ｖ〜８Ｖである。電流Ｉｏは、例えば０Ａ〜２Ａである。
【００２７】
ＬＳＩテスタ１は、複数の被試験体用電源１１の他に、テスト回路を含む。テスト回路は、ブースター回路２１に接続されたＬＳＩのような被試験体３にテスト信号を出力して、被試験体３について、電源Ｔｒ試験、ファンクション試験、マージン試験、電源Ｔｆ試験を行う。
【００２８】
増設ユニット２は、被試験体用電源１１に対応して設けられる。図１においては、被試験体用電源ＤＰＳ＃１に対応して設けられた増設ユニット２が示される。増設ユニット２は、被試験体用電源ＤＰＳ＃１以外の被試験体用電源ＤＰＳ＃２〜＃ｎに対応して設けるようにしても良い。増設ユニット２は１又は複数設けられる。
【００２９】
増設ユニット２において、複数の（ｎ個の）ブースター回路２１は、１個の被試験体用電源１１から出力された電力を、複数の（ｎ個の）被試験体３に分配する。１個のブースター回路２１は、１個の被試験体３に接続され、被試験体３の複数の電源の中の１個として用いられる。ｎの値は、例えば８である。この場合、例えば１個の被試験体用電源ＤＰＳ＃１が、被試験体用電源ＤＰＳ＃１−Ａ〜ＤＰＳ＃１−Ｈの８個の電源に増設されたことになる。各々のブースター回路２１は、被試験体用電源１１から入力された電圧Ｖｉを電圧Ｖｏとして出力する。換言すれば、Ｖｉ＝Ｖｏである。従って、電圧Ｖｏは、例えば０Ｖ〜８Ｖであり、電流Ｉｏは、例えば０Ａ〜２Ａである。
【００３０】
例えば、８個の被試験体用電源１１の各々について、８個のブースター回路２１を含む増設ユニット２を接続したとすると、８×８＝６４個の被試験体３に対して電力を供給することができる。この場合、電力の合計は、例えば２４００Ｗである。
【００３１】
スイッチング電源２２は、１個の増設ユニット２において、例えば１個設けられる。スイッチング電源２２は、第２の電源部であって、第１の電源部である被試験体用電源１１とは独立に、ＬＳＩテスタ１に増設された電源である。スイッチング電源２２は、同一の増設ユニット２に含まれる複数のブースター回路２１の各々に対して、個別に電圧Ｖｐの動作電力を供給する。また、スイッチング電源２２は、複数のブースター回路２１の各々から調整信号を受信して、対応する出力の電圧Ｖｐを調整する。
【００３２】
なお、スイッチング電源２２を各々のブースター回路２１に対応して設けるようにしても良い。また、スイッチング電源２２を複数のブースター回路２１に共通して１個設けるようにしても良い。
【００３３】
図２は、ブースター回路の構成の一例を示す図である。なお、図２においては、ブースター回路２１に加えて、被試験体用電源１１及びスイッチング電源２２も図示している。
【００３４】
ブースター回路２１は、パワーアンプ４０と、ブースター制御回路４１とを含む。ブースター制御回路４１は、抵抗４２と、検出回路４３と、閾値レジスタ４７と、比較処理回路４８と、ＶｐＭａｘ回路５０と、Ｖｉ＋α回路４９と、選択回路５１とを含む。検出回路４３は、電圧差検出回路４４と、電流検出回路４５と、乗算器４６とを含む。閾値レジスタ４７と比較処理回路４８とが、比較回路を構成する。ＶｐＭａｘ回路５０とＶｉ＋α回路４９と選択回路５１とが、設定回路を構成する。
【００３５】
パワーアンプ４０は、電力用のアンプ、例えば演算増幅器を含む。パワーアンプ４０は、被試験体用電源１１から第１の電圧Ｖｉで供給される第１の電力を、被試験体３に供給する出力回路である。パワーアンプ４０の一方の入力端子には、対応する１個の被試験体用電源１１から出力された第１の電力が入力される。第１の電力の電圧は、Ｖｉである。パワーアンプ４０の他方の入力端子には、当該パワーアンプ４０の出力が帰還入力される。パワーアンプ４０の出力の電圧はＶｏである。電圧Ｖｉは電圧Ｖｏと等しい。従って、図２のパワーアンプ４０は、電圧ホロワ回路である。
【００３６】
パワーアンプ４０の出力する電力は、対応する被試験体３、例えば被試験体ＤＵＴ＃１Ａに供給される。パワーアンプ４０から被試験体３へは、電流Ｉｏが流れる。これにより、後述するように、スイッチング電源２２からパワーアンプ４０に、抵抗４２を介して、電流Ｉｏが流れる。被試験体３であるＬＳＩにおいては、テスト中において、大きな電流変動が生じ、その結果、大きな電圧変動が生じる。従って、パワーアンプ４０の出力電圧Ｖｏも大きく変動する。
【００３７】
パワーアンプ４０に対しては、その動作電源である第２の電力が、第２の電圧Ｖｐで、スイッチング電源２２から供給される。第２の電圧Ｖｐは、第１の電圧Ｖｉよりも高い。これにより、パワーアンプ４０は、入力された電圧Ｖｉと等しい電圧Ｖｏを出力することができる。
【００３８】
以上のように、被試験体用電源１１は、第１の電圧Ｖｉで、第１の電力を、後述するパワーアンプ４０に供給する。また、スイッチング電源２２は、第２の電圧Ｖｐで、第２の電力を、後述するパワーアンプ４０に供給する。これにより、被試験体用電源１１から複数のパワーアンプ４０に第１の電力が供給され、複数のパワーアンプ４０の各々が対応する被試験体３に第１の電力を供給することができる。
【００３９】
検出回路４３は、被試験体用電源１１から入力される第１の電力と、スイッチング電源２２から入力される第２の電力との間における電圧差を検出する。検出回路４３は、検出した電圧差を比較回路へ出力する。
【００４０】
検出回路４３において、電圧差検出回路４４は、例えば演算増幅器を含み、第１の電力の第１の電圧Ｖｉと、第２の電力の第２の電圧Ｖｐとの間の電圧差を検出する。電圧差検出回路４４の一方の入力端子には、パワーアンプ４０の出力が入力される。パワーアンプ４０の出力の電圧はＶｏであり、第１の電力の第１の電圧Ｖｉに等しい。電圧差検出回路４４の一方の入力端子には、スイッチング電源２２の出力が入力される。スイッチング電源２２の出力の電圧はＶｐである。電圧差検出回路４４において検出された電圧差（Ｖｐ−Ｖｏ）は、乗算器４６に入力される。
【００４１】
なお、実際には、以上に述べたように、第１の電圧Ｖｉに代えて、パワーアンプ４０の出力電圧と、スイッチング電源２２の出力電圧の電圧差（Ｖｐ−Ｖｏ）が検出される。しかし、パワーアンプ４０の出力の電圧はＶｏであり、第１の電力の第１の電圧Ｖｉに等しい。
【００４２】
電流検出回路４５は、例えば演算増幅器を含み、抵抗４２の両端における電圧差を検出して、予め定められた演算により抵抗４２の両端における電圧差を電流値Ｉｏに変換する。抵抗４２は、スイッチング電源２２とパワーアンプ４０との間に挿入される。電流検出回路４５の一方及び他方の入力端子には、抵抗４２の両端における電圧が入力される。電流検出回路４５において検出された電流値Ｉｏは、乗算器４６に入力される。
【００４３】
乗算器４６は、電圧差検出回路４４の出力である電圧差（Ｖｐ−Ｖｏ）と、電流検出回路４５の出力である電流値Ｉｏとを乗算する。電流値Ｉｏは、パワーアンプ４０の出力電流とほぼ等しいため、電力差（Ｖｐ−Ｖｏ）×Ｉｏは、パワーアンプ４０の現在の電力損失ＰＬに相当する。乗算器４６における乗算の結果は、比較回路に入力される。
【００４４】
比較回路は、前述したように、閾値レジスタ４７と、比較処理回路４８とを含む。比較回路は、閾値と、検出回路４３において検出された電力差（Ｖｐ−Ｖｏ）×Ｉｏ、換言すれば、現在の電力損失ＰＬとを比較する。比較回路の比較処理回路４８は、閾値と電力差との比較の結果に基づいて、第１の電圧制御信号を選択することを指示する信号、又は、第２の電圧制御信号を選択することを指示する信号を、設定回路に出力する。
【００４５】
第１の電圧制御信号は、スイッチング電源２２から供給される第２の電力の電圧Ｖｐを、被試験体用電源１１から供給される第１の電力の電圧Ｖｉより値αだけ大きい値に設定することを指示する信号である。換言すれば、第１の電圧制御信号は、電圧Ｖｐを電圧Ｖｉに追従させる信号である。第２の電圧制御信号は、スイッチング電源２２から供給される第２の電力の電圧Ｖｐを、最大値ＶｐＭａｘに設定することを指示する信号である。換言すれば、第１の電圧制御信号は、電圧Ｖｐを電圧ＶｐＭａｘに固定させる信号である。第１の電圧制御信号及び第２の電圧制御信号については後述する。
【００４６】
比較処理回路４８は、例えばコンパレータである。比較処理回路４８の一方の入力端子には、乗算器４６における乗算の結果である電力差（Ｖｐ−Ｖｏ）×Ｉｏが入力される。比較処理回路４８の他方の入力端子には、閾値レジスタ４７に保持された閾値が入力される。閾値レジスタ４７は、閾値を保持する保持回路である。比較処理回路４８は、閾値レジスタ４７に保持された閾値と、検出回路４３において検出された電力差とを比較する。
【００４７】
閾値は、ＬＳＩテスタ１の運用の開始に先立って、予め閾値レジスタ４７に保持される。閾値としては、例えば基準電力損失ＰＬｒｅｆが用いられる。基準電力損失ＰＬｒｅｆは、（最大電流値×最小電圧差）により予め定められる。最大電流値は、被試験体用電源１１の性能（出力電流）をどのように設計するかにより定まる。最小電圧差は、使用するパワーアンプ４０の性能により定まる。従って、被試験体用電源１１の出力電流の使用が定まり、使用するパワーアンプ４０が定まれば、基準電力損失が定まる。
【００４８】
図３は、電力損失の説明図である。
【００４９】
乗算器４６における乗算の結果である電力差（Ｖｐ−Ｖｏ）×Ｉｏは、図６に示すように、大きく変動する。これは、前述したように、被試験体３であるＬＳＩにおいては、テスト中において、大きな電流変動が生じ、大きな電圧変動が生じるためである。選択回路５１は、電力差（Ｖｐ−Ｖｏ）×Ｉｏ、換言すれば、現在の電力損失ＰＬの大きな変動に追従して、スイッチング電源２２から出力される第２の電力の電圧を、電圧Ｖｐと電圧Ｖｉ＋αとの間で切り替える。
【００５０】
なお、例えば、図３における点＃１、点＃２、点＃３を経由する変動、及び、点＃５及び点＃６を経由する変動は比較的小さい。このような小さい変動に追従して、第２の電力の電圧を、電圧Ｖｐと電圧Ｖｉ＋αとの間で頻繁に切り替えると、被試験体３であるＬＳＩから見ると、スイッチング電源２２の出力が細かく振動しているようにみえる。従って、スイッチング電源２２の出力のチャタリングを防止することが求められる。
【００５１】
そこで、比較処理回路４８は、閾値と電力差（Ｖｐ−Ｖｏ）×Ｉｏとの比較の結果に基づいて、第１の電圧制御信号を選択することを指示する信号、又は、第２の電圧制御信号を選択することを指示する信号を出力する。
【００５２】
具体的には、比較処理回路４８は、例えば第１及び第２のシュミットトリガ回路を含む。第１のシュミットトリガ回路の閾値は、例えば、基準電力損失より予め定められた値Ｈだけ小さい値ＰＬｒｅｆ−Ｈと、基準電力損失ＰＬｒｅｆである。第２のシュミットトリガ回路の閾値は、例えば、基準電力損失ＰＬｒｅｆと、基準電力損失より予め定められた値Ｈだけ大きい値ＰＬｒｅｆ＋Ｈである。比較処理回路４８のエッジ検出回路は、第２のシュミットトリガ回路の出力の立下りのエッジを検出する。比較処理回路４８の出力回路は、第１のシュミットトリガ回路の検出出力を取り込んで出力すると共に、第２のシュミットトリガ回路の出力の立下りのエッジに応じて第１のシュミットトリガ回路の検出出力の出力を停止する。
【００５３】
これにより、比較処理回路４８は、電力差が閾値を最初に超えた場合には、第１の電圧制御信号を選択することを指示する信号を出力する。これにより、選択回路５１は、後述するように、Ｖｉ＋α回路４９が出力する第１の電圧制御信号を選択して出力する。
【００５４】
また、比較処理回路４８は、電力差が閾値を超えた後において電力差が閾値を下回った場合には、その後に、再度、電力差が閾値を超えた後に閾値を下回った場合に、第２の電圧制御信号を選択することを指示する信号を出力する。これにより、選択回路５１は、後述するように、ＶｐＭａｘ回路５０が出力する第２の電圧制御信号を選択して出力する。
【００５５】
以上により、例えば、図３において、電力差、換言すれば、現在の電力損失ＰＬが点＃１で基準電力損失ＰＬｒｅｆを超えると、比較処理回路４８は、第１の電圧制御信号を選択することを指示する信号を出力する。この後、比較処理回路４８の出力は、現在の電力損失ＰＬが点＃２を通過しても第２の電圧制御信号を選択することを指示する信号に切り替わらず、第１の電圧制御信号を選択することを指示する信号を出力する。これにより、Ｖｉ＋α回路４９が出力する第１の電圧制御信号が選択され、スイッチング電源２２の出力の電圧がＶｉ＋αとされる。
【００５６】
この後、現在の電力損失ＰＬが点＃４で基準電力損失ＰＬｒｅｆを下回ると、比較処理回路４８は、第２の電圧制御信号を選択することを指示する信号を出力する。これにより、ＶｐＭａｘ回路５０が出力する第２の電圧制御信号が選択され、スイッチング電源２２の出力の電圧がＶｐＭａｘとされる。
【００５７】
この後、現在の電力損失ＰＬが点＃５で基準電力損失ＰＬｒｅｆを超えると、比較処理回路４８は、再度、第１の電圧制御信号を選択することを指示する信号を出力する。この後、比較処理回路４８の出力は、現在の電力損失ＰＬが点＃６を通過しても第２の電圧制御信号を選択することを指示する信号に切り替わらず、第１の電圧制御信号を選択することを指示する信号を出力する。
【００５８】
以上のように、図３において、スイッチング電源２２の出力の電圧の切替えにおいて、有効なトリガは点＃１、点＃４、点＃５であり、一方、点＃２、点＃３、点＃６は無効なトリガである。これにより、スイッチング電源２２の出力の電圧を、現在の電力損失ＰＬ、換言すれば、パワーアンプ４０の出力の電圧Ｖｏに追従させることができ、また、スイッチング電源２２の出力の電圧のチャタリングを防止することができる。
【００５９】
なお、比較処理回路４８は、以上の構成に限られず、種々の構成を採ることができる。例えば、比較処理回路４８は、値ＰＬｒｅｆ−Ｈと、基準電力損失ＰＬｒｅｆの２個の閾値を持つ第１のシュミットトリガ回路のみにより構成するようにしても良い。また、比較処理回路４８は、値ＰＬｒｅｆ−Ｈと、値ＰＬｒｅｆ＋Ｈの２個の閾値を持つシュミットトリガ回路により構成するようにしても良い。
【００６０】
設定回路は、前述したように、ＶｐＭａｘ回路５０とＶｉ＋α回路４９と選択回路５１とを含む。比較処理回路４８の出力は、選択回路５１に入力される。
【００６１】
Ｖｉ＋α回路４９は、第１の電圧設定回路であり、第１の電圧制御信号を出力する。第１の電圧制御信号は、第１の調整信号であり、第２の電力の第２の電圧Ｖｐを第１の電力の第１の電圧Ｖｉより予め定められた値だけ大きい値に設定する信号である。
【００６２】
Ｖｉ＋α回路４９は、例えば、試験体用電源１１から供給される第１の電力の第１の電圧Ｖｉに基づいて、第１の電圧制御信号を形成する。例えば、第１の電圧制御信号は、電圧Ｖｉを電圧Ｖｉ＋αに昇圧することにより生成される電圧信号である。第１の電圧制御信号は、選択回路５１を介して、スイッチング電源２２に入力される。スイッチング電源２２は、第１の電圧制御信号が入力されると、出力する第２の電力の電圧の値をＶｉ＋αに設定する。これにより、第２の電力が電圧Ｖｉ＋αで出力される。
【００６３】
ＶｐＭａｘ回路５０は、第２の電圧設定回路であり、第２の電圧制御信号を出力する。第２の電圧制御信号は、第２の調整信号であり、第２の電力の第２の電圧Ｖｐを最大値に設定する信号である。
【００６４】
ＶｐＭａｘ回路５０は、例えば、第２の電圧Ｖｐに基づいて、第２の電圧制御信号を形成する。例えば、第２の電圧制御信号は、電圧値Ｖｐの電圧信号である。第２の電圧制御信号は、選択回路５１を介して、スイッチング電源２２に入力される。スイッチング電源２２は、第２の電圧制御信号が入力されると、出力する第２の電力の電圧の値をＶｐに設定する。これにより、第２の電力が電圧Ｖｐで出力される。
【００６５】
選択回路５１は、比較処理回路４８からの出力に基づいて、第１の電圧制御信号又は第２の電圧制御信号のいずれかを選択して出力する。選択回路５１は、スイッチ回路であり、例えば電力用ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を含む。
【００６６】
以上により、検出回路４３が第１の電力と第２の電力との間における電力差を検出すると、設定回路の選択回路５１は、検出された電力差に基づいて、スイッチング電源２２に調整信号を送信する。具体的には、選択回路５１は、検出回路４３において検出された電力差が予め定められた閾値より大きい場合には、スイッチング電源２２から供給される第２の電力の第２の電圧Ｖｐを第１の電力の第１の電圧Ｖｉより予め定められた値だけ大きい値に設定する。また、選択回路５１は、電力差が予め定められた閾値より大きくない場合には、パワーアンプ４０に電流が流れた場合であっても、スイッチング電源２２から供給される第２の電力の第２の電圧Ｖｐを最大値に設定する。
【００６７】
これにより、現在の電力損失ＰＬである電力差（Ｖｐ−Ｖｏ）×Ｉｏが閾値を超えた場合には、電圧Ｖｐを電圧Ｖｉ＋αとして、電圧Ｖｉに追従させることができる。この結果、電力損失を最小限に抑えることができる。また、現在の電力損失ＰＬである電力差（Ｖｐ−Ｖｏ）×Ｉｏが閾値を下回る場合には、電圧Ｖｐを電圧ＶｐＭａｘに固定することができる。この結果、電圧波形の変化時における遅延を無くすことができる。
【００６８】
ここで、電力損失は、パワーアンプ４０へ電圧Ｖｐを印加することが必要であるために生じる。しかし、電力損失ＰＬである電力差（Ｖｐ−Ｖｏ）×Ｉｏにおいて、電流Ｉｏが無ければ、電力損失も生じない。
【００６９】
そこで、現在の電力損失ＰＬが閾値を超えるか否かを検出する代わりに、スイッチング電源２２からパワーアンプ４０に電流Ｉｏが流れたことを検出するようにしても良い。
【００７０】
この場合、検出回路４３は、電流検出回路４５により構成される。例えば、電流検出回路４５が、抵抗４２の両端に生じた電位差に基づいて、抵抗４２を流れる電流Ｉｏの値、換言すれば、電圧Ｖｐと電圧Ｖｏとの間に流れる電流Ｉｏの値を検出する。電流検出回路４５の出力は、選択回路５１に入力される。
【００７１】
選択回路５１は、検出回路４３の電流検出回路４５における検出の結果に基づいて、電流が流れた場合には、スイッチング電源２２から供給される第２の電力の第２の電圧Ｖｐを、第１の電力の第１の電圧Ｖｉより予め定められた値だけ大きい値に設定する。また、選択回路５１は、電流が流れない場合には、スイッチング電源２２から供給される第２の電力の第２の電圧Ｖｐを、電圧Ｖｐの最大値ＶｐＭａｘに設定する。
【００７２】
これにより、電力損失を生じさせる電流Ｉｏが流れる場合には、電圧Ｖｐを電圧Ｖｉ＋αとして、電圧Ｖｉに追従させることができる。この結果、電力損失を最小限に抑えることができる。また、電力損失を生じさせる電流Ｉｏが流れない場合には、電圧Ｖｐを電圧ＶｐＭａｘに固定することができる。この結果、電圧波形の変化時における遅延を無くすことができる。
【００７３】
なお、電圧Ｖｐと電圧Ｖｉは予め知ることができるので、基準電力損失ＰＬｒｅｆに相当する電流の値を求めることができる。この求めた電流の値を電流閾値として用いるようにしても良い。この場合、電流Ｉｏが電流閾値より大きい場合には、電圧Ｖｐを電圧Ｖｉ＋αとし、電流Ｉｏが電流閾値以下である場合には、電圧Ｖｐを電圧ＶｐＭａｘに固定することができる。
【００７４】
また、検出回路４３において、電流検出回路４５が出力のチャタリングを防止する機能を含むようにしても良い。
【００７５】
図４は、テスタの増設ユニットの出力の説明図である。
【００７６】
ＬＳＩテスタ１は、被試験体３であるＬＳＩについて、種々のテストを実行する。例えば、ＬＳＩテスタ１は、電源Ｔｒ試験、ファンクション試験、マージン試験、ファンクション試験、マージン試験、ファンクション試験、電源Ｔｆ試験を実行する。
【００７７】
電源Ｔｒ試験においては、被試験体３であるＬＳＩに電流は流れないが、高速で電源の投入を行うので、スイッチング電源２２の応答速度が問題となる。電源Ｔｆ試験においても、同様に、被試験体３であるＬＳＩに電流は流れないが、高速で電源の切断を行うので、スイッチング電源２２の応答速度が問題となる。ファンクション試験においては、ＬＳＩテスタ１から被試験体３であるＬＳＩへテスト用のデータが送信されるので、電流が流れる。マージン試験においては、被試験体３であるＬＳＩに電流は流れないが、被試験体３であるＬＳＩに印加される電圧が問題となる。
【００７８】
電源Ｔｒ試験が開始されると、パワーアンプ４０から被試験体３であるＬＳＩに電圧が印加され、電圧Ｖｏに到達する。この時、被試験体３であるＬＳＩに電流は流れないので、電圧Ｖｐは電圧ＶｐＭａｘに固定され、スイッチング電源２２の応答速度は無視することができる。これにより、変化点ｃ１でも、Ｖｐ＞Ｖｉ＋α、換言すれば、Ｖｐ＞Ｖｏ＋αが維持される。
【００７９】
次に、ファンクション試験が開始されると、被試験体３であるＬＳＩに電流が流れる。この結果、電力損失ＰＬ＝（Ｖｐ−Ｖｏ）×Ｉｏが発生し、更に、基準電力損失ＰＬｒｅｆを超える。これに応じて、電圧Ｖｐが、電圧Ｖｉ＋αに切替えられる。これにより、電力損失ＰＬ＝（Ｖｐ−Ｖｏ）×Ｉｏを、最小限に抑えることができる。換言すれば、電力損失ＰＬ＝（Ｖｐ−Ｖｏ）×Ｉｏが、ほぼ基準電力損失ＰＬｒｅｆ以下とされる。
【００８０】
次に、マージン試験が開始されると、被試験体３であるＬＳＩに電流は流れないが、被試験体３であるＬＳＩにより高い電圧が印加される。この時、被試験体３であるＬＳＩに電流は流れないので、電圧Ｖｐは電圧ＶｐＭａｘに固定される。これにより、変化点ｃ２でも、Ｖｐ＞Ｖｉ＋α、換言すれば、Ｖｐ＞Ｖｏ＋αが維持される。
【００８１】
次に、被試験体３であるＬＳＩにより高い電圧が印加された状態で２回目のファンクション試験が開始されると、１回目のファンクション試験と同様に、電力損失ＰＬ＝（Ｖｐ−Ｖｏ）×Ｉｏが基準電力損失ＰＬｒｅｆを超えるので、電圧Ｖｐが、電圧Ｖｉ＋αに切替えられる。なお、２回目のファンクション試験において、被試験体３であるＬＳＩに印加される高い電圧と、ＬＳＩテスタ１から被試験体３であるＬＳＩへ送信されるテスト用のデータとに依存して、被試験体３であるＬＳＩに流れる電流の値が大きくなるが、これにより発生する電力損失は、ほぼ基準電力損失ＰＬｒｅｆ以下とされる。
【００８２】
次に、マージン試験が開始されると、被試験体３であるＬＳＩに電流は流れないが、被試験体３であるＬＳＩにより低い電圧が印加される。この時、被試験体３であるＬＳＩに電流は流れないので、電圧Ｖｐは電圧ＶｐＭａｘに固定される。これにより、変化点ｃ３でも、Ｖｐ＞Ｖｉ＋α、換言すれば、Ｖｐ＞Ｖｏ＋αが維持される。
【００８３】
次に、被試験体３であるＬＳＩに低い電圧が印加された状態で３回目のファンクション試験が開始されると、電力損失ＰＬ＝（Ｖｐ−Ｖｏ）×Ｉｏが発生するが、ＬＳＩテスタ１から被試験体３であるＬＳＩへ送信されるテスト用のデータとに依存して、基準電力損失ＰＬｒｅｆを超えない。これにより、この時、被試験体３であるＬＳＩに電流は流れるにも拘わらず、電圧Ｖｐは電圧ＶｐＭａｘに固定される。
【００８４】
次に、電源Ｔｆ試験が開始されると、パワーアンプ４０から被試験体３であるＬＳＩへの電力の供給が遮断され、電圧が「０」になる。この時、被試験体３であるＬＳＩに電流は流れないので、電圧Ｖｐは電圧ＶｐＭａｘに固定され、スイッチング電源２２の応答速度は無視することができる。これにより、変化点ｃ４でも、Ｖｐ＞Ｖｉ＋α、換言すれば、Ｖｐ＞Ｖｏ＋αが維持される。
【００８５】
図５は、電源電圧制御シーケンスを示す図である。
【００８６】
ＬＳＩテスタ１の運用の開始に先立って、オペレータが基準電力損失ＰＬｒｅｆを決定して、決定した基準電力損失ＰＬｒｅｆを閾値レジスタ４７に設定する（ステップＳ２１）。なお、基準電力損失ＰＬｒｅｆに代えて、基準電力損失ＰＬｒｅｆに基づいて求めた複数の閾値を閾値レジスタ４７に設定するようにしても良い。
【００８７】
この後、ＬＳＩテスタ１の運用が開始されると、スイッチング電源２２が電源電圧Ｖｐの最大値で第２の電力を出力すると共に（ステップＳ２）、ＬＳＩテスタ１の被試験体用電源１１が電圧Ｖｉで第１の電力を出力する。これにより、電圧Ｖｐがパワーアンプ４０に印加され、パワーアンプ４０が、電圧Ｖｉ＝電圧Ｖｏで第１の電力に等しい電力を出力する。パワーアンプ４０が出力する電圧Ｖｏの電力は、例えば端子ＤＰＳ１−Ａを介して、被試験体（ＤＵＴ）３に供給される。
【００８８】
電圧Ｖｐ及び電圧Ｖｏの印加に応じて、検出回路４３が、電圧Ｖｐ及び電圧Ｖｏの電位差（Ｖｐ−Ｖｏ間の電位差）と電流Ｉｏを計測して、現在の電力損失ＰＬを計算する（ステップＳ３）。具体的には、電圧差検出回路４４が、電圧Ｖｐと電圧Ｖｏとの間の電位差（Ｖｐ−Ｖｏ）を検出して、乗算器４６に入力する。また、電流検出回路４５が、抵抗４２の両端に生じた電位差に基づいて、抵抗４２を流れる電流Ｉｏの値、換言すれば、電圧Ｖｐと電圧Ｖｏとの間に流れる電流Ｉｏの値を検出して、乗算器４６に入力する。これにより、乗算器４６は、現在の電力損失ＰＬである電力差（Ｖｐ−Ｖｏ）×Ｉｏを出力する。現在の電力損失ＰＬは比較処理回路４８に入力される。
【００８９】
比較処理回路４８が、乗算器４６から出力された現在の電力損失ＰＬと、閾値レジスタ４７に格納された閾値、例えば基準電力損失ＰＬｒｅｆとを比較する（ステップＳ４）。なお、基準電力損失ＰＬｒｅｆに代えて、閾値レジスタ４７に格納された複数の閾値を、現在の電力損失ＰＬと比較するようにしても良い。
【００９０】
現在の電力損失ＰＬが基準電力損失ＰＬｒｅｆより大きい場合には、比較処理回路４８は、電源電圧ＶｐをＶｉ＋α、換言すれば、Ｖｏ＋αとするための制御信号を出力する。これに応じて、選択回路５１は、比較処理回路４８から入力された制御信号に従って、Ｖｉ＋α回路４９の出力を選択的に出力する。選択回路５１からのＶｉ＋α回路４９の出力に応じて、スイッチング電源２２は、第２の電力の電圧をＶｉ＋α、換言すれば、Ｖｏ＋αに設定して（ステップＳ５）、当該設定された電圧Ｖｏ＋αで第２の電力を出力し（ステップＳ６）、ステップＳ３を繰り返す。
【００９１】
ステップＳ４において現在の電力損失ＰＬが基準電力損失ＰＬｒｅｆ以下である場合には、比較処理回路４８は、第２の電力の電圧を最大値ＶｐＭａｘとするための制御信号を出力する。これに応じて、選択回路５１は、比較処理回路４８から入力された制御信号に従って、ＶｐＭａｘ回路５０の出力を選択的に出力する。選択回路５１からのＶｐＭａｘ回路５０の出力に応じて、スイッチング電源２２は、第２の電力の電圧を最大値ＶｐＭａｘに設定して、当該設定された最大値ＶｐＭａｘで第２の電力を出力し（ステップＳ７）、ステップＳ３を繰り返す。
【符号の説明】
【００９２】
１ ＬＳＩテスタ
２ 増設ユニット
３ 被試験体（ＤＵＴ）
１１ 被試験体用電源（ＤＰＳ）
２１ ブースター回路
２２ スイッチング電源
４０ パワーアンプ
４１ ブースター制御回路
４２ 抵抗
４３ 検出回路
４４ 電圧差検出回路
４５ 電流検出回路
４６ 乗算器
４７ 閾値レジスタ
４８ 比較処理回路
４９ Ｖｉ＋α回路
５０ ＶｐＭａｘ回路
５１ 選択回路
【技術分野】
【０００１】
本発明は、電子装置に関する。
【背景技術】
【０００２】
ＬＳＩテスタのような電子装置は、複数の被試験体用電源ＤＰＳ（Ｄｅｖｉｃｅ Ｐｏｗｅｒ Ｓｕｐｐｌｙ）を含む。被試験体用電源ＤＰＳは、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）のような被試験体ＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ）に電源を供給する。被試験体用電源ＤＰＳの数が多いほど、１台のＬＳＩテスタで多数のＬＳＩを同時にテストすることができる。
【０００３】
しかし、１個のＬＳＩが複数の電源で動作する、ＬＳＩの多電源化が進んでいることにより、１台のＬＳＩテスタで同時にテストすることができるＬＳＩの数が減っている。このため、ＬＳＩテスタにおいて、被試験体用電源ＤＰＳを増設することが求められる。
【０００４】
なお、電圧検出アンプ７は入力端子と出力端子の間の電圧が設定された最低許容電圧を下廻った場合には入力電圧上昇要求信号を出力する。定常設定電流検出アンプ８は出力定常電流が設定値以上となったときには、入力電圧上昇要求信号の出力を停止することが提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０６−０２２５４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＬＳＩテスタのような電子装置において、被試験体用電源ＤＰＳを増設する場合には、被試験体用電源ＤＰＳの回路における電力損失を最小限にして、電力損失による発熱を抑えることが必要である。
【０００７】
本発明は、電力損失を最小限にすることが可能な複数の電源を含む電子装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
開示される電子装置は、入力電圧に基づいた出力電圧の電力を被試験体に供給する出力回路と、出力回路の動作電源から、出力回路に電流が流れたことを検出する検出回路と、検出回路における検出の結果に基づいて、電流が流れない場合には、動作電源の電圧値を所定値に設定し、電流が流れた場合には、動作電源の電圧値を入力電圧より予め定められた値だけ大きく設定する設定回路とを含む。
【発明の効果】
【０００９】
開示される電子装置によれば、被試験体に供給される電源の回路における電力損失を最小限にして、電力損失による発熱を抑えることができる。
【図面の簡単な説明】
【００１０】
【図１】テスタの構成の一例を示す図である。
【図２】ブースター回路の構成の一例を示す図である。
【図３】電力損失の説明図である。
【図４】テスタの増設ユニットの出力の説明図である。
【図５】電源電圧制御シーケンスを示す図である。
【図６】本発明者が検討したテスタの増設ユニットの構成を示す図である。
【図７】本発明者が検討したテスタの増設ユニットの構成を示す図である。
【図８】本発明者が検討したテスタの増設ユニットの出力を示す図である。
【発明を実施するための形態】
【００１１】
図６及び図７は、本発明者が検討したテスタの増設ユニットの構成を示す図である。図８は、本発明者が検討したテスタの増設ユニットの出力を示す図である。
【００１２】
ＬＳＩテスタにおいて、被試験体用電源ＤＰＳを増設する場合には、例えば、ＬＳＩテスタが備える複数の被試験体用電源ＤＰＳの各々の出力を、複数の出力回路に分配することが考えられる。これにより、例えば、ＬＳＩテスタがｍ個の被試験体用電源ＤＰＳを含み、被試験体用電源ＤＰＳの各々の出力がｎ個の出力回路に分配される。この場合、増設後のＬＳＩテスタは、被試験体ＤＵＴであるＬＳＩから見ると、ｍ×ｎ個の被試験体用電源ＤＰＳと考えることができる。
【００１３】
本発明者は、個々の出力回路を、図６（Ｂ）に示すように、パワーアンプ（電力用増幅器）１４０により構成することを検討した。この場合、ＬＳＩテスタの被試験体用電源（ＤＰＳ）１１１の出力する電圧Ｖｉは、パワーアンプ１４０から電圧Ｖｏとして出力される。この時、被試験体用電源１１１を増設したのであるから、Ｖｉ＝Ｖｏであることが求められる。
【００１４】
Ｖｉ＝Ｖｏとするためには、パワーアンプ１４０の動作電源の電圧Ｖｐが、電圧Ｖｏよりも予め定められた電圧αだけ大きいことが求められる。αの値はパワーアンプ１４０を構成するトランジスタの特性に依存し、α＝０．６Ｖ〜２．０Ｖである。従って、パワーアンプ１４０の動作電源の電圧Ｖｐは、Ｖｏにα以上の値を加えた電圧値を持つことが求められる。そこで、被試験体用電源１１１の増設のためには、被試験体用電源１１１とは別の、換言すれば、出力電圧Ｖｐの電圧の固定電源が必要となる。
【００１５】
しかし、被試験体用電源１１１とは別の固定電源が設けられる場合には、図６（Ａ）に示すように、電力損失が発生してしまう。例えば、パワーアンプ１４０の出力電圧Ｖｏが最大値である場合には、パワーアンプ１４０の動作電源の電圧Ｖｐとパワーアンプ１４０の出力電圧Ｖｏとの電圧差はαであるから、電力損失α×Ｉｏ＝（Ｖｐ−Ｖｏ）×Ｉｏは比較的小さい。Ｉｏは、パワーアンプ１４０の出力電流である。ところが、ＬＳＩテスタの被試験体（ＤＵＴ）１０３であるＬＳＩにおいては、テスト中において、大きな電流変動が生じる結果として、大きな電圧変動が生じる。従って、パワーアンプ１４０の出力電圧Ｖｏも大きく変動する。このため、パワーアンプ１４０の出力電圧Ｖｏが最小値である場合には、パワーアンプ１４０の動作電源の電圧Ｖｐは固定であるので、電力損失（α＋β）×Ｉｏ＝（Ｖｐ−Ｖｏ）×Ｉｏは、図６（Ａ）に示すように、極めて大きくなってしまう。この電力損失の中の（β×Ｉｏ）分は無駄な電力損失であり、また、この大きな電力損失は発熱の原因となるので無視できない。
【００１６】
そこで、本発明者は、個々の出力回路を、図７（Ａ）に示すように、スイッチング電源１２２により構成することを検討した。この場合、スイッチング電源１２２は、被試験体１０３の大きな電圧変動に追従して出力電圧を変動させることができるので、電力効率は良い。
【００１７】
しかし、スイッチング電源１２２の電圧変動に対する応答性能は、例えば１０マイクロ秒と遅い。一方、被試験体１０３であるＬＳＩにおける電圧変動の速度は、例えば１μ秒よりも小さい。このため、実際には、スイッチング電源１２２の応答性能では、被試験体１０３における電圧変動に追随できない。また、スイッチング電源１２２の出力は、大きなリップルノイズを含むので、被試験体１０３であるＬＳＩの電源としては、品質の点で好ましくない。
【００１８】
そこで、本発明者は、個々の出力回路を、図７（Ｂ）に示すように、パワーアンプ１４０とスイッチング電源１２２とにより構成することを検討した。この場合、パワーアンプ１４０の電力効率の悪さは、前段に設けられた電力効率の良いスイッチング電源１２２により補償することができる。また、スイッチング電源１２２の応答性能の悪さは、後段に設けられた高速のパワーアンプ１４０により補償することができる。また、スイッチング電源１２２の出力に含まれるリップルノイズは、ノイズフィルターの役目を果たす後段のパワーアンプ１４０により除去することができる。
【００１９】
このように、図７（Ｂ）に示す出力回路によれば、出力回路における電力損失は小さくすることができる。換言すれば、出力電圧Ｖｏが一定である場合には、スイッチング電源１２２の出力する電圧Ｖｐは、Ｖｏ＋α以上の値を維持することができる。しかし、スイッチング電源１２２の出力電圧Ｖｐは、理想的には図８（Ａ）に示す波形であることが求められるが、実際には、図８（Ｂ）に示す波形となってしまう。
【００２０】
図８（Ａ）に示す波形は、出力電圧Ｖｏが変化している期間中でも、電圧ＶｐがＶｏ＋α以上の値を維持する波形である。この結果、出力電圧Ｖｏが変化しても、電圧Ｖｐは、常に、Ｖｏ＋α以上の値を維持し、理想的な波形となる。
【００２１】
これに対して、図８（Ｂ）に示す波形においては、出力電圧Ｖｏが変化している期間中において、電圧Ｖｐは、出力電圧Ｖｏの変化、換言すれば、電圧Ｖｉの変化に追従できない。これは、スイッチング電源１２２の応答速度が出力電圧Ｖｏの変化よりも遅いためである。
【００２２】
具体的には、図８（Ｂ）に示すように、出力電圧Ｖｏの立ち上がり、換言すれば、電圧Ｖｉの立ち上がりから「時間Ａ」だけ遅れて、電圧Ｖｐが立ち上がる。このため、電圧Ｖｐの波形の立ち上がりは、本来の波形である図８（Ａ）に示す波形にはならず、図８（Ｂ）に示す波形となる。換言すれば、電圧Ｖｐの波形の立ち上がりは、図８（Ａ）に示す波形よりも緩やかな立ち上がりＢとなる。この結果、出力電圧Ｖｏは、被試験体１０３であるＬＳＩにおける電圧変動に追従して、図８（Ｂ）に示す波形となることが求められるにも拘わらず、点線で示す波形Ｃとなる。換言すれば、電圧Ｖｐの波形の立ち上がりが緩やかであるため、電圧Ｖｐに制限されて、電圧Ｖｏの波形も本来の波形より緩やかな波形Ｃとなる。
【００２３】
ここで、被試験体用電源１１１は、被試験体１０３であるＬＳＩの電源として用いられる。従って、被試験体用電源１１１には、種々のＬＳＩのテストに対応できるものであることが求められる。ＬＳＩのテストには、電流が流れるテストであるファンクションテストの他に、電流が流れていない電源投入テスト（電源Ｔｒ試験）及び電源切断テスト（電源Ｔｆ試験）がある。電源投入テスト及び電源切断テストは、高速での電源の投入及び切断を伴う。従って、被試験体用電源１１１の増設において、出力電圧Ｖｏの変化に追従して電圧Ｖｐを変化させることにより電力損失を少なくしても、電圧Ｖｐの応答が遅いため、正確な電源投入テスト及び電源切断テストが実行できなくなる。従って、出力電圧Ｖｏの変化に追従して電圧Ｖｐを変化させることにより電力損失を少なくすると共に、電源投入テスト及び電源切断テストが実行できるようにすることが求められる。
【００２４】
図１は、テスタの構成の一例を示す図である。
【００２５】
電子装置は、その本体であるＬＳＩテスタ１と、本体であるＬＳＩテスタ１に対して増設された、１又は複数の増設ユニット２とを含む。各々の増設ユニット２は、複数のブースター回路２１と、スイッチング電源２２とを含む。
【００２６】
ＬＳＩテスタ１は、複数の（ｍ個の）被試験体用電源（ＤＰＳ）１１を含む。被試験体用電源１１は、第１の電源部であって、ＬＳＩテスタ１が本来備える電源である。ｍの値は、例えば８である。複数の被試験体用電源１１を相互に区別する場合には、被試験体用電源ＤＰＳ＃１〜＃ｎのように表す。例えば、被試験体用電源＃ｎは、ＬＳＩのような被試験体（ＤＵＴ）３に、出力電圧Ｖｉの電力を供給する。電圧Ｖｉは、例えば０Ｖ〜８Ｖである。電流Ｉｏは、例えば０Ａ〜２Ａである。
【００２７】
ＬＳＩテスタ１は、複数の被試験体用電源１１の他に、テスト回路を含む。テスト回路は、ブースター回路２１に接続されたＬＳＩのような被試験体３にテスト信号を出力して、被試験体３について、電源Ｔｒ試験、ファンクション試験、マージン試験、電源Ｔｆ試験を行う。
【００２８】
増設ユニット２は、被試験体用電源１１に対応して設けられる。図１においては、被試験体用電源ＤＰＳ＃１に対応して設けられた増設ユニット２が示される。増設ユニット２は、被試験体用電源ＤＰＳ＃１以外の被試験体用電源ＤＰＳ＃２〜＃ｎに対応して設けるようにしても良い。増設ユニット２は１又は複数設けられる。
【００２９】
増設ユニット２において、複数の（ｎ個の）ブースター回路２１は、１個の被試験体用電源１１から出力された電力を、複数の（ｎ個の）被試験体３に分配する。１個のブースター回路２１は、１個の被試験体３に接続され、被試験体３の複数の電源の中の１個として用いられる。ｎの値は、例えば８である。この場合、例えば１個の被試験体用電源ＤＰＳ＃１が、被試験体用電源ＤＰＳ＃１−Ａ〜ＤＰＳ＃１−Ｈの８個の電源に増設されたことになる。各々のブースター回路２１は、被試験体用電源１１から入力された電圧Ｖｉを電圧Ｖｏとして出力する。換言すれば、Ｖｉ＝Ｖｏである。従って、電圧Ｖｏは、例えば０Ｖ〜８Ｖであり、電流Ｉｏは、例えば０Ａ〜２Ａである。
【００３０】
例えば、８個の被試験体用電源１１の各々について、８個のブースター回路２１を含む増設ユニット２を接続したとすると、８×８＝６４個の被試験体３に対して電力を供給することができる。この場合、電力の合計は、例えば２４００Ｗである。
【００３１】
スイッチング電源２２は、１個の増設ユニット２において、例えば１個設けられる。スイッチング電源２２は、第２の電源部であって、第１の電源部である被試験体用電源１１とは独立に、ＬＳＩテスタ１に増設された電源である。スイッチング電源２２は、同一の増設ユニット２に含まれる複数のブースター回路２１の各々に対して、個別に電圧Ｖｐの動作電力を供給する。また、スイッチング電源２２は、複数のブースター回路２１の各々から調整信号を受信して、対応する出力の電圧Ｖｐを調整する。
【００３２】
なお、スイッチング電源２２を各々のブースター回路２１に対応して設けるようにしても良い。また、スイッチング電源２２を複数のブースター回路２１に共通して１個設けるようにしても良い。
【００３３】
図２は、ブースター回路の構成の一例を示す図である。なお、図２においては、ブースター回路２１に加えて、被試験体用電源１１及びスイッチング電源２２も図示している。
【００３４】
ブースター回路２１は、パワーアンプ４０と、ブースター制御回路４１とを含む。ブースター制御回路４１は、抵抗４２と、検出回路４３と、閾値レジスタ４７と、比較処理回路４８と、ＶｐＭａｘ回路５０と、Ｖｉ＋α回路４９と、選択回路５１とを含む。検出回路４３は、電圧差検出回路４４と、電流検出回路４５と、乗算器４６とを含む。閾値レジスタ４７と比較処理回路４８とが、比較回路を構成する。ＶｐＭａｘ回路５０とＶｉ＋α回路４９と選択回路５１とが、設定回路を構成する。
【００３５】
パワーアンプ４０は、電力用のアンプ、例えば演算増幅器を含む。パワーアンプ４０は、被試験体用電源１１から第１の電圧Ｖｉで供給される第１の電力を、被試験体３に供給する出力回路である。パワーアンプ４０の一方の入力端子には、対応する１個の被試験体用電源１１から出力された第１の電力が入力される。第１の電力の電圧は、Ｖｉである。パワーアンプ４０の他方の入力端子には、当該パワーアンプ４０の出力が帰還入力される。パワーアンプ４０の出力の電圧はＶｏである。電圧Ｖｉは電圧Ｖｏと等しい。従って、図２のパワーアンプ４０は、電圧ホロワ回路である。
【００３６】
パワーアンプ４０の出力する電力は、対応する被試験体３、例えば被試験体ＤＵＴ＃１Ａに供給される。パワーアンプ４０から被試験体３へは、電流Ｉｏが流れる。これにより、後述するように、スイッチング電源２２からパワーアンプ４０に、抵抗４２を介して、電流Ｉｏが流れる。被試験体３であるＬＳＩにおいては、テスト中において、大きな電流変動が生じ、その結果、大きな電圧変動が生じる。従って、パワーアンプ４０の出力電圧Ｖｏも大きく変動する。
【００３７】
パワーアンプ４０に対しては、その動作電源である第２の電力が、第２の電圧Ｖｐで、スイッチング電源２２から供給される。第２の電圧Ｖｐは、第１の電圧Ｖｉよりも高い。これにより、パワーアンプ４０は、入力された電圧Ｖｉと等しい電圧Ｖｏを出力することができる。
【００３８】
以上のように、被試験体用電源１１は、第１の電圧Ｖｉで、第１の電力を、後述するパワーアンプ４０に供給する。また、スイッチング電源２２は、第２の電圧Ｖｐで、第２の電力を、後述するパワーアンプ４０に供給する。これにより、被試験体用電源１１から複数のパワーアンプ４０に第１の電力が供給され、複数のパワーアンプ４０の各々が対応する被試験体３に第１の電力を供給することができる。
【００３９】
検出回路４３は、被試験体用電源１１から入力される第１の電力と、スイッチング電源２２から入力される第２の電力との間における電圧差を検出する。検出回路４３は、検出した電圧差を比較回路へ出力する。
【００４０】
検出回路４３において、電圧差検出回路４４は、例えば演算増幅器を含み、第１の電力の第１の電圧Ｖｉと、第２の電力の第２の電圧Ｖｐとの間の電圧差を検出する。電圧差検出回路４４の一方の入力端子には、パワーアンプ４０の出力が入力される。パワーアンプ４０の出力の電圧はＶｏであり、第１の電力の第１の電圧Ｖｉに等しい。電圧差検出回路４４の一方の入力端子には、スイッチング電源２２の出力が入力される。スイッチング電源２２の出力の電圧はＶｐである。電圧差検出回路４４において検出された電圧差（Ｖｐ−Ｖｏ）は、乗算器４６に入力される。
【００４１】
なお、実際には、以上に述べたように、第１の電圧Ｖｉに代えて、パワーアンプ４０の出力電圧と、スイッチング電源２２の出力電圧の電圧差（Ｖｐ−Ｖｏ）が検出される。しかし、パワーアンプ４０の出力の電圧はＶｏであり、第１の電力の第１の電圧Ｖｉに等しい。
【００４２】
電流検出回路４５は、例えば演算増幅器を含み、抵抗４２の両端における電圧差を検出して、予め定められた演算により抵抗４２の両端における電圧差を電流値Ｉｏに変換する。抵抗４２は、スイッチング電源２２とパワーアンプ４０との間に挿入される。電流検出回路４５の一方及び他方の入力端子には、抵抗４２の両端における電圧が入力される。電流検出回路４５において検出された電流値Ｉｏは、乗算器４６に入力される。
【００４３】
乗算器４６は、電圧差検出回路４４の出力である電圧差（Ｖｐ−Ｖｏ）と、電流検出回路４５の出力である電流値Ｉｏとを乗算する。電流値Ｉｏは、パワーアンプ４０の出力電流とほぼ等しいため、電力差（Ｖｐ−Ｖｏ）×Ｉｏは、パワーアンプ４０の現在の電力損失ＰＬに相当する。乗算器４６における乗算の結果は、比較回路に入力される。
【００４４】
比較回路は、前述したように、閾値レジスタ４７と、比較処理回路４８とを含む。比較回路は、閾値と、検出回路４３において検出された電力差（Ｖｐ−Ｖｏ）×Ｉｏ、換言すれば、現在の電力損失ＰＬとを比較する。比較回路の比較処理回路４８は、閾値と電力差との比較の結果に基づいて、第１の電圧制御信号を選択することを指示する信号、又は、第２の電圧制御信号を選択することを指示する信号を、設定回路に出力する。
【００４５】
第１の電圧制御信号は、スイッチング電源２２から供給される第２の電力の電圧Ｖｐを、被試験体用電源１１から供給される第１の電力の電圧Ｖｉより値αだけ大きい値に設定することを指示する信号である。換言すれば、第１の電圧制御信号は、電圧Ｖｐを電圧Ｖｉに追従させる信号である。第２の電圧制御信号は、スイッチング電源２２から供給される第２の電力の電圧Ｖｐを、最大値ＶｐＭａｘに設定することを指示する信号である。換言すれば、第１の電圧制御信号は、電圧Ｖｐを電圧ＶｐＭａｘに固定させる信号である。第１の電圧制御信号及び第２の電圧制御信号については後述する。
【００４６】
比較処理回路４８は、例えばコンパレータである。比較処理回路４８の一方の入力端子には、乗算器４６における乗算の結果である電力差（Ｖｐ−Ｖｏ）×Ｉｏが入力される。比較処理回路４８の他方の入力端子には、閾値レジスタ４７に保持された閾値が入力される。閾値レジスタ４７は、閾値を保持する保持回路である。比較処理回路４８は、閾値レジスタ４７に保持された閾値と、検出回路４３において検出された電力差とを比較する。
【００４７】
閾値は、ＬＳＩテスタ１の運用の開始に先立って、予め閾値レジスタ４７に保持される。閾値としては、例えば基準電力損失ＰＬｒｅｆが用いられる。基準電力損失ＰＬｒｅｆは、（最大電流値×最小電圧差）により予め定められる。最大電流値は、被試験体用電源１１の性能（出力電流）をどのように設計するかにより定まる。最小電圧差は、使用するパワーアンプ４０の性能により定まる。従って、被試験体用電源１１の出力電流の使用が定まり、使用するパワーアンプ４０が定まれば、基準電力損失が定まる。
【００４８】
図３は、電力損失の説明図である。
【００４９】
乗算器４６における乗算の結果である電力差（Ｖｐ−Ｖｏ）×Ｉｏは、図６に示すように、大きく変動する。これは、前述したように、被試験体３であるＬＳＩにおいては、テスト中において、大きな電流変動が生じ、大きな電圧変動が生じるためである。選択回路５１は、電力差（Ｖｐ−Ｖｏ）×Ｉｏ、換言すれば、現在の電力損失ＰＬの大きな変動に追従して、スイッチング電源２２から出力される第２の電力の電圧を、電圧Ｖｐと電圧Ｖｉ＋αとの間で切り替える。
【００５０】
なお、例えば、図３における点＃１、点＃２、点＃３を経由する変動、及び、点＃５及び点＃６を経由する変動は比較的小さい。このような小さい変動に追従して、第２の電力の電圧を、電圧Ｖｐと電圧Ｖｉ＋αとの間で頻繁に切り替えると、被試験体３であるＬＳＩから見ると、スイッチング電源２２の出力が細かく振動しているようにみえる。従って、スイッチング電源２２の出力のチャタリングを防止することが求められる。
【００５１】
そこで、比較処理回路４８は、閾値と電力差（Ｖｐ−Ｖｏ）×Ｉｏとの比較の結果に基づいて、第１の電圧制御信号を選択することを指示する信号、又は、第２の電圧制御信号を選択することを指示する信号を出力する。
【００５２】
具体的には、比較処理回路４８は、例えば第１及び第２のシュミットトリガ回路を含む。第１のシュミットトリガ回路の閾値は、例えば、基準電力損失より予め定められた値Ｈだけ小さい値ＰＬｒｅｆ−Ｈと、基準電力損失ＰＬｒｅｆである。第２のシュミットトリガ回路の閾値は、例えば、基準電力損失ＰＬｒｅｆと、基準電力損失より予め定められた値Ｈだけ大きい値ＰＬｒｅｆ＋Ｈである。比較処理回路４８のエッジ検出回路は、第２のシュミットトリガ回路の出力の立下りのエッジを検出する。比較処理回路４８の出力回路は、第１のシュミットトリガ回路の検出出力を取り込んで出力すると共に、第２のシュミットトリガ回路の出力の立下りのエッジに応じて第１のシュミットトリガ回路の検出出力の出力を停止する。
【００５３】
これにより、比較処理回路４８は、電力差が閾値を最初に超えた場合には、第１の電圧制御信号を選択することを指示する信号を出力する。これにより、選択回路５１は、後述するように、Ｖｉ＋α回路４９が出力する第１の電圧制御信号を選択して出力する。
【００５４】
また、比較処理回路４８は、電力差が閾値を超えた後において電力差が閾値を下回った場合には、その後に、再度、電力差が閾値を超えた後に閾値を下回った場合に、第２の電圧制御信号を選択することを指示する信号を出力する。これにより、選択回路５１は、後述するように、ＶｐＭａｘ回路５０が出力する第２の電圧制御信号を選択して出力する。
【００５５】
以上により、例えば、図３において、電力差、換言すれば、現在の電力損失ＰＬが点＃１で基準電力損失ＰＬｒｅｆを超えると、比較処理回路４８は、第１の電圧制御信号を選択することを指示する信号を出力する。この後、比較処理回路４８の出力は、現在の電力損失ＰＬが点＃２を通過しても第２の電圧制御信号を選択することを指示する信号に切り替わらず、第１の電圧制御信号を選択することを指示する信号を出力する。これにより、Ｖｉ＋α回路４９が出力する第１の電圧制御信号が選択され、スイッチング電源２２の出力の電圧がＶｉ＋αとされる。
【００５６】
この後、現在の電力損失ＰＬが点＃４で基準電力損失ＰＬｒｅｆを下回ると、比較処理回路４８は、第２の電圧制御信号を選択することを指示する信号を出力する。これにより、ＶｐＭａｘ回路５０が出力する第２の電圧制御信号が選択され、スイッチング電源２２の出力の電圧がＶｐＭａｘとされる。
【００５７】
この後、現在の電力損失ＰＬが点＃５で基準電力損失ＰＬｒｅｆを超えると、比較処理回路４８は、再度、第１の電圧制御信号を選択することを指示する信号を出力する。この後、比較処理回路４８の出力は、現在の電力損失ＰＬが点＃６を通過しても第２の電圧制御信号を選択することを指示する信号に切り替わらず、第１の電圧制御信号を選択することを指示する信号を出力する。
【００５８】
以上のように、図３において、スイッチング電源２２の出力の電圧の切替えにおいて、有効なトリガは点＃１、点＃４、点＃５であり、一方、点＃２、点＃３、点＃６は無効なトリガである。これにより、スイッチング電源２２の出力の電圧を、現在の電力損失ＰＬ、換言すれば、パワーアンプ４０の出力の電圧Ｖｏに追従させることができ、また、スイッチング電源２２の出力の電圧のチャタリングを防止することができる。
【００５９】
なお、比較処理回路４８は、以上の構成に限られず、種々の構成を採ることができる。例えば、比較処理回路４８は、値ＰＬｒｅｆ−Ｈと、基準電力損失ＰＬｒｅｆの２個の閾値を持つ第１のシュミットトリガ回路のみにより構成するようにしても良い。また、比較処理回路４８は、値ＰＬｒｅｆ−Ｈと、値ＰＬｒｅｆ＋Ｈの２個の閾値を持つシュミットトリガ回路により構成するようにしても良い。
【００６０】
設定回路は、前述したように、ＶｐＭａｘ回路５０とＶｉ＋α回路４９と選択回路５１とを含む。比較処理回路４８の出力は、選択回路５１に入力される。
【００６１】
Ｖｉ＋α回路４９は、第１の電圧設定回路であり、第１の電圧制御信号を出力する。第１の電圧制御信号は、第１の調整信号であり、第２の電力の第２の電圧Ｖｐを第１の電力の第１の電圧Ｖｉより予め定められた値だけ大きい値に設定する信号である。
【００６２】
Ｖｉ＋α回路４９は、例えば、試験体用電源１１から供給される第１の電力の第１の電圧Ｖｉに基づいて、第１の電圧制御信号を形成する。例えば、第１の電圧制御信号は、電圧Ｖｉを電圧Ｖｉ＋αに昇圧することにより生成される電圧信号である。第１の電圧制御信号は、選択回路５１を介して、スイッチング電源２２に入力される。スイッチング電源２２は、第１の電圧制御信号が入力されると、出力する第２の電力の電圧の値をＶｉ＋αに設定する。これにより、第２の電力が電圧Ｖｉ＋αで出力される。
【００６３】
ＶｐＭａｘ回路５０は、第２の電圧設定回路であり、第２の電圧制御信号を出力する。第２の電圧制御信号は、第２の調整信号であり、第２の電力の第２の電圧Ｖｐを最大値に設定する信号である。
【００６４】
ＶｐＭａｘ回路５０は、例えば、第２の電圧Ｖｐに基づいて、第２の電圧制御信号を形成する。例えば、第２の電圧制御信号は、電圧値Ｖｐの電圧信号である。第２の電圧制御信号は、選択回路５１を介して、スイッチング電源２２に入力される。スイッチング電源２２は、第２の電圧制御信号が入力されると、出力する第２の電力の電圧の値をＶｐに設定する。これにより、第２の電力が電圧Ｖｐで出力される。
【００６５】
選択回路５１は、比較処理回路４８からの出力に基づいて、第１の電圧制御信号又は第２の電圧制御信号のいずれかを選択して出力する。選択回路５１は、スイッチ回路であり、例えば電力用ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を含む。
【００６６】
以上により、検出回路４３が第１の電力と第２の電力との間における電力差を検出すると、設定回路の選択回路５１は、検出された電力差に基づいて、スイッチング電源２２に調整信号を送信する。具体的には、選択回路５１は、検出回路４３において検出された電力差が予め定められた閾値より大きい場合には、スイッチング電源２２から供給される第２の電力の第２の電圧Ｖｐを第１の電力の第１の電圧Ｖｉより予め定められた値だけ大きい値に設定する。また、選択回路５１は、電力差が予め定められた閾値より大きくない場合には、パワーアンプ４０に電流が流れた場合であっても、スイッチング電源２２から供給される第２の電力の第２の電圧Ｖｐを最大値に設定する。
【００６７】
これにより、現在の電力損失ＰＬである電力差（Ｖｐ−Ｖｏ）×Ｉｏが閾値を超えた場合には、電圧Ｖｐを電圧Ｖｉ＋αとして、電圧Ｖｉに追従させることができる。この結果、電力損失を最小限に抑えることができる。また、現在の電力損失ＰＬである電力差（Ｖｐ−Ｖｏ）×Ｉｏが閾値を下回る場合には、電圧Ｖｐを電圧ＶｐＭａｘに固定することができる。この結果、電圧波形の変化時における遅延を無くすことができる。
【００６８】
ここで、電力損失は、パワーアンプ４０へ電圧Ｖｐを印加することが必要であるために生じる。しかし、電力損失ＰＬである電力差（Ｖｐ−Ｖｏ）×Ｉｏにおいて、電流Ｉｏが無ければ、電力損失も生じない。
【００６９】
そこで、現在の電力損失ＰＬが閾値を超えるか否かを検出する代わりに、スイッチング電源２２からパワーアンプ４０に電流Ｉｏが流れたことを検出するようにしても良い。
【００７０】
この場合、検出回路４３は、電流検出回路４５により構成される。例えば、電流検出回路４５が、抵抗４２の両端に生じた電位差に基づいて、抵抗４２を流れる電流Ｉｏの値、換言すれば、電圧Ｖｐと電圧Ｖｏとの間に流れる電流Ｉｏの値を検出する。電流検出回路４５の出力は、選択回路５１に入力される。
【００７１】
選択回路５１は、検出回路４３の電流検出回路４５における検出の結果に基づいて、電流が流れた場合には、スイッチング電源２２から供給される第２の電力の第２の電圧Ｖｐを、第１の電力の第１の電圧Ｖｉより予め定められた値だけ大きい値に設定する。また、選択回路５１は、電流が流れない場合には、スイッチング電源２２から供給される第２の電力の第２の電圧Ｖｐを、電圧Ｖｐの最大値ＶｐＭａｘに設定する。
【００７２】
これにより、電力損失を生じさせる電流Ｉｏが流れる場合には、電圧Ｖｐを電圧Ｖｉ＋αとして、電圧Ｖｉに追従させることができる。この結果、電力損失を最小限に抑えることができる。また、電力損失を生じさせる電流Ｉｏが流れない場合には、電圧Ｖｐを電圧ＶｐＭａｘに固定することができる。この結果、電圧波形の変化時における遅延を無くすことができる。
【００７３】
なお、電圧Ｖｐと電圧Ｖｉは予め知ることができるので、基準電力損失ＰＬｒｅｆに相当する電流の値を求めることができる。この求めた電流の値を電流閾値として用いるようにしても良い。この場合、電流Ｉｏが電流閾値より大きい場合には、電圧Ｖｐを電圧Ｖｉ＋αとし、電流Ｉｏが電流閾値以下である場合には、電圧Ｖｐを電圧ＶｐＭａｘに固定することができる。
【００７４】
また、検出回路４３において、電流検出回路４５が出力のチャタリングを防止する機能を含むようにしても良い。
【００７５】
図４は、テスタの増設ユニットの出力の説明図である。
【００７６】
ＬＳＩテスタ１は、被試験体３であるＬＳＩについて、種々のテストを実行する。例えば、ＬＳＩテスタ１は、電源Ｔｒ試験、ファンクション試験、マージン試験、ファンクション試験、マージン試験、ファンクション試験、電源Ｔｆ試験を実行する。
【００７７】
電源Ｔｒ試験においては、被試験体３であるＬＳＩに電流は流れないが、高速で電源の投入を行うので、スイッチング電源２２の応答速度が問題となる。電源Ｔｆ試験においても、同様に、被試験体３であるＬＳＩに電流は流れないが、高速で電源の切断を行うので、スイッチング電源２２の応答速度が問題となる。ファンクション試験においては、ＬＳＩテスタ１から被試験体３であるＬＳＩへテスト用のデータが送信されるので、電流が流れる。マージン試験においては、被試験体３であるＬＳＩに電流は流れないが、被試験体３であるＬＳＩに印加される電圧が問題となる。
【００７８】
電源Ｔｒ試験が開始されると、パワーアンプ４０から被試験体３であるＬＳＩに電圧が印加され、電圧Ｖｏに到達する。この時、被試験体３であるＬＳＩに電流は流れないので、電圧Ｖｐは電圧ＶｐＭａｘに固定され、スイッチング電源２２の応答速度は無視することができる。これにより、変化点ｃ１でも、Ｖｐ＞Ｖｉ＋α、換言すれば、Ｖｐ＞Ｖｏ＋αが維持される。
【００７９】
次に、ファンクション試験が開始されると、被試験体３であるＬＳＩに電流が流れる。この結果、電力損失ＰＬ＝（Ｖｐ−Ｖｏ）×Ｉｏが発生し、更に、基準電力損失ＰＬｒｅｆを超える。これに応じて、電圧Ｖｐが、電圧Ｖｉ＋αに切替えられる。これにより、電力損失ＰＬ＝（Ｖｐ−Ｖｏ）×Ｉｏを、最小限に抑えることができる。換言すれば、電力損失ＰＬ＝（Ｖｐ−Ｖｏ）×Ｉｏが、ほぼ基準電力損失ＰＬｒｅｆ以下とされる。
【００８０】
次に、マージン試験が開始されると、被試験体３であるＬＳＩに電流は流れないが、被試験体３であるＬＳＩにより高い電圧が印加される。この時、被試験体３であるＬＳＩに電流は流れないので、電圧Ｖｐは電圧ＶｐＭａｘに固定される。これにより、変化点ｃ２でも、Ｖｐ＞Ｖｉ＋α、換言すれば、Ｖｐ＞Ｖｏ＋αが維持される。
【００８１】
次に、被試験体３であるＬＳＩにより高い電圧が印加された状態で２回目のファンクション試験が開始されると、１回目のファンクション試験と同様に、電力損失ＰＬ＝（Ｖｐ−Ｖｏ）×Ｉｏが基準電力損失ＰＬｒｅｆを超えるので、電圧Ｖｐが、電圧Ｖｉ＋αに切替えられる。なお、２回目のファンクション試験において、被試験体３であるＬＳＩに印加される高い電圧と、ＬＳＩテスタ１から被試験体３であるＬＳＩへ送信されるテスト用のデータとに依存して、被試験体３であるＬＳＩに流れる電流の値が大きくなるが、これにより発生する電力損失は、ほぼ基準電力損失ＰＬｒｅｆ以下とされる。
【００８２】
次に、マージン試験が開始されると、被試験体３であるＬＳＩに電流は流れないが、被試験体３であるＬＳＩにより低い電圧が印加される。この時、被試験体３であるＬＳＩに電流は流れないので、電圧Ｖｐは電圧ＶｐＭａｘに固定される。これにより、変化点ｃ３でも、Ｖｐ＞Ｖｉ＋α、換言すれば、Ｖｐ＞Ｖｏ＋αが維持される。
【００８３】
次に、被試験体３であるＬＳＩに低い電圧が印加された状態で３回目のファンクション試験が開始されると、電力損失ＰＬ＝（Ｖｐ−Ｖｏ）×Ｉｏが発生するが、ＬＳＩテスタ１から被試験体３であるＬＳＩへ送信されるテスト用のデータとに依存して、基準電力損失ＰＬｒｅｆを超えない。これにより、この時、被試験体３であるＬＳＩに電流は流れるにも拘わらず、電圧Ｖｐは電圧ＶｐＭａｘに固定される。
【００８４】
次に、電源Ｔｆ試験が開始されると、パワーアンプ４０から被試験体３であるＬＳＩへの電力の供給が遮断され、電圧が「０」になる。この時、被試験体３であるＬＳＩに電流は流れないので、電圧Ｖｐは電圧ＶｐＭａｘに固定され、スイッチング電源２２の応答速度は無視することができる。これにより、変化点ｃ４でも、Ｖｐ＞Ｖｉ＋α、換言すれば、Ｖｐ＞Ｖｏ＋αが維持される。
【００８５】
図５は、電源電圧制御シーケンスを示す図である。
【００８６】
ＬＳＩテスタ１の運用の開始に先立って、オペレータが基準電力損失ＰＬｒｅｆを決定して、決定した基準電力損失ＰＬｒｅｆを閾値レジスタ４７に設定する（ステップＳ２１）。なお、基準電力損失ＰＬｒｅｆに代えて、基準電力損失ＰＬｒｅｆに基づいて求めた複数の閾値を閾値レジスタ４７に設定するようにしても良い。
【００８７】
この後、ＬＳＩテスタ１の運用が開始されると、スイッチング電源２２が電源電圧Ｖｐの最大値で第２の電力を出力すると共に（ステップＳ２）、ＬＳＩテスタ１の被試験体用電源１１が電圧Ｖｉで第１の電力を出力する。これにより、電圧Ｖｐがパワーアンプ４０に印加され、パワーアンプ４０が、電圧Ｖｉ＝電圧Ｖｏで第１の電力に等しい電力を出力する。パワーアンプ４０が出力する電圧Ｖｏの電力は、例えば端子ＤＰＳ１−Ａを介して、被試験体（ＤＵＴ）３に供給される。
【００８８】
電圧Ｖｐ及び電圧Ｖｏの印加に応じて、検出回路４３が、電圧Ｖｐ及び電圧Ｖｏの電位差（Ｖｐ−Ｖｏ間の電位差）と電流Ｉｏを計測して、現在の電力損失ＰＬを計算する（ステップＳ３）。具体的には、電圧差検出回路４４が、電圧Ｖｐと電圧Ｖｏとの間の電位差（Ｖｐ−Ｖｏ）を検出して、乗算器４６に入力する。また、電流検出回路４５が、抵抗４２の両端に生じた電位差に基づいて、抵抗４２を流れる電流Ｉｏの値、換言すれば、電圧Ｖｐと電圧Ｖｏとの間に流れる電流Ｉｏの値を検出して、乗算器４６に入力する。これにより、乗算器４６は、現在の電力損失ＰＬである電力差（Ｖｐ−Ｖｏ）×Ｉｏを出力する。現在の電力損失ＰＬは比較処理回路４８に入力される。
【００８９】
比較処理回路４８が、乗算器４６から出力された現在の電力損失ＰＬと、閾値レジスタ４７に格納された閾値、例えば基準電力損失ＰＬｒｅｆとを比較する（ステップＳ４）。なお、基準電力損失ＰＬｒｅｆに代えて、閾値レジスタ４７に格納された複数の閾値を、現在の電力損失ＰＬと比較するようにしても良い。
【００９０】
現在の電力損失ＰＬが基準電力損失ＰＬｒｅｆより大きい場合には、比較処理回路４８は、電源電圧ＶｐをＶｉ＋α、換言すれば、Ｖｏ＋αとするための制御信号を出力する。これに応じて、選択回路５１は、比較処理回路４８から入力された制御信号に従って、Ｖｉ＋α回路４９の出力を選択的に出力する。選択回路５１からのＶｉ＋α回路４９の出力に応じて、スイッチング電源２２は、第２の電力の電圧をＶｉ＋α、換言すれば、Ｖｏ＋αに設定して（ステップＳ５）、当該設定された電圧Ｖｏ＋αで第２の電力を出力し（ステップＳ６）、ステップＳ３を繰り返す。
【００９１】
ステップＳ４において現在の電力損失ＰＬが基準電力損失ＰＬｒｅｆ以下である場合には、比較処理回路４８は、第２の電力の電圧を最大値ＶｐＭａｘとするための制御信号を出力する。これに応じて、選択回路５１は、比較処理回路４８から入力された制御信号に従って、ＶｐＭａｘ回路５０の出力を選択的に出力する。選択回路５１からのＶｐＭａｘ回路５０の出力に応じて、スイッチング電源２２は、第２の電力の電圧を最大値ＶｐＭａｘに設定して、当該設定された最大値ＶｐＭａｘで第２の電力を出力し（ステップＳ７）、ステップＳ３を繰り返す。
【符号の説明】
【００９２】
１ ＬＳＩテスタ
２ 増設ユニット
３ 被試験体（ＤＵＴ）
１１ 被試験体用電源（ＤＰＳ）
２１ ブースター回路
２２ スイッチング電源
４０ パワーアンプ
４１ ブースター制御回路
４２ 抵抗
４３ 検出回路
４４ 電圧差検出回路
４５ 電流検出回路
４６ 乗算器
４７ 閾値レジスタ
４８ 比較処理回路
４９ Ｖｉ＋α回路
５０ ＶｐＭａｘ回路
５１ 選択回路
【特許請求の範囲】
【請求項１】
入力電圧に基づいた出力電圧の電力を被試験体に供給する出力回路と、
前記出力回路の動作電源から、前記出力回路に電流が流れたことを検出する検出回路と、
前記検出回路における前記検出の結果に基づいて、前記電流が流れない場合には、前記動作電源の電圧値を所定値に設定し、前記電流が流れた場合には、前記動作電源の電圧値を前記入力電圧より予め定められた値だけ大きく設定する設定回路とを含む
ことを特徴とする電子装置。
【請求項２】
前記検出回路は、さらに、前記出力電圧と前記動作電源の電圧値との間における電圧差を検出する電圧差検出回路を有し、
前記電圧差が予め定められた閾値より大きくない場合には、前記出力回路に電流が流れた場合であっても、前記動作電源の電圧値を所定値に設定する
ことを特徴とする請求項１に記載の電子装置。
【請求項３】
前記検出回路は、更に、
前記動作電源と前記出力回路との間に挿入された抵抗と、
前記抵抗の両端における電圧差を基に、前記出力回路に流れる電流値を検出する電流検出回路と、
前記電流検出回路の出力と、前記電圧差検出回路の出力とを乗算する乗算器とを含む
ことを特徴とする請求項２に記載の電子装置。
【請求項４】
前記電子装置が、更に、
前記動作電源を含む
ことを特徴とする請求項１に記載の電子装置。
【請求項５】
前記出力回路はパワーアンプであり、
前記動作電源は、スイッチング電源である
ことを特徴とする請求項４に記載の電子装置。
【請求項１】
入力電圧に基づいた出力電圧の電力を被試験体に供給する出力回路と、
前記出力回路の動作電源から、前記出力回路に電流が流れたことを検出する検出回路と、
前記検出回路における前記検出の結果に基づいて、前記電流が流れない場合には、前記動作電源の電圧値を所定値に設定し、前記電流が流れた場合には、前記動作電源の電圧値を前記入力電圧より予め定められた値だけ大きく設定する設定回路とを含む
ことを特徴とする電子装置。
【請求項２】
前記検出回路は、さらに、前記出力電圧と前記動作電源の電圧値との間における電圧差を検出する電圧差検出回路を有し、
前記電圧差が予め定められた閾値より大きくない場合には、前記出力回路に電流が流れた場合であっても、前記動作電源の電圧値を所定値に設定する
ことを特徴とする請求項１に記載の電子装置。
【請求項３】
前記検出回路は、更に、
前記動作電源と前記出力回路との間に挿入された抵抗と、
前記抵抗の両端における電圧差を基に、前記出力回路に流れる電流値を検出する電流検出回路と、
前記電流検出回路の出力と、前記電圧差検出回路の出力とを乗算する乗算器とを含む
ことを特徴とする請求項２に記載の電子装置。
【請求項４】
前記電子装置が、更に、
前記動作電源を含む
ことを特徴とする請求項１に記載の電子装置。
【請求項５】
前記出力回路はパワーアンプであり、
前記動作電源は、スイッチング電源である
ことを特徴とする請求項４に記載の電子装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−１９９８０６（Ｐ２０１２−１９９８０６Ａ）
【公開日】平成２４年１０月１８日（２０１２．１０．１８）
【国際特許分類】
【出願番号】特願２０１１−６２９３４（Ｐ２０１１−６２９３４）
【出願日】平成２３年３月２２日（２０１１．３．２２）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２４年１０月１８日（２０１２．１０．１８）
【国際特許分類】
【出願日】平成２３年３月２２日（２０１１．３．２２）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]