【課題】高い精度で所定の検査を行うことができる電子回路を提供する。
【解決手段】本実施の形態に係る電子回路１は、図１（ａ）に示すように、主に、主回路２への電圧Ｖ_ｃｃの供給を切り替えるスイッチ素子としてのｐ型トランジスタ３と、ｐ型トランジスタ３を駆動する第１の駆動信号を出力する駆動部４と、入力側が駆動部４に電気的に接続され、出力側がｐ型トランジスタ３に電気的に接続され、駆動部４から出力された第１の駆動信号に基づいて第２の駆動信号を出力する第１のインバータ部５と、入力側が駆動部４に電気的に接続され、駆動部４から出力された第１の駆動信号に基づいて検査のための検査信号を出力する第２のインバータ部６と、第２のインバータ部６の出力側に電気的に接続され、検査信号を出力する第１のパッドとしての検査パッド７と、を備えて概略構成されている。 （もっと読む）

【課題】ジッタ耐性検査における検査コストの低減を図りつつ、入力される主信号の特性劣化を抑制できる半導体集積回路を提供する。
【解決手段】半導体集積回路１０１は、主信号にジッタ信号が付加されてなる検査信号を生成する機能を有し、ジッタ信号の基となる信号を生成するジッタ信号生成部５０と、電源線Ｖｃｃと接地線ＧＮＤとの間に介在し、電源線Ｖｃｃからの電力供給を受けて外部からの主信号を増幅して出力するバッファ回路１０と、電源線Ｖｃｃとバッファ回路１０との間およびバッファ回路１０と接地線ＧＮＤとの間に介在し電源線Ｖｃｃからバッファ回路１０への供給電力をジッタ信号の基となる信号の大きさに基づいて変化させることにより主信号にジッタ信号を付加するジッタ信号付加部３０とを備える。 （もっと読む）

【課題】画像表示装置において、テスト画像を表示させるための画素駆動信号の出力波形をテストパッドを介して取り出せるようにする。
【解決手段】画像表示装置の水平走査用（ソース駆動用）の画素駆動部４は、画素駆動信号を出力するソースドライバＩＣチップ３１、ソースドライバＩＣチップ３１から出力される画素駆動信号をディスプレイの画素に供給する出力ライン３２、及びテストパッド３３がフィルム３４上に設けられたチップオンフィルム組立体である。テストパッド３３−１、３３−２、３３−３、３３−４は、出力ライン３２−１、３２−４、３２−６８１、３２−６８４に設けられている。出力ライン３２−１〜３２−３は、ディスプレイの画素に接続されず、出力ライン３２−４〜３２−６８４は、ディスプレイの第１〜第６８１列目の画素列の各画素に接続される。テスト画像として、ディスプレイの最端の画素列を発光させることによる画像を表示する。 （もっと読む）

【課題】電力損失を最小限にすることが可能な複数の電源を含む電子装置を提供する。
【解決手段】パワーアンプ４０は、入力電圧Ｖｉに基づいた出力電圧の電力を被試験体ＤＵＴに供給する。検出回路４３は、パワーアンプ４０の動作電源であるスイッチング電源２２から、パワーアンプ４０に電流が流れたことを検出する。選択回路５１は、電流が流れない場合には、スイッチング電源２２の電圧値を所定値に設定し、電流が流れた場合には、スイッチング電源２２の電圧値を入力電圧Ｖｉより予め定められた値αだけ大きい値に設定する。 （もっと読む）

【課題】多点波形測定を必要とする電子部品の電気特性試験において、安価な構成で、かつ簡易な制御によって、被測定物測定点間が狭ピッチであっても、問題なく自動的にプロービングが可能なプロービング装置を得ること。
【解決手段】支持構造体５に垂直固定支持させた多数の両端コンタクトプローブ３の下方端を被測定物１が有する多数の被測定物測定点２に接触設定し、上方端を測定用回路基板８のＳ面パッド９に接触設定しておく。測定用回路基板８のＹ軸方向両端におけるＣ面信号パッド１０ａ、１０ｂ及びＣ面ＧＮＤパッド１１ａ，１１ｂはＸ軸方向に所定数設けてありそれらをプロービングするプローブ１２ａ，１２ｂ及びコンタクトプローブ１３ａ，１３ｂをＸ軸とＺ軸の２軸のうちの少なくともＺ軸方向に移動制御する。測定用回路基板８は、任意のＳ面パッド９に伝達された測定点の電気信号を表面信号パッドに伝達できる回路構成になっている。 （もっと読む）

【課題】エッジの位相を固定して、信号のデューティ比を変更する。
【解決手段】指定されたデューティ比の出力信号を出力する信号発生装置であって、入力信号と出力信号との位相差を検出する位相検出器と、位相検出器により検出された位相差をフィルタリングして、発振器に供給するループフィルタと、位相差に応じた周波数の発振信号を出力する発振器と、指定値に応じて発振信号のデューティ比を変更して出力信号として出力するとともに位相検出器に供給するデューティ変更部と、を備える信号発生装置を提供する。 （もっと読む）

【課題】分周信号を検査するにあたって、その周波数のみならず第１区間長および第２区間長をも検査し、比較対象に用いる信号を生成する高価な検査装置を必要としない自己診断回路を有する半導体集積回路およびその検査方法を提供する。
【解決手段】分周回路の検査を、生成される分周信号の周波数およびデューティー比、すなわち第１区間および第２区間の比率、の２つに対して行う。外部からはデューティー比を定義する２つの期待値を供給する。 （もっと読む）

【課題】プリント基板を破壊することなく、故障発生前にプリント基板またはプリント基板上の回路（検査部位）の修理もしくは交換を容易にできる劣化検査装置を提供する。
【解決手段】プリント基板劣化検査装置は、パルス波を出力するパルス発生器５１と、プローブ３２と、オシロスコープ５３と、コンピュータ６０とを備える。プローブ３２は、検査部位と接続されたプリント基板上の配線パターンにパルス波を印加するために用いられる。オシロスコープ５３は、パルス波がプリント基板から反射された反射波を、プローブ３２を介して測定する。コンピュータ６０は、プリント基板または検査部位に対して測定された反射波と比較のための参照用波形に基づいて、プリント基板あるいは検査部位の劣化を判定する。 （もっと読む）

【課題】クロック信号発生手段の不具合の有無を一目で認識することができる検査装置を提供する。
【解決手段】検査基板４００のＦＰＧＡ９２は、入力されたクロック信号の周波数、周期、Ｄｕｔｙ比の各期待値、実施回数をレジスタ部９２３へ記憶する（Ｓ１４）。ＦＰＧＡ９２は、入力されたクロック信号ＣＬＫ１，ＣＬＫ２の周波数、周期、Ｄｕｔｙ比を算出する（Ｓ３２）。ＦＰＧＡ９２は、算出したクロック信号ＣＬＫ１，ＣＬＫ２の周波数、周期、Ｄｕｔｙ比のそれぞれがレジスタ部９２３のクロック信号ＣＬＫ１，ＣＬＫ２の周波数、周期、Ｄｕｔｙ比の各期待値を満たすか否か判定して（Ｓ３３）、判定結果をレジスタ部９２３の所定の領域へ記憶する（Ｓ３４）。ＦＰＧＡ９２は、満たさなければ（Ｓ３５：Ｎｏ）、表示部９３のＬＥＤを赤色発光させ（Ｓ３６）、満たせば（Ｓ３５：Ｙｅｓ）、ＬＥＤを青色発光させる（Ｓ３８）。 （もっと読む）

【課題】ＲＦチップ本来の回路特性を抽出できるようにする。
【解決手段】半導体試験装置より出力された変調信号を増幅して出力する低雑音増幅器より出力される信号が供給されるとともに、低雑音増幅器により増幅された後に直交復調処理された変調信号を半導体試験装置用基板の伝送路に対して出力する増幅器に入力される信号が供給される試験回路をＲＦチップに備える。試験回路は、半導体試験装置より出力する変調信号の波形データが予め記憶され、低雑音増幅器より出力される信号及び増幅器に入力される信号をスペクトラム解析した解析結果と記憶されている変調信号の波形データとの比較によりＲＦチップにおけるチップ内ノイズ及びＲＦチップ本来の回路特性を抽出する。 （もっと読む）

【課題】被測定信号を効率よく測定する。
【解決手段】予め定められたサイクルで波形パターンが繰り返される被測定信号を測定する測定装置であって、被測定信号をコヒーレントサンプリングするサンプリング部と、サンプリング部が取得したサンプリングデータのうち、波形パターンの一部の区間に対応するサンプリングデータを、予め定められた順番で配列することで、波形パターンのうち、一部の区間に対応する部分波形だけを再構成する波形再構成部とを備える測定装置を提供する。 （もっと読む）

【課題】様々なノイズのパターンを半導体装置に印加してノイズテストを行うことにより、効率よく、高精度にノイズ耐性の低い半導体装置を出荷前に選別する。
【解決手段】半導体試験装置２は、出力端子ＰＩＮ３から制御信号を出力してスイッチ５をＯＮとし、静電容量素子７が半導体装置ＤＵＴの電源端子に接続された状態にするとともに、出力端子ＰＩＮ１からノイズ用電圧を出力する。続いて、半導体試験装置２が半導体装置ＤＵＴに電源投入するタイミングと略同時に、出力端子ＰＩＮ２から制御信号を出力してスイッチ６をＯＮさせ、ノイズ用電圧を静電容量素子７に印加し、このノイズ用電圧の電圧立ち上がり時の過渡電流が静電容量素子７に流れ込んでスパイク状のノイズが発生し、半導体装置ＤＵＴの電源端子にノイズが印加される。半導体装置ＤＵＴにノイズが印加された後、半導体試験装置２は、半導体装置ＤＵＴが正常に動作しているか否かを確認する。 （もっと読む）

【課題】プローブ装置−測定部間の高い絶縁性による安全性と、広い周波数帯域に渡って同相信号除去比を確保するための低い対接地容量を確保しつつ、連続動作時間の制約を受けない、または連続動作時間を延ばしたプローブ装置およびこれを用いた信号測定装置を実現する。
【解決手段】入力信号が変調された変調信号を光信号に変換して出力するプローブ装置において、外部から入射される入射光を変調信号に応じて光変調し出射光として出射する光変調部を備える。 （もっと読む）

【課題】システムＬＳＩ内部の信号を観測するために、小数個のテストコネクションポイントを設け、そこに選択的に切り替えられた観測対象信号を出力することは出来るが、これでは内部状態を物理的に外部に引き出しただけであり、電気信号単体での波形立ち上がり時間／ジッタ値／アイ・ダイアグラムの開口、また２つ以上の電気信号での位相ズレ、そして観測信号そのものの信号品質について対応が不十分である。
【解決手段】本発明では、内蔵された信号を外部に引き出す場合の特殊な構造を設けることによって、システムＬＳＩにおける電気信号特性の観測及び解析を可能とする。パッケージ上に内蔵された電気信号をデジタル的かつアナログ的に観測することでシステムＬＳＩの解析をするこが可能となる。さらに観測用端子についても最小限に抑えることができ、システムの省スペース化及び、コストダウンに対応することが可能となる。 （もっと読む）

【課題】ピンの有効利用形態をとる場合でも、クロストークの少ない良好な試験が可能な、汎用性の高い半導体試験装置を実現する。
【解決手段】被測定デバイス（ＤＵＴ）への信号印加及び前記ＤＵＴから発生される信号の計測を実行するピンエレクトロニクスカードと、前記ＤＵＴのピン端子に接触するデバイスボードまたはプローブカードと、前記ピンエレクトロニクスカードの測定ピンを前記ＤＵＴの所望のピン端子に対応させるための配線変換部と、この配線変換部と前記デバイスボードまたはプローブカードとをコネクタ接続する勘合部とを具備する半導体試験装置において、
前記ピンエレクトロニクスカードの測定ピンから前記ＤＵＴのピン端子との間に、帯域制限回路を挿入した。 （もっと読む）

【課題】半導体集積回路の動作試験における作業者の作業負担の軽減化および作業時間の短縮化を図ること。
【解決手段】半導体集積回路１００のＣＰＵ１０１は、リセット制御回路１０６からリセット信号ＲＳＴを受け付ける。ＣＰＵ１０１は、電源からの電力の供給が遮断されると記憶内容が消去される第２の記憶部１０４の記憶内容に基づいて、リセット信号ＲＳＴがパワーオンリセット信号ＰＲＳＴか否かを判定する。ＣＰＵ１０１は、判定された判定結果に基づいて、第１の記憶部１０３に記憶されている複数の動作条件の中から、試験対象回路１０２を動作させるための動作条件を選択する。ＣＰＵ１０１は、選択された動作条件で試験対象回路１０２を動作させる。 （もっと読む）

【課題】半田接続することなく波形測定が可能な半導体装置の試験方法を提供する。
【解決手段】半導体装置Ｗと接続されたコンタクトリング４０の接点４１と、パフォーマンスボード３１の端子とが対向接続した状態で半導体装置の試験を行う半導体試験装置を用いた半導体装置の試験方法であって、
前記コンタクトリングよりも外側にはみ出した外側領域９２と、前記コンタクトリングの前記接点と対向する第１の端子９３及び前記パフォーマンスボードの前記端子と対向する第２の端子９４を各々両面に有し、前記第１の端子及び前記第２の端子に接続された測定用端子９６を前記外側領域内に有する測定用基板９０を用意する工程と、
該測定用基板を、前記コンタクトリングと前記パフォーマンスボードとの間に挟んで配置し、前記測定用端子を用いて前記半導体装置の測定試験を行う工程と、を含む。 （もっと読む）

【課題】ＩＣテスタにおいて、オーバーレンジすることなく高精度レンジで波形測定を行なえるようにする。
【解決手段】多階調電圧を出力するＩＣを試験するＩＣテスタであって、ＩＣの出力電圧から減算するオフセット電圧を発生するオフセット電圧発生器と、オフセット電圧が減算された出力電圧をディジタイズして得られた値を測定データとするＡ／Ｄ変換器と、ＩＣにテストパターンを出力して得られた測定データに基づく測定値を格納する試験を、オフセット電圧を変化させて複数回行ない、オーバーレンジおよびアンダーレンジが発生していない測定値を抽出する高精度波形測定制御部とを備えたＩＣテスタ。 （もっと読む）

【課題】半導体装置内部で発生するパルス信号のパルス幅を精度高く簡単に検出する。
【解決手段】ＩＣチップ２０に設けられた内部パルス波形変換回路１１は、第１のイネーブル信号PLS_RISE_ENが有効で第２のイネーブル信号PLS_FALL_ENBが無効な期間において内部パルス信号PLSが立ち上がるタイミングで予め定められた方向に変化し且つ該変化した後はその状態が予め定められた時間以上継続する内部パルスモニター信号PLSMONを生成すると共に、第１イネーブル信号PLS_RISE_ENが無効で第２イネーブル信号PLS_FALL_ENBが有効な期間において内部パルス信号PLSが立ち下がるタイミングで上記予め定められた方向に変化し且つ該変化した後はその状態が前記予め定められた時間以上継続する内部パルスモニター信号PLSMONを生成する。生成された内部パルスモニター信号PLSMONは、内部パルス信号PLSのパルス幅を検出するテスタ２２に対して出力される。 （もっと読む）

【課題】実装基板上にモニタポイントを配置することなく、適切な位置で信号を観測することができる半導体パッケージ、半導体装置及び観測信号生成方法を提供すること
【解決手段】本発明にかかる半導体パッケージ７１は、半導体装置１に実装され、当該半導体装置１に実装された他の半導体パッケージ７２から伝送路７３を介して入力された入力信号に応じた処理を実行する半導体パッケージ７１であって、入力信号に応じた処理を実行する処理回路７１０と、処理回路７１０の前段から入力信号を取得し、取得した入力信号を、当該入力信号を観測するテスト信号として半導体装置７の外部に対して出力する転送回路７１１とを備える。 （もっと読む）