電子回路
【課題】高い精度で所定の検査を行うことができる電子回路を提供する。
【解決手段】本実施の形態に係る電子回路１は、図１（ａ）に示すように、主に、主回路２への電圧Ｖｃｃの供給を切り替えるスイッチ素子としてのｐ型トランジスタ３と、ｐ型トランジスタ３を駆動する第１の駆動信号を出力する駆動部４と、入力側が駆動部４に電気的に接続され、出力側がｐ型トランジスタ３に電気的に接続され、駆動部４から出力された第１の駆動信号に基づいて第２の駆動信号を出力する第１のインバータ部５と、入力側が駆動部４に電気的に接続され、駆動部４から出力された第１の駆動信号に基づいて検査のための検査信号を出力する第２のインバータ部６と、第２のインバータ部６の出力側に電気的に接続され、検査信号を出力する第１のパッドとしての検査パッド７と、を備えて概略構成されている。
【解決手段】本実施の形態に係る電子回路１は、図１（ａ）に示すように、主に、主回路２への電圧Ｖｃｃの供給を切り替えるスイッチ素子としてのｐ型トランジスタ３と、ｐ型トランジスタ３を駆動する第１の駆動信号を出力する駆動部４と、入力側が駆動部４に電気的に接続され、出力側がｐ型トランジスタ３に電気的に接続され、駆動部４から出力された第１の駆動信号に基づいて第２の駆動信号を出力する第１のインバータ部５と、入力側が駆動部４に電気的に接続され、駆動部４から出力された第１の駆動信号に基づいて検査のための検査信号を出力する第２のインバータ部６と、第２のインバータ部６の出力側に電気的に接続され、検査信号を出力する第１のパッドとしての検査パッド７と、を備えて概略構成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路に関する。
【背景技術】
【０００２】
従来の技術として、内部回路を動作させるための発振信号を生成する発振回路と、検査用のＩＣ（Integrated Circuit）テスタのプローブが接続されるパッドと、発振回路及びパッドの間に設けられたｎ型ＭＯＳトランジスタ及びｐ型ＭＯＳトランジスタからなる半導体スイッチと、を備えた半導体集積回路が知られている（例えば、特許文献１参照。）。
【０００３】
この半導体集積回路は、半導体スイッチを導通状態にすることで、発振回路によって生成される発振信号をパッドから取り出して、発振信号の発振周波数を測定することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特昭６３−２６６３７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来の半導体集積回路は、パッドとＩＣテスタのプローブとの間に発生する寄生容量により、実際の発振周波数とは異なる発振周波数を測定してしまうという問題があった。従って、計測された発振周波数と、設計から予定された発振周波数と、のずれが、寄生容量に起因するのか、製造不良により、実際の発振周波数が予定された発振周波数からずれているのか、を判断することができない。また、パッドを介して外部から信号を供給し、内部回路を動作させる検査では、当該信号に起因するノイズの影響による誤作動を起こす可能性がある。
【０００６】
従って、本発明の目的は、高い精度で所定の検査を行うことができる電子回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様は、主回路への電圧の供給を切り替えるスイッチ素子と、スイッチ素子を駆動する第１の駆動信号を出力する駆動部と、入力側が駆動部に電気的に接続され、出力側がスイッチ素子に電気的に接続され、駆動部から出力された第１の駆動信号に基づいて第２の駆動信号を出力する第１のバッファ回路と、入力側が駆動部に電気的に接続され、駆動部から出力された第１の駆動信号に基づいて検査のための検査信号を出力する第２のバッファ回路と、第２のバッファ回路の出力側に電気的に接続され、検査信号を出力する第１のパッドと、を備えた電子回路を提供する。
【発明の効果】
【０００８】
本発明によれば、高い精度で所定の検査を行うことができる。
【図面の簡単な説明】
【０００９】
【図１】図１（ａ）は、第１の実施の形態に係る電子回路の回路図であり、（ｂ）は、発振信号、第１の駆動信号、第２の駆動信号及び検査信号に関するタイミングチャートである。
【図２】図２（ａ）は、第２の実施の形態に係る電子回路の回路図であり、（ｂ）は、発振信号、第１の駆動信号、第２の駆動信号及び検査信号に関するタイミングチャートである。
【発明を実施するための形態】
【００１０】
（実施の形態の要約）
実施の形態に係る電子回路は、主回路への電圧の供給を切り替えるスイッチ素子と、スイッチ素子を駆動する第１の駆動信号を出力する駆動部と、入力側が駆動部に電気的に接続され、出力側がスイッチ素子に電気的に接続され、駆動部から出力された第１の駆動信号に基づいて第２の駆動信号を出力する第１のバッファ回路と、入力側が駆動部に電気的に接続され、駆動部から出力された第１の駆動信号に基づいて検査のための検査信号を出力する第２のバッファ回路と、第２のバッファ回路の出力側に電気的に接続され、検査信号を出力する第１のパッドと、を備えて概略構成されている。
【００１１】
[第１の実施の形態]
（電子回路１の構成）
図１（ａ）は、第１の実施の形態に係る電子回路の回路図であり、（ｂ）は、発振信号、第１の駆動信号、第２の駆動信号及び検査信号に関するタイミングチャートである。
【００１２】
本実施の形態に係る電子回路１は、図１（ａ）に示すように、主に、主回路２への電圧Ｖｃｃの供給を切り替えるスイッチ素子としてのｐ型トランジスタ３と、ｐ型トランジスタ３を駆動する第１の駆動信号を出力する駆動部４と、入力側が駆動部４に電気的に接続され、出力側がｐ型トランジスタ３に電気的に接続され、駆動部４から出力された第１の駆動信号に基づいて第２の駆動信号を出力する第１のバッファ回路としての第１のインバータ部５と、入力側が駆動部４に電気的に接続され、駆動部４から出力された第１の駆動信号に基づいて検査のための検査信号を出力する第２のバッファ回路としての第２のインバータ部６と、第２のインバータ部６の出力側に電気的に接続され、検査信号を出力する第１のパッドとしての検査パッド７と、を備えて概略構成されている。
【００１３】
以下では、バッファ回路としてインバータを用いた実施の形態について説明する。なお、バッファ回路は、例えば、検査パッド７に駆動部４からの電流がほとんど流れ込まない、入力インピーダンスが高い電子部品を用いて構成される。従って、バッファ回路は、例えば、反転、非反転のオペアンプを用いて構成されても良く、また、その数は、第１のバッファ回路及び第２のバッファ回路で同じ数となる。
【００１４】
・主回路２の構成
主回路２は、一例として、物理量を検出して検出信号を出力するセンサ、検出信号を増幅する増幅回路、等を含んで概略構成されている。
【００１５】
・ｐ型トランジスタ３の構成
ｐ型トランジスタ３は、例えば、ｐ型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）であり、ゲート３０に入力するＨｉとなる第２の駆動信号に基づいてソース３１とドレイン３２間をキャリアが移動するように構成されている。すなわち、Ｈｉとなる第２の駆動信号が入力したｐ型トランジスタ３は、例えば、ソース３１に印加された電圧Ｖｃｃをドレイン３２と電気的に接続される主回路２に供給するように構成されている。
【００１６】
・駆動部４について
駆動部４は、例えば、発振信号を生成する発振回路４０、及び発振信号から第１の駆動信号を生成する分周回路４１を備えて概略構成されている。
【００１７】
発振回路４０は、例えば、出力側が分周回路４１の入力側と電気的に接続されている。また、発振回路４０は、例えば、図１（ｂ）に示すように、ＨｉとＬｏを同じ時間間隔で繰り返すクロック信号である発振信号を生成するように構成されている。
【００１８】
分周回路４１は、例えば、出力側が、第１のインバータ部５と第２のインバータ部６のそれぞれの入力側に電気的に接続されている。分周回路４１は、例えば、図１（ｂ）に示すように、発振回路４０から出力された発振信号を、発振信号よりも低い周波数のクロック信号である第１の駆動信号に変換するように構成されている。
【００１９】
この分周回路４１は、例えば、図１（ｂ）に示すように、発振信号のＨｉの立ち上がりの回数に基づいて第１の駆動信号を生成している。例えば、分周回路４１は、１回目のＨｉが立ち上がってから２回目のＨｉが立ち上がるまで（例えば、時間ｔ１〜時間ｔ２）をＬｏとし、２回目のＨｉから５回目のＨｉまでをＨｉとし、これを繰り返すことで第１の駆動信号を生成している。
【００２０】
・第１のインバータ部５の構成
第１のインバータ部５は、例えば、インバータ５０を備えて構成されている。インバータ５０は、例えば、出力側がｐ型トランジスタ３のゲート３０に電気的に接続されている。
【００２１】
インバータ５０は、例えば、図１（ｂ）に示すように、第１の駆動信号がＨｉのときは、Ｌｏとなる第２の駆動信号を出力し、第１の駆動信号がＬｏのときは、Ｈｉとなる第２の駆動信号を出力するように構成されている。つまり、第２の駆動信号は、第１の駆動信号の位相を反転させた信号となっている。
【００２２】
・第２のインバータ部６の構成
第２のインバータ部６は、例えば、インバータ６０を備えて構成されている。インバータ６０は、例えば、出力側が検査パッド７に電気的に接続されている。
【００２３】
インバータ６０は、例えば、図１（ｂ）に示すように、第１の駆動信号がＨｉのときは、Ｌｏとなる検査信号を出力し、第１の駆動信号がＬｏのときは、Ｈｉとなる検査信号を出力するように構成されている。つまり、検査信号は、第１の駆動信号の位相を反転させた信号であり、ｐ型トランジスタ３を駆動する第２の駆動信号と同じ信号となっている。
【００２４】
・検査パッド７の構成
検査パッド７は、一例として、基板又はＩＣチップ上に、アルミニウム、銅等の金属材料を蒸着して形成される。ｐ型トランジスタ３のオン時間の測定では、例えば、この検査パッド７に測定装置のプローブを接続する。このオン時間とは、例えば、ｐ型トランジスタ３が導通状態（オン）となる時間のことである。つまり、オン時間とは、例えば、第２の駆動信号のＨｉが継続する時間を示している。このオン時間の測定とは、例えば、オンの持続時間及び周期を測定することであり、測定されたオン時間と、設計から予定されるオン時間と、を比較することにより、電子回路１が正常か否かを判定することが可能となる。
【００２５】
以下に、所定の検査としてのｐ型トランジスタ３のオン時間の測定について説明する。
【００２６】
（オン時間の測定）
オン時間の測定は、次のようにして行われる。まず、駆動部４を駆動させ、第１の駆動信号を出力させる。次に、検査パッド７に測定装置のプローブを接続し、第２のインバータ部６から出力される検査信号を測定する。この検査信号は、ｐ型トランジスタ３を駆動させる第２の駆動信号の位相を反転させたものと等しいので、検査信号においてＬｏが継続する時間を測定してｐ型トランジスタ３のオン時間の測定を行う。
【００２７】
（第１の実施の形態の効果）
本実施の形態に係る電子回路１は、第２のバッファ回路として第２のインバータ部６を有しているので、検査パッド７にプローブを接続することにより発生する寄生容量の影響を受けずに、ｐ型トランジスタ３のオン時間の測定を高い精度で行うことができる。例えば、電子回路が第２のインバータ部６を備えていない場合、検査パッド７にプローブを接続することにより発生する寄生容量の影響で、実際に出力されている信号とは異なる信号を測定してしまう。しかし、本実施の形態に係る電子回路１は、第２のバッファ回路として第２のインバータ部６を備えることで、駆動部４からの電流の流れ込みを防ぎ、駆動部４を切り離すことができるので、第２の駆動信号に影響を与えず、また、寄生容量の影響を受けることなく検査信号を測定することができる。
【００２８】
また、本実施の形態に係る電子回路１は、駆動部４から出力された第１の駆動信号とは位相が反転した検査信号を検査パッド７から出力するが、第１のバッファ回路としての第１のインバータ部５により変換された第２の駆動信号によりｐ型トランジスタ３は駆動されるので、測定されるオン時間にずれは生じない。例えば、第１のインバータ部５を備えない場合、第２のインバータ部６により変換された検査信号と、実際にｐ型トランジスタ３に入力する信号と、の間には、第２のインバータ部６による遅延により、両者に時間差が生じる。しかし、本実施の形態に係る電子回路１は、第１のインバータ部５を備えているので、両者に時間差がなくなり、高い精度でオン時間の測定を行うことができる。
【００２９】
［第２の実施の形態］
第２の実施の形態は、発振回路４０に検査パッドが接続されている点で、第１の実施の形態と異なっている。なお、第２の実施の形態において、第１の実施の形態と同じ機能及び構成を有する部分については、第１の実施の形態と同じ符号を付し、その説明は省略するものとする。
【００３０】
（電子回路１の構成）
図２（ａ）は、第２の実施の形態に係る電子回路の回路図であり、（ｂ）は、発振信号、第１の駆動信号、第２の駆動信号及び検査信号に関するタイミングチャートである。
【００３１】
本実施の形態に係る電子回路１は、例えば、図２（ａ）に示すように、発振回路４０に電気的に接続し、発振信号を停止させる停止信号が入力する第２のパッドとしての検査パッド８を有する。この検査パッド８は、例えば、停止信号を生成する外部装置と電気的に接続されている。
【００３２】
この検査パッド８は、一例として、基板又はＩＣチップ上に、アルミニウム、銅等の金属材料を蒸着して形成される。
【００３３】
停止信号は、例えば、図２（ｂ）に示すように、発振回路４０の出力をＬｏにする信号である。発振回路４０は、例えば、図２（ｂ）に示すように、時間ｔ４〜時間ｔ５において停止信号が入力すると、入力している間、発振信号をＬｏとするように構成されている。なお、発振回路４０は、例えば、出力を停止しているだけで、停止信号が入力している間も発振信号を生成し続けているものとする。
【００３４】
以下に、所定の検査としての主回路２の諸特性の測定について説明する。なお、諸特性とは、一例として、主回路２に含まれるセンサの感度や増幅回路の増幅率等であるが、これに限定されず、ｐ型トランジスタ３の動作の検査等を行うことが可能である。
【００３５】
（諸特性の測定）
ｐ型トランジスタ３をオンに保った状態での主回路２の諸特性の測定について説明する。検査パッド７にプローブを接続し、第１の駆動信号を測定する。ｐ型トランジスタ３がオンとなる第１の駆動信号がＬｏとなるタイミング（例えば、時間ｔ４）で検査パッド８を介して発振回路４０に停止信号を出力する。
【００３６】
ここで、時間ｔ３における発振信号のＨｉの立ち上がりが、第１の駆動信号をＨｉからＬｏに切り替えるトリガであるので、Ｈｉが持続している時間ｔ４において停止信号が発振回路４０に入力すると、分周回路４１は、停止信号が継続する限り、Ｌｏとなる第１の駆動信号を出力し続ける。
【００３７】
第１のインバータ部５は、例えば、図２（ｂ）に示すように、第１の駆動信号がＬｏであるときは、Ｈｉとなるので、ｐ型トランジスタ３にＨｉとなる第２の駆動信号を出力する。
【００３８】
分周回路４１は、時間ｔ３において既にＨｉの立ち上がりを１回カウントしているので、停止信号が停止されても、信号をＬｏからＨｉに切り替えるために必要なＨｉの立ち上がりの回数がカウントされるまで、Ｌｏとなる第１の駆動信号を出力する。つまり、分周回路４１は、例えば、Ｈｉの立ち上がりが２回カウントされる時間ｔ６まで、Ｌｏとなる第１の駆動信号を出力する。
【００３９】
従って、ｐ型トランジスタ３は、図２（ｂ）に示す時間ｔ３〜時間ｔ６の間、オン（導通状態）を持続する。この間に、例えば、主回路２の諸特性を測定することが可能となる。
【００４０】
（第２の実施の形態の効果）
本実施の形態に係る電子回路１は、発振信号をＨｉ又はＬｏを継続して出力させることができるので、ｐ型トランジスタ３及び主回路２の諸特性を高い精度で測定することができる。従来、諸特性を測定する方法のひとつとして、検査パッドを介して直接電圧を印加する方法が知られているが、この電圧により、誤作動が発生し、正確な測定が行えない可能性がある。しかし、本実施の形態に係る電子回路１は、発振信号をＨｉ又はＬｏのいずれかの状態を持続させることで、ｐ型トランジスタ３をオン又はオフのいずれかの状態を持続させることができるので、誤作動を回避しながら従来と同様の測定を行うことができる。
【００４１】
上記の実施の形態の変形例として、第１のインバータ部５に含まれるインバータの数、及び第２のインバータ部６に含まれるインバータの数は、それぞれのインバータの数が同数であれば、その数は限定されない。
【００４２】
以上、本発明のいくつかの実施の形態及び変形例を説明したが、これらの実施の形態及び変形例は、一例に過ぎず、特許請求の範囲に係る発明を限定するものではない。これら新規な実施の形態及び変形例は、その他の様々な形態で実施されることが可能であり、本発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更等を行うことができる。また、これら実施の形態及び変形例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない。さらに、これら実施の形態及び変形例は、発明の範囲及び要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４３】
１…電子回路、２…主回路、３…ｐ型トランジスタ、４…駆動部、５…第１のインバータ部、６…第２のインバータ部、７、８…検査パッド、３０…ゲート、３１…ソース、３２…ドレイン、４０…発振回路、４１…分周回路、５０…インバータ、６０…インバータ
【技術分野】
【０００１】
本発明は、電子回路に関する。
【背景技術】
【０００２】
従来の技術として、内部回路を動作させるための発振信号を生成する発振回路と、検査用のＩＣ（Integrated Circuit）テスタのプローブが接続されるパッドと、発振回路及びパッドの間に設けられたｎ型ＭＯＳトランジスタ及びｐ型ＭＯＳトランジスタからなる半導体スイッチと、を備えた半導体集積回路が知られている（例えば、特許文献１参照。）。
【０００３】
この半導体集積回路は、半導体スイッチを導通状態にすることで、発振回路によって生成される発振信号をパッドから取り出して、発振信号の発振周波数を測定することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特昭６３−２６６３７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来の半導体集積回路は、パッドとＩＣテスタのプローブとの間に発生する寄生容量により、実際の発振周波数とは異なる発振周波数を測定してしまうという問題があった。従って、計測された発振周波数と、設計から予定された発振周波数と、のずれが、寄生容量に起因するのか、製造不良により、実際の発振周波数が予定された発振周波数からずれているのか、を判断することができない。また、パッドを介して外部から信号を供給し、内部回路を動作させる検査では、当該信号に起因するノイズの影響による誤作動を起こす可能性がある。
【０００６】
従って、本発明の目的は、高い精度で所定の検査を行うことができる電子回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様は、主回路への電圧の供給を切り替えるスイッチ素子と、スイッチ素子を駆動する第１の駆動信号を出力する駆動部と、入力側が駆動部に電気的に接続され、出力側がスイッチ素子に電気的に接続され、駆動部から出力された第１の駆動信号に基づいて第２の駆動信号を出力する第１のバッファ回路と、入力側が駆動部に電気的に接続され、駆動部から出力された第１の駆動信号に基づいて検査のための検査信号を出力する第２のバッファ回路と、第２のバッファ回路の出力側に電気的に接続され、検査信号を出力する第１のパッドと、を備えた電子回路を提供する。
【発明の効果】
【０００８】
本発明によれば、高い精度で所定の検査を行うことができる。
【図面の簡単な説明】
【０００９】
【図１】図１（ａ）は、第１の実施の形態に係る電子回路の回路図であり、（ｂ）は、発振信号、第１の駆動信号、第２の駆動信号及び検査信号に関するタイミングチャートである。
【図２】図２（ａ）は、第２の実施の形態に係る電子回路の回路図であり、（ｂ）は、発振信号、第１の駆動信号、第２の駆動信号及び検査信号に関するタイミングチャートである。
【発明を実施するための形態】
【００１０】
（実施の形態の要約）
実施の形態に係る電子回路は、主回路への電圧の供給を切り替えるスイッチ素子と、スイッチ素子を駆動する第１の駆動信号を出力する駆動部と、入力側が駆動部に電気的に接続され、出力側がスイッチ素子に電気的に接続され、駆動部から出力された第１の駆動信号に基づいて第２の駆動信号を出力する第１のバッファ回路と、入力側が駆動部に電気的に接続され、駆動部から出力された第１の駆動信号に基づいて検査のための検査信号を出力する第２のバッファ回路と、第２のバッファ回路の出力側に電気的に接続され、検査信号を出力する第１のパッドと、を備えて概略構成されている。
【００１１】
[第１の実施の形態]
（電子回路１の構成）
図１（ａ）は、第１の実施の形態に係る電子回路の回路図であり、（ｂ）は、発振信号、第１の駆動信号、第２の駆動信号及び検査信号に関するタイミングチャートである。
【００１２】
本実施の形態に係る電子回路１は、図１（ａ）に示すように、主に、主回路２への電圧Ｖｃｃの供給を切り替えるスイッチ素子としてのｐ型トランジスタ３と、ｐ型トランジスタ３を駆動する第１の駆動信号を出力する駆動部４と、入力側が駆動部４に電気的に接続され、出力側がｐ型トランジスタ３に電気的に接続され、駆動部４から出力された第１の駆動信号に基づいて第２の駆動信号を出力する第１のバッファ回路としての第１のインバータ部５と、入力側が駆動部４に電気的に接続され、駆動部４から出力された第１の駆動信号に基づいて検査のための検査信号を出力する第２のバッファ回路としての第２のインバータ部６と、第２のインバータ部６の出力側に電気的に接続され、検査信号を出力する第１のパッドとしての検査パッド７と、を備えて概略構成されている。
【００１３】
以下では、バッファ回路としてインバータを用いた実施の形態について説明する。なお、バッファ回路は、例えば、検査パッド７に駆動部４からの電流がほとんど流れ込まない、入力インピーダンスが高い電子部品を用いて構成される。従って、バッファ回路は、例えば、反転、非反転のオペアンプを用いて構成されても良く、また、その数は、第１のバッファ回路及び第２のバッファ回路で同じ数となる。
【００１４】
・主回路２の構成
主回路２は、一例として、物理量を検出して検出信号を出力するセンサ、検出信号を増幅する増幅回路、等を含んで概略構成されている。
【００１５】
・ｐ型トランジスタ３の構成
ｐ型トランジスタ３は、例えば、ｐ型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）であり、ゲート３０に入力するＨｉとなる第２の駆動信号に基づいてソース３１とドレイン３２間をキャリアが移動するように構成されている。すなわち、Ｈｉとなる第２の駆動信号が入力したｐ型トランジスタ３は、例えば、ソース３１に印加された電圧Ｖｃｃをドレイン３２と電気的に接続される主回路２に供給するように構成されている。
【００１６】
・駆動部４について
駆動部４は、例えば、発振信号を生成する発振回路４０、及び発振信号から第１の駆動信号を生成する分周回路４１を備えて概略構成されている。
【００１７】
発振回路４０は、例えば、出力側が分周回路４１の入力側と電気的に接続されている。また、発振回路４０は、例えば、図１（ｂ）に示すように、ＨｉとＬｏを同じ時間間隔で繰り返すクロック信号である発振信号を生成するように構成されている。
【００１８】
分周回路４１は、例えば、出力側が、第１のインバータ部５と第２のインバータ部６のそれぞれの入力側に電気的に接続されている。分周回路４１は、例えば、図１（ｂ）に示すように、発振回路４０から出力された発振信号を、発振信号よりも低い周波数のクロック信号である第１の駆動信号に変換するように構成されている。
【００１９】
この分周回路４１は、例えば、図１（ｂ）に示すように、発振信号のＨｉの立ち上がりの回数に基づいて第１の駆動信号を生成している。例えば、分周回路４１は、１回目のＨｉが立ち上がってから２回目のＨｉが立ち上がるまで（例えば、時間ｔ１〜時間ｔ２）をＬｏとし、２回目のＨｉから５回目のＨｉまでをＨｉとし、これを繰り返すことで第１の駆動信号を生成している。
【００２０】
・第１のインバータ部５の構成
第１のインバータ部５は、例えば、インバータ５０を備えて構成されている。インバータ５０は、例えば、出力側がｐ型トランジスタ３のゲート３０に電気的に接続されている。
【００２１】
インバータ５０は、例えば、図１（ｂ）に示すように、第１の駆動信号がＨｉのときは、Ｌｏとなる第２の駆動信号を出力し、第１の駆動信号がＬｏのときは、Ｈｉとなる第２の駆動信号を出力するように構成されている。つまり、第２の駆動信号は、第１の駆動信号の位相を反転させた信号となっている。
【００２２】
・第２のインバータ部６の構成
第２のインバータ部６は、例えば、インバータ６０を備えて構成されている。インバータ６０は、例えば、出力側が検査パッド７に電気的に接続されている。
【００２３】
インバータ６０は、例えば、図１（ｂ）に示すように、第１の駆動信号がＨｉのときは、Ｌｏとなる検査信号を出力し、第１の駆動信号がＬｏのときは、Ｈｉとなる検査信号を出力するように構成されている。つまり、検査信号は、第１の駆動信号の位相を反転させた信号であり、ｐ型トランジスタ３を駆動する第２の駆動信号と同じ信号となっている。
【００２４】
・検査パッド７の構成
検査パッド７は、一例として、基板又はＩＣチップ上に、アルミニウム、銅等の金属材料を蒸着して形成される。ｐ型トランジスタ３のオン時間の測定では、例えば、この検査パッド７に測定装置のプローブを接続する。このオン時間とは、例えば、ｐ型トランジスタ３が導通状態（オン）となる時間のことである。つまり、オン時間とは、例えば、第２の駆動信号のＨｉが継続する時間を示している。このオン時間の測定とは、例えば、オンの持続時間及び周期を測定することであり、測定されたオン時間と、設計から予定されるオン時間と、を比較することにより、電子回路１が正常か否かを判定することが可能となる。
【００２５】
以下に、所定の検査としてのｐ型トランジスタ３のオン時間の測定について説明する。
【００２６】
（オン時間の測定）
オン時間の測定は、次のようにして行われる。まず、駆動部４を駆動させ、第１の駆動信号を出力させる。次に、検査パッド７に測定装置のプローブを接続し、第２のインバータ部６から出力される検査信号を測定する。この検査信号は、ｐ型トランジスタ３を駆動させる第２の駆動信号の位相を反転させたものと等しいので、検査信号においてＬｏが継続する時間を測定してｐ型トランジスタ３のオン時間の測定を行う。
【００２７】
（第１の実施の形態の効果）
本実施の形態に係る電子回路１は、第２のバッファ回路として第２のインバータ部６を有しているので、検査パッド７にプローブを接続することにより発生する寄生容量の影響を受けずに、ｐ型トランジスタ３のオン時間の測定を高い精度で行うことができる。例えば、電子回路が第２のインバータ部６を備えていない場合、検査パッド７にプローブを接続することにより発生する寄生容量の影響で、実際に出力されている信号とは異なる信号を測定してしまう。しかし、本実施の形態に係る電子回路１は、第２のバッファ回路として第２のインバータ部６を備えることで、駆動部４からの電流の流れ込みを防ぎ、駆動部４を切り離すことができるので、第２の駆動信号に影響を与えず、また、寄生容量の影響を受けることなく検査信号を測定することができる。
【００２８】
また、本実施の形態に係る電子回路１は、駆動部４から出力された第１の駆動信号とは位相が反転した検査信号を検査パッド７から出力するが、第１のバッファ回路としての第１のインバータ部５により変換された第２の駆動信号によりｐ型トランジスタ３は駆動されるので、測定されるオン時間にずれは生じない。例えば、第１のインバータ部５を備えない場合、第２のインバータ部６により変換された検査信号と、実際にｐ型トランジスタ３に入力する信号と、の間には、第２のインバータ部６による遅延により、両者に時間差が生じる。しかし、本実施の形態に係る電子回路１は、第１のインバータ部５を備えているので、両者に時間差がなくなり、高い精度でオン時間の測定を行うことができる。
【００２９】
［第２の実施の形態］
第２の実施の形態は、発振回路４０に検査パッドが接続されている点で、第１の実施の形態と異なっている。なお、第２の実施の形態において、第１の実施の形態と同じ機能及び構成を有する部分については、第１の実施の形態と同じ符号を付し、その説明は省略するものとする。
【００３０】
（電子回路１の構成）
図２（ａ）は、第２の実施の形態に係る電子回路の回路図であり、（ｂ）は、発振信号、第１の駆動信号、第２の駆動信号及び検査信号に関するタイミングチャートである。
【００３１】
本実施の形態に係る電子回路１は、例えば、図２（ａ）に示すように、発振回路４０に電気的に接続し、発振信号を停止させる停止信号が入力する第２のパッドとしての検査パッド８を有する。この検査パッド８は、例えば、停止信号を生成する外部装置と電気的に接続されている。
【００３２】
この検査パッド８は、一例として、基板又はＩＣチップ上に、アルミニウム、銅等の金属材料を蒸着して形成される。
【００３３】
停止信号は、例えば、図２（ｂ）に示すように、発振回路４０の出力をＬｏにする信号である。発振回路４０は、例えば、図２（ｂ）に示すように、時間ｔ４〜時間ｔ５において停止信号が入力すると、入力している間、発振信号をＬｏとするように構成されている。なお、発振回路４０は、例えば、出力を停止しているだけで、停止信号が入力している間も発振信号を生成し続けているものとする。
【００３４】
以下に、所定の検査としての主回路２の諸特性の測定について説明する。なお、諸特性とは、一例として、主回路２に含まれるセンサの感度や増幅回路の増幅率等であるが、これに限定されず、ｐ型トランジスタ３の動作の検査等を行うことが可能である。
【００３５】
（諸特性の測定）
ｐ型トランジスタ３をオンに保った状態での主回路２の諸特性の測定について説明する。検査パッド７にプローブを接続し、第１の駆動信号を測定する。ｐ型トランジスタ３がオンとなる第１の駆動信号がＬｏとなるタイミング（例えば、時間ｔ４）で検査パッド８を介して発振回路４０に停止信号を出力する。
【００３６】
ここで、時間ｔ３における発振信号のＨｉの立ち上がりが、第１の駆動信号をＨｉからＬｏに切り替えるトリガであるので、Ｈｉが持続している時間ｔ４において停止信号が発振回路４０に入力すると、分周回路４１は、停止信号が継続する限り、Ｌｏとなる第１の駆動信号を出力し続ける。
【００３７】
第１のインバータ部５は、例えば、図２（ｂ）に示すように、第１の駆動信号がＬｏであるときは、Ｈｉとなるので、ｐ型トランジスタ３にＨｉとなる第２の駆動信号を出力する。
【００３８】
分周回路４１は、時間ｔ３において既にＨｉの立ち上がりを１回カウントしているので、停止信号が停止されても、信号をＬｏからＨｉに切り替えるために必要なＨｉの立ち上がりの回数がカウントされるまで、Ｌｏとなる第１の駆動信号を出力する。つまり、分周回路４１は、例えば、Ｈｉの立ち上がりが２回カウントされる時間ｔ６まで、Ｌｏとなる第１の駆動信号を出力する。
【００３９】
従って、ｐ型トランジスタ３は、図２（ｂ）に示す時間ｔ３〜時間ｔ６の間、オン（導通状態）を持続する。この間に、例えば、主回路２の諸特性を測定することが可能となる。
【００４０】
（第２の実施の形態の効果）
本実施の形態に係る電子回路１は、発振信号をＨｉ又はＬｏを継続して出力させることができるので、ｐ型トランジスタ３及び主回路２の諸特性を高い精度で測定することができる。従来、諸特性を測定する方法のひとつとして、検査パッドを介して直接電圧を印加する方法が知られているが、この電圧により、誤作動が発生し、正確な測定が行えない可能性がある。しかし、本実施の形態に係る電子回路１は、発振信号をＨｉ又はＬｏのいずれかの状態を持続させることで、ｐ型トランジスタ３をオン又はオフのいずれかの状態を持続させることができるので、誤作動を回避しながら従来と同様の測定を行うことができる。
【００４１】
上記の実施の形態の変形例として、第１のインバータ部５に含まれるインバータの数、及び第２のインバータ部６に含まれるインバータの数は、それぞれのインバータの数が同数であれば、その数は限定されない。
【００４２】
以上、本発明のいくつかの実施の形態及び変形例を説明したが、これらの実施の形態及び変形例は、一例に過ぎず、特許請求の範囲に係る発明を限定するものではない。これら新規な実施の形態及び変形例は、その他の様々な形態で実施されることが可能であり、本発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更等を行うことができる。また、これら実施の形態及び変形例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない。さらに、これら実施の形態及び変形例は、発明の範囲及び要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４３】
１…電子回路、２…主回路、３…ｐ型トランジスタ、４…駆動部、５…第１のインバータ部、６…第２のインバータ部、７、８…検査パッド、３０…ゲート、３１…ソース、３２…ドレイン、４０…発振回路、４１…分周回路、５０…インバータ、６０…インバータ
【特許請求の範囲】
【請求項１】
主回路への電圧の供給を切り替えるスイッチ素子と、
前記スイッチ素子を駆動する第１の駆動信号を出力する駆動部と、
入力側が前記駆動部に電気的に接続され、出力側が前記スイッチ素子に電気的に接続され、前記駆動部から出力された前記第１の駆動信号に基づいて第２の駆動信号を出力する第１のバッファ回路と、
入力側が前記駆動部に電気的に接続され、前記駆動部から出力された前記第１の駆動信号に基づいて検査のための検査信号を出力する第２のバッファ回路と、
前記第２のバッファ回路の出力側に電気的に接続され、前記検査信号を出力する第１のパッドと、
を備えた電子回路。
【請求項２】
前記第１のバッファ回路及び前記第２のバッファ回路は、同じ数のインバータを備える請求項１に記載の電子回路。
【請求項３】
前記駆動部は、発振信号を生成する発振回路、及び前記発振信号から前記第１の駆動信号を生成する分周回路を含み、
前記発振回路に電気的に接続し、前記発振信号を停止させる停止信号が入力する第２のパッドを有する請求項２に記載の電子回路。
【請求項１】
主回路への電圧の供給を切り替えるスイッチ素子と、
前記スイッチ素子を駆動する第１の駆動信号を出力する駆動部と、
入力側が前記駆動部に電気的に接続され、出力側が前記スイッチ素子に電気的に接続され、前記駆動部から出力された前記第１の駆動信号に基づいて第２の駆動信号を出力する第１のバッファ回路と、
入力側が前記駆動部に電気的に接続され、前記駆動部から出力された前記第１の駆動信号に基づいて検査のための検査信号を出力する第２のバッファ回路と、
前記第２のバッファ回路の出力側に電気的に接続され、前記検査信号を出力する第１のパッドと、
を備えた電子回路。
【請求項２】
前記第１のバッファ回路及び前記第２のバッファ回路は、同じ数のインバータを備える請求項１に記載の電子回路。
【請求項３】
前記駆動部は、発振信号を生成する発振回路、及び前記発振信号から前記第１の駆動信号を生成する分周回路を含み、
前記発振回路に電気的に接続し、前記発振信号を停止させる停止信号が入力する第２のパッドを有する請求項２に記載の電子回路。
【図１】
【図２】
【図２】
【公開番号】特開２０１３−１５４４１（Ｐ２０１３−１５４４１Ａ）
【公開日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願番号】特願２０１１−１４９０７３（Ｐ２０１１−１４９０７３）
【出願日】平成２３年７月５日（２０１１．７．５）
【出願人】（０００００３５５１）株式会社東海理化電機製作所 (3,198)
【Ｆターム（参考）】
【公開日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願日】平成２３年７月５日（２０１１．７．５）
【出願人】（０００００３５５１）株式会社東海理化電機製作所 (3,198)
【Ｆターム（参考）】
[ Back to top ]