【課題】安定した高速動作を実現しつつ、製造工程も簡素化することが可能な論理回路を提供すること。
【解決手段】この論理回路１は、バイアス電源とグラウンドとの間で直列に接続され、それぞれのゲート端子に入力電圧が印加される第１及び第２のＦＥＴ２Ａ，２Ｂを備える論理回路であって、第１及び第２のＦＥＴ２Ａ，２ＢのうちのＦＥＴ２Ａは、ゲート端子が接続されるゲート電極膜１７と、半導体材料からなるチャネル層１２と、ゲート電極膜１７とチャネル層１２との間に配置され、電荷を蓄積及び放出する電荷蓄積構造を含む電荷蓄積層１６と、を有する。 （もっと読む）

【課題】外部から印加された電圧のノイズを減少させて電圧を安定化させる半導体集積回路を提供する。
【解決手段】本発明は、電圧ノイズを減少させて電圧を安定化させる半導体集積回路において、第１電流が流れる第１内部回路と、第２電流が流れる第２内部回路と、前記第１電流のうちの一部と前記第２電流のうちの一部は第１接地パッドに流れ、残りの前記第１電流と残りの前記第２電流は第２接地パッドに流れるように構成された電圧安定化部とを含むことを特徴とする。 （もっと読む）

【課題】集積回路において電力消費量を容易に低減する。
【解決手段】集積回路は、クロック分配回路、同期動作回路、論理回路、および、電源供給部を備える。クロック分配回路は、所定のタイミングを指示するクロック信号を分配する。同期動作回路は、クロック信号に同期して動作する。論理回路は、同期動作回路の動作結果に基づいて所定の論理演算を実行する。電源供給部は、クロック分配回路を駆動させるクロック分配回路駆動電圧より低い電圧を論理回路に論理回路駆動電圧として供給する。 （もっと読む）

【課題】入力信号のＨレベルとＬレベルとを同時にレベルシフトすることができ、且つ低
コストで製造できるレベルシフタ、及びレベルシフタを具備する表示装置を提供すること
を目的とする。
【解決手段】単一の導電型のトランジスタで構成されたオフセット回路を用いて、入力信
号をオフセットする。そして、オフセットされた入力信号をオフセット回路と同じ導電型
のトランジスタで構成された論理回路に供給することによって、入力信号のＨレベルとＬ
レベルとを同時にレベルシフトすることができる。また、オフセット回路と論理回路は単
一の導電型のトランジスタで構成されているため、表示装置を低コストで製造することが
できる。 （もっと読む）

【課題】高い精度で所定の検査を行うことができる電子回路を提供する。
【解決手段】本実施の形態に係る電子回路１は、図１（ａ）に示すように、主に、主回路２への電圧Ｖ_ｃｃの供給を切り替えるスイッチ素子としてのｐ型トランジスタ３と、ｐ型トランジスタ３を駆動する第１の駆動信号を出力する駆動部４と、入力側が駆動部４に電気的に接続され、出力側がｐ型トランジスタ３に電気的に接続され、駆動部４から出力された第１の駆動信号に基づいて第２の駆動信号を出力する第１のインバータ部５と、入力側が駆動部４に電気的に接続され、駆動部４から出力された第１の駆動信号に基づいて検査のための検査信号を出力する第２のインバータ部６と、第２のインバータ部６の出力側に電気的に接続され、検査信号を出力する第１のパッドとしての検査パッド７と、を備えて概略構成されている。 （もっと読む）

【課題】 選択する容量の数に関わらずにそのオン抵抗を一定に保つことができる可変インピーダンス装置及びそれを用いた無線システムを提供する。
【解決手段】 一対の入出力端子１０１、１０２と、一対の入出力端子間に並列に接続された複数の回路ブロックＢＬ１〜ＢＬ４と、を備え、回路ブロックは、一対の入出力端子の一方に一端が接続された容量性回路要素Ｃ１〜Ｃ４と、容量性回路要素の他端と一対の入出力端子の他方との間に互い並列に接続された回路ブロックの数以上の数のスイッチ素子ＳＷ１−１〜ＳＷ４−４を備えるスイッチ回路ＳＷ１〜ＳＷ４と、を備える。 （もっと読む）

【課題】リーク電流を従来よりも抑えること。
【解決手段】本発明の半導体装置１は、外部から信号を供給可能な入力端子１０と、内部回路３０と、制御部４０と、バッファ回路２０とを具備している。制御部４０は、起動時から所定時間が経過するまでの間にマスク解除信号ＭＡＳＫ“Ｈ”を出力する。バッファ回路２０は、入力端子１０に供給される電圧ＶＤＤ又は電圧ＧＮＤを表す信号をマスク解除信号ＭＡＳＫ“Ｈ”に応じて内部回路３０に出力する。本発明の半導体装置１では、外部から入力端子１０に信号が供給されているときにノイズが発生しても、バッファ回路２０が入力端子１０から内部回路３０への伝送を有効にする時間以外は無効にしている。このため、マスク回路２６によるバッファ回路２０と内部回路３０との切り離しにより、内部回路３０への貫通電流を防止することができる。 （もっと読む）

【課題】瞬時電流を低減し、シフト・レジスタユニットの消費電力を低減する。
【解決手段】本発明のシフト・レジスタユニットは、第１のクロック信号、第２のクロック信号、フレームスタート信号、高電圧信号および低電圧信号を入力する入力モジュールと、入力モジュールに接続され、複数の薄膜トランジスタを含み、第１のクロック信号、第２クロック信号およびフレームスタート信号に基づいてゲート駆動信号を生成し、薄膜トランジスタが形成した第１のノードのシフト・レジスタユニットの値を求める段階における電圧を電源信号のローレベルより低くなるよう制御し、薄膜トランジスタが形成した第２のノードをリセットするよう制御することを特徴とする。 （もっと読む）

【課題】画素部の周辺領域にＴＦＴを用いて駆動回路を基板上に同時形成するポリシリコンＴＦＴによって回路を構成する際、ＴＦＴのしきい値によって出力振幅が減衰しない、表示装置の駆動回路を提供する。
【解決手段】信号出力端子に電気的に接続されるＴＦＴのゲート電極に、容量手段に保持されている電圧を加えた電位が与えられることにより、当該ＴＦＴにおける振幅減衰が生ずることなく、信号出力端子からは正常な振幅の出力を得ることができる。 （もっと読む）

【課題】消費電力を抑えつつ、出力電圧のばらつきをなくすことの可能なインバータ回路、およびこのインバータ回路を備えた表示装置を提供する。
【解決手段】３Ｔｒ２Ｃで構成されるインバータ回路において、トランジスタＴｒ２のゲートと低電圧線Ｌ１との間、さらにトランジスタＴｒ２のソースと低電圧線Ｌ１との間に、入力電圧Ｖｉｎと低電圧線Ｌ１の電圧との電位差に応じてオンオフ動作するトランジスタＴｒ１，Ｔｒ２が設けられている。トランジスタＴｒ２のゲートには、容量素子Ｃ１，Ｃ２が直列接続されており、トランジスタＴｒ２のソースには、容量素子Ｃ１，Ｃ２が並列接続されている。 （もっと読む）

【課題】 スイッチの信頼性を低下することなく、内部電圧線を所定の電圧に迅速に設定し、半導体集積回路の動作速度を向上する。
【解決手段】 半導体集積回路は、第１高電圧が供給される第１高電圧線を内部電圧線に接続するために第１スイッチ制御信号の活性化に応じてオンする第１スイッチと、第１高電圧を生成するために第１電圧生成信号の活性化に応じて動作する第１電圧生成回路と、第１電圧生成信号の活性化に応じて動作し、第１高電圧と内部電圧線の電圧とを比較し、第１高電圧と内部電圧線の電圧との差が所定値になったときに第１スイッチ制御信号を活性化するレベル比較器とを備えている。第１スイッチの両端に掛かる電圧を比較し、電圧差が小さくなったときに第１スイッチをオンすることで、第１スイッチの信頼性を低下することなく、内部電圧線を所定の電圧に迅速に設定できる。 （もっと読む）

【課題】回路規模を大きくせずに複数のスイッチを貫通電流が流れないように確実に導通非導通のタイミングを制御するスイッチタイミング制御回路を提供する。
【解決手段】複数のデータフリップフロップが縦続接続され、縦続接続されたデータフリップフロップには共通のクロック信号が接続され、それぞれ前段のデータ出力信号が後段のデータ入力信号として接続され、初段のデータ入力信号には、最終段のデータ出力信号の論理が反転されて接続された分周回路と、複数のデータフリップフロップのうちそれぞれ複数の異なるデータフリップフロップの出力信号が入力端子に接続された複数の組み合わせ論理回路と、複数の組み合わせ論理回路の出力信号によりそれぞれ導通、非導通が制御される複数のスイッチと、を備える。 （もっと読む）

【課題】電源スイッチを非導通状態から導通状態に遷移させる時間を最適化できる半導体集積回路及びその電源スイッチ制御方法を提供する。
【解決手段】共通電源配線と、第１の回路と、それぞれ電源スイッチ制御信号に基づいて導通、非導通が制御され共通電源配線と第１の回路との間を並列に接続する複数の電源スイッチと、電源スイッチ制御信号と複数の電源スイッチとの間に接続され電源スイッチ制御信号が非導通状態から導通状態に遷移するときに電源スイッチ制御信号の遷移をそれぞれ異なった遅延時間だけ遅延させて複数の電源スイッチに伝え複数の電源スイッチをそれぞれ時間をずらして非導通状態から導通状態に遷移させる遅延回路と、各遅延回路の遅延時間の増減を制御する遅延時間制御部と、を備える。 （もっと読む）

【課題】入力容量および雑音を小さくした半導体集積回路装置を提供する。
【解決手段】半導体集積回路装置は、入力信号が入力される入力端子と出力信号が出力される出力端子とを有する増幅器と、バイアス電流を生成する第１のトランジスタを有し、前記バイアス電流により動作し、前記出力信号を入力してフィードバック信号を前記入力端子に供給するフィードバック回路と、を備え、前記第１のトランジスタのゲートに、前記出力信号とは逆相の信号が入力されることを特徴とする。 （もっと読む）

【課題】従来技術の半導体集積回路では、電源遮断領域において発生する電圧降下等を抑制することができないという問題があった。
【解決手段】本発明にかかる半導体集積回路は、高電位側電源ライン１４及び低電位側電源ライン１５と、部分電源ライン１３ａ，１３ｂと、高電位側電源ライン１４と部分電源ライン１３ａとの間に設けられた電源スイッチＳＷＡ１〜ＳＷＡｍと、部分電源ライン１３ａと低電位側電源ライン１５との間に設けられた内部回路１２ａと、高電位側電源ライン１４と部分電源ライン１３ｂとの間に設けられた電源スイッチＳＷＢ１〜ＳＷＢｎと、部分電源ライン１３ｂと低電位側電源ライン１５との間に設けられた内部回路１２ｂと、部分電源ライン１３ａ，１３ｂ間に設けられ、電源スイッチＳＷＡ１〜ＳＷＡｍ，ＳＷＢ１〜ＳＷＢｎがオンの場合にオンに制御される電源スイッチＳＷＸ１〜ＳＷＸｐと、を備える。 （もっと読む）

【課題】 低電力モードを有するＬＳＩにおいて、低電力モードで電力が低減されていない場合にも、ＬＳＩを搭載する機器が性能劣化等に至るのを防止することが可能なＬＳＩを提供する。
【解決手段】 動作モードを指示し、そのモードの通りに動作しているかを検出する回路であって、低電力モード時の電流を擬似的に測定し、低電力モードに移行したにもかかわらず実際には電流が低減されていない場合に警告信号を発する。 （もっと読む）

【課題】１つの回路ブロックに対して設けた複数の電源スイッチを順次オンさせていく構成において、スイッチオンのタイミングを適切に制御可能な半導体装置を提供する。
【解決手段】半導体装置は、内部回路と、内部回路へ電流を供給する複数の並列な経路にそれぞれ設けられ、導通状態又は非導通状態に制御される複数の電源スイッチと、内部回路への電源を遮断する指示又は電源を供給する指示を行なう命令部と、内部回路に電源スイッチを介して供給される電流が定常状態であるか否かを検知して検知結果を出力する変動検知部と、命令部の電源供給指示に応答して、複数の電源スイッチを順次導通状態にして内部回路への電流供給量を増やしていく際に、複数の電源スイッチを導通させるタイミングを検知結果に応じて制御する論理回路とを含む。 （もっと読む）

【課題】専用の電源配線を追加することなく、待機時に電源を遮断しても状態を保持することのできる半導体装置及びその制御方法を提供する。
【解決手段】電源電圧を供給する電源配線と、電源配線と基準電位との間に接続された論理回路と、を含み、待機時に、電源配線から論理回路への電源の供給を停止し、前記電源配線に代えて信号配線から電源電圧を供給する。 （もっと読む）

【課題】電源電圧を制御する回路ブロックを流用する場合に貫通電流を防止するインターフェースの再設計の手間を緩和する。
【解決手段】第１チップ（ＣＨＰ１）は、第１及び第２ノード、電源電圧が供給される第１回路ブロック、第３と第２ノード間にソース・ドレイン経路を有する第１MOSトランジスタ、そのオン／オフを制御する第１制御回路、及び電源電圧と共に第１回路ブロックの出力が入力される第１変換回路を備える。第２チップ（ＣＨＰ２）は、第４及び第５ノード、電源電圧と共に第１変換回路の出力が入力される第２変換回路を備える。第１制御回路は、第１MOSトランジスタがオンの場合、第１状態の第１制御信号を第１変換回路に出力し、第１変換回路は第１回路ブロックの信号を第２変換回路に出力する。第１MOSトランジスタがオフの場合、第２状態の第１制御信号を第１変換回路に出力し、第１変換回路はその出力を第１又は第２ノードの電位に制御する。 （もっと読む）

【課題】本発明は、簡単な構成で、かつプルアップ／プルダウン抵抗に流れる電流を押さえることが可能なプルアップ回路、プルダウン回路及び集積回路を提供することを課題とする。
【解決手段】プルアップ抵抗となるＰＭＯＳトランジスタＴｒ１のゲートに、入力が信号線４ａと接続されたインバータＩＮＶ１の出力を入力する。またパワーオンリセット回路３から出力されるＰＯＲ＿ＯＵＴ信号から電源投入時の初期値を生成し、信号線４ａに与える初期値生成部１１ａを接続する。 （もっと読む）