【課題】入力信号のＨレベルとＬレベルとを同時にレベルシフトすることができ、且つ低
コストで製造できるレベルシフタ、及びレベルシフタを具備する表示装置を提供すること
を目的とする。
【解決手段】単一の導電型のトランジスタで構成されたオフセット回路を用いて、入力信
号をオフセットする。そして、オフセットされた入力信号をオフセット回路と同じ導電型
のトランジスタで構成された論理回路に供給することによって、入力信号のＨレベルとＬ
レベルとを同時にレベルシフトすることができる。また、オフセット回路と論理回路は単
一の導電型のトランジスタで構成されているため、表示装置を低コストで製造することが
できる。

【特許請求の範囲】
【請求項１】
第１及び第２の容量素子と、第１及び第２のスイッチと、第１乃至第４のトランジスタと、を有し、
前記第１の容量素子は、第１の電極が第１の配線と電気的に接続され、
前記第２の容量素子は、第１の電極が第２の配線と電気的に接続され、
前記第１のスイッチは、第１の端子が第３の配線と電気的に接続され、且つ第２の端子が前記第２の容量素子の第２の電極と電気的に接続され、
前記第２のスイッチは、第１の端子が前記第３の配線と電気的に接続され、且つ第２の端子が前記第１の容量素子の第２の電極と電気的に接続され、
前記第１のトランジスタは、ソース又はドレインの一方が第４の配線と電気的に接続され、且つソース又はドレインの他方が第５の配線と電気的に接続され、
前記第２のトランジスタは、ソース又はドレインの一方が前記第３の配線と電気的に接続され、ソース又はドレインの他方が前記第５の配線と電気的に接続され、且つゲートが前記第２の容量素子の第２の電極と電気的に接続され、
前記第３のトランジスタは、ソース又はドレインの一方が前記第４の配線と電気的に接続され、ソース又はドレインの他方が前記第１のトランジスタのゲートと電気的に接続され、且つゲートが前記第４の配線と電気的に接続され、
前記第４のトランジスタは、ソース又はドレインの一方が前記第３の配線と電気的に接続され、ソース又はドレインの他方が前記第１のトランジスタのゲートと電気的に接続され、且つゲートが前記第２の容量素子の第２の電極と電気的に接続されることを特徴とする半導体装置。

【図１】

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１０】

【図１１】

【図１２】

【図１３】

【図１４】

【図１５】

【図１６】

【図１７】

【図１８】

【図１９】

【図２０】

【図２１】

【図２２】

【図２３】

【図２４】

【図２５】

【図２６】

【図２７】

【図２８】

【図２９】

【図３０】

【図３１】

【図３２】

【図３３】

【図３４】

【図３５】

【図３６】

【図３７】

【図３８】

【図３９】

【図４０】

【図４１】

【図４２】

【図４３】

【図４４】

【図４５】

【図４６】

【図４７】

【図４８】

【図４９】

【図５０】

【図５１】

【図５２】

【図５３】

【図５４】

【図５５】

【図５６】

【図５７】

【図５８】

【図５９】

【図６０】

【図６１】

【図６２】

【図６３】

【図６４】

【図６５】

【公開番号】特開２０１３−１７２０１（Ｐ２０１３−１７２０１Ａ）
【公開日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願番号】特願２０１２−１８１６６５（Ｐ２０１２−１８１６６５）
【出願日】平成２４年８月２０日（２０１２．８．２０）
【分割の表示】特願２００７−１４３４１４（Ｐ２００７−１４３４１４）の分割
【原出願日】平成１９年５月３０日（２００７．５．３０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】