【課題】レベルシフト回路を高速動作する。
【解決手段】一つの実施形態によれば、レベルシフト回路は、第一のトランジスタ、第二のトランジスタ、第一のコンデンサ、及び第二のコンデンサが設けられる。第一のトランジスタは、制御端子に入力電圧が入力される。第二のトランジスタは、制御端子に入力電圧の反転信号が入力される。第一のコンデンサは、一端が第一のトランジスタの第一の端子に接続され、他端に入力電圧の反転信号が入力され、入力電圧の立ち上りのときに電荷を蓄積して第一のトランジスタの第一の端子側から一端側へ第一の電流を発生する。第二のコンデンサは、一端が第二のトランジスタの第一の端子に接続され、他端に入力電圧が入力され、入力電圧の立ち下りのときに電荷を蓄積して第二のトランジスタの第一の端子側から一端側へ第二の電流を発生する。 （もっと読む）

【課題】低電圧動作を実現可能なレベルシフト回路を提供する。
【解決手段】入力電位は、ＧＮＤとＶＤＤとの間で切り替わる。電源端子には、ＶＤＤよりも高いＶＤＤＯが印加される。レベルシフト回路は、クランプ回路と接続制御回路を備える。クランプ回路は、ソースが第１ノードに接続され、ドレインがＰ側出力端子に接続され、ゲートが電源端子に接続された第１ＮＭＯＳトランジスタと、ソースが第１ノードに接続され、ドレインがＮ側出力端子に接続され、ゲートがグランド端子に接続された第１ＰＭＯＳトランジスタと、を備える。入力電位がＧＮＤとＶＤＤの一方の場合、接続制御回路は、Ｐ側出力端子にＶＤＤＯを印加し、且つ、Ｎ側出力端子とグランド端子との間の電気的接続を遮断する。入力電位がＧＮＤとＶＤＤの他方の場合、接続制御回路は、Ｎ側出力端子にＧＮＤを印加し、且つ、Ｐ側出力端子と電源端子との間の電気的接続を遮断する。 （もっと読む）

【課題】回路を構成するトランジスタのソース−ドレイン耐圧を維持したまま、最終段のインバータ回路の入力電圧の振幅を増大させることが可能なバッファ回路を提供する。
【解決手段】第１導電型のトランジスタから成る第１トランジスタ回路と第２導電型のトランジスタから成る第２トランジスタ回路とが、第１固定電源と第２固定電源との間に直列に接続され、且つ、各入力端同士及び各出力端同士がそれぞれ共通に接続されており、第１，第２トランジスタ回路の少なくとも一方のトランジスタ回路がダブルゲートトランジスタから成るバッファ回路において、第１，第２トランジスタ回路の一方のトランジスタ回路が動作状態のとき、他方のトランジスタ回路のダブルゲートトランジスタの共通接続ノードに第３固定電源の電圧を与えるスイッチ素子を設ける。 （もっと読む）

【課題】駆動回路の低駆動電圧化に対応し、入力信号の電圧振幅が小さい場合にも十分な
振幅変換能力を有するレベルシフタを提供する。
【解決手段】信号の電圧振幅の変換部分に、カレントミラー回路１５０および差動回路１
６０を利用したレベルシフタを用いる。トランジスタ１０５、１０６を介して差動回路１
６０に入力された信号の電位差を増幅して出力するため、入力信号の電圧振幅が小さい場
合にも、トランジスタのしきい値の影響を受けることなく、正常な電圧振幅の変換を可能
とする。 （もっと読む）

【課題】高電位信号を低電位信号に変換する入力回路であって、適切なターゲット反転電位で動作可能な入力回路を提供する。
【解決手段】入力回路は、高電源電位が入力される入力端子とグランド端子との間に接続された抵抗と、抵抗中の第１ノードに接続された第２ノードと、第２ノードと第３ノードとの間に接続されたインバータと、抵抗を通した入力端子とグランド端子との間の電気的接続をＯＮ／ＯＦＦ制御するスイッチと、を備える。ターゲット反転電位は、インバータの反転電位よりも高い。入力端子の電位がターゲット反転電位の場合、第２ノードの電位がその反転電位となる。第２ノードの電位が反転電位より低い場合、インバータは低電源電位を第３ノードに出力し、且つ、スイッチは上記の電気的接続をＯＮする。一方、第２ノードの電位が反転電位より高い場合、インバータはグランド電位を第３ノードに出力し、且つ、スイッチは上記の電気的接続をＯＦＦする。 （もっと読む）

【課題】低濃度ドープのＰＭＯＳトランジスタを用いて、高電圧ストレスに耐える電圧スイッチ回路を提供する。
【解決手段】該電圧スイッチ回路は、出力回路２１０、第１の電圧降下制御回路２２０、第２の電圧降下制御回路２３０、第３の電圧降下制御回路２４０、および入力回路２５０を備えている。また、高電圧源ＨＶの電圧振幅は、基準電圧源Ｖｒｅｆの電圧振幅よりも高く、基準電圧源Ｖｒｅｆの電圧振幅は、論理電圧源ＶＤＤの電圧振幅よりも高い。 （もっと読む）

【課題】複数段構成におけるソースフォロア回路において入出力レンジを確保する。
【解決手段】ソースフォロア部ＳＦ１１、ＳＦ１２間に、ゲートドレイン間がダイオード接続され且つソースフォロア部ＳＦ１１およびＳＦ１２を構成するＭＯＳトランジスタＭ１１およびＭ１２と同一チャネル種類のＭＯＳトランジスタＭ１３とそのドレインに接続された電流源Ｃ１３とからなる接続部１１を設け、前段のソースフォロア部ＳＦ１１の出力端とＭＯＳトランジスタＭ１３のソースとを接続し、ＭＯＳトランジスタＭ１３のドレインと後段のソースフォロア部ＳＦ１２の入力端とを接続する。接続部１１における入出力間の電圧レベルのシフト方向は、ソースフォロア部ＳＦ１１、ＳＦ１２における入出力間の電圧レベルのシフト方向と逆となり、電圧シフトを打ち消す方向に作用するため、電圧レベルのシフトにより入出力レンジが狭くなることを抑制することが可能となる。 （もっと読む）

【課題】高電圧信号を出力する回路を低耐圧トランジスタで構成しても、信頼性を向上させることのできる出力回路を提供する。
【解決手段】実施形態の出力回路は、出力部１が、高電圧電源端子ＶＣＣＨと出力端子とＺの間に接続されＰＭＯＳトランジスタＰ１１、Ｐ１２と、接地電位端子ＧＮＤと出力端子Ｚとの間に接続されたＮＭＯＳトランジスタＮ１１、Ｎ１２とを有し、低電圧入力信号ＩＮが入力されるプリバッファ部２が、ＰＭＯＳトランジスタＰ１１、ＮＭＯＳトランジスタＮ１１へ、ＶＣＣＨよりも小さい振幅のゲート電圧ＰＧ、ＮＧを出力する。ＰＭＯＳトランジスタＰ１２およびＮＭＯＳトランジスタＮ１２のゲート端子へＶＣＣＨよりも低い定電圧ＶＧが印加され、ＰＭＯＳトランジスタＰ１２の基板へＶＣＣＨよりも低い基板バイアス電圧ＶＢＰが印加され、ＮＭＯＳトランジスタＮ１２の基板へ接地電位よりも高い基板バイアス電圧ＶＢＮが印加される。 （もっと読む）

【課題】絶縁ゲート電界効果トランジスタ構造を有するトランジスタのスクリーニングを可能として、出力端子にサージ電圧が印加された場合のサージ電圧のエネルギー吸収能力を改善する。
【解決手段】集積回路ＩＣは、トランジスタ２を含む出力バッファ回路１００とプリドライバ３００とを具備する出力回路１０を内蔵する。出力バッファ回路１００の出力ＯＵＴは、ＩＣ外部と接続可能である。プリドライバ３００の出力はトランジスタ２の絶縁ゲート電界効果トランジスタ構造の制御ゲートに接続され、ソース領域と基板領域は第１接地線Ｄ＿ＧＮＤに接続され、プリドライバ３００は第２接地線Ｌ＿ＧＮＤに接続される。第１と第２の接地線Ｄ＿ＧＮＤ、Ｌ＿ＧＮＤは第１と第２の接地端子ＰＡＤ＿Ｇ１、Ｇ２を介してＩＣ外部と接続可能とされる。出力回路１０は、第１と第２の接地線Ｄ＿ＧＮＤ、Ｌ＿ＧＮＤの間に接続された出力保護ダイオード１１を更に具備する。 （もっと読む）

【課題】ｎＭＯＳトランジスタＭ２のゲート−ソース間に加わる電圧を耐圧電圧未満に制限する際に消費電流の増加を抑制する。
【解決手段】ｐＭＯＳトランジスタＭ１がオフし、かつｎＭＯＳトランジスタＭ２がオンしたとき、ツェナーダイオードＺＤ２により、ｎＭＯＳトランジスタＭ２のゲート端子とソース端子との間の電圧を一定電圧に制限する。ｎＭＯＳトランジスタＭ２のゲート端子とソース端子との間に耐圧電圧よりも高い電圧が加わることを避けることが可能になる。このとき、定電流電源２０ｂが電源からツェナーダイオードＺＤ２を通してグランドに流れる電流を制限する。電源からトランジスタＭ３、Ｍ５ｂ、Ｍ６ｂを通してｎＭＯＳトランジスタＭ２のゲート端子に流れる電流をｎＭＯＳトランジスタＭ６ｂが制限する。 （もっと読む）

【課題】小面積化、低コスト化を図ることが可能な半導体装置を提供すること。
【解決手段】制御回路５０は、Ｉ／Ｏ方向レジスタ５から出力される値を信号５０ａとして出力し、信号５０ａに応じて、プルアップ許可レジスタ４から出力される値とＩ／Ｏレジスタ６から出力される値とのいずれかを選択して信号５０ｂとして出力する。ＡＮＤ回路１３は、電源制御部２０から出力される信号２１と制御回路５０から出力される信号５０ａとの論理和を演算して出力する。ＡＮＤ回路１４は、電源制御部２０から出力される信号２１と制御回路５０から出力される信号５０ｂとの論理和を演算して出力する。トライステートバッファ１６は、ＡＮＤ回路１３および１４から出力される値に応じて、電極１９に接続される外部のデバイスを駆動する。したがって、レベル変換（ＡＮＤ）回路の数を削減することができ、半導体装置の小面積化、低コスト化を図ることが可能となる。 （もっと読む）

【課題】駆動回路の低駆動電圧化に対応し、入力信号の電圧振幅が小さい場合にも十分な
振幅変換能力を有するレベルシフタを提供する。
【解決手段】信号の電圧振幅の変換部分に、カレントミラー回路１５０および差動回路１
６０を利用したレベルシフタを用いる。トランジスタ１０５、１０６を介して差動回路１
６０に入力された信号の電位差を増幅して出力するため、入力信号の電圧振幅が小さい場
合にも、トランジスタのしきい値の影響を受けることなく、正常な電圧振幅の変換を可能
とする。 （もっと読む）

【課題】相補の信号によりプルアップバッファ回路とプルダウンバッファ回路を制御し、シリアライザの負荷を抑制する。
【解決手段】半導体装置１０は、プルアップバッファ回路１００とプルダウンバッファ回路２００を排他的にオン・オフ制御することによりデータ端子ＤＱからデータを出力する。シリアライザ３００は、ｎ×２本の入力信号線から相補な内部データ信号ＤＡＴ０／ＤＡＣ０〜ＤＡＴ３／ＤＡＣ３を受信し、内部データ信号ＤＴ１／ＤＣ１をシリアルに出力する。プルアップバッファ回路１００とプルダウンバッファ回路２００は、内部データ信号ＤＴ１／ＤＣ１により制御される。 （もっと読む）

【課題】本実施例の一側面におけるレベルコンバータは電源シーケンス制御用のトランジスタに起因する貫通電流の発生を防止することを目的とする。
【解決手段】本実施例の一側面におけるレベルコンバータは、第１電圧レベルより低い第２電圧レベルを第１論理レベルとし、基準電圧レベルを第２論理レベルとする入力信号を、第１電圧レベルを第１論理レベルとし、基準電圧レベルを第２論理レベルとする信号に変換するレベル変換回路と、第２電圧レベルを出力する第２電源がオフのとき基準電圧レベルを有し、第２電源がオンのとき第１電圧レベルを有する制御信号を出力する制御信号生成回路と、第１電圧レベルを出力する第１電源に接続された第１電源線とレベル変換回路の出力ノードの間に設けられ、制御信号に応じて、第２電源がオフのとき第１電源線と出力ノードを電気的に接続し、第２電源がオンのとき第１電源線と出力ノードを電気的に分離する接続回路を含む。 （もっと読む）

【課題】相補の信号によりプルアップバッファ回路とプルダウンバッファ回路を制御し、レベルシフタ関連回路をコンパクトに構成する。
【解決手段】半導体装置１０は、プルアップバッファ回路１００とプルダウンバッファ回路２００を排他的にオン・オフ制御することによりデータ端子ＤＱからデータを出力する。シリアライザ３００は、相補な内部データ信号ＤＴ１／ＤＣ１を出力する。レベルシフタ３７０は、内部データ信号ＤＴ１／ＤＣ１の電圧レベルを変換し、相補な内部データ信号ＤＴ２／ＤＣ２を同時生成する。プルアップバッファ回路１００とプルダウンバッファ回路２００は、この変換後の内部データ信号ＤＴ２／ＤＣ２により制御される。 （もっと読む）

【課題】レベルシフト基準電位が下がった場合にスイッチング素子を安全且つ確実に停止できるレベルシフト回路。
【解決手段】レベルシフト電源に接続された抵抗R1にドレインが接続されソースがグランドに接続されたＭＯＳＦＥＴMN3、R1と同じ抵抗値を有しレベルシフト電源に接続された抵抗R2にドレインが接続されソースがグランドに接続されたＭＯＳＦＥＴMN4、入力信号に基づきMN3,MN4のオン／オフを制御するパルス生成回路10、MN3がオンである場合にセット信号を生成しMN4がオンである場合にリセット信号を生成する制御部MN1,MN2,R5,R6、制御部で生成されたセット信号とリセット信号とに基づき入力信号をレベルシフトした出力信号を出力しスイッチング素子Q1を動作させるフリップフロップFF1、レベルシフト基準電位が負電位に下がったことを検出してスイッチング素子を停止させるスイッチング動作停止部INV3,FF2,AD1を備える。 （もっと読む）

【課題】低いデューティサイクル歪み及び高い電源電圧マージンの高速レベルシフティング回路を提供する。
【解決手段】レベルシフタ１００は、反転回路１０４と、クロス接続されたレベルシフティングラッチ１０２と、ＳＲロジックゲートラッチ１０３とを含み、レベルシフティングラッチ１０２の第１、第２出力は、ＳＲロジックゲートラッチ１０３のセット（Ｓ）入力ノード１２１およびリセット（Ｒ）入力ノード１２０に接続され、反転回路１０４は、レベルシフティングラッチ１０２の第１入力ノード１１２に非反転の信号を供給すると共に、第２入力ノード１１３に反転の信号を供給し、入力信号のロウからハイへの変化はＳＲロジックゲートラッチ１０３をリセットし、ハイからロウへの変化はＳＲロジックゲートラッチ１０３をセットするように構成されている。 （もっと読む）

【課題】負電圧の変化に対して正常な論理回路動作を確保できる範囲である動作ウィンドウの幅の拡張を可能とし、回路動作の確実性、安定性の向上を図った正負電圧論理出力回路を提供する。
【解決手段】論理入力と負電圧との間に、ゲートに論理入力するエンハンスメント型Ｐ型電界効果トランジスタＥＰＦＥＴ１とブレークダウン保護用素子１３，１４とが直列に接続され、ブレークダウン保護用素子１４に並列に短絡する切替スイッチ８ａが接続される。切替スイッチ８ａをオン、オフ制御することで、ＶＳＳの変動に対して正常な回路動作を確保できる動作ウィンドウの拡張を可能とする。 （もっと読む）

【課題】低振幅の入力信号を高速に高振幅信号に変換するレベルシフト回路を提供する。
【解決手段】第１及び第２の出力端子の一方を第１電圧レベルに設定する第１のレベルシフト回路１０と、第２の電圧端子と、前記第１及び第２の出力端子との間に接続され、前記第１及び第２の出力端子の他方を第２電圧レベルに設定する第２のレベルシフト回路２０と、第１の制御信号に基づき、第１及び第２の入力信号が第１及び第２の入力端子に入力される時点で前記第２電圧レベルとされる一つの出力端子について、前記一つの出力端子と第２の給電端子間の電流経路を、前記第１及び第２の入力信号が前記第１及び第２の入力端子に入力される時点を含む所定期間、切断し、前記所定期間の後、前記一つの出力端子と前記第２の給電端子間の電流経路の切断を解除する制御を行う手段を備え、前記第１及び第２の出力端子の出力振幅は、前記第１及び第２の入力信号の振幅よりも大きい。 （もっと読む）

【課題】Ｐ型電界効果トランジスタとＮ型電界効果トランジスタとが同時にオン状態になる期間内で発生する短絡電流に起因する消費電力の増大を抑制するともに、パワー素子を高速スイッチングさせることが可能なゲート駆動回路を提供する。
【解決手段】このゲート駆動回路１１は、ＰｃｈＦＥＴ１２と、ＮｃｈＦＥＴ１３と、駆動信号が入力される入力側とＰｃｈＦＥＴ１２のゲート（Ｇ）およびＮｃｈＦＥＴ１３との間に設けられ、電源電位ＶＣＣに接続されているツェナーダイオード１４およびツェナーダイオード１５とを備え、ツェナーダイオード１４および１５は、ＰｃｈＦＥＴ１２およびＮｃｈＦＥＴ１３のゲート（Ｇ）に印加される電圧を、ＰｃｈＦＥＴ１２およびＮｃｈＦＥＴ１３のゲート（Ｇ）の閾値電圧側にシフトさせるように構成されている。 （もっと読む）