レベルシフト回路
【課題】レベルシフト基準電位が下がった場合にスイッチング素子を安全且つ確実に停止できるレベルシフト回路。
【解決手段】レベルシフト電源に接続された抵抗R1にドレインが接続されソースがグランドに接続されたＭＯＳＦＥＴMN3、R1と同じ抵抗値を有しレベルシフト電源に接続された抵抗R2にドレインが接続されソースがグランドに接続されたＭＯＳＦＥＴMN4、入力信号に基づきMN3,MN4のオン／オフを制御するパルス生成回路10、MN3がオンである場合にセット信号を生成しMN4がオンである場合にリセット信号を生成する制御部MN1,MN2,R5,R6、制御部で生成されたセット信号とリセット信号とに基づき入力信号をレベルシフトした出力信号を出力しスイッチング素子Q1を動作させるフリップフロップFF1、レベルシフト基準電位が負電位に下がったことを検出してスイッチング素子を停止させるスイッチング動作停止部INV3,FF2,AD1を備える。
【解決手段】レベルシフト電源に接続された抵抗R1にドレインが接続されソースがグランドに接続されたＭＯＳＦＥＴMN3、R1と同じ抵抗値を有しレベルシフト電源に接続された抵抗R2にドレインが接続されソースがグランドに接続されたＭＯＳＦＥＴMN4、入力信号に基づきMN3,MN4のオン／オフを制御するパルス生成回路10、MN3がオンである場合にセット信号を生成しMN4がオンである場合にリセット信号を生成する制御部MN1,MN2,R5,R6、制御部で生成されたセット信号とリセット信号とに基づき入力信号をレベルシフトした出力信号を出力しスイッチング素子Q1を動作させるフリップフロップFF1、レベルシフト基準電位が負電位に下がったことを検出してスイッチング素子を停止させるスイッチング動作停止部INV3,FF2,AD1を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ハイサイドドライバの安全性を高めることができるレベルシフト回路に関する。
【背景技術】
【０００２】
図１１は、従来のレベルシフト回路の構成を示す回路図である。このレベルシフト回路は、抵抗Ｒ１〜Ｒ７と、パルス生成回路１０と、トランジスタＭＮ１，ＭＮ２，ＭＮ３，ＭＮ４と、フリップフロップＦＦ１と、バッファＢＦ１と、インバータＩＮＶ４，ＩＮＶ５を備える。
【０００３】
抵抗Ｒ１は、一端がレベルシフト電源に接続され、他端がトランジスタＭＮ３のドレインに接続されている。トランジスタＭＮ３は、抵抗Ｒ１の他端にドレインが接続され、ソースは、抵抗Ｒ３を介してグランドに接続されている。トランジスタＭＮ３のドレインとグランドとの間には、寄生容量Ｃ１が存在する。トランジスタＭＮ３のゲートは、パルス生成回路１０に接続されている。抵抗Ｒ２は、抵抗Ｒ１と同じ抵抗値を有し、一端がレベルシフト電源に接続され、他端がトランジスタＭＮ４のドレインに接続されている。
【０００４】
トランジスタＭＮ４は、抵抗Ｒ２の他端にドレインが接続され、ソースが抵抗Ｒ４を介してグランドに接続されている。さらに、トランジスタＭＮ４のドレインとグランドとの間には、寄生容量Ｃ２が存在する。トランジスタＭＮ４のゲートは、パルス生成回路１０に接続されている。
【０００５】
パルス生成回路１０は、入力信号に基づいてトランジスタＭＮ３とトランジスタＭＮ４とのオン／オフを制御する。パルス生成回路１０は、パルス生成回路１０の下方に描かれているように、入力信号の立ち上がりの際にセットパルス信号をトランジスタＭＮ３のゲートに出力し、入力信号の立ち下がりの際にリセットパルス信号をトランジスタＭＮ４のゲートに出力する。
【０００６】
抵抗Ｒ５，Ｒ６とトランジスタＭＮ１，ＭＮ２とからなる制御部は、トランジスタＭＮ３がオンである場合にセット信号を生成し、トランジスタＭＮ４がオンである場合にリセット信号を生成し、トランジスタＭＮ３のドレインにおける電位とトランジスタＭＮ４のドレインにおける電位との間において電圧差が生じていない場合にはいずれの信号も生成しない。
【０００７】
抵抗Ｒ５は、一端がレベルシフト電源に接続され、他端がトランジスタＭＮ１のドレインに接続されている。トランジスタＭＮ１は、ドレインが抵抗Ｒ５の他端に接続され、ソースがトランジスタＭＮ３のドレインに接続され、ゲートがトランジスタＭＮ４のドレインに接続されている。トランジスタＭＮ１のドレインは、インバータＩＮＶ４を介してフリップフロップＦＦ１のセット端子に接続されている。
【０００８】
抵抗Ｒ６は、抵抗Ｒ５と同じ抵抗値を有し、一端がレベルシフト電源に接続され、他端がトランジスタＭＮ２のドレインに接続されている。トランジスタＭＮ２は、抵抗Ｒ６の他端にドレインが接続され、ソースがトランジスタＭＮ４のドレインに接続され、ゲートがトランジスタＭＮ３のドレインに接続されている。トランジスタＭＮ２のドレインは、インバータＩＮＶ５を介してフリップフロップＦＦ１のリセット端子に接続されている。
【０００９】
なお、抵抗Ｒ５、Ｒ６はトランジスタＭＮ１，ＭＮ２のプルアップ抵抗であり、Ｒ１＜＜Ｒ５の関係にある。主に抵抗Ｒ１の抵抗値によりローサイドからの駆動電流を電流電圧変換を行って電圧振幅を得ている。また、トランジスタＭＮ１，ＭＮ２からなる同相除去回路が挿入されているため、抵抗Ｒ１の両端電圧からトランジスタＭＮ１での電圧降下分を引いた電圧が抵抗Ｒ５の両端電圧となり、この両端電圧を検出している。抵抗Ｒ２側についても同様である。
【００１０】
また、レベルシフト電源の電位は、電源Ｅ２の正極の電位であり、電源Ｅ２の負極はレベルシフト基準電位である。電源Ｅ２と並列にコンデンサＣ１が接続され、電源Ｅ２の負極とレベルシフト基準電位とは、スイッチング素子Ｑ１のソースと負荷Ｌとの接続点に接続されている。抵抗Ｒ５，Ｒ６に接続される検出インバータのスレッショルドは、レベルシフト電源とレベルシフト基準電位との電圧差の２０％〜８０％の間で適宜設定される。
【００１１】
フリップフロップＦＦ１は、制御部により生成されたセット信号とリセット信号とに基づいて入力信号をレベルシフトした出力信号（レベルシフトＯＵＴ）を出力する。フリップフロップＦＦ１による出力信号は、バッファＢＦ１及び抵抗Ｒ７を介してハイサイド側スイッチング素子Ｑ１のゲートに印加される。スイッチング素子Ｑ１のドレインには直流電源Ｅ１が接続され、スイッチング素子Ｑ１のソースは負荷Ｌを介して接地されている。
【００１２】
次に、このように構成されたレベルシフト回路の通常時の動作を図１２のタイミングチャートを参照しながら説明する。ここでは、セットパルス伝達時の動作について説明する。なお、リセットパルス伝達時の動作も同様である。
【００１３】
時刻ｔ２０において、パルス生成回路１０がトランジスタＭＮ３のゲートに対してセットパルス信号を出力すると、トランジスタＭＮ３はオンして抵抗Ｒ１に電流を流す。これによって抵抗Ｒ１の両端に電圧差ができるので、トランジスタＭＮ１のソース電圧が下がり、ゲート−ソース間電圧がスレッショルド以上になると、トランジスタＭＮ１はオンして抵抗Ｒ５に電流を流す。抵抗Ｒ５の両端に生じた電圧降下が後段のインバータにおけるスレッショルドに達すると、セット信号がフリップフロップＦＦ１に入力され、フリップフロップＦＦ１は、ハイサイド側スイッチング素子Ｑ１のゲートにＨ（ＨＩＧＨ）レベルの信号を出力し、スイッチング素子Ｑ１をオンさせる。
【００１４】
次に、レベルシフト回路の異常時の動作を図１３のタイミングチャートを参照しながら説明する。まず、誤動作が発生しやすい状況として、モータ、トランス等、パターンのインダクタンス成分を含む負荷Ｌによっては、図１３に示すように、レベルシフト基準電位がマイナスに振れることがある。
【００１５】
また、誤動作しやすい状況として、例えば起動時のソフトスタートや待機等で、パルス生成回路に入力されるパルスが短い場合がある。入力されるパルスが短いと、レベルシフトＯＵＴが細くなり、レベルシフトＯＵＴに接続されたスイッチング素子Ｑ１が十分にオンできず、レベルシフト基準電位が上昇しないことがある。
【００１６】
図１３では、レベルシフトＯＵＴがＨレベルになっても、レベルシフト基準電位が上昇せずに負にふれた場合を図示した。また、通常動作時においても、スイッチング素子Ｑ１のＯＮ／ＯＦＦ時間に負荷やパターンのＬ（リアクタンス）成分により、レベルシフト基準電位が負になることを想定する必要がある。これらの状況を考えると、レベルシフト基準電位がマイナスの時に、セット信号又はリセット信号がローサイドからハイサイドへ送られることを想定する必要がある。また、レベルシフト基準電位がマイナスにならなくても、レベルシフト電源が下がった時のことを想定する必要がある。
【００１７】
レベルシフト基準電位が０Ｖ以下になると、レベルシフト電源の絶対値電圧が下がる。この時、セット信号をローサイドからハイサイドへ伝達する抵抗Ｒ１、トランジスタＭＮ３、抵抗Ｒ３とからなる直列回路を考える。レベルシフト回路の入力信号に応じて、トランジスタＭＮ３がオンすると、前記直列抵抗Ｒ１，Ｒ３の分圧比により抵抗Ｒ１の両端電圧が決まり、抵抗Ｒ１の両端電圧を検出してハイサイド側にセット信号を伝達している。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２０１１−１０９８４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
しかしながら、レベルシフト電源の絶対値電圧が下がると、抵抗Ｒ１，Ｒ２の両端電圧が小さくなる。図１３に示す時刻ｔ３１，ｔ３３では、抵抗Ｒ６（Ｒ２）の両端電圧がレベルシフト電源とインバータＩＮＶ５のしきい値ＶＴＨとの差分の電圧よりも大きいので、インバータＩＮＶ５がＨレベルをフリップフロップＦＦ１のリセット端子Ｒに出力する。このため、フリップフロップＦＦ１の出力Ｑは反転し、レベルシフトＯＵＴはＬレベルとなる。
【００２０】
しかし、時刻ｔ３５では、抵抗Ｒ６（Ｒ２）の両端電圧がレベルシフト電源とインバータＩＮＶ５のしきい値ＶＴＨとの差分の電圧よりも小さいので、インバータＩＮＶ５はＨレベルをフリップフロップＦＦ１のリセット端子に出力しない。このため、時刻Ｔ３５において、フリップフロップＦＦ１の出力は反転せず、レベルシフトＯＵＴはＨレベルのままであり、オフできない。このため、ローサイドからハイサイドへ信号を伝達することができなくなる。
【００２１】
また、前記直列回路の分圧回路は、セット側、リセット側で、製造バラツキの影響を受けるため、全く同じ回路・レイアウト設計を行っても完全に同一とはならない。このため、図１３に示すように、レベルシフト基準電位が下がりレベルシフト電源が下がることで、セット側だけ信号伝達が可能で、リセット側が信号を伝達できない場合が考えられる。この場合には、レベルシフトＯＵＴをＬレベルにできないので、所望のパルス幅よりも広いパルス幅が出力されて、誤動作が発生する。
【００２２】
これにより、一番好ましくない例として、ハイサイドドライバーをブリッジ構成（図示しないが、ローサイドスイッチとハイサイドスイッチと入力電源が直列に接続）で用いられた場合には、ハイサイドスイッチとローサイドスイッチが同時にオンする可能性があり、入力電源がショートしてしまうことが考えられる。この場合には、スイッチング素子に致命的な破損が発生したり、回路内のフューズがオープン等により装置全体に好ましくない事態が発生する。
【００２３】
本発明は、レベルシフト基準電位が下がった場合にスイッチング素子の動作を安全且つ確実に停止できるレベルシフト回路を提供することにある。
【課題を解決するための手段】
【００２４】
前記課題を解決するために、本発明は、一端がレベルシフト電源に接続された第１抵抗と、前記第１抵抗の他端にドレインが接続され、ソースがグランドに接続された第１のＮ型ＭＯＳＦＥＴと、前記第１抵抗と同じ抵抗値を有し、一端が前記レベルシフト電源に接続された第２抵抗と、前記第２抵抗の他端にドレインが接続され、ソースがグランドに接続された第２のＮ型ＭＯＳＦＥＴと、入力信号に基づいて前記第１のＮ型ＭＯＳＦＥＴと前記第２のＮ型ＭＯＳＦＥＴとのオン／オフを制御するパルス生成回路と、前記第１のＮ型ＭＯＳＦＥＴがオンである場合にセット信号を生成し、前記第２のＮ型ＭＯＳＦＥＴがオンである場合にリセット信号を生成する制御部と、前記制御部により生成されたセット信号とリセット信号とに基づいて前記入力信号をレベルシフトした出力信号を出力してスイッチング素子を動作させるフリップフロップと、前記レベルシフト電源の負極におけるレベルシフト基準電位が負電位に下がったことを検出して前記スイッチング素子の動作を停止させるスイッチング動作停止部とを備えることを特徴とする。
【発明の効果】
【００２５】
本発明によれば、スイッチング動作停止部は、レベルシフト基準電位が負電位に下がったことを検出してスイッチング素子の動作を停止させるので、レベルシフト基準電位が負電位に下がった場合には、スイッチング素子の動作を安全且つ確実に停止できるレベルシフト回路を提供することができる。
【図面の簡単な説明】
【００２６】
【図１】実施例１のレベルシフト回路の構成を示す回路図である。
【図２】実施例１のレベルシフト回路の異常時の動作を示す各部のタイミングチャートである。
【図３】実施例２のレベルシフト回路の構成を示す回路図である。
【図４】実施例２のレベルシフト回路の異常時の動作を示す各部のタイミングチャートである。
【図５】実施例３のレベルシフト回路の構成を示す回路図である。
【図６】実施例３のレベルシフト回路において、レベルシフト基準電位が通常時における各部のタイミングチャートである。
【図７】実施例３のレベルシフト回路において、レベルシフト基準電位が負電位における各部のタイミングチャートである。
【図８】実施例３の変形例のレベルシフト回路の構成を示す回路図である。
【図９】実施例４のレベルシフト回路の構成を示す回路図である。
【図１０】実施例４の変形例のレベルシフト回路の構成を示す回路図である。
【図１１】従来のレベルシフト回路の構成を示す回路図である。
【図１２】従来のレベルシフト回路の通常時の動作を示す各部のタイミングチャートである。
【図１３】従来のレベルシフト回路の異常時の動作を示す各部のタイミングチャートである。
【発明を実施するための形態】
【００２７】
以下、本発明のレベルシフト回路の実施の形態を図面を参照しながら詳細に説明する。
【００２８】
（実施例１）
図１は、実施例１のレベルシフト回路の構成を示す回路図である。図１に示す実施例１のレベルシフト回路は、図１１に示す従来のレベルシフト回路に対して、レベルシフト基準電位が負電位に下がったことを検出してスイッチング素子Ｑ１の動作を安全且つ確実に停止するスイッチング動作停止部として、インバータＩＮＶ１〜ＩＮＶ３、フリップフロップＦＦ２、アンド回路ＡＤ１を設けたことを特徴とする。
【００２９】
インバータＩＮＶ１は、入力端子が抵抗Ｒ５の他端に接続され、出力端子がアンド回路ＡＤ１の一方の入力端子に接続され、抵抗Ｒ１（Ｒ５）の両端電圧がレベルシフト電源としきい値ＶＴＨとの差分を超えたときに入力信号を反転した信号をアンド回路ＡＤ１の一方の入力端子に出力する。
【００３０】
インバータＩＮＶ２は、入力端子が抵抗Ｒ６の他端に接続され、出力端子がフリップフロップＦＦ１のリセット端子Ｒに接続され、抵抗Ｒ２（Ｒ６）の両端電圧がレベルシフト電源と第１しきいＶＴＨ１との差分を超えたときに入力信号を反転した信号をフリップフロップＦＦ１のリセット端子Ｒに出力する。
【００３１】
インバータＩＮＶ３は、入力端子が抵抗Ｒ６の他端に接続され、出力端子がフリップフロップＦＦ２のセット端子Ｓに接続され、抵抗Ｒ２（Ｒ６）の両端電圧がレベルシフト電源と第１しきい値ＶＴＨ１との差分よりも大きいレベルシフト電源と第２しきい値ＶＴＨ２との差分を超えたときに入力信号を反転した信号をフリップフロップＦＦ２のセット端子Ｓに出力する。
【００３２】
フリップフロップＦＦ２は、セット端子ＳがインバータＩＮＶ３の出力端子に接続され、リセット端子ＲがフリップフロップＦＦ１の出力端子Ｑに接続され、出力端子Ｑがアンド回路ＡＤ１の他方の入力端子に接続されている。アンド回路ＡＤ１の出力端子は、フリップフロップＦＦ１のセット端子Ｓに接続され、フリップフロップＦＦ１の出力端子Ｑは、バッファＢＦ１の入力端子に接続されている。
【００３３】
図１に示すその他の構成は、図１１に示す構成と同一であるので、同一部分には同一符号を付しその説明は省略する。
【００３４】
次にこのように構成された実施例１のレベルシフト回路の動作を図２のタイミングチャートを参照しながら説明する。
【００３５】
まず、レベルシフト基準電位が０以下、又はレベルシフト電源電圧が下がって行くと、トランジスタＭＮ３，ＭＮ４がオンした時の抵抗Ｒ１，Ｒ２の両端電圧振幅も小さくなる。また、抵抗Ｒ５，Ｒ６の両端電圧振幅も小さくなる。この電圧振幅がレベルシフト電源とインバータＩＮＶ１，ＩＮＶ２でのしきい値ＶＴＨ，ＶＴＨ１との差分まで小さくなると、インバータＩＮＶ１，ＩＮＶ２がＨレベルを出力しないため、セットパルス又はリセットパルスが検出できなくなる。
【００３６】
具体的には、図２に示すように、時刻ｔ１では、抵抗Ｒ６（Ｒ２）の両端電圧がレベルシフト電源とインバータＩＮＶ３の第２しきい値ＶＴＨ２との差分よりも大きいので、インバータＩＮＶ３がＨレベルをフリップフロップＦＦ２のセット端子Ｓに出力する。このため、フリップフロップＦＦ２の出力ＱはＨレベルとなる。また、インバータＩＮＶ２もＨレベルをフリップフロップＦＦ１のリセット端子Ｒに出力するので、フリップフロップＦＦ１の出力Ｑは反転してＬレベルとなる。
【００３７】
次に、時刻ｔ３では、抵抗Ｒ６（Ｒ２）の両端電圧がレベルシフト電源とインバータＩＮＶ３の第２しきい値ＶＴＨ２との差分よりも小さいので、インバータＩＮＶ３はＬレベルをフリップフロップＦＦ２のセット端子Ｓに出力する。このため、フリップフロップＦＦ２の出力ＱはＬレベルとなる。また、インバータＩＮＶ２はＨレベルをフリップフロップＦＦ１のリセット端子Ｒに出力するので、フリップフロップＦＦ１の出力Ｑは反転してＬレベルとなる。
【００３８】
即ち、セットパルス又はリセットパルスが検出できなくなる前に、抵抗Ｒ２（Ｒ６）の振幅が小さくなることをインバータＩＮＶ３を用いて検出し、この検出出力によりフリップフロップＦＦ２の出力ＱをＬレベルにして、時刻ｔ４において、次のパルスのセット信号が入力されても、フリップフロップＦＦ２の出力ＱからＬレベルがアンド回路ＡＤ１に入力されているので、レベルシフトＯＵＴからパルスを出さないようにすることができる。
【００３９】
なお、インバータＩＮＶ２が検出できなくなる前に、インバータＩＮＶ３が抵抗Ｒ２（Ｒ６）の振幅が小さくなったことを検出できるようにしきい値を設定する。
【００４０】
このように実施例１のレベルシフト回路によれば、レベルシフト基準電位が負電位に下がった場合には、レベルシフト動作ができなくなる動作限界点に達する前に、スイッチング素子Ｑ１のターンオン動作を停止することができるので、スイッチング素子Ｑ１の動作を安全且つ確実に停止することができる。
【００４１】
（実施例２）
図３は、実施例２のレベルシフト回路の構成を示す回路図である。図１に示す実施例１のレベルシフト回路は、スイッチング動作停止部をハイサイドにインバータＩＮＶ３、フリップフロップＦＦ２、アンド回路ＡＤ１を設けたが、図３に示す実施例２のレベルシフト回路は、スイッチング動作停止部をローサイドにダウンエッジワンショット回路１２、コンパレータＯＰ１、フリップフロップＦＦ３、アンド回路ＡＤ２を設けたことを特徴とする。
【００４２】
実施例２のレベルシフト回路は、ローサイドで、抵抗Ｒ３又は抵抗Ｒ４の電圧を検出して、検出された電圧が低く十分なセット信号及びリセット信号をハイサイド側に送れない場合には、セット信号を送らないように停止して、スイッチング素子Ｑ１の動作を停止するものである。
【００４３】
ダウンエッジワンショット回路１２は、パルス生成回路１０からのセットパルスのダウンエッジを検出してワンパルスをフリップフロップＦＦ３のリセット端子Ｒに出力する。コンパレータＯＰ１は、抵抗Ｒ４の両端電圧が基準電圧Ｖｒｅｆ以上である場合にＨレベルをフリップフロップＦＦ３のセット端子Ｓに出力し、抵抗Ｒ４の両端電圧が基準電圧Ｖｒｅｆ未満である場合にＬレベルをフリップフロップＦＦ３のセット端子Ｓに出力する。
【００４４】
アンド回路ＡＤ２は、パルス生成回路１０からのセットパルスとフリップフロップＦＦ３の出力端子Ｑからの出力とのアンドをとりその出力をトランジスタＭＮ３のゲートに出力する。
【００４５】
次にこのように構成された実施例２のレベルシフト回路の異常時の動作を図４に示すタイミングチャートを参照しながら説明する。
【００４６】
時刻ｔ１１前において、ダウンエッジワンショット回路１２は、パルス生成回路１０からのセットパルスのダウンエッジを検出してワンパルスをフリップフロップＦＦ３のリセット端子に出力する。このため、フリップフロップＦＦ３の出力は反転してＬレベルとなる。
【００４７】
時刻ｔ１１において、パルス生成回路１０からのリセットパルスによりトランジスタＭＮ４がオンすると、抵抗Ｒ４に電流が流れて、抵抗Ｒ４の両端に電圧が発生する。この両端電圧はコンパレータＯＰ１の基準電圧Ｖｒｅｆよりも大きいので、ＨレベルがフリップフロップＦＦ３のセット端子Ｓに出力される。このため、フリップフロップＦＦ３の出力ＱはＨレベルとなる。
【００４８】
時刻ｔ１３において、パルス生成回路１０からのリセットパルスによりトランジスタＭＮ４がオンすると、抵抗Ｒ４に電流が流れて、抵抗Ｒ４の両端に電圧が発生する。この両端電圧はコンパレータＯＰ１の基準電圧Ｖｒｅｆよりも小さいので、ＬレベルがフリップフロップＦＦ３のセット端子Ｓに出力される。このため、フリップフロップＦＦ３の出力ＱはＬレベルとなる。
【００４９】
時刻ｔ１４において、アンド回路ＡＤ２にセットパルスが入力されるが、フリップフロップＦＦ３の出力ＱはＬレベルのままであるため、アンド回路ＡＤ２の出力はＬレベルとなる。このため、トランジスタＭＮ３はオンしないため、セット信号が無視され、スイッチング素子Ｑ１の動作を安全且つ確実に停止することができる。
【００５０】
従って、実施例２のレベルシフト回路においても、実施例１のレベルシフト回路と同様な効果が得られる。
【００５１】
（実施例３）
図５は、実施例３のレベルシフト回路の構成を示す回路図である。図１に示す実施例１のレベルシフト回路は、レベルシフト電源が負電位になったときに、セット信号とリセット信号との両方の信号に基づいて、スイッチング素子Ｑ１を停止させていたが、図５に示す実施例３のレベルシフト回路は、レベルシフト電源が負電位になったときに、セット信号又はリセット信号の一方の信号に基づいて、スイッチング素子Ｑ１を停止させたことを特徴とする。
【００５２】
このため、図５に示す実施例３のレベルシフト回路は、図１に示す実施例１のレベルシフト回路に対して、抵抗Ｒ５，Ｒ６、トランジスタＭＮ１，ＭＮ２を削除するとともに、インバータＩＮＶ１〜ＩＮＶ７、フリップフロップＦＦ１、Ｄ型フリップフロップＤＦＦ、アンド回路ＡＤ１、バッファＢＦ１とを設けていることを特徴とする。
【００５３】
インバータＩＮＶ１は、入力端子が抵抗Ｒ１の他端に接続され、出力端子がインバータＩＮＶ４とインバータＩＮＶ５とを介してフリップフロップＦＦ１のセット端子Ｓに接続され、抵抗Ｒ１の両端電圧がレベルシフト電源ＶＢとしきい値ＶＴＨ１との差分を超えたときに入力信号を反転した信号をインバータＩＮＶ４の入力端子に出力する。
【００５４】
インバータＩＮＶ２は、入力端子が抵抗Ｒ２の他端に接続され、出力端子がインバータＩＮＶ６とインバータＩＮＶ７とを介してフリップフロップＦＦ１のリセット端子Ｒに接続され、抵抗Ｒ２の両端電圧がレベルシフト電源ＶＢとしきい値ＶＴＨの差分を超えたときに入力信号を反転した信号をフリップフロップＦＦ１のリセット端子Ｒに出力する。
【００５５】
インバータＩＮＶ３は、入力端子が抵抗Ｒ１の他端に接続され、出力端子がＤ型フリップフロップＤＦＦのセット端子Ｄに接続され、抵抗Ｒ１の両端電圧がレベルシフト電源ＶＢとしきい値ＶＴＨ１との差分よりも大きいレベルシフト電源ＶＢとしきい値ＶＴＨ２との差分を超えたときに入力信号を反転した信号をＤ型フリップフロップＤＦＦのセット端子Ｄに出力する。
【００５６】
Ｄ型フリップフロップＤＦＦのクロック端子ＤＦＦ−ＣＬＫは、インバータＩＮＶ５の出力端子に接続され、出力端子Ｑはアンド回路ＡＤ１の一方の入力端子に接続されている。
【００５７】
フリップフロップＦＦ１は、セット端子ＳがインバータＩＮＶ５の出力端子に接続され、リセット端子ＲがインバータＩＮＶ７の出力端子に接続され、出力端子Ｑがアンド回路ＡＤ１の他方の入力端子に接続されている。アンド回路ＡＤ１の出力端子は、バッファＢＦ１を介してレベルシフトＯＵＴ（ＨＯ）に接続されている。
【００５８】
図５に示すその他の構成は、図１に示す構成と同一であるので、同一部分には同一符号を付しその説明は省略する。
【００５９】
次にこのように構成された実施例３のレベルシフト回路の動作を図６に示すレベルシフト基準電位ＶＳが通常時の動作、図７に示すレベルシフト基準電位ＶＳが負電位の動作を示すタイミングチャートを参照しながら説明する。
【００６０】
まず、レベルシフト基準電位ＶＳが０以下、又はレベルシフト電源電圧が下がって行くと、トランジスタＭＮ３，ＭＮ４がオンした時の抵抗Ｒ１，Ｒ２の両端電圧振幅も小さくなる。この電圧振幅がレベルシフト電源ＶＢとインバータＩＮＶ１，ＩＮＶ２でのしきい値ＶＴＨ１との差分まで小さくなると、インバータＩＮＶ１，ＩＮＶ２がＨレベルを出力しないため、セットパルス又はリセットパルスが検出できなくなる。
【００６１】
具体的には、図６に示すように、抵抗Ｒ１の両端電圧がレベルシフト電源とインバータＩＮＶ３の第２しきい値ＶＴＨ２との差分よりも大きいので、インバータＩＮＶ３がＨレベルをＤ型フリップフロップＤＦＦの端子Ｄに出力する（ＤＦＦ−Ｄ）。このため、Ｄ型フリップフロップＤＦＦの出力ＱはＨレベルとなる。また、インバータＩＮＶ１もＨレベルをインバータＩＮＶ４，ＩＮＶ５を介して遅時間ｔｄ分遅らせたクロック信号をＤ型フリップフロップＤＦＦのクロック端子ＤＦＦ−ＣＬＫに出力するので、このクロック信号の立ち上がりタイミングで、レベルシフトＯＵＴ（ＨＯ）にＨレベルが出力される。
【００６２】
次に、図７に示すように、レベルシフト基準電位ＶＳが負電位になると、抵抗Ｒ１の両端電圧ＶＲ１がレベルシフト電源とインバータＩＮＶ３の第２しきい値ＶＴＨ２との差分よりも小さいので、インバータＩＮＶ３はＬレベルをＤ型フリップフロップＤＦＦの端子Ｄに出力する。このため、Ｄ型フリップフロップＤＦＦの出力ＱはＬレベルとなり、バッファＢＦ１の出力もＬレベルとなる。
【００６３】
即ち、セットパルス又はリセットパルスが検出できなくなる前に、抵抗Ｒ１の振幅が小さくなることをインバータＩＮＶ３を用いて検出し、この検出出力によりアンド回路ＡＤ１とバッファＢＦ１を介してレベルシフトＯＵＴからパルスを出さないようにすることができる。
【００６４】
このように実施例３のレベルシフト回路によれば、レベルシフト基準電位が負電位に下がった場合には、レベルシフト動作ができなくなる動作限界点に達する前に、スイッチング素子Ｑ１のターンオン動作を停止することができるので、スイッチング素子Ｑ１の動作を安全且つ確実に停止することができる。
【００６５】
また、実施例３のレベルシフト回路は、レベルシフト基準電位が負電位になったときに、セット信号に基づいて、スイッチング素子Ｑ１を停止させることができる。
【００６６】
（実施例３の変形例）
図８は、実施例３の変形例のレベルシフト回路の構成を示す回路図である。図５に示す実施例３のレベルシフト回路は、レベルシフト基準電位が負電位であるときに、セット信号に基づいてスイッチング素子Ｑ１を停止させるために、抵抗Ｒ１の一端にインバータＩＮＶ３の入力端子を接続し、Ｄ型フリップフロップＤＦＦのクロック端子ＣＬＫにインバータＩＮＶ５の出力端子を接続していた。
【００６７】
図８に示す実施例３の変形例のレベルシフト回路は、レベルシフト基準電位が負電位であるときに、リセット信号に基づいてスイッチング素子Ｑ１を停止させるために、抵抗Ｒ２の他端にインバータＩＮＶ３の入力端子を接続し、Ｄ型フリップフロップＤＦＦのクロック端子ＣＬＫにインバータＩＮＶ７の出力端子を接続したことを特徴とする。
【００６８】
このように、図８に示す実施例３の変形例のレベルシフト回路によっても、図５に示す実施例３のレベルシフト回路と同様に動作し、同様な効果が得られる。また、レベルシフト基準電位が負電位になったときに、リセット信号に基づいて、スイッチング素子Ｑ１を停止させることができる。
【００６９】
（実施例４）
図９は、実施例４のレベルシフト回路の構成を示す回路図である。図９に示す実施例４のレベルシフト回路は、図５に示す実施例３のレベルシフト回路に対して、さらに、抵抗Ｒ５、抵抗Ｒ６、トランジスタＭＮ１，ＭＮ２を備える。抵抗Ｒ１の両端には抵抗Ｒ５とトランジスタＭＮ１との直列回路が接続される。抵抗Ｒ２の両端には抵抗Ｒ６とトランジスタＭＮ２との直列回路が接続される。
【００７０】
抵抗Ｒ５とトランジスタＭＮ１との接続点には、インバータＩＮＶ１，ＩＮＶ３の入力端子が接続されている。抵抗Ｒ６とトランジスタＭＮ２との接続点には、インバータＩＮＶ２の入力端子が接続されている。
【００７１】
インバータＩＮＶ１は、入力端子が抵抗Ｒ５の他端に接続され、出力端子がインバータＩＮＶ４とインバータＩＮＶ５とを介してフリップフロップＦＦ１のセット端子Ｓに接続され、抵抗Ｒ５の両端電圧がレベルシフト電源ＶＢとしきい値ＶＴＨ１との差分を超えたときに入力信号を反転した信号をインバータＩＮＶ４の入力端子に出力する。
【００７２】
インバータＩＮＶ２は、入力端子が抵抗Ｒ６の他端に接続され、出力端子がインバータＩＮＶ６とインバータＩＮＶ７とを介してフリップフロップＦＦ１のリセット端子Ｒに接続され、抵抗Ｒ６の両端電圧がレベルシフト電源ＶＢとしきい値ＶＴＨ２の差分を超えたときに入力信号を反転した信号をフリップフロップＦＦ１のリセット端子Ｒに出力する。
【００７３】
インバータＩＮＶ３は、入力端子が抵抗Ｒ５の他端に接続され、出力端子がＤ型フリップフロップＤＦＦのセット端子Ｄに接続され、抵抗Ｒ５の両端電圧がレベルシフト電源ＶＢとしきい値ＶＴＨ１との差分よりも大きいレベルシフト電源ＶＢとしきい値ＶＴＨ２との差分を超えたときに入力信号を反転した信号をＤ型のフリップフロップＤＦＦのセット端子Ｄに出力する。
【００７４】
なお、その他の構成は、図５に示す構成と同一であるので、その他の説明は省略する。
【００７５】
このように構成された実施例４のレベルシフト回路によれば、実施例３のレベルシフト回路と同様に動作し、同様な効果が得られる。
【００７６】
（実施例４の変形例）
図１０は、実施例４の変形例のレベルシフト回路の構成を示す回路図である。図９に示す実施例４のレベルシフト回路は、レベルシフト基準電位が負電位であるときに、セット信号に基づいてスイッチング素子Ｑ１を停止させるために、抵抗Ｒ５の一端にインバータＩＮＶ３の入力端子を接続し、Ｄ型フリップフロップＤＦＦのクロック端子ＣＬＫにインバータＩＮＶ５の出力端子を接続していた。
【００７７】
図１０に示す実施例４の変形例のレベルシフト回路は、レベルシフト基準電位が負電位であるときに、リセット信号に基づいてスイッチング素子Ｑ１を停止させるために、抵抗Ｒ６の一端にインバータＩＮＶ３の入力端子を接続し、Ｄ型フリップフロップＤＦＦのクロック端子ＣＬＫにインバータＩＮＶ７の出力端子を接続したことを特徴とする。
【００７８】
このように、図１０に示す実施例４の変形例のレベルシフト回路によっても、図９に示す実施例４のレベルシフト回路と同様に動作し、同様な効果が得られる。また、レベルシフト基準電位が負電位になったときに、リセット信号に基づいて、スイッチング素子Ｑ１を停止させることができる。
【００７９】
なお、本発明は実施例１〜４のレベルシフト回路に限定されるものではない。本発明は、十分に信号を伝達できるかどうかを判断することで、ハイサイドのパルス信号のオン／オフを制御することであるので、他の部分で十分な信号を伝達できるかどうかを判断しても良い。例えば、実施例１，２，４のレベルシフト回路では、リセット側で十分な信号伝達ができるかどうかを判断したが、実施例３の様にセット側で十分な信号伝達ができるかどうかを判断しても良い。
【００８０】
また、実施例１〜４のレベルシフト回路では、しきい値の異なるインバータを用いたが、コンパレータ、ｇｍの異なるＰチャネルＭＯＳＦＥＴ素子を用いても良い。
【符号の説明】
【００８１】
Ｒ１〜Ｒ７ 抵抗
ＭＮ１〜ＭＮ４ トランジスタ
ＩＮＶ１〜ＩＮＶ７ インバータ
ＦＦ１〜ＦＦ３ フリップフロップ
ＤＦＦ Ｄ型フリップフロップ
Ｅ１，Ｅ２ 電源
Ｑ１ スイッチング素子
Ｌ 負荷
Ｃ１ コンデンサ
ＯＰ１ コンパレータ
ＡＤ１，ＡＤ２ アンド回路
ＢＦ１ バッファ
１０ パルス生成回路
１２ ダウンエッジワンショット回路
【技術分野】
【０００１】
本発明は、ハイサイドドライバの安全性を高めることができるレベルシフト回路に関する。
【背景技術】
【０００２】
図１１は、従来のレベルシフト回路の構成を示す回路図である。このレベルシフト回路は、抵抗Ｒ１〜Ｒ７と、パルス生成回路１０と、トランジスタＭＮ１，ＭＮ２，ＭＮ３，ＭＮ４と、フリップフロップＦＦ１と、バッファＢＦ１と、インバータＩＮＶ４，ＩＮＶ５を備える。
【０００３】
抵抗Ｒ１は、一端がレベルシフト電源に接続され、他端がトランジスタＭＮ３のドレインに接続されている。トランジスタＭＮ３は、抵抗Ｒ１の他端にドレインが接続され、ソースは、抵抗Ｒ３を介してグランドに接続されている。トランジスタＭＮ３のドレインとグランドとの間には、寄生容量Ｃ１が存在する。トランジスタＭＮ３のゲートは、パルス生成回路１０に接続されている。抵抗Ｒ２は、抵抗Ｒ１と同じ抵抗値を有し、一端がレベルシフト電源に接続され、他端がトランジスタＭＮ４のドレインに接続されている。
【０００４】
トランジスタＭＮ４は、抵抗Ｒ２の他端にドレインが接続され、ソースが抵抗Ｒ４を介してグランドに接続されている。さらに、トランジスタＭＮ４のドレインとグランドとの間には、寄生容量Ｃ２が存在する。トランジスタＭＮ４のゲートは、パルス生成回路１０に接続されている。
【０００５】
パルス生成回路１０は、入力信号に基づいてトランジスタＭＮ３とトランジスタＭＮ４とのオン／オフを制御する。パルス生成回路１０は、パルス生成回路１０の下方に描かれているように、入力信号の立ち上がりの際にセットパルス信号をトランジスタＭＮ３のゲートに出力し、入力信号の立ち下がりの際にリセットパルス信号をトランジスタＭＮ４のゲートに出力する。
【０００６】
抵抗Ｒ５，Ｒ６とトランジスタＭＮ１，ＭＮ２とからなる制御部は、トランジスタＭＮ３がオンである場合にセット信号を生成し、トランジスタＭＮ４がオンである場合にリセット信号を生成し、トランジスタＭＮ３のドレインにおける電位とトランジスタＭＮ４のドレインにおける電位との間において電圧差が生じていない場合にはいずれの信号も生成しない。
【０００７】
抵抗Ｒ５は、一端がレベルシフト電源に接続され、他端がトランジスタＭＮ１のドレインに接続されている。トランジスタＭＮ１は、ドレインが抵抗Ｒ５の他端に接続され、ソースがトランジスタＭＮ３のドレインに接続され、ゲートがトランジスタＭＮ４のドレインに接続されている。トランジスタＭＮ１のドレインは、インバータＩＮＶ４を介してフリップフロップＦＦ１のセット端子に接続されている。
【０００８】
抵抗Ｒ６は、抵抗Ｒ５と同じ抵抗値を有し、一端がレベルシフト電源に接続され、他端がトランジスタＭＮ２のドレインに接続されている。トランジスタＭＮ２は、抵抗Ｒ６の他端にドレインが接続され、ソースがトランジスタＭＮ４のドレインに接続され、ゲートがトランジスタＭＮ３のドレインに接続されている。トランジスタＭＮ２のドレインは、インバータＩＮＶ５を介してフリップフロップＦＦ１のリセット端子に接続されている。
【０００９】
なお、抵抗Ｒ５、Ｒ６はトランジスタＭＮ１，ＭＮ２のプルアップ抵抗であり、Ｒ１＜＜Ｒ５の関係にある。主に抵抗Ｒ１の抵抗値によりローサイドからの駆動電流を電流電圧変換を行って電圧振幅を得ている。また、トランジスタＭＮ１，ＭＮ２からなる同相除去回路が挿入されているため、抵抗Ｒ１の両端電圧からトランジスタＭＮ１での電圧降下分を引いた電圧が抵抗Ｒ５の両端電圧となり、この両端電圧を検出している。抵抗Ｒ２側についても同様である。
【００１０】
また、レベルシフト電源の電位は、電源Ｅ２の正極の電位であり、電源Ｅ２の負極はレベルシフト基準電位である。電源Ｅ２と並列にコンデンサＣ１が接続され、電源Ｅ２の負極とレベルシフト基準電位とは、スイッチング素子Ｑ１のソースと負荷Ｌとの接続点に接続されている。抵抗Ｒ５，Ｒ６に接続される検出インバータのスレッショルドは、レベルシフト電源とレベルシフト基準電位との電圧差の２０％〜８０％の間で適宜設定される。
【００１１】
フリップフロップＦＦ１は、制御部により生成されたセット信号とリセット信号とに基づいて入力信号をレベルシフトした出力信号（レベルシフトＯＵＴ）を出力する。フリップフロップＦＦ１による出力信号は、バッファＢＦ１及び抵抗Ｒ７を介してハイサイド側スイッチング素子Ｑ１のゲートに印加される。スイッチング素子Ｑ１のドレインには直流電源Ｅ１が接続され、スイッチング素子Ｑ１のソースは負荷Ｌを介して接地されている。
【００１２】
次に、このように構成されたレベルシフト回路の通常時の動作を図１２のタイミングチャートを参照しながら説明する。ここでは、セットパルス伝達時の動作について説明する。なお、リセットパルス伝達時の動作も同様である。
【００１３】
時刻ｔ２０において、パルス生成回路１０がトランジスタＭＮ３のゲートに対してセットパルス信号を出力すると、トランジスタＭＮ３はオンして抵抗Ｒ１に電流を流す。これによって抵抗Ｒ１の両端に電圧差ができるので、トランジスタＭＮ１のソース電圧が下がり、ゲート−ソース間電圧がスレッショルド以上になると、トランジスタＭＮ１はオンして抵抗Ｒ５に電流を流す。抵抗Ｒ５の両端に生じた電圧降下が後段のインバータにおけるスレッショルドに達すると、セット信号がフリップフロップＦＦ１に入力され、フリップフロップＦＦ１は、ハイサイド側スイッチング素子Ｑ１のゲートにＨ（ＨＩＧＨ）レベルの信号を出力し、スイッチング素子Ｑ１をオンさせる。
【００１４】
次に、レベルシフト回路の異常時の動作を図１３のタイミングチャートを参照しながら説明する。まず、誤動作が発生しやすい状況として、モータ、トランス等、パターンのインダクタンス成分を含む負荷Ｌによっては、図１３に示すように、レベルシフト基準電位がマイナスに振れることがある。
【００１５】
また、誤動作しやすい状況として、例えば起動時のソフトスタートや待機等で、パルス生成回路に入力されるパルスが短い場合がある。入力されるパルスが短いと、レベルシフトＯＵＴが細くなり、レベルシフトＯＵＴに接続されたスイッチング素子Ｑ１が十分にオンできず、レベルシフト基準電位が上昇しないことがある。
【００１６】
図１３では、レベルシフトＯＵＴがＨレベルになっても、レベルシフト基準電位が上昇せずに負にふれた場合を図示した。また、通常動作時においても、スイッチング素子Ｑ１のＯＮ／ＯＦＦ時間に負荷やパターンのＬ（リアクタンス）成分により、レベルシフト基準電位が負になることを想定する必要がある。これらの状況を考えると、レベルシフト基準電位がマイナスの時に、セット信号又はリセット信号がローサイドからハイサイドへ送られることを想定する必要がある。また、レベルシフト基準電位がマイナスにならなくても、レベルシフト電源が下がった時のことを想定する必要がある。
【００１７】
レベルシフト基準電位が０Ｖ以下になると、レベルシフト電源の絶対値電圧が下がる。この時、セット信号をローサイドからハイサイドへ伝達する抵抗Ｒ１、トランジスタＭＮ３、抵抗Ｒ３とからなる直列回路を考える。レベルシフト回路の入力信号に応じて、トランジスタＭＮ３がオンすると、前記直列抵抗Ｒ１，Ｒ３の分圧比により抵抗Ｒ１の両端電圧が決まり、抵抗Ｒ１の両端電圧を検出してハイサイド側にセット信号を伝達している。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２０１１−１０９８４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
しかしながら、レベルシフト電源の絶対値電圧が下がると、抵抗Ｒ１，Ｒ２の両端電圧が小さくなる。図１３に示す時刻ｔ３１，ｔ３３では、抵抗Ｒ６（Ｒ２）の両端電圧がレベルシフト電源とインバータＩＮＶ５のしきい値ＶＴＨとの差分の電圧よりも大きいので、インバータＩＮＶ５がＨレベルをフリップフロップＦＦ１のリセット端子Ｒに出力する。このため、フリップフロップＦＦ１の出力Ｑは反転し、レベルシフトＯＵＴはＬレベルとなる。
【００２０】
しかし、時刻ｔ３５では、抵抗Ｒ６（Ｒ２）の両端電圧がレベルシフト電源とインバータＩＮＶ５のしきい値ＶＴＨとの差分の電圧よりも小さいので、インバータＩＮＶ５はＨレベルをフリップフロップＦＦ１のリセット端子に出力しない。このため、時刻Ｔ３５において、フリップフロップＦＦ１の出力は反転せず、レベルシフトＯＵＴはＨレベルのままであり、オフできない。このため、ローサイドからハイサイドへ信号を伝達することができなくなる。
【００２１】
また、前記直列回路の分圧回路は、セット側、リセット側で、製造バラツキの影響を受けるため、全く同じ回路・レイアウト設計を行っても完全に同一とはならない。このため、図１３に示すように、レベルシフト基準電位が下がりレベルシフト電源が下がることで、セット側だけ信号伝達が可能で、リセット側が信号を伝達できない場合が考えられる。この場合には、レベルシフトＯＵＴをＬレベルにできないので、所望のパルス幅よりも広いパルス幅が出力されて、誤動作が発生する。
【００２２】
これにより、一番好ましくない例として、ハイサイドドライバーをブリッジ構成（図示しないが、ローサイドスイッチとハイサイドスイッチと入力電源が直列に接続）で用いられた場合には、ハイサイドスイッチとローサイドスイッチが同時にオンする可能性があり、入力電源がショートしてしまうことが考えられる。この場合には、スイッチング素子に致命的な破損が発生したり、回路内のフューズがオープン等により装置全体に好ましくない事態が発生する。
【００２３】
本発明は、レベルシフト基準電位が下がった場合にスイッチング素子の動作を安全且つ確実に停止できるレベルシフト回路を提供することにある。
【課題を解決するための手段】
【００２４】
前記課題を解決するために、本発明は、一端がレベルシフト電源に接続された第１抵抗と、前記第１抵抗の他端にドレインが接続され、ソースがグランドに接続された第１のＮ型ＭＯＳＦＥＴと、前記第１抵抗と同じ抵抗値を有し、一端が前記レベルシフト電源に接続された第２抵抗と、前記第２抵抗の他端にドレインが接続され、ソースがグランドに接続された第２のＮ型ＭＯＳＦＥＴと、入力信号に基づいて前記第１のＮ型ＭＯＳＦＥＴと前記第２のＮ型ＭＯＳＦＥＴとのオン／オフを制御するパルス生成回路と、前記第１のＮ型ＭＯＳＦＥＴがオンである場合にセット信号を生成し、前記第２のＮ型ＭＯＳＦＥＴがオンである場合にリセット信号を生成する制御部と、前記制御部により生成されたセット信号とリセット信号とに基づいて前記入力信号をレベルシフトした出力信号を出力してスイッチング素子を動作させるフリップフロップと、前記レベルシフト電源の負極におけるレベルシフト基準電位が負電位に下がったことを検出して前記スイッチング素子の動作を停止させるスイッチング動作停止部とを備えることを特徴とする。
【発明の効果】
【００２５】
本発明によれば、スイッチング動作停止部は、レベルシフト基準電位が負電位に下がったことを検出してスイッチング素子の動作を停止させるので、レベルシフト基準電位が負電位に下がった場合には、スイッチング素子の動作を安全且つ確実に停止できるレベルシフト回路を提供することができる。
【図面の簡単な説明】
【００２６】
【図１】実施例１のレベルシフト回路の構成を示す回路図である。
【図２】実施例１のレベルシフト回路の異常時の動作を示す各部のタイミングチャートである。
【図３】実施例２のレベルシフト回路の構成を示す回路図である。
【図４】実施例２のレベルシフト回路の異常時の動作を示す各部のタイミングチャートである。
【図５】実施例３のレベルシフト回路の構成を示す回路図である。
【図６】実施例３のレベルシフト回路において、レベルシフト基準電位が通常時における各部のタイミングチャートである。
【図７】実施例３のレベルシフト回路において、レベルシフト基準電位が負電位における各部のタイミングチャートである。
【図８】実施例３の変形例のレベルシフト回路の構成を示す回路図である。
【図９】実施例４のレベルシフト回路の構成を示す回路図である。
【図１０】実施例４の変形例のレベルシフト回路の構成を示す回路図である。
【図１１】従来のレベルシフト回路の構成を示す回路図である。
【図１２】従来のレベルシフト回路の通常時の動作を示す各部のタイミングチャートである。
【図１３】従来のレベルシフト回路の異常時の動作を示す各部のタイミングチャートである。
【発明を実施するための形態】
【００２７】
以下、本発明のレベルシフト回路の実施の形態を図面を参照しながら詳細に説明する。
【００２８】
（実施例１）
図１は、実施例１のレベルシフト回路の構成を示す回路図である。図１に示す実施例１のレベルシフト回路は、図１１に示す従来のレベルシフト回路に対して、レベルシフト基準電位が負電位に下がったことを検出してスイッチング素子Ｑ１の動作を安全且つ確実に停止するスイッチング動作停止部として、インバータＩＮＶ１〜ＩＮＶ３、フリップフロップＦＦ２、アンド回路ＡＤ１を設けたことを特徴とする。
【００２９】
インバータＩＮＶ１は、入力端子が抵抗Ｒ５の他端に接続され、出力端子がアンド回路ＡＤ１の一方の入力端子に接続され、抵抗Ｒ１（Ｒ５）の両端電圧がレベルシフト電源としきい値ＶＴＨとの差分を超えたときに入力信号を反転した信号をアンド回路ＡＤ１の一方の入力端子に出力する。
【００３０】
インバータＩＮＶ２は、入力端子が抵抗Ｒ６の他端に接続され、出力端子がフリップフロップＦＦ１のリセット端子Ｒに接続され、抵抗Ｒ２（Ｒ６）の両端電圧がレベルシフト電源と第１しきいＶＴＨ１との差分を超えたときに入力信号を反転した信号をフリップフロップＦＦ１のリセット端子Ｒに出力する。
【００３１】
インバータＩＮＶ３は、入力端子が抵抗Ｒ６の他端に接続され、出力端子がフリップフロップＦＦ２のセット端子Ｓに接続され、抵抗Ｒ２（Ｒ６）の両端電圧がレベルシフト電源と第１しきい値ＶＴＨ１との差分よりも大きいレベルシフト電源と第２しきい値ＶＴＨ２との差分を超えたときに入力信号を反転した信号をフリップフロップＦＦ２のセット端子Ｓに出力する。
【００３２】
フリップフロップＦＦ２は、セット端子ＳがインバータＩＮＶ３の出力端子に接続され、リセット端子ＲがフリップフロップＦＦ１の出力端子Ｑに接続され、出力端子Ｑがアンド回路ＡＤ１の他方の入力端子に接続されている。アンド回路ＡＤ１の出力端子は、フリップフロップＦＦ１のセット端子Ｓに接続され、フリップフロップＦＦ１の出力端子Ｑは、バッファＢＦ１の入力端子に接続されている。
【００３３】
図１に示すその他の構成は、図１１に示す構成と同一であるので、同一部分には同一符号を付しその説明は省略する。
【００３４】
次にこのように構成された実施例１のレベルシフト回路の動作を図２のタイミングチャートを参照しながら説明する。
【００３５】
まず、レベルシフト基準電位が０以下、又はレベルシフト電源電圧が下がって行くと、トランジスタＭＮ３，ＭＮ４がオンした時の抵抗Ｒ１，Ｒ２の両端電圧振幅も小さくなる。また、抵抗Ｒ５，Ｒ６の両端電圧振幅も小さくなる。この電圧振幅がレベルシフト電源とインバータＩＮＶ１，ＩＮＶ２でのしきい値ＶＴＨ，ＶＴＨ１との差分まで小さくなると、インバータＩＮＶ１，ＩＮＶ２がＨレベルを出力しないため、セットパルス又はリセットパルスが検出できなくなる。
【００３６】
具体的には、図２に示すように、時刻ｔ１では、抵抗Ｒ６（Ｒ２）の両端電圧がレベルシフト電源とインバータＩＮＶ３の第２しきい値ＶＴＨ２との差分よりも大きいので、インバータＩＮＶ３がＨレベルをフリップフロップＦＦ２のセット端子Ｓに出力する。このため、フリップフロップＦＦ２の出力ＱはＨレベルとなる。また、インバータＩＮＶ２もＨレベルをフリップフロップＦＦ１のリセット端子Ｒに出力するので、フリップフロップＦＦ１の出力Ｑは反転してＬレベルとなる。
【００３７】
次に、時刻ｔ３では、抵抗Ｒ６（Ｒ２）の両端電圧がレベルシフト電源とインバータＩＮＶ３の第２しきい値ＶＴＨ２との差分よりも小さいので、インバータＩＮＶ３はＬレベルをフリップフロップＦＦ２のセット端子Ｓに出力する。このため、フリップフロップＦＦ２の出力ＱはＬレベルとなる。また、インバータＩＮＶ２はＨレベルをフリップフロップＦＦ１のリセット端子Ｒに出力するので、フリップフロップＦＦ１の出力Ｑは反転してＬレベルとなる。
【００３８】
即ち、セットパルス又はリセットパルスが検出できなくなる前に、抵抗Ｒ２（Ｒ６）の振幅が小さくなることをインバータＩＮＶ３を用いて検出し、この検出出力によりフリップフロップＦＦ２の出力ＱをＬレベルにして、時刻ｔ４において、次のパルスのセット信号が入力されても、フリップフロップＦＦ２の出力ＱからＬレベルがアンド回路ＡＤ１に入力されているので、レベルシフトＯＵＴからパルスを出さないようにすることができる。
【００３９】
なお、インバータＩＮＶ２が検出できなくなる前に、インバータＩＮＶ３が抵抗Ｒ２（Ｒ６）の振幅が小さくなったことを検出できるようにしきい値を設定する。
【００４０】
このように実施例１のレベルシフト回路によれば、レベルシフト基準電位が負電位に下がった場合には、レベルシフト動作ができなくなる動作限界点に達する前に、スイッチング素子Ｑ１のターンオン動作を停止することができるので、スイッチング素子Ｑ１の動作を安全且つ確実に停止することができる。
【００４１】
（実施例２）
図３は、実施例２のレベルシフト回路の構成を示す回路図である。図１に示す実施例１のレベルシフト回路は、スイッチング動作停止部をハイサイドにインバータＩＮＶ３、フリップフロップＦＦ２、アンド回路ＡＤ１を設けたが、図３に示す実施例２のレベルシフト回路は、スイッチング動作停止部をローサイドにダウンエッジワンショット回路１２、コンパレータＯＰ１、フリップフロップＦＦ３、アンド回路ＡＤ２を設けたことを特徴とする。
【００４２】
実施例２のレベルシフト回路は、ローサイドで、抵抗Ｒ３又は抵抗Ｒ４の電圧を検出して、検出された電圧が低く十分なセット信号及びリセット信号をハイサイド側に送れない場合には、セット信号を送らないように停止して、スイッチング素子Ｑ１の動作を停止するものである。
【００４３】
ダウンエッジワンショット回路１２は、パルス生成回路１０からのセットパルスのダウンエッジを検出してワンパルスをフリップフロップＦＦ３のリセット端子Ｒに出力する。コンパレータＯＰ１は、抵抗Ｒ４の両端電圧が基準電圧Ｖｒｅｆ以上である場合にＨレベルをフリップフロップＦＦ３のセット端子Ｓに出力し、抵抗Ｒ４の両端電圧が基準電圧Ｖｒｅｆ未満である場合にＬレベルをフリップフロップＦＦ３のセット端子Ｓに出力する。
【００４４】
アンド回路ＡＤ２は、パルス生成回路１０からのセットパルスとフリップフロップＦＦ３の出力端子Ｑからの出力とのアンドをとりその出力をトランジスタＭＮ３のゲートに出力する。
【００４５】
次にこのように構成された実施例２のレベルシフト回路の異常時の動作を図４に示すタイミングチャートを参照しながら説明する。
【００４６】
時刻ｔ１１前において、ダウンエッジワンショット回路１２は、パルス生成回路１０からのセットパルスのダウンエッジを検出してワンパルスをフリップフロップＦＦ３のリセット端子に出力する。このため、フリップフロップＦＦ３の出力は反転してＬレベルとなる。
【００４７】
時刻ｔ１１において、パルス生成回路１０からのリセットパルスによりトランジスタＭＮ４がオンすると、抵抗Ｒ４に電流が流れて、抵抗Ｒ４の両端に電圧が発生する。この両端電圧はコンパレータＯＰ１の基準電圧Ｖｒｅｆよりも大きいので、ＨレベルがフリップフロップＦＦ３のセット端子Ｓに出力される。このため、フリップフロップＦＦ３の出力ＱはＨレベルとなる。
【００４８】
時刻ｔ１３において、パルス生成回路１０からのリセットパルスによりトランジスタＭＮ４がオンすると、抵抗Ｒ４に電流が流れて、抵抗Ｒ４の両端に電圧が発生する。この両端電圧はコンパレータＯＰ１の基準電圧Ｖｒｅｆよりも小さいので、ＬレベルがフリップフロップＦＦ３のセット端子Ｓに出力される。このため、フリップフロップＦＦ３の出力ＱはＬレベルとなる。
【００４９】
時刻ｔ１４において、アンド回路ＡＤ２にセットパルスが入力されるが、フリップフロップＦＦ３の出力ＱはＬレベルのままであるため、アンド回路ＡＤ２の出力はＬレベルとなる。このため、トランジスタＭＮ３はオンしないため、セット信号が無視され、スイッチング素子Ｑ１の動作を安全且つ確実に停止することができる。
【００５０】
従って、実施例２のレベルシフト回路においても、実施例１のレベルシフト回路と同様な効果が得られる。
【００５１】
（実施例３）
図５は、実施例３のレベルシフト回路の構成を示す回路図である。図１に示す実施例１のレベルシフト回路は、レベルシフト電源が負電位になったときに、セット信号とリセット信号との両方の信号に基づいて、スイッチング素子Ｑ１を停止させていたが、図５に示す実施例３のレベルシフト回路は、レベルシフト電源が負電位になったときに、セット信号又はリセット信号の一方の信号に基づいて、スイッチング素子Ｑ１を停止させたことを特徴とする。
【００５２】
このため、図５に示す実施例３のレベルシフト回路は、図１に示す実施例１のレベルシフト回路に対して、抵抗Ｒ５，Ｒ６、トランジスタＭＮ１，ＭＮ２を削除するとともに、インバータＩＮＶ１〜ＩＮＶ７、フリップフロップＦＦ１、Ｄ型フリップフロップＤＦＦ、アンド回路ＡＤ１、バッファＢＦ１とを設けていることを特徴とする。
【００５３】
インバータＩＮＶ１は、入力端子が抵抗Ｒ１の他端に接続され、出力端子がインバータＩＮＶ４とインバータＩＮＶ５とを介してフリップフロップＦＦ１のセット端子Ｓに接続され、抵抗Ｒ１の両端電圧がレベルシフト電源ＶＢとしきい値ＶＴＨ１との差分を超えたときに入力信号を反転した信号をインバータＩＮＶ４の入力端子に出力する。
【００５４】
インバータＩＮＶ２は、入力端子が抵抗Ｒ２の他端に接続され、出力端子がインバータＩＮＶ６とインバータＩＮＶ７とを介してフリップフロップＦＦ１のリセット端子Ｒに接続され、抵抗Ｒ２の両端電圧がレベルシフト電源ＶＢとしきい値ＶＴＨの差分を超えたときに入力信号を反転した信号をフリップフロップＦＦ１のリセット端子Ｒに出力する。
【００５５】
インバータＩＮＶ３は、入力端子が抵抗Ｒ１の他端に接続され、出力端子がＤ型フリップフロップＤＦＦのセット端子Ｄに接続され、抵抗Ｒ１の両端電圧がレベルシフト電源ＶＢとしきい値ＶＴＨ１との差分よりも大きいレベルシフト電源ＶＢとしきい値ＶＴＨ２との差分を超えたときに入力信号を反転した信号をＤ型フリップフロップＤＦＦのセット端子Ｄに出力する。
【００５６】
Ｄ型フリップフロップＤＦＦのクロック端子ＤＦＦ−ＣＬＫは、インバータＩＮＶ５の出力端子に接続され、出力端子Ｑはアンド回路ＡＤ１の一方の入力端子に接続されている。
【００５７】
フリップフロップＦＦ１は、セット端子ＳがインバータＩＮＶ５の出力端子に接続され、リセット端子ＲがインバータＩＮＶ７の出力端子に接続され、出力端子Ｑがアンド回路ＡＤ１の他方の入力端子に接続されている。アンド回路ＡＤ１の出力端子は、バッファＢＦ１を介してレベルシフトＯＵＴ（ＨＯ）に接続されている。
【００５８】
図５に示すその他の構成は、図１に示す構成と同一であるので、同一部分には同一符号を付しその説明は省略する。
【００５９】
次にこのように構成された実施例３のレベルシフト回路の動作を図６に示すレベルシフト基準電位ＶＳが通常時の動作、図７に示すレベルシフト基準電位ＶＳが負電位の動作を示すタイミングチャートを参照しながら説明する。
【００６０】
まず、レベルシフト基準電位ＶＳが０以下、又はレベルシフト電源電圧が下がって行くと、トランジスタＭＮ３，ＭＮ４がオンした時の抵抗Ｒ１，Ｒ２の両端電圧振幅も小さくなる。この電圧振幅がレベルシフト電源ＶＢとインバータＩＮＶ１，ＩＮＶ２でのしきい値ＶＴＨ１との差分まで小さくなると、インバータＩＮＶ１，ＩＮＶ２がＨレベルを出力しないため、セットパルス又はリセットパルスが検出できなくなる。
【００６１】
具体的には、図６に示すように、抵抗Ｒ１の両端電圧がレベルシフト電源とインバータＩＮＶ３の第２しきい値ＶＴＨ２との差分よりも大きいので、インバータＩＮＶ３がＨレベルをＤ型フリップフロップＤＦＦの端子Ｄに出力する（ＤＦＦ−Ｄ）。このため、Ｄ型フリップフロップＤＦＦの出力ＱはＨレベルとなる。また、インバータＩＮＶ１もＨレベルをインバータＩＮＶ４，ＩＮＶ５を介して遅時間ｔｄ分遅らせたクロック信号をＤ型フリップフロップＤＦＦのクロック端子ＤＦＦ−ＣＬＫに出力するので、このクロック信号の立ち上がりタイミングで、レベルシフトＯＵＴ（ＨＯ）にＨレベルが出力される。
【００６２】
次に、図７に示すように、レベルシフト基準電位ＶＳが負電位になると、抵抗Ｒ１の両端電圧ＶＲ１がレベルシフト電源とインバータＩＮＶ３の第２しきい値ＶＴＨ２との差分よりも小さいので、インバータＩＮＶ３はＬレベルをＤ型フリップフロップＤＦＦの端子Ｄに出力する。このため、Ｄ型フリップフロップＤＦＦの出力ＱはＬレベルとなり、バッファＢＦ１の出力もＬレベルとなる。
【００６３】
即ち、セットパルス又はリセットパルスが検出できなくなる前に、抵抗Ｒ１の振幅が小さくなることをインバータＩＮＶ３を用いて検出し、この検出出力によりアンド回路ＡＤ１とバッファＢＦ１を介してレベルシフトＯＵＴからパルスを出さないようにすることができる。
【００６４】
このように実施例３のレベルシフト回路によれば、レベルシフト基準電位が負電位に下がった場合には、レベルシフト動作ができなくなる動作限界点に達する前に、スイッチング素子Ｑ１のターンオン動作を停止することができるので、スイッチング素子Ｑ１の動作を安全且つ確実に停止することができる。
【００６５】
また、実施例３のレベルシフト回路は、レベルシフト基準電位が負電位になったときに、セット信号に基づいて、スイッチング素子Ｑ１を停止させることができる。
【００６６】
（実施例３の変形例）
図８は、実施例３の変形例のレベルシフト回路の構成を示す回路図である。図５に示す実施例３のレベルシフト回路は、レベルシフト基準電位が負電位であるときに、セット信号に基づいてスイッチング素子Ｑ１を停止させるために、抵抗Ｒ１の一端にインバータＩＮＶ３の入力端子を接続し、Ｄ型フリップフロップＤＦＦのクロック端子ＣＬＫにインバータＩＮＶ５の出力端子を接続していた。
【００６７】
図８に示す実施例３の変形例のレベルシフト回路は、レベルシフト基準電位が負電位であるときに、リセット信号に基づいてスイッチング素子Ｑ１を停止させるために、抵抗Ｒ２の他端にインバータＩＮＶ３の入力端子を接続し、Ｄ型フリップフロップＤＦＦのクロック端子ＣＬＫにインバータＩＮＶ７の出力端子を接続したことを特徴とする。
【００６８】
このように、図８に示す実施例３の変形例のレベルシフト回路によっても、図５に示す実施例３のレベルシフト回路と同様に動作し、同様な効果が得られる。また、レベルシフト基準電位が負電位になったときに、リセット信号に基づいて、スイッチング素子Ｑ１を停止させることができる。
【００６９】
（実施例４）
図９は、実施例４のレベルシフト回路の構成を示す回路図である。図９に示す実施例４のレベルシフト回路は、図５に示す実施例３のレベルシフト回路に対して、さらに、抵抗Ｒ５、抵抗Ｒ６、トランジスタＭＮ１，ＭＮ２を備える。抵抗Ｒ１の両端には抵抗Ｒ５とトランジスタＭＮ１との直列回路が接続される。抵抗Ｒ２の両端には抵抗Ｒ６とトランジスタＭＮ２との直列回路が接続される。
【００７０】
抵抗Ｒ５とトランジスタＭＮ１との接続点には、インバータＩＮＶ１，ＩＮＶ３の入力端子が接続されている。抵抗Ｒ６とトランジスタＭＮ２との接続点には、インバータＩＮＶ２の入力端子が接続されている。
【００７１】
インバータＩＮＶ１は、入力端子が抵抗Ｒ５の他端に接続され、出力端子がインバータＩＮＶ４とインバータＩＮＶ５とを介してフリップフロップＦＦ１のセット端子Ｓに接続され、抵抗Ｒ５の両端電圧がレベルシフト電源ＶＢとしきい値ＶＴＨ１との差分を超えたときに入力信号を反転した信号をインバータＩＮＶ４の入力端子に出力する。
【００７２】
インバータＩＮＶ２は、入力端子が抵抗Ｒ６の他端に接続され、出力端子がインバータＩＮＶ６とインバータＩＮＶ７とを介してフリップフロップＦＦ１のリセット端子Ｒに接続され、抵抗Ｒ６の両端電圧がレベルシフト電源ＶＢとしきい値ＶＴＨ２の差分を超えたときに入力信号を反転した信号をフリップフロップＦＦ１のリセット端子Ｒに出力する。
【００７３】
インバータＩＮＶ３は、入力端子が抵抗Ｒ５の他端に接続され、出力端子がＤ型フリップフロップＤＦＦのセット端子Ｄに接続され、抵抗Ｒ５の両端電圧がレベルシフト電源ＶＢとしきい値ＶＴＨ１との差分よりも大きいレベルシフト電源ＶＢとしきい値ＶＴＨ２との差分を超えたときに入力信号を反転した信号をＤ型のフリップフロップＤＦＦのセット端子Ｄに出力する。
【００７４】
なお、その他の構成は、図５に示す構成と同一であるので、その他の説明は省略する。
【００７５】
このように構成された実施例４のレベルシフト回路によれば、実施例３のレベルシフト回路と同様に動作し、同様な効果が得られる。
【００７６】
（実施例４の変形例）
図１０は、実施例４の変形例のレベルシフト回路の構成を示す回路図である。図９に示す実施例４のレベルシフト回路は、レベルシフト基準電位が負電位であるときに、セット信号に基づいてスイッチング素子Ｑ１を停止させるために、抵抗Ｒ５の一端にインバータＩＮＶ３の入力端子を接続し、Ｄ型フリップフロップＤＦＦのクロック端子ＣＬＫにインバータＩＮＶ５の出力端子を接続していた。
【００７７】
図１０に示す実施例４の変形例のレベルシフト回路は、レベルシフト基準電位が負電位であるときに、リセット信号に基づいてスイッチング素子Ｑ１を停止させるために、抵抗Ｒ６の一端にインバータＩＮＶ３の入力端子を接続し、Ｄ型フリップフロップＤＦＦのクロック端子ＣＬＫにインバータＩＮＶ７の出力端子を接続したことを特徴とする。
【００７８】
このように、図１０に示す実施例４の変形例のレベルシフト回路によっても、図９に示す実施例４のレベルシフト回路と同様に動作し、同様な効果が得られる。また、レベルシフト基準電位が負電位になったときに、リセット信号に基づいて、スイッチング素子Ｑ１を停止させることができる。
【００７９】
なお、本発明は実施例１〜４のレベルシフト回路に限定されるものではない。本発明は、十分に信号を伝達できるかどうかを判断することで、ハイサイドのパルス信号のオン／オフを制御することであるので、他の部分で十分な信号を伝達できるかどうかを判断しても良い。例えば、実施例１，２，４のレベルシフト回路では、リセット側で十分な信号伝達ができるかどうかを判断したが、実施例３の様にセット側で十分な信号伝達ができるかどうかを判断しても良い。
【００８０】
また、実施例１〜４のレベルシフト回路では、しきい値の異なるインバータを用いたが、コンパレータ、ｇｍの異なるＰチャネルＭＯＳＦＥＴ素子を用いても良い。
【符号の説明】
【００８１】
Ｒ１〜Ｒ７ 抵抗
ＭＮ１〜ＭＮ４ トランジスタ
ＩＮＶ１〜ＩＮＶ７ インバータ
ＦＦ１〜ＦＦ３ フリップフロップ
ＤＦＦ Ｄ型フリップフロップ
Ｅ１，Ｅ２ 電源
Ｑ１ スイッチング素子
Ｌ 負荷
Ｃ１ コンデンサ
ＯＰ１ コンパレータ
ＡＤ１，ＡＤ２ アンド回路
ＢＦ１ バッファ
１０ パルス生成回路
１２ ダウンエッジワンショット回路
【特許請求の範囲】
【請求項１】
一端がレベルシフト電源に接続された第１抵抗と、
前記第１抵抗の他端にドレインが接続され、ソースがグランドに接続された第１のＮ型ＭＯＳＦＥＴと、
前記第１抵抗と同じ抵抗値を有し、一端が前記レベルシフト電源に接続された第２抵抗と、
前記第２抵抗の他端にドレインが接続され、ソースがグランドに接続された第２のＮ型ＭＯＳＦＥＴと、
入力信号に基づいて前記第１のＮ型ＭＯＳＦＥＴと前記第２のＮ型ＭＯＳＦＥＴとのオン／オフを制御するパルス生成回路と、
前記第１のＮ型ＭＯＳＦＥＴがオンである場合にセット信号を生成し、前記第２のＮ型ＭＯＳＦＥＴがオンである場合にリセット信号を生成する制御部と、
前記制御部により生成されたセット信号とリセット信号とに基づいて前記入力信号をレベルシフトした出力信号を出力してスイッチング素子を動作させるフリップフロップと、
前記レベルシフト電源の負極におけるレベルシフト基準電位が負電位に下がったことを検出して前記スイッチング素子の動作を停止させるスイッチング動作停止部と、
を備えることを特徴とするレベルシフト回路。
【請求項２】
前記制御部は、
一端がレベルシフト電源に接続された第３抵抗と、
前記第３抵抗の他端と前記フリップフロップのセット端子とにドレインが接続され、ソースが前記第１のＮ型ＭＯＳＦＥＴのドレインに接続され、ゲートが前記第２のＮ型ＭＯＳＦＥＴのドレインに接続された第３のＮ型ＭＯＳＦＥＴと、
前記第３抵抗と同じ抵抗値を有し、一端がレベルシフト電源に接続された第４抵抗と、
前記第４抵抗の他端と前記フリップフロップのリセット端子とにドレインが接続され、ソースが前記第２のＮ型ＭＯＳＦＥＴのドレインに接続され、ゲートが前記第１のＮ型ＭＯＳＦＥＴのドレインに接続された第４のＮ型ＭＯＳＦＥＴを備え、
前記スイッチング動作停止部は、前記第３抵抗又は前記第４抵抗の両端電圧に基づいて前記レベルシフト基準電位が負電位に下がったことを検出して前記スイッチング素子の動作を停止させることを特徴とする請求項１記載のレベルシフト回路。
【請求項３】
前記スイッチング動作停止部は、
前記第３抵抗又は前記第４抵抗の両端電圧がレベルシフト電源と第１しきい値との差分を超えたときに前記両端電圧の信号を反転した信号を前記フリップフロップに出力する第１インバータと、
前記第３抵抗又は前記第４抵抗の両端電圧が前記レベルシフト電源と前記第１しきい値との差分よりも大きい第２しきい値を超えたときに前記両端電圧の信号を反転した信号を出力する第２インバータと、
前記第２インバータの出力に基づき前記第３抵抗又は前記第４抵抗の両端電圧が前記レベルシフト電源と前記第１しきい値との差分よりも大きく且つ前記レベルシフト電源と前記第２しきい値との差分よりも小さいときに前記セット信号を停止させることで前記スイッチング素子の動作を停止させる動作停止部と、
を備えることを特徴とする請求項２記載のレベルシフト回路。
【請求項４】
前記スイッチング動作停止部は、前記第1抵抗又は前記第２抵抗の両端電圧に基づいて前記レベルシフト基準電位が負電位に下がったことを検出して前記スイッチング素子の動作を停止させることを特徴とする請求項１記載のレベルシフト回路。
【請求項５】
前記スイッチング動作停止部は、
前記第１抵抗又は前記第２抵抗の両端電圧がレベルシフト電源と第１しきい値との差分を超えたときに前記両端電圧の信号を反転した信号を出力する第１インバータと、
前記第１抵抗又は前記第２抵抗の両端電圧が前記レベルシフト電源と前記第１しきい値との差分よりも大きい第２しきい値を超えたときに前記両端電圧の信号を反転した信号を出力する第２インバータと、
前記第２インバータの出力に基づき前記第１抵抗又は前記第２抵抗の両端電圧が前記レベルシフト電源と前記第１しきい値との差分よりも大きく且つ前記レベルシフト電源と前記第２しきい値との差分よりも小さいときに前記セット信号を停止させることで前記スイッチング素子の動作を停止させる動作停止部と、
を備えることを特徴とする請求項４記載のレベルシフト回路。
【請求項６】
前記制御部は、
一端がレベルシフト電源に接続された第３抵抗と、
前記第３抵抗の他端と前記フリップフロップのセット端子とにドレインが接続され、ソースが前記第１のＮ型ＭＯＳＦＥＴのドレインに接続され、ゲートが前記第２のＮ型ＭＯＳＦＥＴのドレインに接続された第３のＮ型ＭＯＳＦＥＴと、
前記第３抵抗と同じ抵抗値を有し、一端がレベルシフト電源に接続された第４抵抗と、
前記第４抵抗の他端と前記フリップフロップのリセット端子とにドレインが接続され、ソースが前記第２のＮ型ＭＯＳＦＥＴのドレインに接続され、ゲートが前記第１のＮ型ＭＯＳＦＥＴのドレインに接続された第４のＮ型ＭＯＳＦＥＴを備え、
前記スイッチング動作停止部は、
前記第３抵抗又は前記第４抵抗の両端電圧がレベルシフト電源と第１しきい値との差分を超えたときに前記両端電圧の信号を反転した信号を出力する第１インバータと、
前記第３抵抗又は前記第４抵抗の両端電圧が前記レベルシフト電源と前記第１しきい値との差分よりも大きい第２しきい値を超えたときに前記両端電圧の信号を反転した信号を出力する第２インバータと、
前記第１インバータの出力と前記第２インバータの出力とに基づき前記第３抵抗又は前記第４抵抗の両端電圧が前記レベルシフト電源と前記第１しきい値との差分よりも大きく且つ前記レベルシフト電源と前記第２しきい値との差分よりも小さいときに前記セット信号を停止させることで前記スイッチング素子の動作を停止させる動作停止部と、
を備えることを特徴とする請求項１記載のレベルシフト回路。
【請求項７】
前記第１のＮ型ＭＯＳＦＥＴのソースとグランドとの間に接続された第５抵抗と、
前記第２のＮ型ＭＯＳＦＥＴのソースとグランドとの間に接続された第６抵抗と、
前記第５抵抗と前記第６抵抗との一方の抵抗の両端電圧と基準電圧とを比較するコンパレータと、
前記一方の抵抗の両端電圧が前記基準電圧未満である場合には、前記第５抵抗と前記第６抵抗に接続される前記第１のＮ型ＭＯＳＦＥＴ又は前記第２のＮ型ＭＯＳＦＥＴを停止させることで前記スイッチング素子を停止させる動作停止部と、
を備えることを特徴とする請求項１記載のレベルシフト回路。
【請求項８】
前記スイッチング動作停止部は、前記第1抵抗又は前記第２抵抗の両端電圧が所定電圧未満である場合には前記スイッチング素子の動作を停止させることを特徴とする請求項１記載のレベルシフト回路。
【請求項１】
一端がレベルシフト電源に接続された第１抵抗と、
前記第１抵抗の他端にドレインが接続され、ソースがグランドに接続された第１のＮ型ＭＯＳＦＥＴと、
前記第１抵抗と同じ抵抗値を有し、一端が前記レベルシフト電源に接続された第２抵抗と、
前記第２抵抗の他端にドレインが接続され、ソースがグランドに接続された第２のＮ型ＭＯＳＦＥＴと、
入力信号に基づいて前記第１のＮ型ＭＯＳＦＥＴと前記第２のＮ型ＭＯＳＦＥＴとのオン／オフを制御するパルス生成回路と、
前記第１のＮ型ＭＯＳＦＥＴがオンである場合にセット信号を生成し、前記第２のＮ型ＭＯＳＦＥＴがオンである場合にリセット信号を生成する制御部と、
前記制御部により生成されたセット信号とリセット信号とに基づいて前記入力信号をレベルシフトした出力信号を出力してスイッチング素子を動作させるフリップフロップと、
前記レベルシフト電源の負極におけるレベルシフト基準電位が負電位に下がったことを検出して前記スイッチング素子の動作を停止させるスイッチング動作停止部と、
を備えることを特徴とするレベルシフト回路。
【請求項２】
前記制御部は、
一端がレベルシフト電源に接続された第３抵抗と、
前記第３抵抗の他端と前記フリップフロップのセット端子とにドレインが接続され、ソースが前記第１のＮ型ＭＯＳＦＥＴのドレインに接続され、ゲートが前記第２のＮ型ＭＯＳＦＥＴのドレインに接続された第３のＮ型ＭＯＳＦＥＴと、
前記第３抵抗と同じ抵抗値を有し、一端がレベルシフト電源に接続された第４抵抗と、
前記第４抵抗の他端と前記フリップフロップのリセット端子とにドレインが接続され、ソースが前記第２のＮ型ＭＯＳＦＥＴのドレインに接続され、ゲートが前記第１のＮ型ＭＯＳＦＥＴのドレインに接続された第４のＮ型ＭＯＳＦＥＴを備え、
前記スイッチング動作停止部は、前記第３抵抗又は前記第４抵抗の両端電圧に基づいて前記レベルシフト基準電位が負電位に下がったことを検出して前記スイッチング素子の動作を停止させることを特徴とする請求項１記載のレベルシフト回路。
【請求項３】
前記スイッチング動作停止部は、
前記第３抵抗又は前記第４抵抗の両端電圧がレベルシフト電源と第１しきい値との差分を超えたときに前記両端電圧の信号を反転した信号を前記フリップフロップに出力する第１インバータと、
前記第３抵抗又は前記第４抵抗の両端電圧が前記レベルシフト電源と前記第１しきい値との差分よりも大きい第２しきい値を超えたときに前記両端電圧の信号を反転した信号を出力する第２インバータと、
前記第２インバータの出力に基づき前記第３抵抗又は前記第４抵抗の両端電圧が前記レベルシフト電源と前記第１しきい値との差分よりも大きく且つ前記レベルシフト電源と前記第２しきい値との差分よりも小さいときに前記セット信号を停止させることで前記スイッチング素子の動作を停止させる動作停止部と、
を備えることを特徴とする請求項２記載のレベルシフト回路。
【請求項４】
前記スイッチング動作停止部は、前記第1抵抗又は前記第２抵抗の両端電圧に基づいて前記レベルシフト基準電位が負電位に下がったことを検出して前記スイッチング素子の動作を停止させることを特徴とする請求項１記載のレベルシフト回路。
【請求項５】
前記スイッチング動作停止部は、
前記第１抵抗又は前記第２抵抗の両端電圧がレベルシフト電源と第１しきい値との差分を超えたときに前記両端電圧の信号を反転した信号を出力する第１インバータと、
前記第１抵抗又は前記第２抵抗の両端電圧が前記レベルシフト電源と前記第１しきい値との差分よりも大きい第２しきい値を超えたときに前記両端電圧の信号を反転した信号を出力する第２インバータと、
前記第２インバータの出力に基づき前記第１抵抗又は前記第２抵抗の両端電圧が前記レベルシフト電源と前記第１しきい値との差分よりも大きく且つ前記レベルシフト電源と前記第２しきい値との差分よりも小さいときに前記セット信号を停止させることで前記スイッチング素子の動作を停止させる動作停止部と、
を備えることを特徴とする請求項４記載のレベルシフト回路。
【請求項６】
前記制御部は、
一端がレベルシフト電源に接続された第３抵抗と、
前記第３抵抗の他端と前記フリップフロップのセット端子とにドレインが接続され、ソースが前記第１のＮ型ＭＯＳＦＥＴのドレインに接続され、ゲートが前記第２のＮ型ＭＯＳＦＥＴのドレインに接続された第３のＮ型ＭＯＳＦＥＴと、
前記第３抵抗と同じ抵抗値を有し、一端がレベルシフト電源に接続された第４抵抗と、
前記第４抵抗の他端と前記フリップフロップのリセット端子とにドレインが接続され、ソースが前記第２のＮ型ＭＯＳＦＥＴのドレインに接続され、ゲートが前記第１のＮ型ＭＯＳＦＥＴのドレインに接続された第４のＮ型ＭＯＳＦＥＴを備え、
前記スイッチング動作停止部は、
前記第３抵抗又は前記第４抵抗の両端電圧がレベルシフト電源と第１しきい値との差分を超えたときに前記両端電圧の信号を反転した信号を出力する第１インバータと、
前記第３抵抗又は前記第４抵抗の両端電圧が前記レベルシフト電源と前記第１しきい値との差分よりも大きい第２しきい値を超えたときに前記両端電圧の信号を反転した信号を出力する第２インバータと、
前記第１インバータの出力と前記第２インバータの出力とに基づき前記第３抵抗又は前記第４抵抗の両端電圧が前記レベルシフト電源と前記第１しきい値との差分よりも大きく且つ前記レベルシフト電源と前記第２しきい値との差分よりも小さいときに前記セット信号を停止させることで前記スイッチング素子の動作を停止させる動作停止部と、
を備えることを特徴とする請求項１記載のレベルシフト回路。
【請求項７】
前記第１のＮ型ＭＯＳＦＥＴのソースとグランドとの間に接続された第５抵抗と、
前記第２のＮ型ＭＯＳＦＥＴのソースとグランドとの間に接続された第６抵抗と、
前記第５抵抗と前記第６抵抗との一方の抵抗の両端電圧と基準電圧とを比較するコンパレータと、
前記一方の抵抗の両端電圧が前記基準電圧未満である場合には、前記第５抵抗と前記第６抵抗に接続される前記第１のＮ型ＭＯＳＦＥＴ又は前記第２のＮ型ＭＯＳＦＥＴを停止させることで前記スイッチング素子を停止させる動作停止部と、
を備えることを特徴とする請求項１記載のレベルシフト回路。
【請求項８】
前記スイッチング動作停止部は、前記第1抵抗又は前記第２抵抗の両端電圧が所定電圧未満である場合には前記スイッチング素子の動作を停止させることを特徴とする請求項１記載のレベルシフト回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１３−６６１４７（Ｐ２０１３−６６１４７Ａ）
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願番号】特願２０１２−５１００（Ｐ２０１２−５１００）
【出願日】平成２４年１月１３日（２０１２．１．１３）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願日】平成２４年１月１３日（２０１２．１．１３）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
[ Back to top ]