【課題】所定の動作の期間においてクロックを停止させ、消費電力を低減する半導体装置を提供すること。
【解決手段】発振器１１からの第１クロックＣＬＫ_oriをＮ分周した第２クロックＣＬＫ_divを出力する分周回路１２０−１と、前記第１クロックと前記分周回路からの前記第２クロックとを選択し、選択したクロックを出力する選択回路１２０−２と、前記第１クロックまたは前記第２クロックをカウントするタイマ回路１２０−３と、前記タイマ回路のカウント結果をデコードし、第１結果を出力するデコーダ１２０−４と、前記デコーダからの前記第１結果に基づき、前記選択回路が前記第２クロックを選択するよう第１選択信号を出力するステートマシン１２０−９と、前記第１選択信号に基づき、前記ステートマシンの動作を停止する停止信号を出力する論理回路１２０−６とを具備する。 （もっと読む）

【課題】レベルシフト基準電位が下がった場合にスイッチング素子を安全且つ確実に停止できるレベルシフト回路。
【解決手段】レベルシフト電源に接続された抵抗R1にドレインが接続されソースがグランドに接続されたＭＯＳＦＥＴMN3、R1と同じ抵抗値を有しレベルシフト電源に接続された抵抗R2にドレインが接続されソースがグランドに接続されたＭＯＳＦＥＴMN4、入力信号に基づきMN3,MN4のオン／オフを制御するパルス生成回路10、MN3がオンである場合にセット信号を生成しMN4がオンである場合にリセット信号を生成する制御部MN1,MN2,R5,R6、制御部で生成されたセット信号とリセット信号とに基づき入力信号をレベルシフトした出力信号を出力しスイッチング素子Q1を動作させるフリップフロップFF1、レベルシフト基準電位が負電位に下がったことを検出してスイッチング素子を停止させるスイッチング動作停止部INV3,FF2,AD1を備える。 （もっと読む）

【課題】本発明は、第１状態と第２状態との二つの状態のうち、第１状態に初期化し、初期化した第１状態に対応する電位の信号を生成することが可能な半導体装置を提供する。
【解決手段】本発明は、“０”（第１状態）と“１”（第２状態）との二つの状態のうち、“０”に初期化し、初期化した“０”に対応する電位の信号Ａを生成することが可能な半導体装置１０である。半導体装置１０は、並列に複数接続され、“０”と“１”との二つの状態を保持することが可能なフリップフロップ回路２と、複数のフリップフロップ回路２と接続し、複数のフリップフロップ回路２のうち、少なくとも一つのフリップフロップ回路２で保持する状態が“０”の場合、“０”に対応する電位の信号を生成し、出力するＡＮＤ回路３とを備える。 （もっと読む）

【課題】 超音波診断装置等に適用され、送信信号または反射信号の電位変動に対しスイッチの誤動作や素子の破壊を起こすことなく、生体からの反射信号を広帯域、低雑音で受信回路に伝送するT/Rスイッチ回路を実現する。
【解決手段】 ２つのMOSトランジスタのソースを共通に直列接続した共有ソース端子と、双方向スイッチ回路のゲート端子を共通に接続した共有ゲート端子と、２つのMOSトランジスタのドレインが入出力端子に接続されて構成される双方向スイッチ回路と、共有ゲート端子と共有ソース端子に接続され共有ソース端子の電位変動に対して共有ゲート端子の電位を同相で追従させ、スイッチのオンまたはオフ信号を共有ゲート端子に送るフローティングゲート電圧制御回路と、によりスイッチ回路を構成する。 （もっと読む）

【課題】本発明は、パワー素子の過電流を速やかに抑制しつつ、ｄｉ/ｄｔを小さくしてパワー素子をオフすることができるゲート回路を提供することを目的とする。
【解決手段】本発明に係るゲート回路は、パワー素子の過電流発生と同時にパワー素子のゲート電圧の一部を抵抗素子に負担させる過電流抑制手段を有する。さらに、パワー素子の過電流を抑制した後は、抵抗値の高い抵抗素子を用いてパワー素子をゆっくりオフするオフ動作遅延手段を有する。 （もっと読む）

【課題】 負荷への通電を妨げることなく、昇圧した電圧が低下することを防止することができる負荷駆動装置を提供する。
【解決手段】 複数相の駆動回路のうちの少なくとも２相間において昇圧用コンデンサ４７，６７と第３の電源４５，６５との接続部に設けられ、昇圧された電圧が出力される昇圧電源端子１０，１３同士の電気的な接続または遮断を選択する少なくとも１つのスイッチ回路１０２と、少なくとも１つのスイッチ回路１０２を制御する少なくとも１つのスイッチ制御回路１１０とを備えている。 （もっと読む）

【課題】入力電圧の急変や負荷短絡時等における共振外れにより、中間電位ＶＳが急変した場合にも、ハイサイドドライブ信号ＳＤＨとローサイドドライブ信号ＳＤＬに応じて、所定の動作をすることが可能なドライブ制御回路を提供する。
【解決手段】ドライブ制御回路１０１は、ハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２との間の中間端子Ｘに接続された共振回路の状態を検出することにより得られた状態検出信号Ｄｅｓに応じて、第１のＭＯＳトランジスタＭ１の他端と第２の電位線９との間の抵抗値を下げる抵抗制御回路２を備える。 （もっと読む）

【課題】発振信号にノイズが発生してデッドタイムパルスが短くなる場合でも、ハイサイドドライブ信号およびローサイドドライブ信号を切り替えて出力することが可能なドライブ信号生成回路を提供する。
【解決手段】ドライブ信号生成回路１は、第１のパルス信号を出力するデッドタイムパルス生成回路１ａと、第２のパルス信号Ａを出力するデッドタイム調整回路１ｂと、第３のパルス信号Ｂを出力する補償パルス生成回路１ｃと、第２のパルス信号Ａと第３のパルス信号Ｂとの論理和を演算し、この演算結果に応じた第４のパルス信号Ｚを出力するＯＲ回路１ｄと、第４のパルス信号Ｚに応じて、ハイサイドドライブ信号ＳＨおよびローサイドドライブ信号ＳＬを出力する論理回路１ｅと、を備える。 （もっと読む）

【課題】ｄｖ／ｄｔ印加時に誤動作を防止し且つローサイド側からハイサイド側へ信号を伝達し低電圧でも広い範囲で動作するレベルシフト回路。
【解決手段】ｄｖ／ｄｔ過渡信号が印加され且つ入力信号が入力されないとき第１抵抗R1を含むセット側負荷抵抗R1,R9,MP1のオン抵抗及び第２抵抗Ｒ２を含むリセット側負荷抵抗R2,R10,MP2のオン抵抗を第１抵抗及び第２抵抗よりも小さくし、トランジスタMN3がオンである場合にセット信号を生成し且つセット側負荷抵抗をリセット側負荷抵抗よりも大きくし、トランジスタMN4がオンである場合にリセット信号を生成し且つリセット側負荷抵抗をセット側負荷抵抗よりも大きくする制御部MN1,MN2,MP1,MP2,R1,R2,R9,R10、セット信号とリセット信号とに基づいて入力信号をレベルシフトした出力信号を出力するフリップフロップ12を備える。 （もっと読む）

【課題】ｄｖ／ｄｔ印加時に誤動作を防止し且つローサイド側からハイサイド側へ信号を伝達し低電圧でも広い範囲で動作するレベルシフト回路。
【解決手段】トランジスタＭＮ３とトランジスタＭＮ４とをオン／オフさせるパルス発生回路１０、第１抵抗Ｒ１の両端に第３抵抗Ｒ９と非線形特性を有し且つ一定以上のｄｖ／ｄｔ過渡信号が印加された場合にオンするダイオードＤ３〜Ｄ６とが接続された直列回路、第２抵抗Ｒ２の両端に第３抵抗と同じ抵抗値を有する第４抵抗Ｒ１０とダイオードとが接続された直列回路、ＭＮ３がオンである場合にセット信号、ＭＮ４がオンである場合にリセット信号を生成し、ＭＮ３のドレインにおける電位とＭＮ４のドレインにおける電位との間において電圧差が生じていない場合にはいずれの信号も生成しない制御部、セット信号とリセット信号とに基づいて入力信号をレベルシフトした出力信号を出力するフリップフロップ１２を備える。 （もっと読む）

【課題】ディスクリート部品を用いることなく、パルス時間が長く、しかも、電圧変動が大きいノイズを確実に除去可能とする。
【解決手段】
入力信号の立ち上がり、立ち下がりを検出し、エッジ検出信号を出力するエッジ検出回路１０１と、入力信号を所定シフト時間ｔ１シフトして出力するシフトレジスタ回路１０６と、エッジ検出回路１０１のエッジ検出信号の入力時点から所定入力時間ｔ２経過後にカウントアップ信号を出力するカウンタ回路１０２と、シフトレジスタ回路１０６の出力信号を、カウンタ回路１０２のカウントアップ信号に同期して出力するＤＦＦ回路１０３と、ＤＦＦ回路１０３の出力信号を外部へ出力する出力回路１０４と、シフトレジスタ回路１０６とカウンタ回路１０１のクロック信号を生成、出力する発振回路１０５とを具備してなり、所定入力時間ｔ２に満たない入力信号が出力されないようになっている。 （もっと読む）

【課題】消費電力を削減するために、クロック反転信号を用いることなくクロック信号に同期してデータの転送および保持を行わせる。
【解決手段】記憶ノードＭ、ＭＢを持つ状態保持回路Ｆ１１において、Ｐチャンネル電界効果トランジスタＭ１、Ｍ２のゲートおよびＮチャンネル電界効果トランジスタＭ３、Ｍ４のゲートにはクロック信号ＣＫを入力し、Ｐチャンネル電界効果トランジスタＭ１を介してデータ反転信号ＤＢを記憶ノードＭＢに印加させ、Ｐチャンネル電界効果トランジスタＭ２を介してデータ信号ＤＢＢを記憶ノードＭに印加させ、Ｎチャンネル電界効果トランジスタＭ３を介して出力信号Ｑ１を記憶ノードＳに印加させ、Ｎチャンネル電界効果トランジスタＭ４を介して出力反転信号ＱＢ１を記憶ノードＳＢに印加させる。 （もっと読む）

【課題】電源オフした直後に電源を再投入しても正常にパルス生成動作を再開できるようにすること。
【解決手段】このパルス発生回路は、第１のＤフリップフロップ回路１１のセット端子及びリセット端子をそれぞれコンデンサＣ１１，Ｃ１２を介してグラウンド又は電源に接続し、第１のＤフリップフロップ回路１１のＱ出力端子とセット端子間及びＱバー出力端子とリセット端子間にそれぞれ第１の抵抗Ｒ１１，Ｒ１２を接続し、前記セット端子、リセット端子、Ｑ出力端子又はＱバー出力端子のうちのいずれかの端子とグラウンド間に第２の抵抗ＲＧを接続している。また、第１のＤフリップフロップ回路１１のＱ出力端子を第２のＤフリップフロップ回路２０のクロック端子に接続し、第２のＤフリップフロップ回路２０のデータ端子及びセット端子を電源に接続し、第２のＤフリップフロップ回路２０のＱバー出力端子とリセット端子間に第３の抵抗Ｒ２を接続した。 （もっと読む）

【課題】駆動回路におけるトランジスタの特性劣化を抑制することを課題の一つとする。
【解決手段】回路２００と、トランジスタ１０１＿１と、トランジスタ１０１＿２と、を有し、トランジスタ１０１＿１及びトランジスタ１０１＿２は、ゲートに回路２００から信号が選択的に入力されることでオン又はオフが制御され、トランジスタ１０１＿１またはトランジスタ１０１＿２がオン又はオフになることにより、配線１１２と配線１１１とが導通状態または非導通状態になる。 （もっと読む）

【課題】応答性、温度に対するロバスト性、ならびに、半導体スイッチ素子の最小ＯＮ時間および最小ＯＦＦ時間に対するフレキシブル性に優れた半導体スイッチ素子用ドライバ回路および半導体スイッチ素子の制御方法を提供する。
【解決手段】半導体スイッチ素子用ドライバ回路１０１は、フリップフロップ素子９を含む論理回路からなり、外部からのＯＮ指令Ｌ１およびＯＦＦ指令Ｌ２に従いＩＧＢＴ１０の動作信号を生成するフリップフロップ回路６と、動作信号が半導体スイッチ素子９に関する最小ＯＮ時間および最小ＯＦＦ時間の要求を満たすようにフリップフロップ素子９のセット／リセットを操作するマイコン１と、を備える。フリップフロップ回路６により、外部からのＯＮ／ＯＦＦ指令に対して高応答で動作させ、マイコン１でフリップフリップ素子９のセット・リセットを制御することで、その出力信号をマスクし、最小ＯＮ／ＯＦＦ時間を満足する。 （もっと読む）

【課題】本発明は、コストアップを抑制でき、かつ、異常履歴を得ることができる半導体集積回路装置を提供することを目的とする。
【解決手段】発振を行って発振信号を出力すると共に発振停止を検出したとき発振停止検出信号を出力し発振を再開する発振回路と、発振回路が出力する発振停止検出信号をエラーフラグとして保持するレジスタと、発振回路が出力する発振停止検出信号からリセット信号を生成して機能モジュールをリセットするリセット制御部と、機能モジュールのリセット後、レジスタからエラーフラグを読み出して不揮発性メモリに記憶する記憶制御手段を有する。 （もっと読む）

【課題】使い勝手の良い単一チャネル型のバッファ回路を提案する。
【解決手段】単一チャネルの薄膜トランジスタで形成されるバッファ回路を、（ａ）第１及び第２の薄膜トランジスタの直列接続で構成される第１の出力段と、（ｂ）一方の主電極が第１の薄膜トランジスタの制御配線（第１の制御配線）に接続され、他方の主電極が第２の薄膜トランジスタの電源に接続され、制御電極が第２の制御配線に接続される第７の薄膜トランジスタと、（ｃ）一方の主電極が第２の薄膜トランジスタの制御配線（第２の制御配線）に接続され、他方の主電極が第２の薄膜トランジスタの電源に接続され、制御電極が第１の制御配線に接続される第８の薄膜トランジスタと、（ｄ）第１の出力段と並列に接続される第２の出力段の出力端が制御電極に接続され、一方の主電極が第１の制御配線に接続される第１１の薄膜トランジスタで構成される。 （もっと読む）

【課題】 相互に異なる周期のクロック信号が与えられ、かつ相互に非同期で所定の処理を行う複数の処理部のリセットを、簡単な構成で、確実に行うことができる信号処理装置および信号処理方法を提供する。
【解決手段】 モジュール回路部１４は、モジュールＡ，Ｂ，Ｃのうちのいずれかに対するリセット指令が与えられると、指令されたモジュールを指定する信号を含み、かつＣＰＵＣＬＫの１周期分の長さを有する１ｓｈｏｔリセット信号を生成する。同期リセット生成回路部１５は、１ｓｈｏｔリセット信号が与えられ、この１ｓｈｏｔリセット信号の長さを指令されたモジュールに対応する長さに引き延ばした伸長リセット信号を生成し、生成した伸長リセット信号を指令されたモジュールのクロックに同期させて同期リセット信号を生成し、指定されたモジュールでは、同期リセット信号が与えられた状態で、クロック信号が立上がりまたは立下ると、リセットされる。 （もっと読む）

【課題】メインスイッチング素子のスイッチングに伴う誤差量を制御することによって、より高精度で信頼性の高い動作が可能な半導体装置の提供を図る。
【解決手段】第１ノードに接続された第１電極Ｓ１、第２ノードに接続された第２電極Ｄ１、および、該第１および第２電極間の接続を制御する第１制御電極Ｇ１を有する少なくとも１つのメインスイッチング素子１と、前記第２ノードに接続される第３電極Ｓ２と第４電極Ｄ２、および、第２制御電極Ｇ２を有し、前記メインスイッチング素子がオンからオフに切り替わるときに生じる電荷をキャンセルするキャンセル用素子２と、を備え、前記キャンセル用素子の駆動を、前記メインスイッチング素子がオンからオフに切り替わるタイミングに対して可変制御するように構成する。 （もっと読む）

【課題】 チップ面積の増大防止及び基板上の部品点数の増加防止の両方を図り、クロック信号に同期したパワーオンリセット信号を生成する。
【解決手段】 電源電圧印加により動作するフリップフロップ回路を複数段備え、初段のフリップフロップ回路のデータ入力端子Ｄが外部電源端子ＶＤＤまたは外部リセット端子ＲＳＴに、他のフリップフロップ回路のデータ出力端子Ｑが、夫々後段のフリップフロップ回路のデータ入力端子Ｄに接続され、クロック信号ＣＬＫの入力によりシフト動作するフリップフロップ回路群と、電源電圧印加により動作し、初段のフリップフロップ回路の出力信号Ｑ１と最終段のフリップフロップ回路の出力信号Ｑｎの排他的否定論理和を演算する排他的否定論理和回路２１を備えるリセット信号生成回路２０と、を備えてなる。 （もっと読む）