ドライブ制御回路、制御装置、スイッチング電源装置、および、制御方法
【課題】入力電圧の急変や負荷短絡時等における共振外れにより、中間電位ＶＳが急変した場合にも、ハイサイドドライブ信号ＳＤＨとローサイドドライブ信号ＳＤＬに応じて、所定の動作をすることが可能なドライブ制御回路を提供する。
【解決手段】ドライブ制御回路１０１は、ハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２との間の中間端子Ｘに接続された共振回路の状態を検出することにより得られた状態検出信号Ｄｅｓに応じて、第１のＭＯＳトランジスタＭ１の他端と第２の電位線９との間の抵抗値を下げる抵抗制御回路２を備える。
【解決手段】ドライブ制御回路１０１は、ハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２との間の中間端子Ｘに接続された共振回路の状態を検出することにより得られた状態検出信号Ｄｅｓに応じて、第１のＭＯＳトランジスタＭ１の他端と第２の電位線９との間の抵抗値を下げる抵抗制御回路２を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直列に接続されたハイサイドスイッチ素子とローサイドスイッチ素子を、交互にオン／オフ制御するためのドライブ制御回路、制御装置、スイッチング電源装置、および、制御方法に関する。
【背景技術】
【０００２】
高耐圧パワー素子のドライブ制御回路においては、例えば、ハイサイドスイッチ素子（出力素子）のゲート制御部に低電圧ロジック信号を伝達する回路が必要になる。
【０００３】
従来、このようなドライブ制御回路は、高耐圧のＭＯＳトランジスタを用いて信号を伝達する方式が用いられている（例えば、特許文献１参照。）。
【０００４】
そして、従来のドライブ制御回路は、例えば、ハイサイドドライブ信号ＳＤＨとローサイドドライブ信号ＳＤＬが交互に入力され、高耐圧パワー素子であるハイサイドスイッチ素子およびローサイドスイッチ素子を交互にオン／オフ制御する。
【０００５】
これにより、ハイサイドドライブ信号ＳＤＨとローサイドドライブ信号ＳＤＬに応じて、ハイサイドスイッチ素子とローサイドスイッチ素子との間の中間電位ＶＳが変化する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２７０３８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、上記従来のドライブ制御回路では、例えば、入力電圧の急変や負荷短絡時等における共振回路の共振外れ等により、ハイサイドスイッチ素子とローサイドスイッチ素子との間の中間電位ＶＳが急変した場合、ライズ信号Ｒｉｓｅが出力される端子の電位がＭＯＳトランジスタＭ１の寄生容量の影響により高くなる。
【０００８】
このとき、ハイサイドドライブ信号ＳＤＨの立ち上がりに応じたエッジ検出信号Ｖ１によりＭＯＳトランジスタＭ１がオンし電流Ｉｒｉｓｅが流れても、ライズ信号Ｒｉｓｅのピークレベルが規定値よりも低下しない。
【０００９】
したがって、このライズ信号Ｒｉｓｅでドライブ用ＳＲラッチ回路がセットされず、ハイサイドドライバが“Ｈｉｇｈ”レベルの制御信号ＶＧＨを出力しない。
【００１０】
すなわち、上記従来のドライブ制御回路では、例えば、入力電圧の急変や負荷短絡時等における共振外れにより、中間電位ＶＳが急変した場合に、ハイサイドドライブ信号ＳＤＨとローサイドドライブ信号ＳＤＬに応じて、所定の動作をすることができない問題がある。
【課題を解決するための手段】
【００１１】
本発明の一態様に係る実施例に従ったドライブ制御回路は、
２つの異なる電位間に直列に接続されたハイサイドスイッチ素子とローサイドスイッチ素子を、交互にオン／オフ制御するためのドライブ制御回路であって、
前記ハイサイドスイッチ素子をオン／オフ制御するためのハイサイドドライブ信号のエッジを検出し、前記ハイサイドスイッチ素子をオンするための前記ハイサイドドライブ信号の第１のエッジに応じて第１のエッジ検出信号を出力し、また、前記ハイサイドスイッチ素子をオフするための前記ハイサイドドライブ信号の第２のエッジに応じて第２のエッジ検出信号を出力するエッジ検出回路と、
第１の電位の第１の電位線に一端が接続された第１の抵抗と、
前記第１の抵抗の他端に一端が接続され、前記第１のエッジ検出信号に応じてオンする第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタの他端と、前記第１の電位よりも低い第２の電位の第２の電位線と、の間に接続された第１の電流制限素子と、
前記第１の電位線に一端が接続された第２の抵抗と、
前記第２の抵抗の他端に一端が接続され、前記第２のエッジ検出信号に応じてオンする第２のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタの他端と前記第２の電位線との間に接続された第２の電流制限素子と、
前記第１の抵抗の他端と前記第１のＭＯＳトランジスタの一端との間の電位であるライズ信号がセット端子に入力され、前記第２の抵抗の他端と前記第２のＭＯＳトランジスタの一端との間の電位であるフォール信号がリセット端子に入力されるドライブ用ＳＲラッチ回路と、
前記ドライブ用ＳＲラッチ回路の出力に応じて、前記ハイサイドスイッチ素子を制御する第１の制御信号を出力するハイサイドドライバと、
前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との間の中間端子に接続された共振回路の状態を検出することにより得られた状態検出信号に応じて、前記第１のＭＯＳトランジスタの他端と前記第２の電位線との間の抵抗値を下げる抵抗制御回路と、を備えることを特徴とする。
【００１２】
前記ドライブ制御回路において、
前記状態検出信号は、前記共振回路の共振外れの状態を検出することにより得られた信号であるようにしてもよい。
【００１３】
前記ドライブ制御回路において、
前記抵抗制御回路は、
前記状態検出信号が入力されてから前記第２のエッジ検出信号が入力されるまでの間、前記第１のＭＯＳトランジスタの他端と前記第２の電位線との間の抵抗値を下げるようにしてもよい。
【００１４】
前記ドライブ制御回路において、
前記抵抗制御回路は、
前記状態検出信号がセット端子に入力され、前記第２のエッジ検出信号がリセット端子に入力される抵抗用ＳＲラッチ回路と、
前記第１のＭＯＳトランジスタの他端と前記第２の電位線との間で前記第１の電流制限素子と並列に接続され、前記抵抗用ＳＲラッチ回路の出力に応じて、前記第１のＭＯＳトランジスタの他端と前記第２の電位線との間を導通させるスイッチ素子と、を有するようにしてもよい。
【００１５】
前記ドライブ制御回路において、
前記スイッチ素子は、
前記第１のＭＯＳトランジスタの他端と前記第２の電位との間で前記第１の電流制限素子と並列に接続され、前記抵抗用ＳＲラッチ回路の出力がゲートに入力される抵抗用ＭＯＳトランジスタであるようにしてもよい。
【００１６】
前記ドライブ制御回路において、
前記ローサイドスイッチ素子をオン／オフ制御するためのローサイドドライブ信号に応じて、前記ローサイドスイッチ素子を制御するための第２の制御信号を出力するローサイドドライバを、さらに備えるようにしてもよい。
【００１７】
前記ドライブ制御回路において、
前記第１の電位線と前記中間端子との間にブートストラップ用のコンデンサが接続されているようにしてもよい。
【００１８】
前記ドライブ制御回路において、
前記第１のＭＯＳトランジスタは、前記第１のエッジ検出信号がゲートに入力されるｎＭＯＳトランジスタであり、
前記第２のＭＯＳトランジスタは、前記第２のエッジ検出信号がゲートに入力されるｎＭＯＳトランジスタであるようにしてもよい。
【００１９】
前記ドライブ制御回路において、
前記第１のＭＯＳトランジスタは、前記第１のエッジ検出信号に応じて一定期間だけオンし、
前記第２のＭＯＳトランジスタは、前記第２のエッジ検出信号に応じて一定期間だけオンするようにしてもよい。
【００２０】
前記ドライブ制御回路において、
前記第１の電流制限素子および前記第２の電流制限素子は、抵抗であるようにしてもよい。
【００２１】
前記ドライブ制御回路において、
前記ハイサイドドライバは、バッファであるようにしてもよい。
【００２２】
前記ドライブ制御回路において、
前記ローサイドドライバは、バッファであるようにしてもよい。
【００２３】
本発明の一態様に係る実施例に従ったドライブ制御回路は、
２つの異なる電位間に直列に接続されたハイサイドスイッチ素子とローサイドスイッチ素子を、交互にオン／オフ制御するためのハイサイドドライブ信号およびローサイドドライブ信号を出力するドライブ信号生成回路と、
前記ハイサイドドライブ信号に応じて第１の制御信号を生成するとともに前記ローサイドドライブ信号に応じて第２の制御信号を生成し、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子を、前記第１、第２の制御信号により交互にオン／オフ制御するドライブ制御回路と、を備え、
前記ドライブ制御回路は、
前記ハイサイドスイッチ素子をオン／オフ制御するためのハイサイドドライブ信号のエッジを検出し、前記ハイサイドスイッチ素子をオンするための前記ハイサイドドライブ信号の第１のエッジに応じて第１のエッジ検出信号を出力し、また、前記ハイサイドスイッチ素子をオフするための前記ハイサイドドライブ信号の第２のエッジに応じて第２のエッジ検出信号を出力するエッジ検出回路と、
第１の電位の第１の電位線に一端が接続された第１の抵抗と、
前記第１の抵抗の他端に一端が接続され、前記第１のエッジ検出信号に応じてオンする第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタの他端と、前記第１の電位よりも低い第２の電位の第２の電位線と、の間に接続された第１の電流制限素子と、
前記第１の電位線に一端が接続された第２の抵抗と、
前記第２の抵抗の他端に一端が接続され、前記第２のエッジ検出信号に応じてオンする第２のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタの他端と前記第２の電位線との間に接続された第２の電流制限素子と、
前記第１の抵抗の他端と前記第１のＭＯＳトランジスタの一端との間の電位であるライズ信号がセット端子に入力され、前記第２の抵抗の他端と前記第２のＭＯＳトランジスタの一端との間の電位であるフォール信号がリセット端子に入力されるドライブ用ＳＲラッチ回路と、
前記ドライブ用ＳＲラッチ回路の出力に応じて、前記ハイサイドスイッチ素子を制御する第１の制御信号を出力するハイサイドドライバと、
前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との間の中間端子に接続された共振回路の状態を検出することにより得られた検出信号に応じて、前記第１のＭＯＳトランジスタの他端と前記第２の電位線との間の抵抗値を下げる抵抗制御回路と、有する
ことを特徴とする制御装置。
【００２４】
本発明の一態様に係る実施例に従ったスイッチング電源装置は、
前記制御装置と、
直流電源と、
前記直流電源の第１の端子に一端が接続され、前記第１の制御信号により制御されるハイサイドスイッチ素子と、
前記ハイサイドスイッチ素子の他端に一端が接続され、前記直流電源の第２の端子に他端が接続され、前記第２の制御信号により制御されるローサイドスイッチ素子と、
一次側巻線と、二次側巻線と、を含み、出力電圧を生成するためのトランスと、
前記ローサイドスイッチ素子の一端と他端との間で前記一次側巻線と直列に接続され、前記一次側巻線と共振回路を構成するコンデンサと、
前記コンデンサに流れる電流を監視ことにより前記共振回路の状態を検出して得られた前記状態検出信号を出力する検出回路と、を備えることを特徴とする。
【００２５】
前記ドライブ制御回路において、
前記状態検出信号は、
前記共振回路の共振外れの状態を検出することにより得られた信号であるようにしてもよい。
【００２６】
本発明の一態様に係る実施例に従った制御方法は、
２つの異なる電位間に直列に接続されたハイサイドスイッチ素子とローサイドスイッチ素子を、交互にオン／オフ制御するためのドライブ制御回路であって、前記ハイサイドスイッチ素子をオン／オフ制御するためのハイサイドドライブ信号のエッジを検出し、前記ハイサイドスイッチ素子をオンするための前記ハイサイドドライブ信号の第１のエッジに応じて第１のエッジ検出信号を出力し、また、前記ハイサイドスイッチ素子をオフするための前記ハイサイドドライブ信号の第２のエッジに応じて第２のエッジ検出信号を出力するエッジ検出回路と、第１の電位の第１の電位線に一端が接続された第１の抵抗と、前記第１の抵抗の他端に一端が接続され、前記第１のエッジ検出信号に応じてオンする第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタの他端と、前記第１の電位よりも低い第２の電位の第２の電位線と、の間に接続された第１の電流制限素子と、前記第１の電位線に一端が接続された第２の抵抗と、前記第２の抵抗の他端に一端が接続され、前記第２のエッジ検出信号に応じてオンする第２のＭＯＳトランジスタと、前記第２のＭＯＳトランジスタの他端と前記第２の電位線との間に接続された第２の電流制限素子と、前記第１の抵抗の他端と前記第１のＭＯＳトランジスタの一端との間の電位であるライズ信号がセット端子に入力され、前記第２の抵抗の他端と前記第２のＭＯＳトランジスタの一端との間の電位であるフォール信号がリセット端子に入力されるドライブ用ＳＲラッチ回路と、前記ドライブ用ＳＲラッチ回路の出力に応じて、前記ハイサイドスイッチ素子を制御する第１の制御信号を出力するハイサイドドライバと、を備えるドライブ制御回路の、制御方法において、
前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との間の中間端子に接続された共振回路の状態を検出することにより得られた状態検出信号に応じて、前記第１のＭＯＳトランジスタの他端と前記第２の電位線との間の抵抗値を下げることを特徴とする。
【００２７】
前記制御方法において、
前記状態検出信号は、
前記共振回路の共振外れの状態を検出することにより得られた信号であるようにしてもよい。
【発明の効果】
【００２８】
本発明の一態様に係るドライブ制御回路によれば、抵抗制御回路が、ハイサイドスイッチ素子とローサイドスイッチ素子との間の中間端子に接続された共振回路の共振外れが検出されることにより得られた状態検出信号Ｄｅｓに応じて、第１のＭＯＳトランジスタの他端と第２の電位線との間の抵抗値を下げる。
【００２９】
すなわち、共振回路の共振外れが検出されたときには、抵抗用ＳＲラッチ回路の出力Ｌａｓが“Ｈｉｇｈ”レベルになり、抵抗用ＭＯＳトランジスタがオンする。
【００３０】
このとき、ハイサイドドライブ信号ＳＤＨに応じて第１のＭＯＳトランジスタがオンすると、ライズ信号Ｒｉｓｅのピークレベルがより低下する（所定のレベルまで低下する）。
【００３１】
したがって、このライズ信号Ｒｉｓｅに反応して、ドライブ用ＳＲラッチ回路がセットされ、ハイサイドドライバが所望の“Ｈｉｇｈ”レベルの第１の制御信号ＶＧＨを出力することとなる。
【００３２】
すなわち、本発明の一態様に係るドライブ制御回路、制御装置、および制御方法によれば、入力電圧の急変や負荷短絡時等における共振外れにより、中間電位ＶＳが急変した場合にも、ハイサイドドライブ信号ＳＤＨとローサイドドライブ信号ＳＤＬに応じて、所定の動作をすることができる。
【００３３】
さらに、本発明の一態様に係るスイッチング電源装置によれば、中間電位ＶＳが急変した場合にも、ハイサイドスイッチ素子とローサイドスイッチ素子とを規定通りに相互に動作させ、所定の出力電圧を出力することができる。
【図面の簡単な説明】
【００３４】
【図１】図１は、本発明の一態様である実施例１に係るスイッチング電源装置１０００の構成の一例を示す図である。
【図２】図２は、図１に示すスイッチング電源装置１０００の制御装置１００の構成の一例を示す図である。
【図３】図３は、図２に示す制御装置１００のドライブ制御回路１０１の構成の一例を示す図である。
【図４】図４は、図３に示すドライブ制御回路１０１の各波形の一例を示す波形図である。
【発明を実施するための形態】
【００３５】
以下、本発明に係る各実施例について図面に基づいて説明する。
【実施例１】
【００３６】
図１は、本発明の一態様である実施例１に係るスイッチング電源装置１０００の構成の一例を示す図である。
【００３７】
図１に示すように、スイッチング電源装置１０００は、制御装置１００と、直流電源Ｖｉｎと、ハイサイドスイッチ素子（ｎＭＯＳトランジスタ）Ｑ１と、ローサイドスイッチ素子（ｎＭＯＳトランジスタ）Ｑ２と、トランスＴと、ダイオードＤ３、Ｄ４と、コンデンサＣ３、Ｃ４と、出力端子ｏｕｔ１、ｏｕｔ２と、検出回路１００１と、を備える。
【００３８】
制御装置１００は、ハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２を、交互にオン／オフ制御するための第１の制御信号ＶＧＨおよび第２の制御信号ＶＧＬを出力するようになっている。
【００３９】
直流電源Ｖｉｎは、直流電圧を出力するようになっている。
【００４０】
ハイサイドスイッチ素子Ｑ１は、直流電源Ｖｉｎの第１の端子（正極）に一端（ドレイン）が接続され、第１の制御信号ＶＧＨがゲートに入力される。すなわち、ハイサイドスイッチ素子Ｑ１は、第１の制御信号ＶＧＨにより制御される。
【００４１】
ローサイドスイッチ素子Ｑ２は、ハイサイドスイッチ素子Ｑ１の他端（ソース）に一端（ドレイン）が接続され、直流電源Ｖｉｎの第２の端子（負極）に他端（ソース）が接続され、第２の制御信号ＶＧＬがゲートに入力される。すなわち、ローサイドスイッチ素子Ｑ２は、第２の制御信号ＶＧＬにより制御される。
【００４２】
このように、ハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２とは、２つの異なる電位間に直列に接続されている。なお、ローサイドスイッチ素子Ｑ２の他端（（ソース）は、さらに接地に接続されていてもよい。
【００４３】
出力電圧を生成するためのトランスＴは、一次側巻線Ｔ１と、二次側巻線Ｔ２、Ｔ３と、を含む。
【００４４】
コンデンサＣ３は、ローサイドスイッチ素子Ｑ２の一端（ドレイン）と他端（ソース）との間で一次側巻線Ｔ１と直列に接続されている。このコンデンサＣ３は、一次側巻線Ｔ１と共振回路を構成する。
【００４５】
二次側巻線Ｔ２、Ｔ３は、直列に接続されている。二次側巻線Ｔ２の一端は、ダイオードＤ３を介して出力端子ｏｕｔ１に接続され、二次側巻線Ｔ２の他端は、出力端子ｏｕｔ２に接続されている。また、二次側巻線Ｔ３の一端は、出力端子ｏｕｔ２に接続され、二次側巻線Ｔ３の他端は、ダイオードＤ４を介して出力端子ｏｕｔ１に接続されている。
【００４６】
コンデンサＣ４は、出力端子ｏｕｔ１と出力端子ｏｕｔ２との間に接続されている。
【００４７】
制御装置１００は、ハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２を、交互にオン／オフ制御するための第１の制御信号ＶＧＨおよび第２の制御信号ＶＧＬを出力するようになっている。
【００４８】
検出回路１００１は、コンデンサＣ３に流れる電流を監視ことにより該共振回路の状態（ここでは、例えば、共振外れ）を検出して得られた状態検出信号Ｄｅｓを制御装置１００に出力するようになっている。例えば、検出回路１００１は、コンデンサＣ３に流れる電流の変化に基づいて、該共振回路の状態が共振外れであると判断した場合には、“Ｈｉｇｈ”レベルの状態検出信号Ｄｅｓを出力する。
【００４９】
以上のような構成を有するスイッチング電源装置１０００は、制御装置１００がハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２を、交互にオン／オフ制御することにより、ハイサイドスイッチ素子とローサイドスイッチ素子との間の中間電位が変化する。これにより、該共振回路が電流共振し、トランスＴから出力端子ｏｕｔ１、ｏｕｔ２に接続された負荷Ｌｏａｄに電圧が供給されるようになっている。
【００５０】
ここで、制御装置１００の構成の一例について説明する。図２は、図１に示すスイッチング電源装置１０００の制御装置１００の構成の一例を示す図である。
【００５１】
図２に示すように、制御装置１００は、ドライブ制御回路１０１と、ドライブ信号生成回路１０２と、を有する。
【００５２】
ドライブ信号生成回路１０２は、ハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２を、交互にオン／オフ制御するためのハイサイドドライブ信号ＳＤＨおよびローサイドドライブ信号ＳＤＬを出力するようになっている。
【００５３】
また、ドライブ制御回路１０１は、ハイサイドドライブ信号ＳＤＨに応じて第１の制御信号ＶＧＨを生成するとともに、ローサイドドライブ信号ＳＤＬに応じて第２の制御信号ＶＧＬを生成するようになっている。すなわち、ドライブ制御回路１０１は、このハイサイドドライブ信号、ローサイドドライブ信号ＳＤＨ、ＳＤＬにより、ハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２を、交互にオン／オフ制御する。
【００５４】
ここで、ドライブ制御回路１０１の構成の一例について説明する。図３は、図２に示す制御装置１００のドライブ制御回路１０１の構成の一例を示す図である。
【００５５】
図３に示すように、ドライブ制御回路１０１は、エッジ検出回路１と、抵抗制御回路２と、第１の電流制限素子３と、第２の電流制限素子４と、ドライブ用ＳＲラッチ回路５と、ハイサイドドライバ６と、ローサイドドライバ７と、第１の電位線８と、第２の電位線９と、第３の電位線１０と、第１の抵抗Ｒ１と、第２の抵抗Ｒ２と、第１のＭＯＳトランジスタＭ１と、第２のＭＯＳトランジスタＭ２と、ブートストラップ用コンデンサＣｂｓと、を有する。
【００５６】
エッジ検出回路１は、ハイサイドスイッチ素子Ｑ１をオン／オフ制御するためのハイサイドドライブ信号ＳＤＨのエッジを検出するようになっている。
【００５７】
そして、このエッジ検出回路１は、ハイサイドスイッチ素子Ｑ１をオンするためのハイサイドドライブ信号ＳＤＨの第１のエッジ（例えば、パルス信号の立ち上がりのエッジ）に応じて、例えば“Ｈｉｇｈ”レベルの第１のエッジ検出信号Ｖ１を出力する。
【００５８】
一方、エッジ検出回路１は、ハイサイドスイッチ素子Ｑ１をオフするためのハイサイドドライブ信号ＳＤＨの第２のエッジ（例えば、パルス信号の立ち下がりのエッジ）に応じて第２のエッジ検出信号Ｖ２を出力する。
【００５９】
また、第１の抵抗Ｒ１は、第１の電位（例えば、電源電位）ＶＢの第１の電位線８に一端が接続されている。
【００６０】
第１のＭＯＳトランジスタＭ１は、第１の抵抗Ｒ１の他端に一端（ドレイン）が接続されている。この第１のＭＯＳトランジスタＭ１は、第１のエッジ検出信号Ｖ１がゲートに入力され、この第１のエッジ検出信号Ｖ１に応じて、オンするようになっている。なお、この第１のＭＯＳトランジスタＭ１の寄生容量Ｃｐ１が、第１のＭＯＳトランジスタＭ１のドレインと第２の電位線９との間に接続されるように存在している。
【００６１】
ここで、例えば、第１のＭＯＳトランジスタＭ１がオンすると、電流Ｉｒｉｓｅが第１のＭＯＳトランジスタＭ１に流れることにより、第１の抵抗Ｒ１の他端と第１のＭＯＳトランジスタＭ１の一端（ドレイン）との間の電位であるライズ信号Ｒｉｓｅのレベルが低下する。
【００６２】
また、第１の電流制限素子３は、第１のＭＯＳトランジスタＭ１の他端（ソース）と、第１の電位ＶＢよりも低い第２の電位（例えば、接地電位）ＰＧの第２の電位線９と、の間に接続されている。この第１の電流制限素子３は、例えば、抵抗Ｒ３で構成されている。
【００６３】
第２の抵抗Ｒ２は、第１の電位線８に一端が接続されている。
【００６４】
第２のＭＯＳトランジスタＭ２は、第２の抵抗Ｒ２の他端に一端（ドレイン）が接続されている。この第２のＭＯＳトランジスタＭ２は、第２のエッジ検出信号Ｖ２がゲートに入力され、この第２のエッジ検出信号Ｖ２に応じて、オンするようになっている。なお、この第２のＭＯＳトランジスタＭ２の寄生容量Ｃｐ２が、第２のＭＯＳトランジスタＭ２のドレインと第２の電位線９との間に接続されるように存在している。
【００６５】
ここで、例えば、第２のＭＯＳトランジスタＭ２がオンすると、電流Ｉｆａｌｌが第２のＭＯＳトランジスタＭ２に流れることにより、第２の抵抗Ｒ２の他端と第２のＭＯＳトランジスタＭ２の一端（ドレイン）との間の電位であるフォール信号Ｆａｌｌのレベルが低下する。
【００６６】
また、第２の電流制限素子４は、第２のＭＯＳトランジスタＭ２の他端（ソース）と第２の電位線９との間に接続されている。この第２の電流制限素子４は、例えば、抵抗Ｒ４で構成されている。
【００６７】
ドライブ用ＳＲラッチ回路５は、第１の抵抗Ｒ１の他端と第１のＭＯＳトランジスタＭ１の一端（ドレイン）との間の電位であるライズ信号Ｒｉｓｅがセット端子Ｓに入力され、第２の抵抗Ｒ２の他端と第２のＭＯＳトランジスタＭ２の一端（ドレイン）との間の電位であるフォール信号Ｆａｌｌがリセット端子Ｒに入力されている。
【００６８】
ハイサイドドライバ６は、ドライブ用ＳＲラッチ回路５の出力に応じて、ハイサイドスイッチ素子Ｑ１を制御する第１の制御信号ＶＧＨを出力するようになっている。このハイサイドドライバ６は、例えば、ドライブ用ＳＲラッチ回路５の出力を増幅して第１の制御信号ＶＧＨを出力するバッファである。
【００６９】
また、ドライブ用ＳＲラッチ回路５およびハイサイドドライバ６は、第１の電位線８と第３の電位線１０との間に接続され、動作電圧が供給されるようになっている。
【００７０】
この第３の電位線１０は、中間端子Ｘに接続されている。この第３の電位線１０と第１の電位線８との間には、第１の電位線８と第３の電位線１０との間の電位差を保つためのブートストラップ用コンデンサＣｂｓが接続されている。これにより、中間電位ＶＳが変動すると、第１の電位線８の第１の電位も変動するようになっている。
【００７１】
したがって、例えば、該共振回路の共振外れにより中間端子Ｘの中間電位ＶＳが変化すると、この中間電位ＶＳの変化に応じて第１の電位ＶＢが変化する。そして、例えば、中間電位ＶＳが上昇して第１の電位ＶＢも上昇すると、寄生容量Ｃｐ１、Ｃｐ２の影響により、ライズ信号Ｒｉｓｅおよびフォール信号Ｆａｌｌのレベルが低下する。一方、中間電位ＶＳが下降して第１の電位ＶＢも下降すると、寄生容量Ｃｐ１、Ｃｐ２の影響により、ライズ信号Ｒｉｓｅおよびフォール信号Ｆａｌｌのレベルが上昇する。
【００７２】
また、抵抗制御回路２は、ハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２との間の中間端子Ｘに接続された共振回路（Ｔ１、Ｃ３）の状態を検出することにより得られた状態検出信号Ｄｅｓに応じて、第１のＭＯＳトランジスタＭ１の他端（ドレイン）と第２の電位線９との間の抵抗値を下げるようになっている。
【００７３】
例えば、この抵抗制御回路２は、状態検出信号Ｄｅｓが入力されてから第２のエッジ検出信号Ｖ２が入力されるまでの間、第１のＭＯＳトランジスタＭ１の他端（ドレイン）と第２の電位線９との間の抵抗値を下げる。
【００７４】
この抵抗制御回路２は、図３に示すように、例えば、抵抗用ＳＲラッチ回路２ａと、スイッチ素子ＭＲと、を有する。
【００７５】
抵抗用ＳＲラッチ回路２ａは、状態検出信号Ｄｅｓがセット端子Ｓに入力され、第２のエッジ検出信号Ｖ２がリセット端子Ｒに入力される。
【００７６】
スイッチ素子ＭＲは、第１のＭＯＳトランジスタＭ１の他端（ソース）と第２の電位線９との間で、第１の電流制限素子３と並列に接続され、抵抗用ＳＲラッチ回路２ａの出力信号Ｌａｓに応じて、第１のＭＯＳトランジスタＭの他端（ソース）と第２の電位線９との間を導通させる。これにより、第１のＭＯＳトランジスタＭ１の他端（ソース）と第２の電位線９との間の抵抗値が低下する。
【００７７】
このスイッチ素子ＭＲは、例えば、図３に示すように、第１のＭＯＳトランジスタＭ１の他端（ソース）と第２の電位線９との間で第１の電流制限素子３と並列に接続された抵抗用ＭＯＳトランジスタである。この抵抗用ＭＯＳトランジスタは、抵抗用ＳＲラッチ回路２ａの出力がゲートに接続され、抵抗用ＳＲラッチ回路２ａの出力信号Ｌａｓによりオン／オフが制御される。
【００７８】
ローサイドドライバ７は、ローサイドスイッチ素子Ｑ２をオン／オフ制御するためのローサイドドライブ信号ＳＤＬに応じて、ローサイドスイッチ素子Ｑ２を制御するための第２の制御信号ＶＧＬを出力するようになっている。このローサイドドライバ７は、例えば、ローサイドドライブ信号ＳＤＬを増幅して第２の制御信号ＶＧＬを出力するバッファである。
【００７９】
次に、以上のような構成を有するドライブ制御回路１０１の動作の一例について説明する。
【００８０】
ここで、図４は、図３に示すドライブ制御回路１０１の各波形の一例を示す波形図である。なお、この図４において、説明のため、時間ｔ１〜ｔ５の期間は、状態検出信号Ｄｅｓがドライブ制御回路１０１に入力されない場合を表し、一方、時間ｔ６〜ｔ１２の期間は、状態検出信号Ｄｅｓがドライブ制御回路１０１に入力される場合を表している。
図４に示すように、例えば、中間電位ＶＳが急変（下降）することにより、第１の電位ＶＢも下降すると、既述のように、ライズ信号Ｒｉｓｅが通常のレベルよりも上昇する（時間ｔ１〜ｔ４）。
【００８１】
そして、時間ｔ２において、ハイサイドドライブ信号ＳＤＨが“Ｈｉｇｈ”レベルになると、エッジ検出回路１は、ハイサイドドライブ信号ＳＤＨの立ち上がりのエッジに応じて、“Ｈｉｇｈ”レベルの第１のエッジ検出信号Ｖ１を出力する。
【００８２】
これにより、第１のＭＯＳトランジスタＭ１が一定期間（時間ｔ２〜ｔ３）だけオンし電流Ｉｒｉｓｅが流れるが、ライズ信号Ｒｉｓｅのピークレベルが規定値よりも低下しない（時間ｔ２〜ｔ３）。
【００８３】
したがって、このライズ信号Ｒｉｓｅでドライブ用ＳＲラッチ回路５がセットされず、ハイサイドドライバ６が“Ｈｉｇｈ”レベルの第１の制御信号ＶＧＨを出力しない（時間ｔ２〜ｔ５）。
【００８４】
なお、時間ｔ４において、中間電位ＶＳが所定のレベルに戻ることにより、ライズ信号Ｒｉｓｅのレベルも通常のレベルに戻る。
【００８５】
また、時間ｔ５において、エッジ検出回路１は、ハイサイドドライブ信号ＳＤＨの立ち下がりのエッジに応じて、第２のエッジ検出信号Ｖ２を出力する。
【００８６】
これにより、第２のＭＯＳトランジスタＭ２が一定期間だけオンし電流Ｉｆａｌｌが流れるが、フォール信号Ｆａｌｌのピークレベルが低下する。
【００８７】
このように、中間電位ＶＳが急変したとき、状態検出信号Ｄｅｓが入力されなければ（言い換えれば、抵抗制御回路２が無い場合（従来技術））、ドライブ制御回路１０１は、所定のレベルの第１の制御信号ＶＧＨを出力することがでない。
【００８８】
次に、時間ｔ６〜ｔ８において、例えば、中間電位ＶＳが急変（下降）することにより、第１の電位ＶＢも下降すると、既述のように、ライズ信号Ｒｉｓｅが通常のレベルよりも上昇する。
【００８９】
一方、時間ｔ７において、抵抗制御回路２の抵抗用ＳＲラッチ回路２ａが、状態検出信号Ｄｅｓに応じて、“Ｈｉｇｈ”レベルの信号Ｌａｓを出力する。これにより、スイッチ素子ＭＲがオンし、第１のＭＯＳトランジスタＭの他端（ソース）と第２の電位線９との間を導通させる。したがって、第１のＭＯＳトランジスタＭ１の他端（ソース）と第２の電位線９との間の抵抗値が低下する。
【００９０】
すなわち、抵抗制御回路２は、状態検出信号Ｄｅｓが入力されてから第２のエッジ検出信号Ｖ２が入力されるまでの間（時間ｔ７〜ｔ１２）、第１のＭＯＳトランジスタＭ１の他端（ドレイン）と第２の電位線９との間の抵抗値を下げる。
【００９１】
そして、時間ｔ９において、ハイサイドドライブ信号ＳＤＨが“Ｈｉｇｈ”レベルになると、エッジ検出回路１は、ハイサイドドライブ信号ＳＤＨの立ち上がりのエッジに応じて、“Ｈｉｇｈ”レベルの第１のエッジ検出信号Ｖ１を出力する。
【００９２】
これにより、第１のＭＯＳトランジスタＭ１が一定期間（時間ｔ９〜ｔ１０）だけオンし、電流Ｉｒｉｓｅが流れる。ここで、第１のＭＯＳトランジスタＭの他端（ソース）と第２の電位線９との間を導通しているため、電流Ｉｒｉｓｅが時間ｔ２〜ｔ３の期間よりも増大するため、ライズ信号Ｒｉｓｅのピークレベルが該規定値よりも低下することとなる（時間ｔ９〜ｔ１０）。
【００９３】
したがって、このライズ信号Ｒｉｓｅでドライブ用ＳＲラッチ回路５がセットされ、ハイサイドドライバ６が“Ｈｉｇｈ”レベルの第１の制御信号ＶＧＨを出力することとなる（時間ｔ９〜ｔ１２）。
【００９４】
なお、時間ｔ１１において、中間電位ＶＳが所定のレベルに戻ることにより、ライズ信号Ｒｉｓｅのレベルも通常のレベルに戻る。
【００９５】
また、時間ｔ１２において、エッジ検出回路１は、ハイサイドドライブ信号ＳＤＨの立ち下がりのエッジに応じて、第２のエッジ検出信号Ｖ２を出力する。
【００９６】
これにより、第２のＭＯＳトランジスタＭ２が一定期間だけオンし電流Ｉｆａｌｌが流れ、フォール信号Ｆａｌｌのピークレベルが低下する。このフォール信号Ｆａｌｌでドライブ用ＳＲラッチ回路５がリセットされ、ハイサイドドライバ６が“Ｌｏｗ”レベルレベルを出力する。
【００９７】
このように、中間電位ＶＳが急変したとき、状態検出信号Ｄｅｓが入力されることにより、ドライブ制御回路１０１は、所定のレベルの第１の制御信号ＶＧＨを出力することができる。
【００９８】
以上のように、本実施例に係るドライブ制御回路１０１、制御装置１００、および制御方法によれば、入力電圧の急変や負荷短絡時等における共振外れにより、中間電位ＶＳが急変した場合にも、ハイサイドドライブ信号ＳＤＨとローサイドドライブ信号ＳＤＬに応じて、所定の動作をすることができる。
【００９９】
さらに、本発明の一態様に係るスイッチング電源装置１０００によれば、中間電位ＶＳが急変した場合にも、ハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２とを規定通りに相互に動作させ、所定の出力電圧を出力することができる。
【符号の説明】
【０１００】
１ エッジ検出回路
２ 抵抗制御回路
２ａ 抵抗用ＳＲラッチ回路
３ 第１の電流制限素子
４ 第２の電流制限素子
５ ドライブ用ＳＲラッチ回路
６ ハイサイドドライバ
７ ローサイドドライバ
８ 第１の電位線
９ 第２の電位線
１０ 第３の電位線
１００ 制御装置
１０１ ドライブ制御回路
１０２ ドライブ信号生成回路
１０００ スイッチング電源装置
１００１ 検出回路
Ｖｉｎ 直流電源
Ｑ１ ハイサイドスイッチ素子
Ｑ２ ローサイドスイッチ素子
Ｔ トランス
Ｔ１ 一次側巻線
Ｔ２、Ｔ３ 二次側巻線
Ｄ３、Ｄ４ ダイオード
Ｃ３、Ｃ４ コンデンサ
Ｃｂｓ ブートストラップ用コンデンサ
ｏｕｔ１、ｏｕｔ２ 出力端子
Ｒ１ 第１の抵抗
Ｒ２ 第２の抵抗
Ｍ１ 第１のＭＯＳトランジスタ
Ｍ２ 第２のＭＯＳトランジスタ
ＭＲ スイッチ素子
【技術分野】
【０００１】
本発明は、直列に接続されたハイサイドスイッチ素子とローサイドスイッチ素子を、交互にオン／オフ制御するためのドライブ制御回路、制御装置、スイッチング電源装置、および、制御方法に関する。
【背景技術】
【０００２】
高耐圧パワー素子のドライブ制御回路においては、例えば、ハイサイドスイッチ素子（出力素子）のゲート制御部に低電圧ロジック信号を伝達する回路が必要になる。
【０００３】
従来、このようなドライブ制御回路は、高耐圧のＭＯＳトランジスタを用いて信号を伝達する方式が用いられている（例えば、特許文献１参照。）。
【０００４】
そして、従来のドライブ制御回路は、例えば、ハイサイドドライブ信号ＳＤＨとローサイドドライブ信号ＳＤＬが交互に入力され、高耐圧パワー素子であるハイサイドスイッチ素子およびローサイドスイッチ素子を交互にオン／オフ制御する。
【０００５】
これにより、ハイサイドドライブ信号ＳＤＨとローサイドドライブ信号ＳＤＬに応じて、ハイサイドスイッチ素子とローサイドスイッチ素子との間の中間電位ＶＳが変化する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２７０３８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、上記従来のドライブ制御回路では、例えば、入力電圧の急変や負荷短絡時等における共振回路の共振外れ等により、ハイサイドスイッチ素子とローサイドスイッチ素子との間の中間電位ＶＳが急変した場合、ライズ信号Ｒｉｓｅが出力される端子の電位がＭＯＳトランジスタＭ１の寄生容量の影響により高くなる。
【０００８】
このとき、ハイサイドドライブ信号ＳＤＨの立ち上がりに応じたエッジ検出信号Ｖ１によりＭＯＳトランジスタＭ１がオンし電流Ｉｒｉｓｅが流れても、ライズ信号Ｒｉｓｅのピークレベルが規定値よりも低下しない。
【０００９】
したがって、このライズ信号Ｒｉｓｅでドライブ用ＳＲラッチ回路がセットされず、ハイサイドドライバが“Ｈｉｇｈ”レベルの制御信号ＶＧＨを出力しない。
【００１０】
すなわち、上記従来のドライブ制御回路では、例えば、入力電圧の急変や負荷短絡時等における共振外れにより、中間電位ＶＳが急変した場合に、ハイサイドドライブ信号ＳＤＨとローサイドドライブ信号ＳＤＬに応じて、所定の動作をすることができない問題がある。
【課題を解決するための手段】
【００１１】
本発明の一態様に係る実施例に従ったドライブ制御回路は、
２つの異なる電位間に直列に接続されたハイサイドスイッチ素子とローサイドスイッチ素子を、交互にオン／オフ制御するためのドライブ制御回路であって、
前記ハイサイドスイッチ素子をオン／オフ制御するためのハイサイドドライブ信号のエッジを検出し、前記ハイサイドスイッチ素子をオンするための前記ハイサイドドライブ信号の第１のエッジに応じて第１のエッジ検出信号を出力し、また、前記ハイサイドスイッチ素子をオフするための前記ハイサイドドライブ信号の第２のエッジに応じて第２のエッジ検出信号を出力するエッジ検出回路と、
第１の電位の第１の電位線に一端が接続された第１の抵抗と、
前記第１の抵抗の他端に一端が接続され、前記第１のエッジ検出信号に応じてオンする第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタの他端と、前記第１の電位よりも低い第２の電位の第２の電位線と、の間に接続された第１の電流制限素子と、
前記第１の電位線に一端が接続された第２の抵抗と、
前記第２の抵抗の他端に一端が接続され、前記第２のエッジ検出信号に応じてオンする第２のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタの他端と前記第２の電位線との間に接続された第２の電流制限素子と、
前記第１の抵抗の他端と前記第１のＭＯＳトランジスタの一端との間の電位であるライズ信号がセット端子に入力され、前記第２の抵抗の他端と前記第２のＭＯＳトランジスタの一端との間の電位であるフォール信号がリセット端子に入力されるドライブ用ＳＲラッチ回路と、
前記ドライブ用ＳＲラッチ回路の出力に応じて、前記ハイサイドスイッチ素子を制御する第１の制御信号を出力するハイサイドドライバと、
前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との間の中間端子に接続された共振回路の状態を検出することにより得られた状態検出信号に応じて、前記第１のＭＯＳトランジスタの他端と前記第２の電位線との間の抵抗値を下げる抵抗制御回路と、を備えることを特徴とする。
【００１２】
前記ドライブ制御回路において、
前記状態検出信号は、前記共振回路の共振外れの状態を検出することにより得られた信号であるようにしてもよい。
【００１３】
前記ドライブ制御回路において、
前記抵抗制御回路は、
前記状態検出信号が入力されてから前記第２のエッジ検出信号が入力されるまでの間、前記第１のＭＯＳトランジスタの他端と前記第２の電位線との間の抵抗値を下げるようにしてもよい。
【００１４】
前記ドライブ制御回路において、
前記抵抗制御回路は、
前記状態検出信号がセット端子に入力され、前記第２のエッジ検出信号がリセット端子に入力される抵抗用ＳＲラッチ回路と、
前記第１のＭＯＳトランジスタの他端と前記第２の電位線との間で前記第１の電流制限素子と並列に接続され、前記抵抗用ＳＲラッチ回路の出力に応じて、前記第１のＭＯＳトランジスタの他端と前記第２の電位線との間を導通させるスイッチ素子と、を有するようにしてもよい。
【００１５】
前記ドライブ制御回路において、
前記スイッチ素子は、
前記第１のＭＯＳトランジスタの他端と前記第２の電位との間で前記第１の電流制限素子と並列に接続され、前記抵抗用ＳＲラッチ回路の出力がゲートに入力される抵抗用ＭＯＳトランジスタであるようにしてもよい。
【００１６】
前記ドライブ制御回路において、
前記ローサイドスイッチ素子をオン／オフ制御するためのローサイドドライブ信号に応じて、前記ローサイドスイッチ素子を制御するための第２の制御信号を出力するローサイドドライバを、さらに備えるようにしてもよい。
【００１７】
前記ドライブ制御回路において、
前記第１の電位線と前記中間端子との間にブートストラップ用のコンデンサが接続されているようにしてもよい。
【００１８】
前記ドライブ制御回路において、
前記第１のＭＯＳトランジスタは、前記第１のエッジ検出信号がゲートに入力されるｎＭＯＳトランジスタであり、
前記第２のＭＯＳトランジスタは、前記第２のエッジ検出信号がゲートに入力されるｎＭＯＳトランジスタであるようにしてもよい。
【００１９】
前記ドライブ制御回路において、
前記第１のＭＯＳトランジスタは、前記第１のエッジ検出信号に応じて一定期間だけオンし、
前記第２のＭＯＳトランジスタは、前記第２のエッジ検出信号に応じて一定期間だけオンするようにしてもよい。
【００２０】
前記ドライブ制御回路において、
前記第１の電流制限素子および前記第２の電流制限素子は、抵抗であるようにしてもよい。
【００２１】
前記ドライブ制御回路において、
前記ハイサイドドライバは、バッファであるようにしてもよい。
【００２２】
前記ドライブ制御回路において、
前記ローサイドドライバは、バッファであるようにしてもよい。
【００２３】
本発明の一態様に係る実施例に従ったドライブ制御回路は、
２つの異なる電位間に直列に接続されたハイサイドスイッチ素子とローサイドスイッチ素子を、交互にオン／オフ制御するためのハイサイドドライブ信号およびローサイドドライブ信号を出力するドライブ信号生成回路と、
前記ハイサイドドライブ信号に応じて第１の制御信号を生成するとともに前記ローサイドドライブ信号に応じて第２の制御信号を生成し、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子を、前記第１、第２の制御信号により交互にオン／オフ制御するドライブ制御回路と、を備え、
前記ドライブ制御回路は、
前記ハイサイドスイッチ素子をオン／オフ制御するためのハイサイドドライブ信号のエッジを検出し、前記ハイサイドスイッチ素子をオンするための前記ハイサイドドライブ信号の第１のエッジに応じて第１のエッジ検出信号を出力し、また、前記ハイサイドスイッチ素子をオフするための前記ハイサイドドライブ信号の第２のエッジに応じて第２のエッジ検出信号を出力するエッジ検出回路と、
第１の電位の第１の電位線に一端が接続された第１の抵抗と、
前記第１の抵抗の他端に一端が接続され、前記第１のエッジ検出信号に応じてオンする第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタの他端と、前記第１の電位よりも低い第２の電位の第２の電位線と、の間に接続された第１の電流制限素子と、
前記第１の電位線に一端が接続された第２の抵抗と、
前記第２の抵抗の他端に一端が接続され、前記第２のエッジ検出信号に応じてオンする第２のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタの他端と前記第２の電位線との間に接続された第２の電流制限素子と、
前記第１の抵抗の他端と前記第１のＭＯＳトランジスタの一端との間の電位であるライズ信号がセット端子に入力され、前記第２の抵抗の他端と前記第２のＭＯＳトランジスタの一端との間の電位であるフォール信号がリセット端子に入力されるドライブ用ＳＲラッチ回路と、
前記ドライブ用ＳＲラッチ回路の出力に応じて、前記ハイサイドスイッチ素子を制御する第１の制御信号を出力するハイサイドドライバと、
前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との間の中間端子に接続された共振回路の状態を検出することにより得られた検出信号に応じて、前記第１のＭＯＳトランジスタの他端と前記第２の電位線との間の抵抗値を下げる抵抗制御回路と、有する
ことを特徴とする制御装置。
【００２４】
本発明の一態様に係る実施例に従ったスイッチング電源装置は、
前記制御装置と、
直流電源と、
前記直流電源の第１の端子に一端が接続され、前記第１の制御信号により制御されるハイサイドスイッチ素子と、
前記ハイサイドスイッチ素子の他端に一端が接続され、前記直流電源の第２の端子に他端が接続され、前記第２の制御信号により制御されるローサイドスイッチ素子と、
一次側巻線と、二次側巻線と、を含み、出力電圧を生成するためのトランスと、
前記ローサイドスイッチ素子の一端と他端との間で前記一次側巻線と直列に接続され、前記一次側巻線と共振回路を構成するコンデンサと、
前記コンデンサに流れる電流を監視ことにより前記共振回路の状態を検出して得られた前記状態検出信号を出力する検出回路と、を備えることを特徴とする。
【００２５】
前記ドライブ制御回路において、
前記状態検出信号は、
前記共振回路の共振外れの状態を検出することにより得られた信号であるようにしてもよい。
【００２６】
本発明の一態様に係る実施例に従った制御方法は、
２つの異なる電位間に直列に接続されたハイサイドスイッチ素子とローサイドスイッチ素子を、交互にオン／オフ制御するためのドライブ制御回路であって、前記ハイサイドスイッチ素子をオン／オフ制御するためのハイサイドドライブ信号のエッジを検出し、前記ハイサイドスイッチ素子をオンするための前記ハイサイドドライブ信号の第１のエッジに応じて第１のエッジ検出信号を出力し、また、前記ハイサイドスイッチ素子をオフするための前記ハイサイドドライブ信号の第２のエッジに応じて第２のエッジ検出信号を出力するエッジ検出回路と、第１の電位の第１の電位線に一端が接続された第１の抵抗と、前記第１の抵抗の他端に一端が接続され、前記第１のエッジ検出信号に応じてオンする第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタの他端と、前記第１の電位よりも低い第２の電位の第２の電位線と、の間に接続された第１の電流制限素子と、前記第１の電位線に一端が接続された第２の抵抗と、前記第２の抵抗の他端に一端が接続され、前記第２のエッジ検出信号に応じてオンする第２のＭＯＳトランジスタと、前記第２のＭＯＳトランジスタの他端と前記第２の電位線との間に接続された第２の電流制限素子と、前記第１の抵抗の他端と前記第１のＭＯＳトランジスタの一端との間の電位であるライズ信号がセット端子に入力され、前記第２の抵抗の他端と前記第２のＭＯＳトランジスタの一端との間の電位であるフォール信号がリセット端子に入力されるドライブ用ＳＲラッチ回路と、前記ドライブ用ＳＲラッチ回路の出力に応じて、前記ハイサイドスイッチ素子を制御する第１の制御信号を出力するハイサイドドライバと、を備えるドライブ制御回路の、制御方法において、
前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との間の中間端子に接続された共振回路の状態を検出することにより得られた状態検出信号に応じて、前記第１のＭＯＳトランジスタの他端と前記第２の電位線との間の抵抗値を下げることを特徴とする。
【００２７】
前記制御方法において、
前記状態検出信号は、
前記共振回路の共振外れの状態を検出することにより得られた信号であるようにしてもよい。
【発明の効果】
【００２８】
本発明の一態様に係るドライブ制御回路によれば、抵抗制御回路が、ハイサイドスイッチ素子とローサイドスイッチ素子との間の中間端子に接続された共振回路の共振外れが検出されることにより得られた状態検出信号Ｄｅｓに応じて、第１のＭＯＳトランジスタの他端と第２の電位線との間の抵抗値を下げる。
【００２９】
すなわち、共振回路の共振外れが検出されたときには、抵抗用ＳＲラッチ回路の出力Ｌａｓが“Ｈｉｇｈ”レベルになり、抵抗用ＭＯＳトランジスタがオンする。
【００３０】
このとき、ハイサイドドライブ信号ＳＤＨに応じて第１のＭＯＳトランジスタがオンすると、ライズ信号Ｒｉｓｅのピークレベルがより低下する（所定のレベルまで低下する）。
【００３１】
したがって、このライズ信号Ｒｉｓｅに反応して、ドライブ用ＳＲラッチ回路がセットされ、ハイサイドドライバが所望の“Ｈｉｇｈ”レベルの第１の制御信号ＶＧＨを出力することとなる。
【００３２】
すなわち、本発明の一態様に係るドライブ制御回路、制御装置、および制御方法によれば、入力電圧の急変や負荷短絡時等における共振外れにより、中間電位ＶＳが急変した場合にも、ハイサイドドライブ信号ＳＤＨとローサイドドライブ信号ＳＤＬに応じて、所定の動作をすることができる。
【００３３】
さらに、本発明の一態様に係るスイッチング電源装置によれば、中間電位ＶＳが急変した場合にも、ハイサイドスイッチ素子とローサイドスイッチ素子とを規定通りに相互に動作させ、所定の出力電圧を出力することができる。
【図面の簡単な説明】
【００３４】
【図１】図１は、本発明の一態様である実施例１に係るスイッチング電源装置１０００の構成の一例を示す図である。
【図２】図２は、図１に示すスイッチング電源装置１０００の制御装置１００の構成の一例を示す図である。
【図３】図３は、図２に示す制御装置１００のドライブ制御回路１０１の構成の一例を示す図である。
【図４】図４は、図３に示すドライブ制御回路１０１の各波形の一例を示す波形図である。
【発明を実施するための形態】
【００３５】
以下、本発明に係る各実施例について図面に基づいて説明する。
【実施例１】
【００３６】
図１は、本発明の一態様である実施例１に係るスイッチング電源装置１０００の構成の一例を示す図である。
【００３７】
図１に示すように、スイッチング電源装置１０００は、制御装置１００と、直流電源Ｖｉｎと、ハイサイドスイッチ素子（ｎＭＯＳトランジスタ）Ｑ１と、ローサイドスイッチ素子（ｎＭＯＳトランジスタ）Ｑ２と、トランスＴと、ダイオードＤ３、Ｄ４と、コンデンサＣ３、Ｃ４と、出力端子ｏｕｔ１、ｏｕｔ２と、検出回路１００１と、を備える。
【００３８】
制御装置１００は、ハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２を、交互にオン／オフ制御するための第１の制御信号ＶＧＨおよび第２の制御信号ＶＧＬを出力するようになっている。
【００３９】
直流電源Ｖｉｎは、直流電圧を出力するようになっている。
【００４０】
ハイサイドスイッチ素子Ｑ１は、直流電源Ｖｉｎの第１の端子（正極）に一端（ドレイン）が接続され、第１の制御信号ＶＧＨがゲートに入力される。すなわち、ハイサイドスイッチ素子Ｑ１は、第１の制御信号ＶＧＨにより制御される。
【００４１】
ローサイドスイッチ素子Ｑ２は、ハイサイドスイッチ素子Ｑ１の他端（ソース）に一端（ドレイン）が接続され、直流電源Ｖｉｎの第２の端子（負極）に他端（ソース）が接続され、第２の制御信号ＶＧＬがゲートに入力される。すなわち、ローサイドスイッチ素子Ｑ２は、第２の制御信号ＶＧＬにより制御される。
【００４２】
このように、ハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２とは、２つの異なる電位間に直列に接続されている。なお、ローサイドスイッチ素子Ｑ２の他端（（ソース）は、さらに接地に接続されていてもよい。
【００４３】
出力電圧を生成するためのトランスＴは、一次側巻線Ｔ１と、二次側巻線Ｔ２、Ｔ３と、を含む。
【００４４】
コンデンサＣ３は、ローサイドスイッチ素子Ｑ２の一端（ドレイン）と他端（ソース）との間で一次側巻線Ｔ１と直列に接続されている。このコンデンサＣ３は、一次側巻線Ｔ１と共振回路を構成する。
【００４５】
二次側巻線Ｔ２、Ｔ３は、直列に接続されている。二次側巻線Ｔ２の一端は、ダイオードＤ３を介して出力端子ｏｕｔ１に接続され、二次側巻線Ｔ２の他端は、出力端子ｏｕｔ２に接続されている。また、二次側巻線Ｔ３の一端は、出力端子ｏｕｔ２に接続され、二次側巻線Ｔ３の他端は、ダイオードＤ４を介して出力端子ｏｕｔ１に接続されている。
【００４６】
コンデンサＣ４は、出力端子ｏｕｔ１と出力端子ｏｕｔ２との間に接続されている。
【００４７】
制御装置１００は、ハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２を、交互にオン／オフ制御するための第１の制御信号ＶＧＨおよび第２の制御信号ＶＧＬを出力するようになっている。
【００４８】
検出回路１００１は、コンデンサＣ３に流れる電流を監視ことにより該共振回路の状態（ここでは、例えば、共振外れ）を検出して得られた状態検出信号Ｄｅｓを制御装置１００に出力するようになっている。例えば、検出回路１００１は、コンデンサＣ３に流れる電流の変化に基づいて、該共振回路の状態が共振外れであると判断した場合には、“Ｈｉｇｈ”レベルの状態検出信号Ｄｅｓを出力する。
【００４９】
以上のような構成を有するスイッチング電源装置１０００は、制御装置１００がハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２を、交互にオン／オフ制御することにより、ハイサイドスイッチ素子とローサイドスイッチ素子との間の中間電位が変化する。これにより、該共振回路が電流共振し、トランスＴから出力端子ｏｕｔ１、ｏｕｔ２に接続された負荷Ｌｏａｄに電圧が供給されるようになっている。
【００５０】
ここで、制御装置１００の構成の一例について説明する。図２は、図１に示すスイッチング電源装置１０００の制御装置１００の構成の一例を示す図である。
【００５１】
図２に示すように、制御装置１００は、ドライブ制御回路１０１と、ドライブ信号生成回路１０２と、を有する。
【００５２】
ドライブ信号生成回路１０２は、ハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２を、交互にオン／オフ制御するためのハイサイドドライブ信号ＳＤＨおよびローサイドドライブ信号ＳＤＬを出力するようになっている。
【００５３】
また、ドライブ制御回路１０１は、ハイサイドドライブ信号ＳＤＨに応じて第１の制御信号ＶＧＨを生成するとともに、ローサイドドライブ信号ＳＤＬに応じて第２の制御信号ＶＧＬを生成するようになっている。すなわち、ドライブ制御回路１０１は、このハイサイドドライブ信号、ローサイドドライブ信号ＳＤＨ、ＳＤＬにより、ハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２を、交互にオン／オフ制御する。
【００５４】
ここで、ドライブ制御回路１０１の構成の一例について説明する。図３は、図２に示す制御装置１００のドライブ制御回路１０１の構成の一例を示す図である。
【００５５】
図３に示すように、ドライブ制御回路１０１は、エッジ検出回路１と、抵抗制御回路２と、第１の電流制限素子３と、第２の電流制限素子４と、ドライブ用ＳＲラッチ回路５と、ハイサイドドライバ６と、ローサイドドライバ７と、第１の電位線８と、第２の電位線９と、第３の電位線１０と、第１の抵抗Ｒ１と、第２の抵抗Ｒ２と、第１のＭＯＳトランジスタＭ１と、第２のＭＯＳトランジスタＭ２と、ブートストラップ用コンデンサＣｂｓと、を有する。
【００５６】
エッジ検出回路１は、ハイサイドスイッチ素子Ｑ１をオン／オフ制御するためのハイサイドドライブ信号ＳＤＨのエッジを検出するようになっている。
【００５７】
そして、このエッジ検出回路１は、ハイサイドスイッチ素子Ｑ１をオンするためのハイサイドドライブ信号ＳＤＨの第１のエッジ（例えば、パルス信号の立ち上がりのエッジ）に応じて、例えば“Ｈｉｇｈ”レベルの第１のエッジ検出信号Ｖ１を出力する。
【００５８】
一方、エッジ検出回路１は、ハイサイドスイッチ素子Ｑ１をオフするためのハイサイドドライブ信号ＳＤＨの第２のエッジ（例えば、パルス信号の立ち下がりのエッジ）に応じて第２のエッジ検出信号Ｖ２を出力する。
【００５９】
また、第１の抵抗Ｒ１は、第１の電位（例えば、電源電位）ＶＢの第１の電位線８に一端が接続されている。
【００６０】
第１のＭＯＳトランジスタＭ１は、第１の抵抗Ｒ１の他端に一端（ドレイン）が接続されている。この第１のＭＯＳトランジスタＭ１は、第１のエッジ検出信号Ｖ１がゲートに入力され、この第１のエッジ検出信号Ｖ１に応じて、オンするようになっている。なお、この第１のＭＯＳトランジスタＭ１の寄生容量Ｃｐ１が、第１のＭＯＳトランジスタＭ１のドレインと第２の電位線９との間に接続されるように存在している。
【００６１】
ここで、例えば、第１のＭＯＳトランジスタＭ１がオンすると、電流Ｉｒｉｓｅが第１のＭＯＳトランジスタＭ１に流れることにより、第１の抵抗Ｒ１の他端と第１のＭＯＳトランジスタＭ１の一端（ドレイン）との間の電位であるライズ信号Ｒｉｓｅのレベルが低下する。
【００６２】
また、第１の電流制限素子３は、第１のＭＯＳトランジスタＭ１の他端（ソース）と、第１の電位ＶＢよりも低い第２の電位（例えば、接地電位）ＰＧの第２の電位線９と、の間に接続されている。この第１の電流制限素子３は、例えば、抵抗Ｒ３で構成されている。
【００６３】
第２の抵抗Ｒ２は、第１の電位線８に一端が接続されている。
【００６４】
第２のＭＯＳトランジスタＭ２は、第２の抵抗Ｒ２の他端に一端（ドレイン）が接続されている。この第２のＭＯＳトランジスタＭ２は、第２のエッジ検出信号Ｖ２がゲートに入力され、この第２のエッジ検出信号Ｖ２に応じて、オンするようになっている。なお、この第２のＭＯＳトランジスタＭ２の寄生容量Ｃｐ２が、第２のＭＯＳトランジスタＭ２のドレインと第２の電位線９との間に接続されるように存在している。
【００６５】
ここで、例えば、第２のＭＯＳトランジスタＭ２がオンすると、電流Ｉｆａｌｌが第２のＭＯＳトランジスタＭ２に流れることにより、第２の抵抗Ｒ２の他端と第２のＭＯＳトランジスタＭ２の一端（ドレイン）との間の電位であるフォール信号Ｆａｌｌのレベルが低下する。
【００６６】
また、第２の電流制限素子４は、第２のＭＯＳトランジスタＭ２の他端（ソース）と第２の電位線９との間に接続されている。この第２の電流制限素子４は、例えば、抵抗Ｒ４で構成されている。
【００６７】
ドライブ用ＳＲラッチ回路５は、第１の抵抗Ｒ１の他端と第１のＭＯＳトランジスタＭ１の一端（ドレイン）との間の電位であるライズ信号Ｒｉｓｅがセット端子Ｓに入力され、第２の抵抗Ｒ２の他端と第２のＭＯＳトランジスタＭ２の一端（ドレイン）との間の電位であるフォール信号Ｆａｌｌがリセット端子Ｒに入力されている。
【００６８】
ハイサイドドライバ６は、ドライブ用ＳＲラッチ回路５の出力に応じて、ハイサイドスイッチ素子Ｑ１を制御する第１の制御信号ＶＧＨを出力するようになっている。このハイサイドドライバ６は、例えば、ドライブ用ＳＲラッチ回路５の出力を増幅して第１の制御信号ＶＧＨを出力するバッファである。
【００６９】
また、ドライブ用ＳＲラッチ回路５およびハイサイドドライバ６は、第１の電位線８と第３の電位線１０との間に接続され、動作電圧が供給されるようになっている。
【００７０】
この第３の電位線１０は、中間端子Ｘに接続されている。この第３の電位線１０と第１の電位線８との間には、第１の電位線８と第３の電位線１０との間の電位差を保つためのブートストラップ用コンデンサＣｂｓが接続されている。これにより、中間電位ＶＳが変動すると、第１の電位線８の第１の電位も変動するようになっている。
【００７１】
したがって、例えば、該共振回路の共振外れにより中間端子Ｘの中間電位ＶＳが変化すると、この中間電位ＶＳの変化に応じて第１の電位ＶＢが変化する。そして、例えば、中間電位ＶＳが上昇して第１の電位ＶＢも上昇すると、寄生容量Ｃｐ１、Ｃｐ２の影響により、ライズ信号Ｒｉｓｅおよびフォール信号Ｆａｌｌのレベルが低下する。一方、中間電位ＶＳが下降して第１の電位ＶＢも下降すると、寄生容量Ｃｐ１、Ｃｐ２の影響により、ライズ信号Ｒｉｓｅおよびフォール信号Ｆａｌｌのレベルが上昇する。
【００７２】
また、抵抗制御回路２は、ハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２との間の中間端子Ｘに接続された共振回路（Ｔ１、Ｃ３）の状態を検出することにより得られた状態検出信号Ｄｅｓに応じて、第１のＭＯＳトランジスタＭ１の他端（ドレイン）と第２の電位線９との間の抵抗値を下げるようになっている。
【００７３】
例えば、この抵抗制御回路２は、状態検出信号Ｄｅｓが入力されてから第２のエッジ検出信号Ｖ２が入力されるまでの間、第１のＭＯＳトランジスタＭ１の他端（ドレイン）と第２の電位線９との間の抵抗値を下げる。
【００７４】
この抵抗制御回路２は、図３に示すように、例えば、抵抗用ＳＲラッチ回路２ａと、スイッチ素子ＭＲと、を有する。
【００７５】
抵抗用ＳＲラッチ回路２ａは、状態検出信号Ｄｅｓがセット端子Ｓに入力され、第２のエッジ検出信号Ｖ２がリセット端子Ｒに入力される。
【００７６】
スイッチ素子ＭＲは、第１のＭＯＳトランジスタＭ１の他端（ソース）と第２の電位線９との間で、第１の電流制限素子３と並列に接続され、抵抗用ＳＲラッチ回路２ａの出力信号Ｌａｓに応じて、第１のＭＯＳトランジスタＭの他端（ソース）と第２の電位線９との間を導通させる。これにより、第１のＭＯＳトランジスタＭ１の他端（ソース）と第２の電位線９との間の抵抗値が低下する。
【００７７】
このスイッチ素子ＭＲは、例えば、図３に示すように、第１のＭＯＳトランジスタＭ１の他端（ソース）と第２の電位線９との間で第１の電流制限素子３と並列に接続された抵抗用ＭＯＳトランジスタである。この抵抗用ＭＯＳトランジスタは、抵抗用ＳＲラッチ回路２ａの出力がゲートに接続され、抵抗用ＳＲラッチ回路２ａの出力信号Ｌａｓによりオン／オフが制御される。
【００７８】
ローサイドドライバ７は、ローサイドスイッチ素子Ｑ２をオン／オフ制御するためのローサイドドライブ信号ＳＤＬに応じて、ローサイドスイッチ素子Ｑ２を制御するための第２の制御信号ＶＧＬを出力するようになっている。このローサイドドライバ７は、例えば、ローサイドドライブ信号ＳＤＬを増幅して第２の制御信号ＶＧＬを出力するバッファである。
【００７９】
次に、以上のような構成を有するドライブ制御回路１０１の動作の一例について説明する。
【００８０】
ここで、図４は、図３に示すドライブ制御回路１０１の各波形の一例を示す波形図である。なお、この図４において、説明のため、時間ｔ１〜ｔ５の期間は、状態検出信号Ｄｅｓがドライブ制御回路１０１に入力されない場合を表し、一方、時間ｔ６〜ｔ１２の期間は、状態検出信号Ｄｅｓがドライブ制御回路１０１に入力される場合を表している。
図４に示すように、例えば、中間電位ＶＳが急変（下降）することにより、第１の電位ＶＢも下降すると、既述のように、ライズ信号Ｒｉｓｅが通常のレベルよりも上昇する（時間ｔ１〜ｔ４）。
【００８１】
そして、時間ｔ２において、ハイサイドドライブ信号ＳＤＨが“Ｈｉｇｈ”レベルになると、エッジ検出回路１は、ハイサイドドライブ信号ＳＤＨの立ち上がりのエッジに応じて、“Ｈｉｇｈ”レベルの第１のエッジ検出信号Ｖ１を出力する。
【００８２】
これにより、第１のＭＯＳトランジスタＭ１が一定期間（時間ｔ２〜ｔ３）だけオンし電流Ｉｒｉｓｅが流れるが、ライズ信号Ｒｉｓｅのピークレベルが規定値よりも低下しない（時間ｔ２〜ｔ３）。
【００８３】
したがって、このライズ信号Ｒｉｓｅでドライブ用ＳＲラッチ回路５がセットされず、ハイサイドドライバ６が“Ｈｉｇｈ”レベルの第１の制御信号ＶＧＨを出力しない（時間ｔ２〜ｔ５）。
【００８４】
なお、時間ｔ４において、中間電位ＶＳが所定のレベルに戻ることにより、ライズ信号Ｒｉｓｅのレベルも通常のレベルに戻る。
【００８５】
また、時間ｔ５において、エッジ検出回路１は、ハイサイドドライブ信号ＳＤＨの立ち下がりのエッジに応じて、第２のエッジ検出信号Ｖ２を出力する。
【００８６】
これにより、第２のＭＯＳトランジスタＭ２が一定期間だけオンし電流Ｉｆａｌｌが流れるが、フォール信号Ｆａｌｌのピークレベルが低下する。
【００８７】
このように、中間電位ＶＳが急変したとき、状態検出信号Ｄｅｓが入力されなければ（言い換えれば、抵抗制御回路２が無い場合（従来技術））、ドライブ制御回路１０１は、所定のレベルの第１の制御信号ＶＧＨを出力することがでない。
【００８８】
次に、時間ｔ６〜ｔ８において、例えば、中間電位ＶＳが急変（下降）することにより、第１の電位ＶＢも下降すると、既述のように、ライズ信号Ｒｉｓｅが通常のレベルよりも上昇する。
【００８９】
一方、時間ｔ７において、抵抗制御回路２の抵抗用ＳＲラッチ回路２ａが、状態検出信号Ｄｅｓに応じて、“Ｈｉｇｈ”レベルの信号Ｌａｓを出力する。これにより、スイッチ素子ＭＲがオンし、第１のＭＯＳトランジスタＭの他端（ソース）と第２の電位線９との間を導通させる。したがって、第１のＭＯＳトランジスタＭ１の他端（ソース）と第２の電位線９との間の抵抗値が低下する。
【００９０】
すなわち、抵抗制御回路２は、状態検出信号Ｄｅｓが入力されてから第２のエッジ検出信号Ｖ２が入力されるまでの間（時間ｔ７〜ｔ１２）、第１のＭＯＳトランジスタＭ１の他端（ドレイン）と第２の電位線９との間の抵抗値を下げる。
【００９１】
そして、時間ｔ９において、ハイサイドドライブ信号ＳＤＨが“Ｈｉｇｈ”レベルになると、エッジ検出回路１は、ハイサイドドライブ信号ＳＤＨの立ち上がりのエッジに応じて、“Ｈｉｇｈ”レベルの第１のエッジ検出信号Ｖ１を出力する。
【００９２】
これにより、第１のＭＯＳトランジスタＭ１が一定期間（時間ｔ９〜ｔ１０）だけオンし、電流Ｉｒｉｓｅが流れる。ここで、第１のＭＯＳトランジスタＭの他端（ソース）と第２の電位線９との間を導通しているため、電流Ｉｒｉｓｅが時間ｔ２〜ｔ３の期間よりも増大するため、ライズ信号Ｒｉｓｅのピークレベルが該規定値よりも低下することとなる（時間ｔ９〜ｔ１０）。
【００９３】
したがって、このライズ信号Ｒｉｓｅでドライブ用ＳＲラッチ回路５がセットされ、ハイサイドドライバ６が“Ｈｉｇｈ”レベルの第１の制御信号ＶＧＨを出力することとなる（時間ｔ９〜ｔ１２）。
【００９４】
なお、時間ｔ１１において、中間電位ＶＳが所定のレベルに戻ることにより、ライズ信号Ｒｉｓｅのレベルも通常のレベルに戻る。
【００９５】
また、時間ｔ１２において、エッジ検出回路１は、ハイサイドドライブ信号ＳＤＨの立ち下がりのエッジに応じて、第２のエッジ検出信号Ｖ２を出力する。
【００９６】
これにより、第２のＭＯＳトランジスタＭ２が一定期間だけオンし電流Ｉｆａｌｌが流れ、フォール信号Ｆａｌｌのピークレベルが低下する。このフォール信号Ｆａｌｌでドライブ用ＳＲラッチ回路５がリセットされ、ハイサイドドライバ６が“Ｌｏｗ”レベルレベルを出力する。
【００９７】
このように、中間電位ＶＳが急変したとき、状態検出信号Ｄｅｓが入力されることにより、ドライブ制御回路１０１は、所定のレベルの第１の制御信号ＶＧＨを出力することができる。
【００９８】
以上のように、本実施例に係るドライブ制御回路１０１、制御装置１００、および制御方法によれば、入力電圧の急変や負荷短絡時等における共振外れにより、中間電位ＶＳが急変した場合にも、ハイサイドドライブ信号ＳＤＨとローサイドドライブ信号ＳＤＬに応じて、所定の動作をすることができる。
【００９９】
さらに、本発明の一態様に係るスイッチング電源装置１０００によれば、中間電位ＶＳが急変した場合にも、ハイサイドスイッチ素子Ｑ１とローサイドスイッチ素子Ｑ２とを規定通りに相互に動作させ、所定の出力電圧を出力することができる。
【符号の説明】
【０１００】
１ エッジ検出回路
２ 抵抗制御回路
２ａ 抵抗用ＳＲラッチ回路
３ 第１の電流制限素子
４ 第２の電流制限素子
５ ドライブ用ＳＲラッチ回路
６ ハイサイドドライバ
７ ローサイドドライバ
８ 第１の電位線
９ 第２の電位線
１０ 第３の電位線
１００ 制御装置
１０１ ドライブ制御回路
１０２ ドライブ信号生成回路
１０００ スイッチング電源装置
１００１ 検出回路
Ｖｉｎ 直流電源
Ｑ１ ハイサイドスイッチ素子
Ｑ２ ローサイドスイッチ素子
Ｔ トランス
Ｔ１ 一次側巻線
Ｔ２、Ｔ３ 二次側巻線
Ｄ３、Ｄ４ ダイオード
Ｃ３、Ｃ４ コンデンサ
Ｃｂｓ ブートストラップ用コンデンサ
ｏｕｔ１、ｏｕｔ２ 出力端子
Ｒ１ 第１の抵抗
Ｒ２ 第２の抵抗
Ｍ１ 第１のＭＯＳトランジスタ
Ｍ２ 第２のＭＯＳトランジスタ
ＭＲ スイッチ素子
【特許請求の範囲】
【請求項１】
２つの異なる電位間に直列に接続されたハイサイドスイッチ素子とローサイドスイッチ素子を、交互にオン／オフ制御するためのドライブ制御回路であって、
前記ハイサイドスイッチ素子をオン／オフ制御するためのハイサイドドライブ信号のエッジを検出し、前記ハイサイドスイッチ素子をオンするための前記ハイサイドドライブ信号の第１のエッジに応じて第１のエッジ検出信号を出力し、また、前記ハイサイドスイッチ素子をオフするための前記ハイサイドドライブ信号の第２のエッジに応じて第２のエッジ検出信号を出力するエッジ検出回路と、
第１の電位の第１の電位線に一端が接続された第１の抵抗と、
前記第１の抵抗の他端に一端が接続され、前記第１のエッジ検出信号に応じてオンする第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタの他端と、前記第１の電位よりも低い第２の電位の第２の電位線と、の間に接続された第１の電流制限素子と、
前記第１の電位線に一端が接続された第２の抵抗と、
前記第２の抵抗の他端に一端が接続され、前記第２のエッジ検出信号に応じてオンする第２のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタの他端と前記第２の電位線との間に接続された第２の電流制限素子と、
前記第１の抵抗の他端と前記第１のＭＯＳトランジスタの一端との間の電位であるライズ信号がセット端子に入力され、前記第２の抵抗の他端と前記第２のＭＯＳトランジスタの一端との間の電位であるフォール信号がリセット端子に入力されるドライブ用ＳＲラッチ回路と、
前記ドライブ用ＳＲラッチ回路の出力に応じて、前記ハイサイドスイッチ素子を制御する第１の制御信号を出力するハイサイドドライバと、
前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との間の中間端子に接続された共振回路の状態を検出することにより得られた状態検出信号に応じて、前記第１のＭＯＳトランジスタの他端と前記第２の電位線との間の抵抗値を下げる抵抗制御回路と、を備える
ことを特徴とするドライブ制御回路。
【請求項２】
前記状態検出信号は、前記共振回路の共振外れの状態を検出することにより得られた信号である
ことを特徴とする請求項１に記載のドライブ制御回路。
【請求項３】
前記抵抗制御回路は、
前記状態検出信号が入力されてから前記第２のエッジ検出信号が入力されるまでの間、前記第１のＭＯＳトランジスタの他端と前記第２の電位線との間の抵抗値を下げる
ことを特徴とする請求項１または２に記載のドライブ制御回路。
【請求項４】
前記抵抗制御回路は、
前記状態検出信号がセット端子に入力され、前記第２のエッジ検出信号がリセット端子に入力される抵抗用ＳＲラッチ回路と、
前記第１のＭＯＳトランジスタの他端と前記第２の電位線との間で前記第１の電流制限素子と並列に接続され、前記抵抗用ＳＲラッチ回路の出力に応じて、前記第１のＭＯＳトランジスタの他端と前記第２の電位線との間を導通させるスイッチ素子と、を有する
ことを特徴とする請求項１ないし３のいずれか一項に記載のドライブ制御回路。
【請求項５】
前記スイッチ素子は、
前記第１のＭＯＳトランジスタの他端と前記第２の電位との間で前記第１の電流制限素子と並列に接続され、前記抵抗用ＳＲラッチ回路の出力がゲートに入力される抵抗用ＭＯＳトランジスタである
ことを特徴とする請求項４に記載のドライブ制御回路。
【請求項６】
前記ローサイドスイッチ素子をオン／オフ制御するためのローサイドドライブ信号に応じて、前記ローサイドスイッチ素子を制御するための第２の制御信号を出力するローサイドドライバを、さらに備える
ことを特徴とする請求項１ないし５のいずれか一項に記載のドライブ制御回路。
【請求項７】
前記第１の電位線と前記中間端子との間にブートストラップ用のコンデンサが接続されている
ことを特徴とする請求項１ないし６のいずれか一項に記載のドライブ制御回路。
【請求項８】
前記第１のＭＯＳトランジスタは、前記第１のエッジ検出信号がゲートに入力されるｎＭＯＳトランジスタであり、
前記第２のＭＯＳトランジスタは、前記第２のエッジ検出信号がゲートに入力されるｎＭＯＳトランジスタである
ことを特徴とする請求項１ないし７のいずれか一項に記載のドライブ制御回路。
【請求項９】
前記第１のＭＯＳトランジスタは、前記第１のエッジ検出信号に応じて一定期間だけオンし、
前記第２のＭＯＳトランジスタは、前記第２のエッジ検出信号に応じて一定期間だけオンする
ことを特徴とする請求項１ないし８のいずれか一項に記載のドライブ制御回路。
【請求項１０】
前記第１の電流制限素子および前記第２の電流制限素子は、抵抗であることを特徴とする請求項１ないし９のいずれか一項に記載のドライブ制御回路。
【請求項１１】
前記ハイサイドドライバは、バッファであることを特徴とする請求項１ないし１０のいずれか一項に記載のドライブ制御回路。
【請求項１２】
前記ローサイドドライバは、バッファであることを特徴とする請求項６に記載のドライブ制御回路。
【請求項１３】
２つの異なる電位間に直列に接続されたハイサイドスイッチ素子とローサイドスイッチ素子を、交互にオン／オフ制御するためのハイサイドドライブ信号およびローサイドドライブ信号を出力するドライブ信号生成回路と、
前記ハイサイドドライブ信号に応じて第１の制御信号を生成するとともに前記ローサイドドライブ信号に応じて第２の制御信号を生成し、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子を、前記第１、第２の制御信号により交互にオン／オフ制御するドライブ制御回路と、を備え、
前記ドライブ制御回路は、
前記ハイサイドスイッチ素子をオン／オフ制御するためのハイサイドドライブ信号のエッジを検出し、前記ハイサイドスイッチ素子をオンするための前記ハイサイドドライブ信号の第１のエッジに応じて第１のエッジ検出信号を出力し、また、前記ハイサイドスイッチ素子をオフするための前記ハイサイドドライブ信号の第２のエッジに応じて第２のエッジ検出信号を出力するエッジ検出回路と、
第１の電位の第１の電位線に一端が接続された第１の抵抗と、
前記第１の抵抗の他端に一端が接続され、前記第１のエッジ検出信号に応じてオンする第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタの他端と、前記第１の電位よりも低い第２の電位の第２の電位線と、の間に接続された第１の電流制限素子と、
前記第１の電位線に一端が接続された第２の抵抗と、
前記第２の抵抗の他端に一端が接続され、前記第２のエッジ検出信号に応じてオンする第２のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタの他端と前記第２の電位線との間に接続された第２の電流制限素子と、
前記第１の抵抗の他端と前記第１のＭＯＳトランジスタの一端との間の電位であるライズ信号がセット端子に入力され、前記第２の抵抗の他端と前記第２のＭＯＳトランジスタの一端との間の電位であるフォール信号がリセット端子に入力されるドライブ用ＳＲラッチ回路と、
前記ドライブ用ＳＲラッチ回路の出力に応じて、前記ハイサイドスイッチ素子を制御する第１の制御信号を出力するハイサイドドライバと、
前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との間の中間端子に接続された共振回路の状態を検出することにより得られた状態検出信号に応じて、前記第１のＭＯＳトランジスタの他端と前記第２の電位線との間の抵抗値を下げる抵抗制御回路と、有する
ことを特徴とする制御装置。
【請求項１４】
請求項１３に記載の前記制御装置と、
直流電源と、
前記直流電源の第１の端子に一端が接続され、前記第１の制御信号により制御されるハイサイドスイッチ素子と、
前記ハイサイドスイッチ素子の他端に一端が接続され、前記直流電源の第２の端子に他端が接続され、前記第２の制御信号により制御されるローサイドスイッチ素子と、
一次側巻線と、二次側巻線と、を含み、出力電圧を生成するためのトランスと、
前記ローサイドスイッチ素子の一端と他端との間で前記一次側巻線と直列に接続され、前記一次側巻線と共振回路を構成するコンデンサと、
前記コンデンサに流れる電流を監視ことにより前記共振回路の状態を検出して得られた前記状態検出信号を出力する検出回路と、を備える
ことを特徴とするスイッチング電源装置。
【請求項１５】
前記状態検出信号は、
前記共振回路の共振外れの状態を検出することにより得られた信号である
ことを特徴とする請求項１４に記載のスイッチング電源装置。
【請求項１６】
２つの異なる電位間に直列に接続されたハイサイドスイッチ素子とローサイドスイッチ素子を、交互にオン／オフ制御するためのドライブ制御回路であって、前記ハイサイドスイッチ素子をオン／オフ制御するためのハイサイドドライブ信号のエッジを検出し、前記ハイサイドスイッチ素子をオンするための前記ハイサイドドライブ信号の第１のエッジに応じて第１のエッジ検出信号を出力し、また、前記ハイサイドスイッチ素子をオフするための前記ハイサイドドライブ信号の第２のエッジに応じて第２のエッジ検出信号を出力するエッジ検出回路と、第１の電位の第１の電位線に一端が接続された第１の抵抗と、前記第１の抵抗の他端に一端が接続され、前記第１のエッジ検出信号に応じてオンする第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタの他端と、前記第１の電位よりも低い第２の電位の第２の電位線と、の間に接続された第１の電流制限素子と、前記第１の電位線に一端が接続された第２の抵抗と、前記第２の抵抗の他端に一端が接続され、前記第２のエッジ検出信号に応じてオンする第２のＭＯＳトランジスタと、前記第２のＭＯＳトランジスタの他端と前記第２の電位線との間に接続された第２の電流制限素子と、前記第１の抵抗の他端と前記第１のＭＯＳトランジスタの一端との間の電位であるライズ信号がセット端子に入力され、前記第２の抵抗の他端と前記第２のＭＯＳトランジスタの一端との間の電位であるフォール信号がリセット端子に入力されるドライブ用ＳＲラッチ回路と、前記ドライブ用ＳＲラッチ回路の出力に応じて、前記ハイサイドスイッチ素子を制御する第１の制御信号を出力するハイサイドドライバと、を備えるドライブ制御回路の、制御方法において、
前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との間の中間端子に接続された共振回路の状態を検出することにより得られた状態検出信号に応じて、前記第１のＭＯＳトランジスタの他端と前記第２の電位線との間の抵抗値を下げる
ことを特徴とする制御方法。
【請求項１７】
前記状態検出信号は、
前記共振回路の共振外れの状態を検出することにより得られた信号であることを特徴とする請求項１６に記載の制御方法。
【請求項１】
２つの異なる電位間に直列に接続されたハイサイドスイッチ素子とローサイドスイッチ素子を、交互にオン／オフ制御するためのドライブ制御回路であって、
前記ハイサイドスイッチ素子をオン／オフ制御するためのハイサイドドライブ信号のエッジを検出し、前記ハイサイドスイッチ素子をオンするための前記ハイサイドドライブ信号の第１のエッジに応じて第１のエッジ検出信号を出力し、また、前記ハイサイドスイッチ素子をオフするための前記ハイサイドドライブ信号の第２のエッジに応じて第２のエッジ検出信号を出力するエッジ検出回路と、
第１の電位の第１の電位線に一端が接続された第１の抵抗と、
前記第１の抵抗の他端に一端が接続され、前記第１のエッジ検出信号に応じてオンする第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタの他端と、前記第１の電位よりも低い第２の電位の第２の電位線と、の間に接続された第１の電流制限素子と、
前記第１の電位線に一端が接続された第２の抵抗と、
前記第２の抵抗の他端に一端が接続され、前記第２のエッジ検出信号に応じてオンする第２のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタの他端と前記第２の電位線との間に接続された第２の電流制限素子と、
前記第１の抵抗の他端と前記第１のＭＯＳトランジスタの一端との間の電位であるライズ信号がセット端子に入力され、前記第２の抵抗の他端と前記第２のＭＯＳトランジスタの一端との間の電位であるフォール信号がリセット端子に入力されるドライブ用ＳＲラッチ回路と、
前記ドライブ用ＳＲラッチ回路の出力に応じて、前記ハイサイドスイッチ素子を制御する第１の制御信号を出力するハイサイドドライバと、
前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との間の中間端子に接続された共振回路の状態を検出することにより得られた状態検出信号に応じて、前記第１のＭＯＳトランジスタの他端と前記第２の電位線との間の抵抗値を下げる抵抗制御回路と、を備える
ことを特徴とするドライブ制御回路。
【請求項２】
前記状態検出信号は、前記共振回路の共振外れの状態を検出することにより得られた信号である
ことを特徴とする請求項１に記載のドライブ制御回路。
【請求項３】
前記抵抗制御回路は、
前記状態検出信号が入力されてから前記第２のエッジ検出信号が入力されるまでの間、前記第１のＭＯＳトランジスタの他端と前記第２の電位線との間の抵抗値を下げる
ことを特徴とする請求項１または２に記載のドライブ制御回路。
【請求項４】
前記抵抗制御回路は、
前記状態検出信号がセット端子に入力され、前記第２のエッジ検出信号がリセット端子に入力される抵抗用ＳＲラッチ回路と、
前記第１のＭＯＳトランジスタの他端と前記第２の電位線との間で前記第１の電流制限素子と並列に接続され、前記抵抗用ＳＲラッチ回路の出力に応じて、前記第１のＭＯＳトランジスタの他端と前記第２の電位線との間を導通させるスイッチ素子と、を有する
ことを特徴とする請求項１ないし３のいずれか一項に記載のドライブ制御回路。
【請求項５】
前記スイッチ素子は、
前記第１のＭＯＳトランジスタの他端と前記第２の電位との間で前記第１の電流制限素子と並列に接続され、前記抵抗用ＳＲラッチ回路の出力がゲートに入力される抵抗用ＭＯＳトランジスタである
ことを特徴とする請求項４に記載のドライブ制御回路。
【請求項６】
前記ローサイドスイッチ素子をオン／オフ制御するためのローサイドドライブ信号に応じて、前記ローサイドスイッチ素子を制御するための第２の制御信号を出力するローサイドドライバを、さらに備える
ことを特徴とする請求項１ないし５のいずれか一項に記載のドライブ制御回路。
【請求項７】
前記第１の電位線と前記中間端子との間にブートストラップ用のコンデンサが接続されている
ことを特徴とする請求項１ないし６のいずれか一項に記載のドライブ制御回路。
【請求項８】
前記第１のＭＯＳトランジスタは、前記第１のエッジ検出信号がゲートに入力されるｎＭＯＳトランジスタであり、
前記第２のＭＯＳトランジスタは、前記第２のエッジ検出信号がゲートに入力されるｎＭＯＳトランジスタである
ことを特徴とする請求項１ないし７のいずれか一項に記載のドライブ制御回路。
【請求項９】
前記第１のＭＯＳトランジスタは、前記第１のエッジ検出信号に応じて一定期間だけオンし、
前記第２のＭＯＳトランジスタは、前記第２のエッジ検出信号に応じて一定期間だけオンする
ことを特徴とする請求項１ないし８のいずれか一項に記載のドライブ制御回路。
【請求項１０】
前記第１の電流制限素子および前記第２の電流制限素子は、抵抗であることを特徴とする請求項１ないし９のいずれか一項に記載のドライブ制御回路。
【請求項１１】
前記ハイサイドドライバは、バッファであることを特徴とする請求項１ないし１０のいずれか一項に記載のドライブ制御回路。
【請求項１２】
前記ローサイドドライバは、バッファであることを特徴とする請求項６に記載のドライブ制御回路。
【請求項１３】
２つの異なる電位間に直列に接続されたハイサイドスイッチ素子とローサイドスイッチ素子を、交互にオン／オフ制御するためのハイサイドドライブ信号およびローサイドドライブ信号を出力するドライブ信号生成回路と、
前記ハイサイドドライブ信号に応じて第１の制御信号を生成するとともに前記ローサイドドライブ信号に応じて第２の制御信号を生成し、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子を、前記第１、第２の制御信号により交互にオン／オフ制御するドライブ制御回路と、を備え、
前記ドライブ制御回路は、
前記ハイサイドスイッチ素子をオン／オフ制御するためのハイサイドドライブ信号のエッジを検出し、前記ハイサイドスイッチ素子をオンするための前記ハイサイドドライブ信号の第１のエッジに応じて第１のエッジ検出信号を出力し、また、前記ハイサイドスイッチ素子をオフするための前記ハイサイドドライブ信号の第２のエッジに応じて第２のエッジ検出信号を出力するエッジ検出回路と、
第１の電位の第１の電位線に一端が接続された第１の抵抗と、
前記第１の抵抗の他端に一端が接続され、前記第１のエッジ検出信号に応じてオンする第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタの他端と、前記第１の電位よりも低い第２の電位の第２の電位線と、の間に接続された第１の電流制限素子と、
前記第１の電位線に一端が接続された第２の抵抗と、
前記第２の抵抗の他端に一端が接続され、前記第２のエッジ検出信号に応じてオンする第２のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタの他端と前記第２の電位線との間に接続された第２の電流制限素子と、
前記第１の抵抗の他端と前記第１のＭＯＳトランジスタの一端との間の電位であるライズ信号がセット端子に入力され、前記第２の抵抗の他端と前記第２のＭＯＳトランジスタの一端との間の電位であるフォール信号がリセット端子に入力されるドライブ用ＳＲラッチ回路と、
前記ドライブ用ＳＲラッチ回路の出力に応じて、前記ハイサイドスイッチ素子を制御する第１の制御信号を出力するハイサイドドライバと、
前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との間の中間端子に接続された共振回路の状態を検出することにより得られた状態検出信号に応じて、前記第１のＭＯＳトランジスタの他端と前記第２の電位線との間の抵抗値を下げる抵抗制御回路と、有する
ことを特徴とする制御装置。
【請求項１４】
請求項１３に記載の前記制御装置と、
直流電源と、
前記直流電源の第１の端子に一端が接続され、前記第１の制御信号により制御されるハイサイドスイッチ素子と、
前記ハイサイドスイッチ素子の他端に一端が接続され、前記直流電源の第２の端子に他端が接続され、前記第２の制御信号により制御されるローサイドスイッチ素子と、
一次側巻線と、二次側巻線と、を含み、出力電圧を生成するためのトランスと、
前記ローサイドスイッチ素子の一端と他端との間で前記一次側巻線と直列に接続され、前記一次側巻線と共振回路を構成するコンデンサと、
前記コンデンサに流れる電流を監視ことにより前記共振回路の状態を検出して得られた前記状態検出信号を出力する検出回路と、を備える
ことを特徴とするスイッチング電源装置。
【請求項１５】
前記状態検出信号は、
前記共振回路の共振外れの状態を検出することにより得られた信号である
ことを特徴とする請求項１４に記載のスイッチング電源装置。
【請求項１６】
２つの異なる電位間に直列に接続されたハイサイドスイッチ素子とローサイドスイッチ素子を、交互にオン／オフ制御するためのドライブ制御回路であって、前記ハイサイドスイッチ素子をオン／オフ制御するためのハイサイドドライブ信号のエッジを検出し、前記ハイサイドスイッチ素子をオンするための前記ハイサイドドライブ信号の第１のエッジに応じて第１のエッジ検出信号を出力し、また、前記ハイサイドスイッチ素子をオフするための前記ハイサイドドライブ信号の第２のエッジに応じて第２のエッジ検出信号を出力するエッジ検出回路と、第１の電位の第１の電位線に一端が接続された第１の抵抗と、前記第１の抵抗の他端に一端が接続され、前記第１のエッジ検出信号に応じてオンする第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタの他端と、前記第１の電位よりも低い第２の電位の第２の電位線と、の間に接続された第１の電流制限素子と、前記第１の電位線に一端が接続された第２の抵抗と、前記第２の抵抗の他端に一端が接続され、前記第２のエッジ検出信号に応じてオンする第２のＭＯＳトランジスタと、前記第２のＭＯＳトランジスタの他端と前記第２の電位線との間に接続された第２の電流制限素子と、前記第１の抵抗の他端と前記第１のＭＯＳトランジスタの一端との間の電位であるライズ信号がセット端子に入力され、前記第２の抵抗の他端と前記第２のＭＯＳトランジスタの一端との間の電位であるフォール信号がリセット端子に入力されるドライブ用ＳＲラッチ回路と、前記ドライブ用ＳＲラッチ回路の出力に応じて、前記ハイサイドスイッチ素子を制御する第１の制御信号を出力するハイサイドドライバと、を備えるドライブ制御回路の、制御方法において、
前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との間の中間端子に接続された共振回路の状態を検出することにより得られた状態検出信号に応じて、前記第１のＭＯＳトランジスタの他端と前記第２の電位線との間の抵抗値を下げる
ことを特徴とする制御方法。
【請求項１７】
前記状態検出信号は、
前記共振回路の共振外れの状態を検出することにより得られた信号であることを特徴とする請求項１６に記載の制御方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１２−１９３３５（Ｐ２０１２−１９３３５Ａ）
【公開日】平成２４年１月２６日（２０１２．１．２６）
【国際特許分類】
【出願番号】特願２０１０−１５４９０４（Ｐ２０１０−１５４９０４）
【出願日】平成２２年７月７日（２０１０．７．７）
【出願人】（０００００２０３７）新電元工業株式会社 (776)
【Ｆターム（参考）】
【公開日】平成２４年１月２６日（２０１２．１．２６）
【国際特許分類】
【出願日】平成２２年７月７日（２０１０．７．７）
【出願人】（０００００２０３７）新電元工業株式会社 (776)
【Ｆターム（参考）】
[ Back to top ]