説明

Fターム[5J055CX14]の内容

電子的スイッチ (55,123) | 用途(負荷、信号の種類) (3,195) | 負荷の性質 (266) | 誘導性 (219) | トランス (19)

Fターム[5J055CX14]に分類される特許

1 - 19 / 19


【課題】 半導体スイッチが故障することを抑制することのできるスイッチング回路を提供する。
【解決手段】
電源装置1は、電流路内に配置されオン・オフ動作可能なメインFET131と、メインFET131にオン・オフ動作を行わせる制御部19と、メインFET131の温度を検出する第1サーミスタ134と、電流路内においてメインFET131と並列に配置されオン・オフ動作可能なサブFET132と、を備え、制御部19は、メインFET131の温度が所定温度を超えた場合に、オン・オフ動作を行わせるFETをメインFET131からサブFET132に切り替える。 (もっと読む)


【課題】負荷の増加に伴い、駆動用ドライバをICの外付け素子として用いる場合でも、専用ICを新たに作成するまたは駆動用ドライバに対するプリドライバおよび端子を別途設けることなく、ICと出力端子を共用することで設計およびチップ製作にかかるコストを低減する。
【解決手段】入力信号2,3を切替選択信号22によって切り替え、出力信号13〜16を出力する信号切替ブロック12と、出力信号13〜16をそれぞれチャンネルの異なるスイッチング素子に入力する複数のD級アンプと、を備え、信号切替ブロック12は、複数のD級アンプを、負荷を駆動するための駆動用ドライバ、または外付けされた駆動用ドライバ回路に対するプリドライバとするかを前記切替選択信号により切り替える。 (もっと読む)


【課題】電子機器装置において、減電圧状態になった場合及び過電圧状態になった場合に、より確実に回路を保護する。
【解決手段】電子機器装置1は、第1の規定電圧値以下の電圧が電子機器装置1に供給される減電圧状態になった場合に、マイコン8をリセットさせ、第2の規定電圧値以上の電圧が電子機器装置1に供給される過電圧状態になった場合に、ヒューズ10を溶断させる減電圧/過電圧検出回路11を備える。減電圧/過電圧検出回路11は、平滑用のコンデンサ4により平滑化された電圧(1次側電圧出力ラインL1から出力された電圧)を監視し、平滑用のコンデンサ4により平滑化された電圧に基いて、減電圧状態、及び過電圧状態を検出する。そして、減電圧/過電圧検出回路11は、過電圧状態を検出した場合には、マイコン8をリセットさせ、過電圧状態を検出した場合には、ヒューズ10を溶断させる。 (もっと読む)


【課題】絶縁素子を介した信号伝達に誤動作を生じさせ得る異常を検出して制御対象に停止信号をすることが可能な半導体集積回路を提供すること。
【解決手段】本発明にかかる半導体集積回路は、外部から供給される送信データVINに応じた送信信号を生成し出力する送信回路Tx1と、受信信号に基づいて送信データVINを再生する受信回路Rx1と、送信回路Tx1と受信回路Rx1とを絶縁するとともに、送信信号を受信信号として伝達する絶縁素子ISO1と、絶縁素子ISO1を介した信号伝達に誤動作を生じさせ得る異常を検出する異常検出部DT1と、異常検出部DT1により異常が検出された場合には、外部から送信回路Tx1に供給される送信データVINに関わらず停止信号を出力する制御部CT1と、を備える。 (もっと読む)


【課題】オンデューティが50%以上のパルス信号でもスイッチング素子のゲートをドライブできる安価なゲートドライブ回路。
【解決手段】直流電源Vcc1の両端にトーテムポール接続され且つ各ベースにパルス信号が入力されるトランジスタQ2,Q3と、直流電源Vcc2の両端にトーテムポール接続され且つ各エミッタがスイッチング素子Q1のゲートに接続されるトランジスタQ4,Q5と、一次巻線P1がトランジスタQ2,Q3の各エミッタとトランジスタQ2,Q3の一方のコレクタとにコンデンサC1を介して接続され、二次巻線S1がトランジスタQ4,Q5の各ベースとトランジスタQ4,Q5の各エミッタとに接続されたトランスT1とを有し、パルス信号Vinの最大オンデューティは、トランスT1の一次巻線電圧VpとトランジスタQ4,Q5のベース−エミッタ間順方向電圧とに基づいて決定される。 (もっと読む)


【課題】複数のスイッチ素子を備える装置を小型化すること。
【解決手段】駆動回路1は、キャパシタC21と、充電部を構成する抵抗R21およびダイオードD21と、を備える。キャパシタC21は、スイッチ素子Q11のゲートと、スイッチ素子Q21のゲートと、の間に設けられ、制御部22の端子Y3には、スイッチ素子Q11のゲートが接続されるとともに、キャパシタC21を介してスイッチ素子Q21のゲートが接続される。抵抗R21およびダイオードD21で構成される充電部は、スイッチ素子Q21のゲートとソースとの間に設けられる。 (もっと読む)


【課題】 電力伝送効率がよく、より小型のスイッチング素子駆動回路を提供する。
【解決手段】 実施形態に係るスイッチング素子駆動回路は、電力変換装置を構成するスイッチング素子と、前記スイッチング素子のオン/オフを切り替えるためのゲート信号を発生する制御演算手段と、前記ゲート信号を変調する為の所定周波数の交流信号を発生する発振手段と、前記発生されたゲート信号の立ち上がり及び立下りの各所定時間内において、前記交流信号の振幅を変化させ、前記ゲート信号を変調する変調手段と、前記変調手段にて変調されたゲート信号を復調し、前記スイッチング素子のゲートに供給する復調手段と、
前記制御演算手段と前記スイッチング素子間の絶縁を確保した上で、前記変調手段にて変調されたゲート信号を前記復調手段に伝送し、プリント基板上に実装されたトランスとを具備する。 (もっと読む)


【課題】回路構成素子数の少ないドライバ回路を提供する。
【解決手段】L1とL2は伝送線路、TRはトランス、TR1とTR2は該トランスの一次側端子、TPは上記トランスの一次側中点タップ、S1とS2は送信回路である。また、Roは伝送線路の終端抵抗である。各々の送信回路は、NPNトランジスタQ1またはQ2、第一の抵抗R1またはR4、第二の抵抗R2またはR5、第三の抵抗R3またはR6からなる。また、T1とT2は、それぞれ、第一と第二の制御入力端子である。さらに、VCCは正電圧源である。そして、上記トランスの一次側中点タップTPは、上記正電源VCCに接続される。 (もっと読む)


【課題】
サージ電圧を効果的に低減するとともに、簡易な回路構成で消費電力を低減した電源供給装置及び情報処理装置を提供する。
【解決手段】
電源供給装置は、交流電力が入力される入力端子と、前記入力端子に入力される交流電力を整流する整流回路と、前記整流回路で整流された電力を平滑化する平滑用キャパシタと、前記平滑用キャパシタの両端子間に直列に接続される、トランス用一次巻線及びスイッチング素子と、前記トランス用一次巻線に結合されるトランス用二次巻線と、前記トランス用二次巻線に接続される出力端子と、前記スイッチング素子に並列に接続されるスナバ回路であって、第1キャパシタ及び第2キャパシタの並列回路と、前記並列回路に直列に接続される抵抗器とを有するスナバ回路とを含む。 (もっと読む)


【課題】ゲート駆動信号を電源用トランスによって適切に伝達することができるゲート駆動回路を提供する。
【解決手段】ゲート駆動信号を電源用トランス2により絶縁伝達するゲート駆動回路1であって、一次側電圧の駆動タイミングを生成するタイミング生成部4と、駆動タイミングに基づいて一次側電圧を出力するトランス駆動回路部3と、二次側電圧に含まれるパターン信号でゲート駆動信号を検出するパターン検出部6及びフリップフロップ回路部8とを備え、タイミング生成部4は、ゲート駆動信号を時間T1だけ遅延させ、ゲート駆動信号の極性反転タイミングから時間T1経過までの期間は一次側電圧VT1の極性反転を禁止し、時間T1経過直後にゲート駆動信号に応じて時間T1よりも短い時間幅T2,T3をもつパルス状極性反転を有するパターン信号が一次側電圧VT1に含まれるように駆動タイミングを生成する。 (もっと読む)


【課題】コンデンサの容量を小さくでき安価にIC化できるゲート駆動回路。
【解決手段】直流電源V1の正極に起動抵抗R1を介して一端が接続された第1コンデンサC1と、第1電極と第2電極と第1制御電極とを有し第1コンデンサの一端に第1電極が接続され第2電極が直流電源の負極であるグランドに接続された第1スイッチQ3と、第3電極と第4電極と第2制御電極とを有し第3電極が第1スイッチの第2電極と直流電源の負極であるグランドに接続され第4電極が第1コンデンサの他端に接続された第2スイッチQ4と、第2スイッチの第3電極と第4電極とに並列に接続され一端が直流電源の負極であるグランドに接続された第2コンデンサC2と、パルス信号に基づきスイッチング素子のターンオフ時にスイッチング素子のゲートを第1コンデンサの他端及び第2コンデンサの他端に接続することによりスイッチング素子のゲートを負電圧にさせる負電圧制御部Q1,Q2とを有する。 (もっと読む)


【課題】入力電圧の急変や負荷短絡時等における共振外れにより、中間電位VSが急変した場合にも、ハイサイドドライブ信号SDHとローサイドドライブ信号SDLに応じて、所定の動作をすることが可能なドライブ制御回路を提供する。
【解決手段】ドライブ制御回路101は、ハイサイドスイッチ素子Q1とローサイドスイッチ素子Q2との間の中間端子Xに接続された共振回路の状態を検出することにより得られた状態検出信号Desに応じて、第1のMOSトランジスタM1の他端と第2の電位線9との間の抵抗値を下げる抵抗制御回路2を備える。 (もっと読む)


【課題】発振信号にノイズが発生してデッドタイムパルスが短くなる場合でも、ハイサイドドライブ信号およびローサイドドライブ信号を切り替えて出力することが可能なドライブ信号生成回路を提供する。
【解決手段】ドライブ信号生成回路1は、第1のパルス信号を出力するデッドタイムパルス生成回路1aと、第2のパルス信号Aを出力するデッドタイム調整回路1bと、第3のパルス信号Bを出力する補償パルス生成回路1cと、第2のパルス信号Aと第3のパルス信号Bとの論理和を演算し、この演算結果に応じた第4のパルス信号Zを出力するOR回路1dと、第4のパルス信号Zに応じて、ハイサイドドライブ信号SHおよびローサイドドライブ信号SLを出力する論理回路1eと、を備える。 (もっと読む)


【課題】電力伝送効率が良く、より小型化できるスイッチング素子駆動回路を提供する。
【解決手段】スイッチング素子102のゲート信号を発生させる制御演算装置101と、スイッチング素子と制御演算装置との絶縁を確保するトランス110と、第1の周波数とより速い第2の周波数の信号を発生する発振装置105,107と、ゲート信号の立ち上がり及び立ち下りの瞬間に一定時間だけ第1の周波数から第2の周波数に変化させた交流信号を出力する交流周波数変更手段111と、第1の周波数を第1のゲインにて変圧し、第2の周波数をより大きな第2のゲインで変圧して出力する共振回路110,109と、交流信号の振幅変化に従ってゲート信号の立ち上がり及び立ち下がりを復調して復調ゲート信号を出力する復調回路132,133,134と、復調ゲート信号によりスイッチング素子のゲートをオン/オフ駆動するゲートドライブ回路142,143を備えている。 (もっと読む)


【課題】磁気結合手段を備えた直列接続用ゲート駆動回路で、磁気結合手段の磁気リセットを行う回路は、従来制御回路が必要で複雑であった。
【解決手段】IGBTのゲート端子とゲート駆動用順バイアス用電源の正極との間、及びゲート駆動用逆バイアス用電源の負極との間にダイオードを接続する。 (もっと読む)


【課題】スイッチング素子のオン/オフの切り替えを高速にし、かつ、小型化してコストを低減することができるようにする。
【解決手段】JKフリップフロップU1は、ON/OFF信号に基づいて、クロックCLKに同期したパルス信号を出力し、パルストランスL1においては、そのパルス信号が1次側コイルに入力される。ダイオードブリッジ11は、パルストランスL1の2次側コイルからの出力を整流し、パルス信号を整流することで得られた駆動電圧をMOS-FETQ1およびMOS-FETQ2のゲートに出力する。そして、MOS-FETQ1およびMOS-FETQ2は、その出力電圧に応じてスイッチング動作をして、リニアモータのコイルに流す電流をオン/オフする。本発明は、半導体露光装置のステージ等に使用されるモータの駆動装置にて使用されるモータ励磁切り替え回路に適用できる。 (もっと読む)


【課題】パルス幅変調信号に基づくスイッチング回数を抑制する。
【解決手段】入力信号のレベルに応じてパルス幅が設定される同期した2つのパルス幅変調信号であって、入力信号のレベルが0のときにHレベル又はLレベルに固定される2つの相補的な変調コードパターンを設定しておき、パルス幅変調信号の1周期毎に2つの変調コードパターンを切り替えて使用する。 (もっと読む)


【課題】 コイル駆動におけるダイナミックレンジを大きくすること。
【解決手段】 スイッチ102a及びスイッチ115aのみを閉状態にして、端子101に駆動信号の前半の正の半波信号S1を入力し、又、端子117に駆動信号の後半の正の半波信号S2を入力すると、ドライブ回路103aとドライブ回路116aが交互に切り換えて駆動され、駆動信号の前半部分では第1領域108から位置指示器に対して位置検出用信号が送信され又、駆動信号の後半部分では第2領域111から位置指示器に対して位置検出用信号が送信され、1つのコイル105全体を駆動したのと同様になる。他のコイル106、107についても同様の駆動が行われる。 (もっと読む)


【課題】外部トリガが入力されてから、負荷Lにかかる電圧の振幅が変化し始めるまでの遅れ時間を削減する。
【解決手段】
MOSトランジスタ32,33により構成されるプッシュプル出力段を有し、MOSトランジスタ32,33を駆動する増幅器34と、増幅器34への入力信号を電圧制限する制限レベル制御回路2と、制限レベル制御回路2の入力信号を生成する積分器1と、積分器1から生成された信号を外部トリガにより開始させたとき、設定した一定電圧幅に制限する電圧制限回路4からなり、外部トリガが入力されたとき、積分器1の出力を電圧制限回路4で、負荷Lにかかる電圧が変化し始める値まで電圧制限することにより、外部トリガが入力されてから、負荷Lにかかる電圧の振幅が小さくなり始めるまでの時間差を削減する。 (もっと読む)


1 - 19 / 19