電源回路、電源回路の信号切替方法、帯電装置、画像形成装置
【課題】負荷の増加に伴い、駆動用ドライバをＩＣの外付け素子として用いる場合でも、専用ＩＣを新たに作成するまたは駆動用ドライバに対するプリドライバおよび端子を別途設けることなく、ＩＣと出力端子を共用することで設計およびチップ製作にかかるコストを低減する。
【解決手段】入力信号２，３を切替選択信号２２によって切り替え、出力信号１３〜１６を出力する信号切替ブロック１２と、出力信号１３〜１６をそれぞれチャンネルの異なるスイッチング素子に入力する複数のＤ級アンプと、を備え、信号切替ブロック１２は、複数のＤ級アンプを、負荷を駆動するための駆動用ドライバ、または外付けされた駆動用ドライバ回路に対するプリドライバとするかを前記切替選択信号により切り替える。
【解決手段】入力信号２，３を切替選択信号２２によって切り替え、出力信号１３〜１６を出力する信号切替ブロック１２と、出力信号１３〜１６をそれぞれチャンネルの異なるスイッチング素子に入力する複数のＤ級アンプと、を備え、信号切替ブロック１２は、複数のＤ級アンプを、負荷を駆動するための駆動用ドライバ、または外付けされた駆動用ドライバ回路に対するプリドライバとするかを前記切替選択信号により切り替える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路、電源回路の信号切替方法、帯電装置、画像形成装置に関する。
【背景技術】
【０００２】
従来、パワーアンプとして、Ａ級、ＡＢ級、Ｂ級、Ｃ級、Ｄ級といったアンプが知られており、このうち、スイッチング電源ＩＣでは、特に外部負荷を駆動するドライバ回路（以降、駆動用ドライバ）として高効率のＤ級アンプが使用される。Ｄ級アンプはスイッチング素子であるｐチャンネルＭＯＳＦＥＴとｎチャンネルＭＯＳＦＥＴによって構成され、負荷に対して充放電を行う。負荷が比較的小さい場合にはＩＣチップに内蔵され、負荷の増大により発熱量が顕著になった場合などではＩＣの外付け素子として用いることが知られている。
【０００３】
また、ドライバの切り替え機構に要する部品点数を減らす目的で、内蔵ドライバおよび外部ドライバに対するプリドライバとそれらの専用端子を予め用意し、そのいずれか一方を他方に切り替え、不要な電流およびノイズの発生を抑制することができるドライバ切換方法およびドライバ切換装置が開示されている（例えば、特許文献１参照）。
【０００４】
なお、本明細書において、ＩＣは、Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：集積回路を意味し、ＩＣと略記する。また、ＭＯＳＦＥＴは、Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属酸化膜電界効果半導体であり、ＭＯＳＦＥＴと略記する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記に示されるような従来のスイッチング電源ＩＣにあっては、負荷の増加に伴い、駆動用ドライバをＩＣの外付け素子として用いる場合、専用ＩＣを新たに作成するか、または駆動用ドライバに対するプリドライバおよび端子を別途設ける必要があるため、設計およびチップ製作にかかるコストが増大するという問題があった。
【０００６】
また、特許文献１に記載の技術にあっては、共通した１つのＩＣで内蔵ドライバと外部ドライバに対するプリドライバを切り替えるものの、ＩＣ内に駆動用ドライバに対するプリドライバおよび端子を作成するため、設計およびチップ製作コストが増大するという問題は解消されるものではなかった。
【０００７】
本発明は、上記に鑑みてなされたものであって、負荷の増加に伴い、駆動用ドライバをＩＣの外付け素子として用いる場合でも、専用ＩＣを新たに作成したり、または駆動用ドライバに対するプリドライバおよび端子を別途設けることなく、ＩＣと出力端子を共用することで設計およびチップ製作にかかるコストを低減することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、本発明は、入力信号を切替選択信号によって切り替え、複数の出力信号を出力する信号切替手段と、前記信号切替手段から出力される前記複数の出力信号をそれぞれチャンネルの異なるスイッチング素子に入力する複数のＤ級アンプと、を備え、前記信号切替手段は、前記複数のＤ級アンプを、負荷を駆動するための駆動用ドライバ、または外付けされた駆動用ドライバ回路に対するプリドライバとするかを前記切替選択信号により切り替えることを特徴とする。
【発明の効果】
【０００９】
本発明は、スイッチング電源ＩＣに内蔵されるドライバ回路が、駆動用ドライバか外付される駆動用ドライバに対するプリドライバかを選択できるので、負荷の増加に伴い、駆動用ドライバをＩＣの外付け素子として用いる場合でも、専用ＩＣを新たに作成したり、または駆動用ドライバに対するプリドライバおよび端子を別途設けることなく、ＩＣと出力端子を共用することで設計およびチップ製作コストを小さくすることができるという効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】図１は、第１の実施の形態にかかるスイッチング電源ＩＣの構成例を示す回路図である。
【図２】図２は、図１における信号切替ブロックの具体的な構成を示す回路図および信号状態を示す図である。
【図３】図３は、図１で示したようにＩＣ内蔵アンプで負荷を駆動する場合の信号切替ブロックでの接続状態を表した回路図である。
【図４】図４は、第２の実施の形態にかかるスイッチング電源ＩＣの構成例を示す回路図である。
【図５】図５は、図４で示したようにＩＣの外付けアンプで負荷を駆動する場合の信号切替ブロックでの接続状態を表した回路図である。
【図６】図６は、インバータおよびスイッチの具体的な構成を示す回路図である。
【図７】図７は、スイッチング電源ＩＣにおけるＤ級アンプを用いたドライバ回路の基本的な構成を示す回路図である。
【図８】図８は、Ｄ級アンプを用いたドライバ回路の電圧波形を示す図である。
【図９】図９は、スイッチング電源ＩＣにおける外付けＤ級アンプを用いたドライバ回路の基本的な構成を示す回路図である。
【発明を実施するための形態】
【００１１】
以下に添付図面を参照して、この発明にかかる電源回路、電源回路の信号切替方法、帯電装置、画像形成装置の一実施の形態を詳細に説明する。
【００１２】
本発明は、スイッチング電源ＩＣ内ドライバ回路において、負荷の増減に伴い、駆動用ドライバをＩＣの外付け素子として用いる場合に際して、以下の特徴を有する。要するに、スイッチング電源ＩＣに内蔵されるドライバ回路が、駆動用ドライバか外付される駆動用ドライバに対するプリドライバかを選択できることが特徴になっている。
【００１３】
以下に説明する実施の形態にかかるスイッチング電源ＩＣは、２本の入力信号と切替選択信号により切り替わる４本の出力信号を持つ信号切替ブロックと、前記出力信号が入力される２つのＤ級アンプと、を備え、前記信号切替ブロックは、前記入力信号を前記切替選択信号により、前記２つのＤ級アンプを、負荷を駆動するための駆動用ドライバ、または外付けされた駆動用ドライバ回路に対するプリドライバとするかを切り替えるものである。なお、パルス幅変調（ＰＷＭ：Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）によるＤ級アンプは、ｐチャンネルとｎチャンネルのＭＯＳＦＥＴを有し、高効率的に高周波の信号を出力することからスイッチング電源ＩＣとして利用されている。この実施の形態では、このようなＤ級アンプの特性を利用したものである。以下、具体的な構成例をあげて説明する。
【００１４】
（第１の実施の形態）
図１は、第１の実施の形態にかかるスイッチング電源ＩＣの構成例を示す回路図である。図１において、符号１はスイッチング電源ＩＣ、符号２，３は信号切替ブロック１２に入力される入力信号、符号７はコイルおよびコンデンサを有し、その出力側がトランス９の一次側コイル巻き線に接続されるローパスフィルタ、符号８はローパスフィルタ７から出力される正弦波の信号、符号９は変圧回路であるトランス、符号１２は入力信号２，３を切り替える信号切替ブロック、符号１３は信号切替ブロック１２から出力される出力信号であり、ｐチャンネルＭＯＳＦＥＴ１７に入力接続される。符号１４は信号切替ブロック１２から出力される出力信号であり、ｎチャンネルＭＯＳＦＥＴ１８に入力接続される。符号１５は信号切替ブロック１２から出力される出力信号であり、ｐチャンネルＭＯＳＦＥＴ１９に入力接続される。符号１６は信号切替ブロック１２から出力される出力信号であり、ｎチャンネルＭＯＳＦＥＴ２０に入力接続される。
【００１５】
また、符号１７は１段目のＤ級アンプに含まれるｐチャンネルＭＯＳＦＥＴ、符号１８は１段目のＤ級アンプに含まれるｎチャンネルＭＯＳＦＥＴ、符号１９は２段目のＤ級アンプに含まれるｐチャンネルＭＯＳＦＥＴ、符号２０は２段目のＤ級アンプに含まれるｎチャンネルＭＯＳＦＥＴ、符号２１はスイッチング電源ＩＣ１から出力され、ローパスフィルタ７に接続される出力信号、符号２２は信号切替ブロック１２の入力信号２，３を切り替える選択切替信号である。
【００１６】
なお、上記入力信号２および入力信号３と出力信号１３〜１６、２１はパルス幅変調されたＰＷＭ信号（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ信号）である。
【００１７】
このようにスイッチング電源ＩＣ１は、内部に信号切替ブロック１２を備え、選択切替信号２２により出力が切り替えられるように構成されている。さらに、信号切替ブロック１２の出力側に、出力信号１３が接続されるｐチャンネルＭＯＳＦＥＴ１７，出力信号１４が接続されるｎチャンネルＭＯＳＦＥＴ１８でなるＤ級アンプ、出力信号１５が接続されるｐチャンネルＭＯＳＦＥＴ１９，出力信号１６が接続されるｎチャンネルＭＯＳＦＥＴ２０でなるＤ級アンプ、が並列に内蔵されている。
【００１８】
図１に示されるスイッチング電源ＩＣ１では、２つのＤ級アンプとしてのｐチャンネルＭＯＳＦＥＴ１７，１９とｎチャンネルＭＯＳＦＥＴ１８，２０には、それぞれに出力信号１３および１４と１５および１６が入力される。入力信号２および３は信号切替ブロック１２にて切り替えられ、出力信号１３〜１６が生成される。信号切替ブロック１２の入力信号２，３の切り替え選択は切替選択信号２２によって行う。ｐチャンネルＭＯＳＦＥＴ１７，１９とｎチャンネルＭＯＳＦＥＴ１８，２０の各Ｄ級アンプの出力はそれぞれＩＣチップ外にて同ノードとなり、ローパスフィルタ７に接続される。図１に示す構成例では、ＩＣ内蔵のアンプは駆動用ドライバとして機能する。
【００１９】
図２（ａ）に図１における信号切替ブロック１２の具体的な構成を示す。論理反転回路であるインバータ２５および２６とスイッチ２７〜３４を有している。インバータ２５および２６は、入力信号２および３の反転信号を生成する。このインバータ２５および２６から出力される正転および反転信号は、切替選択信号２２によって制御されるスイッチ２７〜３４によって切り替えられ、信号切替ブロック１２から出力信号１３〜１６が生成される。図２（ａ）の図示の点線で囲まれたスイッチ２７〜３４は駆動用ドライバをＩＣ内蔵に選択する場合にＯＮされる。
【００２０】
ところで、Ｄ級アンプにおいて、特にトランジスタサイズが大きい場合、ｐチャンネルＭＯＳＦＥＴとｎチャンネルＭＯＳＦＥＴが同時にＯＮすると、大変大きな貫通電流が流れるために電力効率低下の原因となる。そこで図２（ｂ）のように入力信号２，３の立ち上がり／立下りのタイミングをずらすことで対応する。
【００２１】
図２（ｂ）は、入力信号の立ち上がり／立ち下がりを示すタイミング図である。図２（ｂ）に示すように、トランジスタへの入力信号のエッジ位置を入力信号２と入力信号３でずらし、同時にＯＮしないようにデッドタイムＴｄを設けることで処理することにより、貫通電流を抑制している。具体的には図２（ｂ）に示したように入力信号３は入力信号２に比べ、デッドタイムＴｄの時間分を立ち上がりは速く、立ち下がりは遅く動作させている。
【００２２】
このように信号切替ブロック１２の構成はインバータ２５，２６の２つとスイッチ２７〜３４の４つの対なので、信号切替ブロック１２の設計は容易なものとなるとともに、また、チップサイズにも大きな影響を与えることなく実現できる。
【００２３】
上述したスイッチング電源ＩＣ１において、信号切替ブロック１２内で２本の入力信号２，３の反転信号をインバータ２５および２６で生成し、入力信号２，３の正転および反転信号をスイッチ２７〜３４で切り替えることによって、信号切替ブロック１２から４本の出力信号１３〜１６を出力する。これにより、信号切替ブロック１２は、インバータ２５および２６で入力信号２，３の反転信号を生成し、正転および反転信号をスイッチ２７〜３４で切り替えるだけなので、容易に４本の出力信号１３〜１６を生成することができる。
【００２４】
また、上記スイッチング電源ＩＣ１において、インバータ２５および２６をＣＭＯＳインバータとし、上記反転信号をＣＭＯＳインバータで生成する。これにより、２本の入力信号２，３はパルス信号であるため、ＣＭＯＳのインバータ（論理反転回路）で反転信号を生成することで、より容易に４本の出力信号１３〜１６を生成できる。
【００２５】
なお、ＣＭＯＳは、ｐチャンネルとｎチャンネルのＭＯＳＦＥＴを、相補型のゲート構造をなした相補型金属酸化膜半導体であり、Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒの略記である。
【００２６】
また、上記スイッチング電源ＩＣ１において、信号切替ブロック１２内のスイッチ２７〜３４（図２参照）をＣＭＯＳの相補型スイッチとする。これにより、信号切替ブロック１２内のスイッチ２７〜３４で扱う信号はパルス信号であるため、信号切替ブロック１２内のスイッチ２７〜３４としてＣＭＯＳの相補型スイッチを用いることで、信号切替ブロック１２により、さらに容易に４本の出力信号１３〜１６を生成することができる。
【００２７】
図３は、図１で示したようにＩＣ内蔵アンプで負荷を駆動する場合の信号切替ブロック１２での接続状態を表したものである。この図３では、信号切替ブロック１２が切替選択信号２２により出力信号１３〜１６が切り替えられた後の状態を示している。
【００２８】
図３において、信号切替ブロック１２内での接続は一点鎖線で描かれている。信号切替ブロック１２への入力信号２はｐチャンネルＭＯＳＦＥＴ１７および１９、入力信号３はｎチャンネルＭＯＳＦＥＴ１８および２０に接続されている。つまり、ＩＣ内の２つのＤ級アンプ（ｐチャンネルＭＯＳＦＥＴ１７，１９、ｎチャンネルＭＯＳＦＥＴ１８，２０）は駆動用ドライバとして機能し、並列に配置された状態で出力信号２１により負荷（ローパスフィルタ７）を駆動することになる。
【００２９】
図７にスイッチング電源ＩＣ１００におけるＤ級アンプを用いて負荷を駆動する一般的な構成例を示す。スイッチング電源ＩＣ１００内のＤ級アンプは、ｐチャンネルＭＯＳＦＥＴ４とｎチャンネルＭＯＳＦＥＴ５から構成され、それぞれ入力信号２および入力信号３が入力され、出力信号６が出力される。一般的に入力信号２および入力信号３と出力信号６はパルス幅変調された信号（ＰＷＭ：Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ信号）である。出力はローパスフィルタ７を介して、トランス９の一次巻き線側に接続する。ローパスフィルタ７によって、ＰＷＭ信号は正弦波に復元され、正弦波によってトランス９を駆動する。
【００３０】
図８は図７に示すようなＤ級アンプを用いたドライバ回路の電圧波形を示している。図８（ａ）はＤ級アンプに入力される入力信号２および入力信号３の電圧波形、図８（ｂ）はＤ級アンプから出力される信号６の電圧波形、図８（ｃ）は入力信号の立ち上がり／立ち下がりを示すタイミング図、図８（ｄ）はローパスフィルタ７の出力波形である。Ｄ級アンプにおいて、特にトランジスタサイズが大きい場合、ｐチャンネルＭＯＳＦＥＴとｎチャンネルＭＯＳＦＥＴが同時にＯＮすると、大変大きな貫通電流が流れるために電力効率低下の原因となる。そこでトランジスタへの入力信号のエッジ位置を入力信号２と入力信号３でずらし、同時にＯＮしないようにデッドタイムＴｄを設けることで処理することにより、貫通電流を抑制している。具体的には図８（ｃ）に示したように入力信号２は入力信号３に比べ、立ち上がりは速く、立ち下がりは遅く動作させている。
【００３１】
図９にスイッチング電源ＩＣ１００における外付けＤ級アンプを用いて負荷を駆動する構成例を示す。外付けＤ級アンプは、ｐチャンネルＭＯＳＦＥＴ１０とｎチャンネルＭＯＳＦＥＴ１１から構成され、それぞれ入力信号２および３が入力される。出力信号６の負荷側は図７と同様である。特に負荷が大きく、大電流で発熱量も顕著になる場合にこのような構成が採用される。
【００３２】
なお、図９の構成では、図７に示されたように、スイッチング電源ＩＣ１００内にＤ級アンプが内蔵されている場合とは異なり、ＩＣの出力端子が１つ増えるためＩＣを共用して使用することができない。したがって、新たなＩＣまたはＩＣ内に別途外付けアンプ用回路および端子が必要となり、設計およびチップ製作コストの増大に繋がってしまう。
【００３３】
これに対して、図１〜図３で示したスイッチング電源ＩＣ１によれば、スイッチング電源ＩＣ１に内蔵されるドライバ回路が、駆動用ドライバか外付される駆動用ドライバに対するプリドライバかを選択できるので、負荷の増加に伴い、駆動用ドライバをＩＣの外付け素子として用いる場合でも、専用ＩＣを新たに作成する必要もなく、または駆動用ドライバに対するプリドライバおよび端子を別途設けることなく、ＩＣと出力端子を共用することで設計およびチップ製作コストを小さくすることができる。
【００３４】
（第２の実施の形態）
図４は、第２の実施の形態にかかるスイッチング電源ＩＣの構成例を示す回路図であり、スイッチング電源ＩＣにおける外付けドライバを用いた構成例について示している。本例のＩＣ内の構成は図１で示したものと同じである。
【００３５】
すなわち、図４に示すスイッチング電源ＩＣ１は、入力信号２，３を、選択切替信号２２により切り替える信号切替ブロック１２を備え、さらに、信号切替ブロック１２の出力側に、出力信号１３が接続されるｐチャンネルＭＯＳＦＥＴ１７，出力信号１４が接続されるｎチャンネルＭＯＳＦＥＴ１８でなるＤ級アンプ、出力信号１５が接続されるｐチャンネルＭＯＳＦＥＴ１９，出力信号１６が接続されるｎチャンネルＭＯＳＦＥＴ２０でなるＤ級アンプ、が並列に内蔵されている。
【００３６】
図４において、スイッチング電源ＩＣ１に内蔵されている２つのＤ級アンプの出力信号２３および２４は、ＩＣチップに外付けされた外付けアンプ３５，３６に入力される。この構成では、外付けアンプ３５，３６は駆動用ドライバとなり、ＩＣ内蔵の２つのドライバはプリドライバとして機能する。このように本第２の実施の形態におけるスイッチング電源ＩＣ１では、負荷（ローパスフィルタ７）を駆動する際のドライバ（駆動用ドライバ）がＩＣ内蔵か外付けかに関わらずＩＣを共用することができる。つまり、１つのＩＣで広範囲の負荷に対応できるので、新たな専用ＩＣまたは外付け駆動用ドライバに対するプリドライバおよび端子を別途設ける必要がないので、設計・製作におけるコスト低減が実現できる。
【００３７】
図５は、図４で示したようにＩＣの外付けアンプ３５，３６で負荷（ローパスフィルタ７）を駆動する場合の信号切替ブロックでの接続状態を表したものである。切替選択信号２２により出力信号１３〜１６が切り替えられた後の状態を示している。信号切替ブロック１２内での接続の状態については一点鎖線で描かれている。
【００３８】
図５に示すように、入力信号２および３は、信号切替ブロック１２を介してそれぞれＩＣ内の２つのＤ級アンプ（ｐチャンネルＭＯＳＦＥＴ１７，１９、ｎチャンネルＭＯＳＦＥＴ１８，２０）に接続されて、各Ｄ級アンプの出力が外付けアンプ３５，３６の入力となっている。つまり、ＩＣ内２つのＤ級アンプ（ｐチャンネルＭＯＳＦＥＴ１７，１９、ｎチャンネルＭＯＳＦＥＴ１８，２０）は駆動用ドライバに対するプリドライバとして機能することになる。このようにＩＣの構造を変えることなく、外付けアンプ３５，３６に対しても使用可能であることが分かる。
【００３９】
図６（ａ）は信号切替ブロック１２内のインバータの構成を示し、図６（ｂ）は信号切替ブロック１２内のスイッチをＭＯＳＦＥＴで構成した場合を示している。インバータはｐチャンネルＭＯＳＦＥＴ３７およびｎチャンネルＭＯＳＦＥＴ３８で構成され、入力信号３９に対して反転した出力信号４０が出力される。
【００４０】
また，図６（ｂ）に示すように、信号切替ブロック１２内のスイッチもｐチャンネルＭＯＳＦＥＴ４１およびｎチャンネルＭＯＳＦＥＴ４２で構成され、相補信号４５および相補信号４６によりノード４３と４４の導通状態が切り替わる。具体的には、相補信号４５が負、相補信号４６が正の場合にノード４３とノード４４は導通する。このように、ＭＯＳＦＥＴで構成されるインバータとスイッチは設計が容易で、トランジスタ数も少ないので、設計コストやチップサイズの消費が少なくできる。
【００４１】
ところで、Ｄ級アンプは、大きな電力をコントロールできる構成であるので、各実施の形態で上述したスイッチング電源ＩＣ１を、たとえば電子写真方式による画像形成装置に用いられる帯電装置を駆動する帯電用電源、その他の高圧印加が必要なパワーパックなどに用いることができる。
【００４２】
通常知られているように複写機やレーザープリンタなどの画像形成装置の電子写真プロセスの帯電工程において、帯電装置は感光体表面を、高圧電源のＯＮ／ＯＦＦにより高圧印加（チャージ）して感光体表面を所定の電位にするものである。また、この場合、帯電装置は、タングステンワイヤーなどに高圧印加するチャージワイヤー方式、あるいは感光体表面と接触して帯電させる帯電ローラ方式のいずれの構成であってもよい。また、画像形成装置は、白黒トナーによる単色装置、あるいはＹ（イエロー），Ｍ（マゼンタ），Ｃ（シアン），Ｋ（ブラック）のトナー像を順次形成して重ね合わせるタンデム型のカラー画像装置といった複数の感光体を有する装置に適する。また、上記各実施の形態のスイッチング電源ＩＣ１を上記帯電装置の帯電用電源のほかに、転写ローラ、転写ベルトなどの転写装置における帯電処理を行うための帯電用電源に用いることもできる。もちろん、スイッチング電源ＩＣ１を搭載した高圧電源を、画像形成装置の構成としてモノクロの装置にも適用することができる。
【００４３】
上記各実施の形態のスイッチング電源ＩＣ１を上記帯電装置の帯電用電源に用いることで帯電装置の設計および製作コストを低減することができる。また、画像形成装置にこの帯電用電源を搭載することにより、画像形成装置の設計および製作コストが低減できる。さらに、カラー画像形成装置にこの帯電用電源を搭載することにより、帯電用電源を複数の感光体ごとに用いるために、カラー画像形成装置の設計および製作コストをより低減することができる。
【符号の説明】
【００４４】
１ スイッチング電源ＩＣ
２，３ 入力信号
７ ローパスフィルタ
９ トランス
１３，１４，１５，１６ 出力信号
１７，１９ ｐチャンネルＭＯＳＦＥＴ
１８，２０ ｎチャンネルＭＯＳＦＥＴ
２２ 切替選択信号
２５，２６ インバータ
２７〜３４ スイッチ
３５，３６ 外付けアンプ
３７，４１ ｐチャンネルＭＯＳＦＥＴ
３８，４２ ｎチャンネルＭＯＳＦＥＴ
４５，４６ 相補信号
【先行技術文献】
【特許文献】
【００４５】
【特許文献１】特開２００６−２９５４０９号公報
【技術分野】
【０００１】
本発明は、電源回路、電源回路の信号切替方法、帯電装置、画像形成装置に関する。
【背景技術】
【０００２】
従来、パワーアンプとして、Ａ級、ＡＢ級、Ｂ級、Ｃ級、Ｄ級といったアンプが知られており、このうち、スイッチング電源ＩＣでは、特に外部負荷を駆動するドライバ回路（以降、駆動用ドライバ）として高効率のＤ級アンプが使用される。Ｄ級アンプはスイッチング素子であるｐチャンネルＭＯＳＦＥＴとｎチャンネルＭＯＳＦＥＴによって構成され、負荷に対して充放電を行う。負荷が比較的小さい場合にはＩＣチップに内蔵され、負荷の増大により発熱量が顕著になった場合などではＩＣの外付け素子として用いることが知られている。
【０００３】
また、ドライバの切り替え機構に要する部品点数を減らす目的で、内蔵ドライバおよび外部ドライバに対するプリドライバとそれらの専用端子を予め用意し、そのいずれか一方を他方に切り替え、不要な電流およびノイズの発生を抑制することができるドライバ切換方法およびドライバ切換装置が開示されている（例えば、特許文献１参照）。
【０００４】
なお、本明細書において、ＩＣは、Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：集積回路を意味し、ＩＣと略記する。また、ＭＯＳＦＥＴは、Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属酸化膜電界効果半導体であり、ＭＯＳＦＥＴと略記する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記に示されるような従来のスイッチング電源ＩＣにあっては、負荷の増加に伴い、駆動用ドライバをＩＣの外付け素子として用いる場合、専用ＩＣを新たに作成するか、または駆動用ドライバに対するプリドライバおよび端子を別途設ける必要があるため、設計およびチップ製作にかかるコストが増大するという問題があった。
【０００６】
また、特許文献１に記載の技術にあっては、共通した１つのＩＣで内蔵ドライバと外部ドライバに対するプリドライバを切り替えるものの、ＩＣ内に駆動用ドライバに対するプリドライバおよび端子を作成するため、設計およびチップ製作コストが増大するという問題は解消されるものではなかった。
【０００７】
本発明は、上記に鑑みてなされたものであって、負荷の増加に伴い、駆動用ドライバをＩＣの外付け素子として用いる場合でも、専用ＩＣを新たに作成したり、または駆動用ドライバに対するプリドライバおよび端子を別途設けることなく、ＩＣと出力端子を共用することで設計およびチップ製作にかかるコストを低減することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、本発明は、入力信号を切替選択信号によって切り替え、複数の出力信号を出力する信号切替手段と、前記信号切替手段から出力される前記複数の出力信号をそれぞれチャンネルの異なるスイッチング素子に入力する複数のＤ級アンプと、を備え、前記信号切替手段は、前記複数のＤ級アンプを、負荷を駆動するための駆動用ドライバ、または外付けされた駆動用ドライバ回路に対するプリドライバとするかを前記切替選択信号により切り替えることを特徴とする。
【発明の効果】
【０００９】
本発明は、スイッチング電源ＩＣに内蔵されるドライバ回路が、駆動用ドライバか外付される駆動用ドライバに対するプリドライバかを選択できるので、負荷の増加に伴い、駆動用ドライバをＩＣの外付け素子として用いる場合でも、専用ＩＣを新たに作成したり、または駆動用ドライバに対するプリドライバおよび端子を別途設けることなく、ＩＣと出力端子を共用することで設計およびチップ製作コストを小さくすることができるという効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】図１は、第１の実施の形態にかかるスイッチング電源ＩＣの構成例を示す回路図である。
【図２】図２は、図１における信号切替ブロックの具体的な構成を示す回路図および信号状態を示す図である。
【図３】図３は、図１で示したようにＩＣ内蔵アンプで負荷を駆動する場合の信号切替ブロックでの接続状態を表した回路図である。
【図４】図４は、第２の実施の形態にかかるスイッチング電源ＩＣの構成例を示す回路図である。
【図５】図５は、図４で示したようにＩＣの外付けアンプで負荷を駆動する場合の信号切替ブロックでの接続状態を表した回路図である。
【図６】図６は、インバータおよびスイッチの具体的な構成を示す回路図である。
【図７】図７は、スイッチング電源ＩＣにおけるＤ級アンプを用いたドライバ回路の基本的な構成を示す回路図である。
【図８】図８は、Ｄ級アンプを用いたドライバ回路の電圧波形を示す図である。
【図９】図９は、スイッチング電源ＩＣにおける外付けＤ級アンプを用いたドライバ回路の基本的な構成を示す回路図である。
【発明を実施するための形態】
【００１１】
以下に添付図面を参照して、この発明にかかる電源回路、電源回路の信号切替方法、帯電装置、画像形成装置の一実施の形態を詳細に説明する。
【００１２】
本発明は、スイッチング電源ＩＣ内ドライバ回路において、負荷の増減に伴い、駆動用ドライバをＩＣの外付け素子として用いる場合に際して、以下の特徴を有する。要するに、スイッチング電源ＩＣに内蔵されるドライバ回路が、駆動用ドライバか外付される駆動用ドライバに対するプリドライバかを選択できることが特徴になっている。
【００１３】
以下に説明する実施の形態にかかるスイッチング電源ＩＣは、２本の入力信号と切替選択信号により切り替わる４本の出力信号を持つ信号切替ブロックと、前記出力信号が入力される２つのＤ級アンプと、を備え、前記信号切替ブロックは、前記入力信号を前記切替選択信号により、前記２つのＤ級アンプを、負荷を駆動するための駆動用ドライバ、または外付けされた駆動用ドライバ回路に対するプリドライバとするかを切り替えるものである。なお、パルス幅変調（ＰＷＭ：Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）によるＤ級アンプは、ｐチャンネルとｎチャンネルのＭＯＳＦＥＴを有し、高効率的に高周波の信号を出力することからスイッチング電源ＩＣとして利用されている。この実施の形態では、このようなＤ級アンプの特性を利用したものである。以下、具体的な構成例をあげて説明する。
【００１４】
（第１の実施の形態）
図１は、第１の実施の形態にかかるスイッチング電源ＩＣの構成例を示す回路図である。図１において、符号１はスイッチング電源ＩＣ、符号２，３は信号切替ブロック１２に入力される入力信号、符号７はコイルおよびコンデンサを有し、その出力側がトランス９の一次側コイル巻き線に接続されるローパスフィルタ、符号８はローパスフィルタ７から出力される正弦波の信号、符号９は変圧回路であるトランス、符号１２は入力信号２，３を切り替える信号切替ブロック、符号１３は信号切替ブロック１２から出力される出力信号であり、ｐチャンネルＭＯＳＦＥＴ１７に入力接続される。符号１４は信号切替ブロック１２から出力される出力信号であり、ｎチャンネルＭＯＳＦＥＴ１８に入力接続される。符号１５は信号切替ブロック１２から出力される出力信号であり、ｐチャンネルＭＯＳＦＥＴ１９に入力接続される。符号１６は信号切替ブロック１２から出力される出力信号であり、ｎチャンネルＭＯＳＦＥＴ２０に入力接続される。
【００１５】
また、符号１７は１段目のＤ級アンプに含まれるｐチャンネルＭＯＳＦＥＴ、符号１８は１段目のＤ級アンプに含まれるｎチャンネルＭＯＳＦＥＴ、符号１９は２段目のＤ級アンプに含まれるｐチャンネルＭＯＳＦＥＴ、符号２０は２段目のＤ級アンプに含まれるｎチャンネルＭＯＳＦＥＴ、符号２１はスイッチング電源ＩＣ１から出力され、ローパスフィルタ７に接続される出力信号、符号２２は信号切替ブロック１２の入力信号２，３を切り替える選択切替信号である。
【００１６】
なお、上記入力信号２および入力信号３と出力信号１３〜１６、２１はパルス幅変調されたＰＷＭ信号（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ信号）である。
【００１７】
このようにスイッチング電源ＩＣ１は、内部に信号切替ブロック１２を備え、選択切替信号２２により出力が切り替えられるように構成されている。さらに、信号切替ブロック１２の出力側に、出力信号１３が接続されるｐチャンネルＭＯＳＦＥＴ１７，出力信号１４が接続されるｎチャンネルＭＯＳＦＥＴ１８でなるＤ級アンプ、出力信号１５が接続されるｐチャンネルＭＯＳＦＥＴ１９，出力信号１６が接続されるｎチャンネルＭＯＳＦＥＴ２０でなるＤ級アンプ、が並列に内蔵されている。
【００１８】
図１に示されるスイッチング電源ＩＣ１では、２つのＤ級アンプとしてのｐチャンネルＭＯＳＦＥＴ１７，１９とｎチャンネルＭＯＳＦＥＴ１８，２０には、それぞれに出力信号１３および１４と１５および１６が入力される。入力信号２および３は信号切替ブロック１２にて切り替えられ、出力信号１３〜１６が生成される。信号切替ブロック１２の入力信号２，３の切り替え選択は切替選択信号２２によって行う。ｐチャンネルＭＯＳＦＥＴ１７，１９とｎチャンネルＭＯＳＦＥＴ１８，２０の各Ｄ級アンプの出力はそれぞれＩＣチップ外にて同ノードとなり、ローパスフィルタ７に接続される。図１に示す構成例では、ＩＣ内蔵のアンプは駆動用ドライバとして機能する。
【００１９】
図２（ａ）に図１における信号切替ブロック１２の具体的な構成を示す。論理反転回路であるインバータ２５および２６とスイッチ２７〜３４を有している。インバータ２５および２６は、入力信号２および３の反転信号を生成する。このインバータ２５および２６から出力される正転および反転信号は、切替選択信号２２によって制御されるスイッチ２７〜３４によって切り替えられ、信号切替ブロック１２から出力信号１３〜１６が生成される。図２（ａ）の図示の点線で囲まれたスイッチ２７〜３４は駆動用ドライバをＩＣ内蔵に選択する場合にＯＮされる。
【００２０】
ところで、Ｄ級アンプにおいて、特にトランジスタサイズが大きい場合、ｐチャンネルＭＯＳＦＥＴとｎチャンネルＭＯＳＦＥＴが同時にＯＮすると、大変大きな貫通電流が流れるために電力効率低下の原因となる。そこで図２（ｂ）のように入力信号２，３の立ち上がり／立下りのタイミングをずらすことで対応する。
【００２１】
図２（ｂ）は、入力信号の立ち上がり／立ち下がりを示すタイミング図である。図２（ｂ）に示すように、トランジスタへの入力信号のエッジ位置を入力信号２と入力信号３でずらし、同時にＯＮしないようにデッドタイムＴｄを設けることで処理することにより、貫通電流を抑制している。具体的には図２（ｂ）に示したように入力信号３は入力信号２に比べ、デッドタイムＴｄの時間分を立ち上がりは速く、立ち下がりは遅く動作させている。
【００２２】
このように信号切替ブロック１２の構成はインバータ２５，２６の２つとスイッチ２７〜３４の４つの対なので、信号切替ブロック１２の設計は容易なものとなるとともに、また、チップサイズにも大きな影響を与えることなく実現できる。
【００２３】
上述したスイッチング電源ＩＣ１において、信号切替ブロック１２内で２本の入力信号２，３の反転信号をインバータ２５および２６で生成し、入力信号２，３の正転および反転信号をスイッチ２７〜３４で切り替えることによって、信号切替ブロック１２から４本の出力信号１３〜１６を出力する。これにより、信号切替ブロック１２は、インバータ２５および２６で入力信号２，３の反転信号を生成し、正転および反転信号をスイッチ２７〜３４で切り替えるだけなので、容易に４本の出力信号１３〜１６を生成することができる。
【００２４】
また、上記スイッチング電源ＩＣ１において、インバータ２５および２６をＣＭＯＳインバータとし、上記反転信号をＣＭＯＳインバータで生成する。これにより、２本の入力信号２，３はパルス信号であるため、ＣＭＯＳのインバータ（論理反転回路）で反転信号を生成することで、より容易に４本の出力信号１３〜１６を生成できる。
【００２５】
なお、ＣＭＯＳは、ｐチャンネルとｎチャンネルのＭＯＳＦＥＴを、相補型のゲート構造をなした相補型金属酸化膜半導体であり、Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒの略記である。
【００２６】
また、上記スイッチング電源ＩＣ１において、信号切替ブロック１２内のスイッチ２７〜３４（図２参照）をＣＭＯＳの相補型スイッチとする。これにより、信号切替ブロック１２内のスイッチ２７〜３４で扱う信号はパルス信号であるため、信号切替ブロック１２内のスイッチ２７〜３４としてＣＭＯＳの相補型スイッチを用いることで、信号切替ブロック１２により、さらに容易に４本の出力信号１３〜１６を生成することができる。
【００２７】
図３は、図１で示したようにＩＣ内蔵アンプで負荷を駆動する場合の信号切替ブロック１２での接続状態を表したものである。この図３では、信号切替ブロック１２が切替選択信号２２により出力信号１３〜１６が切り替えられた後の状態を示している。
【００２８】
図３において、信号切替ブロック１２内での接続は一点鎖線で描かれている。信号切替ブロック１２への入力信号２はｐチャンネルＭＯＳＦＥＴ１７および１９、入力信号３はｎチャンネルＭＯＳＦＥＴ１８および２０に接続されている。つまり、ＩＣ内の２つのＤ級アンプ（ｐチャンネルＭＯＳＦＥＴ１７，１９、ｎチャンネルＭＯＳＦＥＴ１８，２０）は駆動用ドライバとして機能し、並列に配置された状態で出力信号２１により負荷（ローパスフィルタ７）を駆動することになる。
【００２９】
図７にスイッチング電源ＩＣ１００におけるＤ級アンプを用いて負荷を駆動する一般的な構成例を示す。スイッチング電源ＩＣ１００内のＤ級アンプは、ｐチャンネルＭＯＳＦＥＴ４とｎチャンネルＭＯＳＦＥＴ５から構成され、それぞれ入力信号２および入力信号３が入力され、出力信号６が出力される。一般的に入力信号２および入力信号３と出力信号６はパルス幅変調された信号（ＰＷＭ：Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ信号）である。出力はローパスフィルタ７を介して、トランス９の一次巻き線側に接続する。ローパスフィルタ７によって、ＰＷＭ信号は正弦波に復元され、正弦波によってトランス９を駆動する。
【００３０】
図８は図７に示すようなＤ級アンプを用いたドライバ回路の電圧波形を示している。図８（ａ）はＤ級アンプに入力される入力信号２および入力信号３の電圧波形、図８（ｂ）はＤ級アンプから出力される信号６の電圧波形、図８（ｃ）は入力信号の立ち上がり／立ち下がりを示すタイミング図、図８（ｄ）はローパスフィルタ７の出力波形である。Ｄ級アンプにおいて、特にトランジスタサイズが大きい場合、ｐチャンネルＭＯＳＦＥＴとｎチャンネルＭＯＳＦＥＴが同時にＯＮすると、大変大きな貫通電流が流れるために電力効率低下の原因となる。そこでトランジスタへの入力信号のエッジ位置を入力信号２と入力信号３でずらし、同時にＯＮしないようにデッドタイムＴｄを設けることで処理することにより、貫通電流を抑制している。具体的には図８（ｃ）に示したように入力信号２は入力信号３に比べ、立ち上がりは速く、立ち下がりは遅く動作させている。
【００３１】
図９にスイッチング電源ＩＣ１００における外付けＤ級アンプを用いて負荷を駆動する構成例を示す。外付けＤ級アンプは、ｐチャンネルＭＯＳＦＥＴ１０とｎチャンネルＭＯＳＦＥＴ１１から構成され、それぞれ入力信号２および３が入力される。出力信号６の負荷側は図７と同様である。特に負荷が大きく、大電流で発熱量も顕著になる場合にこのような構成が採用される。
【００３２】
なお、図９の構成では、図７に示されたように、スイッチング電源ＩＣ１００内にＤ級アンプが内蔵されている場合とは異なり、ＩＣの出力端子が１つ増えるためＩＣを共用して使用することができない。したがって、新たなＩＣまたはＩＣ内に別途外付けアンプ用回路および端子が必要となり、設計およびチップ製作コストの増大に繋がってしまう。
【００３３】
これに対して、図１〜図３で示したスイッチング電源ＩＣ１によれば、スイッチング電源ＩＣ１に内蔵されるドライバ回路が、駆動用ドライバか外付される駆動用ドライバに対するプリドライバかを選択できるので、負荷の増加に伴い、駆動用ドライバをＩＣの外付け素子として用いる場合でも、専用ＩＣを新たに作成する必要もなく、または駆動用ドライバに対するプリドライバおよび端子を別途設けることなく、ＩＣと出力端子を共用することで設計およびチップ製作コストを小さくすることができる。
【００３４】
（第２の実施の形態）
図４は、第２の実施の形態にかかるスイッチング電源ＩＣの構成例を示す回路図であり、スイッチング電源ＩＣにおける外付けドライバを用いた構成例について示している。本例のＩＣ内の構成は図１で示したものと同じである。
【００３５】
すなわち、図４に示すスイッチング電源ＩＣ１は、入力信号２，３を、選択切替信号２２により切り替える信号切替ブロック１２を備え、さらに、信号切替ブロック１２の出力側に、出力信号１３が接続されるｐチャンネルＭＯＳＦＥＴ１７，出力信号１４が接続されるｎチャンネルＭＯＳＦＥＴ１８でなるＤ級アンプ、出力信号１５が接続されるｐチャンネルＭＯＳＦＥＴ１９，出力信号１６が接続されるｎチャンネルＭＯＳＦＥＴ２０でなるＤ級アンプ、が並列に内蔵されている。
【００３６】
図４において、スイッチング電源ＩＣ１に内蔵されている２つのＤ級アンプの出力信号２３および２４は、ＩＣチップに外付けされた外付けアンプ３５，３６に入力される。この構成では、外付けアンプ３５，３６は駆動用ドライバとなり、ＩＣ内蔵の２つのドライバはプリドライバとして機能する。このように本第２の実施の形態におけるスイッチング電源ＩＣ１では、負荷（ローパスフィルタ７）を駆動する際のドライバ（駆動用ドライバ）がＩＣ内蔵か外付けかに関わらずＩＣを共用することができる。つまり、１つのＩＣで広範囲の負荷に対応できるので、新たな専用ＩＣまたは外付け駆動用ドライバに対するプリドライバおよび端子を別途設ける必要がないので、設計・製作におけるコスト低減が実現できる。
【００３７】
図５は、図４で示したようにＩＣの外付けアンプ３５，３６で負荷（ローパスフィルタ７）を駆動する場合の信号切替ブロックでの接続状態を表したものである。切替選択信号２２により出力信号１３〜１６が切り替えられた後の状態を示している。信号切替ブロック１２内での接続の状態については一点鎖線で描かれている。
【００３８】
図５に示すように、入力信号２および３は、信号切替ブロック１２を介してそれぞれＩＣ内の２つのＤ級アンプ（ｐチャンネルＭＯＳＦＥＴ１７，１９、ｎチャンネルＭＯＳＦＥＴ１８，２０）に接続されて、各Ｄ級アンプの出力が外付けアンプ３５，３６の入力となっている。つまり、ＩＣ内２つのＤ級アンプ（ｐチャンネルＭＯＳＦＥＴ１７，１９、ｎチャンネルＭＯＳＦＥＴ１８，２０）は駆動用ドライバに対するプリドライバとして機能することになる。このようにＩＣの構造を変えることなく、外付けアンプ３５，３６に対しても使用可能であることが分かる。
【００３９】
図６（ａ）は信号切替ブロック１２内のインバータの構成を示し、図６（ｂ）は信号切替ブロック１２内のスイッチをＭＯＳＦＥＴで構成した場合を示している。インバータはｐチャンネルＭＯＳＦＥＴ３７およびｎチャンネルＭＯＳＦＥＴ３８で構成され、入力信号３９に対して反転した出力信号４０が出力される。
【００４０】
また，図６（ｂ）に示すように、信号切替ブロック１２内のスイッチもｐチャンネルＭＯＳＦＥＴ４１およびｎチャンネルＭＯＳＦＥＴ４２で構成され、相補信号４５および相補信号４６によりノード４３と４４の導通状態が切り替わる。具体的には、相補信号４５が負、相補信号４６が正の場合にノード４３とノード４４は導通する。このように、ＭＯＳＦＥＴで構成されるインバータとスイッチは設計が容易で、トランジスタ数も少ないので、設計コストやチップサイズの消費が少なくできる。
【００４１】
ところで、Ｄ級アンプは、大きな電力をコントロールできる構成であるので、各実施の形態で上述したスイッチング電源ＩＣ１を、たとえば電子写真方式による画像形成装置に用いられる帯電装置を駆動する帯電用電源、その他の高圧印加が必要なパワーパックなどに用いることができる。
【００４２】
通常知られているように複写機やレーザープリンタなどの画像形成装置の電子写真プロセスの帯電工程において、帯電装置は感光体表面を、高圧電源のＯＮ／ＯＦＦにより高圧印加（チャージ）して感光体表面を所定の電位にするものである。また、この場合、帯電装置は、タングステンワイヤーなどに高圧印加するチャージワイヤー方式、あるいは感光体表面と接触して帯電させる帯電ローラ方式のいずれの構成であってもよい。また、画像形成装置は、白黒トナーによる単色装置、あるいはＹ（イエロー），Ｍ（マゼンタ），Ｃ（シアン），Ｋ（ブラック）のトナー像を順次形成して重ね合わせるタンデム型のカラー画像装置といった複数の感光体を有する装置に適する。また、上記各実施の形態のスイッチング電源ＩＣ１を上記帯電装置の帯電用電源のほかに、転写ローラ、転写ベルトなどの転写装置における帯電処理を行うための帯電用電源に用いることもできる。もちろん、スイッチング電源ＩＣ１を搭載した高圧電源を、画像形成装置の構成としてモノクロの装置にも適用することができる。
【００４３】
上記各実施の形態のスイッチング電源ＩＣ１を上記帯電装置の帯電用電源に用いることで帯電装置の設計および製作コストを低減することができる。また、画像形成装置にこの帯電用電源を搭載することにより、画像形成装置の設計および製作コストが低減できる。さらに、カラー画像形成装置にこの帯電用電源を搭載することにより、帯電用電源を複数の感光体ごとに用いるために、カラー画像形成装置の設計および製作コストをより低減することができる。
【符号の説明】
【００４４】
１ スイッチング電源ＩＣ
２，３ 入力信号
７ ローパスフィルタ
９ トランス
１３，１４，１５，１６ 出力信号
１７，１９ ｐチャンネルＭＯＳＦＥＴ
１８，２０ ｎチャンネルＭＯＳＦＥＴ
２２ 切替選択信号
２５，２６ インバータ
２７〜３４ スイッチ
３５，３６ 外付けアンプ
３７，４１ ｐチャンネルＭＯＳＦＥＴ
３８，４２ ｎチャンネルＭＯＳＦＥＴ
４５，４６ 相補信号
【先行技術文献】
【特許文献】
【００４５】
【特許文献１】特開２００６−２９５４０９号公報
【特許請求の範囲】
【請求項１】
入力信号を切替選択信号によって切り替え、複数の出力信号を出力する信号切替手段と、
前記信号切替手段から出力される前記複数の出力信号をそれぞれチャンネルの異なるスイッチング素子に入力する複数のＤ級アンプと、
を備え、
前記信号切替手段は、前記複数のＤ級アンプを、負荷を駆動するための駆動用ドライバ、または外付けされた駆動用ドライバ回路に対するプリドライバとするかを前記切替選択信号により切り替えることを特徴とする電源回路。
【請求項２】
前記信号切替手段は、前記入力信号の反転信号を生成し、前記入力信号の正転および反転信号をスイッチで切り替えて、複数の前記出力信号を出力することを特徴とする請求項１に記載の電源回路。
【請求項３】
前記信号切替手段は、相補型の論理反転回路を有し、前記反転信号を前記相補型の論理反転回路で生成することを特徴とする請求項２に記載の電源回路。
【請求項４】
前記信号切替手段の前記スイッチは、相補型の論理反転回路のスイッチであることを特徴とする請求項２に記載の電源回路。
【請求項５】
入力信号を切替選択信号によって切り替え、複数の出力信号を出力する信号切替手段と、前記信号切替手段から出力される前記複数の出力信号をそれぞれチャンネルの異なるスイッチング素子に入力する複数のＤ級アンプと、を有する電源回路の信号切替方法であって、
前記入力信号を切替選択信号によって切り替え、複数の出力信号を出力する際に、前記複数のＤ級アンプを、負荷を駆動するための駆動用ドライバ、または外付けされた駆動用ドライバ回路に対するプリドライバとするかを切替選択信号により切り替える信号切替工程を含むことを特徴とする電源回路の信号切替方法。
【請求項６】
入力信号を切替選択信号によって切り替え、複数の出力信号を出力する信号切替手段と、前記信号切替手段から出力される前記複数の出力信号をそれぞれチャンネルの異なるスイッチング素子に入力する複数のＤ級アンプと、を有し、前記信号切替手段は、前記複数のＤ級アンプを、負荷を駆動するための駆動用ドライバ、または外付けされた駆動用ドライバ回路に対するプリドライバとするかを前記切替選択信号により切り替える電源回路を帯電用電源に用いることを特徴とする帯電装置。
【請求項７】
請求項６に記載の帯電用電源を帯電装置として用いることを特徴とする画像形成装置。
【請求項１】
入力信号を切替選択信号によって切り替え、複数の出力信号を出力する信号切替手段と、
前記信号切替手段から出力される前記複数の出力信号をそれぞれチャンネルの異なるスイッチング素子に入力する複数のＤ級アンプと、
を備え、
前記信号切替手段は、前記複数のＤ級アンプを、負荷を駆動するための駆動用ドライバ、または外付けされた駆動用ドライバ回路に対するプリドライバとするかを前記切替選択信号により切り替えることを特徴とする電源回路。
【請求項２】
前記信号切替手段は、前記入力信号の反転信号を生成し、前記入力信号の正転および反転信号をスイッチで切り替えて、複数の前記出力信号を出力することを特徴とする請求項１に記載の電源回路。
【請求項３】
前記信号切替手段は、相補型の論理反転回路を有し、前記反転信号を前記相補型の論理反転回路で生成することを特徴とする請求項２に記載の電源回路。
【請求項４】
前記信号切替手段の前記スイッチは、相補型の論理反転回路のスイッチであることを特徴とする請求項２に記載の電源回路。
【請求項５】
入力信号を切替選択信号によって切り替え、複数の出力信号を出力する信号切替手段と、前記信号切替手段から出力される前記複数の出力信号をそれぞれチャンネルの異なるスイッチング素子に入力する複数のＤ級アンプと、を有する電源回路の信号切替方法であって、
前記入力信号を切替選択信号によって切り替え、複数の出力信号を出力する際に、前記複数のＤ級アンプを、負荷を駆動するための駆動用ドライバ、または外付けされた駆動用ドライバ回路に対するプリドライバとするかを切替選択信号により切り替える信号切替工程を含むことを特徴とする電源回路の信号切替方法。
【請求項６】
入力信号を切替選択信号によって切り替え、複数の出力信号を出力する信号切替手段と、前記信号切替手段から出力される前記複数の出力信号をそれぞれチャンネルの異なるスイッチング素子に入力する複数のＤ級アンプと、を有し、前記信号切替手段は、前記複数のＤ級アンプを、負荷を駆動するための駆動用ドライバ、または外付けされた駆動用ドライバ回路に対するプリドライバとするかを前記切替選択信号により切り替える電源回路を帯電用電源に用いることを特徴とする帯電装置。
【請求項７】
請求項６に記載の帯電用電源を帯電装置として用いることを特徴とする画像形成装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１３−６５９３２（Ｐ２０１３−６５９３２Ａ）
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願番号】特願２０１１−２０１９０６（Ｐ２０１１−２０１９０６）
【出願日】平成２３年９月１５日（２０１１．９．１５）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願日】平成２３年９月１５日（２０１１．９．１５）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]