【課題】駆動回路の供給電圧スイッチの性能を検査する方法及び装置を提供する。
【解決手段】ポジショナシステム１は、アクチュエータ２と、アクチュエータ２を駆動する駆動回路３と、駆動回路３に電気的エネルギーが供給されるように駆動回路３に直列に接続された供給電圧スイッチ４と、供給電圧スイッチ４が閉じるよう駆動される場合に、アクチュエータ２の駆動のために十分な電圧が駆動回路３内で検出されるかによって、供給電圧スイッチ４の性能を確認するための制御ユニット５を具備する。 （もっと読む）

【課題】インバータなどの遅延が無視できない高速動作時において、クロックフィールドスルーの影響を改善するのが困難
【解決手段】ＭＯＳＴ４はソース端子に入力されるアナログ入力信号を矩形波パルスのサンプル信号によりオンオフしてサンプリングする。ＭＯＳＴ５はＭＯＳＴ４のドレイン端子にソース端子およびドレイン端子が接続されサンプル信号の極性を反転した反転サンプル信号によりオンオフしてＭＯＳＴ４の寄生容量を補償する。論理回路10,11はサンプル信号と反転サンプル信号の位相差を検出して誤差信号を出力する。ＭＯＳＴ６,７はＭＯＳＴ５のソース端子およびドレイン端子にソース端子およびドレイン端子が接続され、位相差を補償する。 （もっと読む）

第１および第２出力部と、第１および第２切換手段とを備える制御回路の作動方法に関し、負荷を作動するために出力部の間に印加される制御電圧を次にように形成する。切換手段によって第１出力部を第１または第２電位に選択的に接続し、切換手段によって第２出力部を第１または第２電位に選択的に接続することによって形成し、制御電圧が少なくとも短時間少なくともほぼゼロとなる状態を、第１の場合には２つの出力部を２つの切換手段によって同時に前記第１電位に接続することによって誘起し、第２の場合には２つの出力部を２つの切換手段によって同時に第２電位に接続することによって誘起し、制御回路の作動時に、２つの場合を少なくとも１回誘起し、いずれの場合にも、出力部に印加された制御電圧を特徴づける変数または出力部／スイッチに対して直列に配置した少なくとも１つのシャント抵抗器を介して流れる電流を特徴づける変数を検出し、比較を行う。 （もっと読む）

【課題】配線領域の増大を抑制しつつも、電源遮断回路が正常に機能しているかを試験することのできる半導体集積回路装置を提供する。
【解決手段】内部回路１０と電源遮断回路２０との間のノードＡの仮想電源電圧ＶＤ１を比較電圧Ｖｎに変換する電圧シフト回路４０と、電源遮断回路２０の電源通電動作時に高電位基準電圧を生成し、電源遮断動作時に低電位基準電圧を生成する基準電圧生成回路５０が備えられる。また、電圧シフト回路４０からの比較電圧Ｖｎと、基準電圧生成回路５０からの基準電圧ＶＲとを比較して判定信号ＪＳを生成し、その判定信号ＪＳを出力パッド７５に出力する電圧比較回路６０が備えられる。 （もっと読む）

【課題】従来の動作ロジック切替装置は、機器コネクタに外部コネクタを接続するだけでなく、スイッチの切替操作等を行わなければ所望の動作ロジックでの動作が行われず、信頼性及び整備性が低くなっている。
【解決手段】本発明による動作ロジック切替装置は、接続体７３により各外部端子部７１，７２を選択的に閉成又は開成することにより、外部コネクタ７が機器コネクタ２に接続された際に第１及び第２の開放入力端子部２１，２２が各外部端子部７１，７２の前記閉成及び開成に対応して閉成又は開成され、入力信号生成部５は、前記第１及び第２の開放入力端子部２１，２２の閉成及び開成の組み合わせに応じて第１〜第４の入力信号５ａのいずれかを生成する （もっと読む）

【課題】入力部３の入力信号Ｓ１を制御部２に入力するものにあって、入力部３と制御部２との間に接続された抵抗素子Ｒ３の発熱を防止することで、抵抗素子Ｒ３の耐久性を向上させる。
【解決手段】制御部２に接続された入力部３の入力信号Ｓ１を入力インターフェース部４を介して制御部２に入力するようにした入力インターフェース回路１において、入力部３と制御部２との間に接続された抵抗素子Ｒ１の発熱を防止すべく、入力部３からの入力信号Ｓ１を間欠的に制御部２に入力させる間欠入力手段５が設けられている。 （もっと読む）

【課題】広帯域で高周波特性に優れ、かつ静電サージ等の高電圧信号が流れ込んだ場合の耐破壊性に優れた、安価な高周波スイッチ回路を提供する。
【解決手段】ＦＥＴ１１〜１８及びＦＥＴ２１〜２８を駆動する制御端子Ｖ１１及びＶ１２に負バイアス電圧及び０Ｖ以上かつショットキー順方向電圧以下の正バイアス電圧のいずれかを用いて、第１の入出力端子Ｐ１１から第２の入出力端子Ｐ１２へ伝達される経路、及び第１の入出力端子Ｐ１１から第３の入出力端子Ｐ１３へ伝達される経路の、ＯＮ／ＯＦＦを切り替える。これにより、ＤＣカット用のコンデンサが不要となる。 （もっと読む）

【課題】半導体スイッチ素子と電流・電圧検知素子とを使用してＯＮ側を危険側とするフェールセーフ性を有するスイッチ回路を構成する。
【解決手段】半導体スイッチ素子と電流・電圧検知素子とを配置して、複数の半導体スイッチ素子の一つがＯＮ故障しても出力側に電流が流れないよう構成し、出力側に電流を流さないままで各スイッチ素子のＯＮ故障を検知することを可能とした。 （もっと読む）

【課題】環状配線から電力の供給を受けるマクロセルを有し、消費電力を低減することが可能な半導体集積回路を提供する。
【解決手段】この半導体集積回路は、所定の機能を実現するためのマクロセルＭＣ１と、マクロセルＭＣ１を囲むように配置され、マクロセルＭＣ１に接続された環状配線Ｌ１と、環状配線Ｌ１を囲むように配置され、電源電位Ｖ_ＤＤに接続された環状配線Ｌ２と、環状配線Ｌ２を囲むように配置され、電源電位Ｖ_ＳＳに接続されるとともにマクロセルＭＣ１に接続された環状配線Ｌ３と、制御信号に従って環状電源Ｌ１と環状電源Ｌ２との間又は環状配線Ｌ１と環状配線Ｌ３との間を接続するためのスイッチ回路としてのＣＭＯＳインバータＩＮＶ１，ＩＮＶ２とを具備する。 （もっと読む）

【課題】 ウィスカが発生して一旦電気的に短絡した状態になっても、この短絡状態を除去することができる電気回路装置を得る。
【解決手段】 切替制御部９８からの制御信号に従って、各切替スイッチ部９２Ａ、９２Ｂが点線で示される第２の位置、各オンオフスイッチ部１００が点線で示されるオフの位置に切り替えられ、隣り合う端子部７６Ｃ間及び隣り合う端子部７８Ｃ間に大きな電位差を生じさせることで、隣り合う端子部７６Ｃ間、又は、隣り合う端子部７８Ｃ間の少なくともいずれかの箇所にウィスカによる短絡部１０２が発生した状態となっている場合には、短絡部１０２を溶かして切断する。 （もっと読む）

【課題】パッケージサイズの縮小化を妨げることがなく、しかも低電圧・低消費電力系の素子と一体的に形成することが可能な程度に低電圧・低消費電力の可動素子、ならびにその可動素子を内蔵する半導体デバイス、モジュールおよび電子機器を提供する。
【解決手段】半導体基板１０上に、信号を伝送するための信号線路１１と、信号線路を機械的に継断するための継断部１２と、継断部１２を切り替えるための切替部１３と、継断部１２の切り替え後の状態を保持するための保持部１４とを備える。継断部１２および保持部１４は互いに対向配置された一組の固定子１２Ａ，１４Ａおよび可動子１２Ｂ，１４Ｂを、切替部１３は保持部１４の可動子１４Ｂと対向配置された可動子１３Ｂをそれぞれ有する。切替部１３の可動子１３Ｂおよび保持部１４の可動子１４Ｂの少なくとも一方が、弾性部１５を介して継断部１２の可動子１２Ｂと接続されている。 （もっと読む）

【課題】スイッチＭＭＩＣにおいて、第１ソース電極１３および第２ソース電極とドレイン配線または第１ドレイン電極１４および第２ドレイン電極とソース配線が近接している箇所において、高周波信号の漏れがあり、電気的特性が劣化する問題があった。
【解決手段】２つのゲート電極の櫛歯の一端を窒化膜上のゲート接続金属層に接続する。ゲート接続金属層は第１ソース電極および第２ソース電極とドレイン配線間、または第１ドレイン電極および第２ドレイン電極とソース配線間に配置する。オフ側ＦＥＴのゲート電極は高周波信号としてＧＮＤ電位であるので、ドレイン−ソース間の高周波信号の漏れを防止できる。ゲート接続金属層と２つのゲート電極（櫛歯）により、１つのソース電極（ドレイン電極）の櫛歯を包囲し、高周波信号の漏れを防止する。ゲート電極形成時にはレジスト除去液が隣接するゲート電極間に十分滲入するのでリフトオフが容易となる。 （もっと読む）

【課題】 オプション機能の切り替えをパワーオン期間に実施し、半導体集積回路がパワーオンから通常動作を開始するまでの期間を短縮する。
【解決手段】 機能切替部１４は、互いに異なる論理値にプログラムされる一対のプログラム素子ＭＣ１、ＭＣ２を有する。機能切替部１４の判定回路ＬＴは、パワーオン時の電源電圧が上昇する期間に、プログラム素子ＭＣ１、ＭＣ２にそれぞれ流れる電流値の差に応じた論理レベルを出力する。オプション機能部１６は、判定回路ＬＴが出力する論理レベルに応じて、動作仕様が切り替わる。すなわち、プログラム素子ＭＣ１、ＭＣ２のプログラム状態に応じて、パワーオンが完了するまでにオプション機能部１６の動作仕様が自動的に決定される。オプション機能部１６の動作仕様を決定するために、プログラム素子ＭＣ１、ＭＣ２に対する読み出し動作を実行する必要はない。パワーオン後の初期化処理が簡易になるため、パワーオンから通常動作を開始するまでの期間を短縮できる。 （もっと読む）

【課題】 大規模化した半導体装置の歩留向上および信頼性向上が容易に図れるようにすること。
【解決手段】 制御回路１０８からの制御信号Ｓ（ｉ）によって電流測定タイミングになると、各分割論理回路ブロック１０５_{１〜ｒ−１}の静止電源電流値が測定される。そして制御回路１０８は、分割論理回路ブロック１０５_{１〜ｒ−１}の静止電源電流値と基準値とを比較して、静止電源電流が基準値を超える場合、判定信号（ｉ）をＬｏレベルに設定する一方、静止電源電流が基準値を超えないときは判定信号（ｉ）をＨｉレベルに設定する。そして、判定信号（ｉ）がＬｏレベルである不良ブロックを冗長回路ブロック１０５_ｒと置換するように、セレクタ１０６_２〜ｒ，１０７_{１〜ｒ−１}に切替え制御信号Ｒ（１）〜Ｒ（ｒ）を出力し、入出力バスの接続を切り替え、その不良ブロックへの電源供給も停止する。
（もっと読む）

【課題】ＣＭＯＳゲートのみで貫通電流を防止するレベルシフタ回路を提供する。
【解決手段】入力端子５０からの入力信号Ｖinと遅延部２１で遅延させた入力信号Ｖin’を、第１の電源電圧の低電位電圧ＶＤＤＬが供給されるＮＯＲゲート２２とＡＮＤゲート２３に入力、各々出力をゲート電圧ＶＧ１とゲート電圧ＶＧ２とする。レベルシフト部１０用で、第２の電源電圧の高電位電圧ＶＤＤＨが供給される第２の電源電圧端子３０に接続されたＰＭＯＳトランジスタ１，２のゲートとドレインを交差接続し、各々のドレインとソースが接地端子４０に接続されたＮＭＯＳトランジスタ４，５のドレインとを接続する。ＮＭＯＳトランジスタ４，５のゲートにはＮＯＲゲート２２出力とＡＮＤゲート２３出力を接続する。ＮＭＯＳトランジスタ５のドレイン電圧ＶＤ２をＰＭＯＳトランジスタ３とＮＭＯＳトランジスタ６に接続し、出力信号Ｖoutを出力端子７０から出力する。 （もっと読む）

【課題】スイッチ手段の開閉状態により信号ラインの電圧が変化するような信号入力装置において、経時的に生成される酸化皮膜を除去できるとともに消費電力の低減を実現する。
【解決手段】スイッチ手段ＳＷ＊（＊は０〜７）を介して電源電圧ＶＤに接続される８つの信号ラインＬ＊の電圧をマイコン３に入力させる回路５は、各信号ライン毎の通電量増減回路ＺＫ＊と、一端が接地電位（＝０Ｖ）に接続された抵抗２５とを備えている。そして、各通電量増減回路ＺＫ＊では、抵抗２５よりも抵抗値が大きい抵抗Ｒ＊で信号ラインＬ＊を常時プルダウンするが、スイッチ手段ＳＷ＊がオンされてからある時間までは、スイッチＣＴ＊がオンとなって信号ラインＬ＊を小抵抗値の抵抗２５でもプルダウンする。ある時間だけスイッチ手段ＳＷ＊に生じた酸化皮膜を除去する大きな電流が流れることになる。 （もっと読む）

【課題】入力信号を増幅して出力する増幅回路に関し、簡単な構成で、確実にミュートをアンプに先行して駆動させることが可能な増幅回路を提供することを目的とする。
【解決手段】本発明は、入力信号を増幅して出力する増幅回路において、入力信号を増幅して出力する第１のアンプ（１１、１２）と、出力をミュート状態にする第２のアンプ（１３、１４）と、第１のアンプ（１１、１２）への駆動電源を供給する第１の電源回路（１５、１６）と、第２のアンプ（１３、１４）への駆動電源を供給する第２の電源回路（１７、１８）と、切換パルスに応じた非反転入力と非反転入力を反転した反転入力とを比較し、比較結果に応じて第１の電源回路（１５、１６）及び第２の電源回路（１７、１８）を制御するコンパレータ（３２）と、非反転入力と反転入力とに第１のアンプ（１１、１２）をオンさせずに第２のアンプ（１３、１４）がオンするように、オフセットを持たせる入力回路（３１、１３１、２３１）とを有することを特徴とする。 （もっと読む）

【課題】 マイクロコンピュータなどのマイクロコンピュータの入力ポートを、スイッチなどの接地との間の複数の接点入力端で共用するために介在される入力回路において、前記接点入力端の接地電位からの浮きに対しても、正確に接点状態を判定できるようにする。
【解決手段】 各接点入力端ＩＮ１〜ＩＮ８に対して、ベースが接続されるトランジスタＱ１〜Ｑ８を設け、たとえば奇数番目と偶数番目とのように、複数のトランジスタをマイコン１２のＩ／ＯポートＰ０１，Ｐ０２からの選択出力で纏めて選択／非選択し、かつ同時に選択されない複数のトランジスタＱ１とＱ２．Ｑ３とＱ４，Ｑ５とＱ６、Ｑ７とＱ８のコレクタ電流を共通の抵抗Ｒ１〜Ｒ４を用いて電圧変換し、Ｉ／ＯポートＰ１〜Ｐ４に与える。したがって、スイッチＳＷ１〜ＳＷ８のオン抵抗などで、接地電位時に接点入力に浮きが生じても、正確に接点状態を判定することができる。 （もっと読む）

【課題】 Ｐ１形およびＰ２形のうちの所望の形式で使用することができ、応答速度が速いインタフェース回路を提供する。
【解決手段】 インタフェース回路をＰ１形で使用する場合は端子Ｔ４とＴ６を接続し、Ｐ２形で使用する場合は端子Ｔ５とＴ６，Ｔ７とＴ８をそれぞれ接続する。車両感知信号／Ｄが活性化レベルの「Ｌ」レベルになると、Ｐ１形の場合はフォトトランジスタ６が導通せず、出力端子Ｔ２，Ｔ３間が非導通状態になり、Ｐ２形の場合はフォトトランジスタ６が導通し、出力端子Ｔ２，Ｔ３間が導通状態になる。従来のフォトＭＯＳトランジスタの代わりにフォトトランジスタ６を使用したので、応答速度が速くなる。 （もっと読む）

【課題】 高精度で内蔵発振を行うことができる半導体集積回路を提供する。
【解決手段】 半導体集積回路は、記憶回路（６）と、記憶回路に保持された制御情報に基いて内部クロック信号（ＶＣＬＫ）を生成する発振回路（２３）と、外部クロック信号（ＲＣＬＫ）の周波数に内部クロック信号の周波数を一致させる制御情報を生成する論理回路（２）と、上記論理回路で生成された制御情報を記憶可能な電気ヒューズ回路又は溶断ヒューズ回路（６ｃｄ）を有し、上記内部クロック信号を内部回路の同期動作に用いる。プロセスばらつきにより発振回路の発振周特性（発振周波数）に誤差（不所望な変動）を生じても、水晶振動子の外付けや外部クロック信号の入力を必要とせずに、内部クロック信号周波数を目的周波数の外部クロック信号周波数に一致させることができる。 （もっと読む）