【課題】予備電源を備えなくても、制御ＩＣが保護モードにて出力以外に自動復元の動作を行って、一定時間後自動に正常動作する。
【解決手段】システムまたは制御ＩＣの異常状態を検出する異常状態検出部１１０と、異常状態の検出に応じて、保護モードに変更し、該保護モードにて自動回復信号を入力されて動作モードに変更するプロテクション部１２０と、入力電源からの電力の供給後、ＩＣ電源が予め決められた高電圧に到達すると、電力供給遮断信号に応じて入力電源からの電力の供給を遮断し、入力電源からの電力の供給及び遮断を繰り返すＩＣ電源部１３０と、保護モードの開始に応じて、ＩＣ電源部１３０の電力供給信号及び電力供給遮断信号が交互に繰り返されるクロックをカウントし、該カウント数が予め決められた値に到達すると、プロテクション部１２０に自動回復信号を供給する自動再開部１４０とを含む。 （もっと読む）

【課題】レベルシフト基準電位が下がった場合にスイッチング素子を安全且つ確実に停止できるレベルシフト回路。
【解決手段】レベルシフト電源に接続された抵抗R1にドレインが接続されソースがグランドに接続されたＭＯＳＦＥＴMN3、R1と同じ抵抗値を有しレベルシフト電源に接続された抵抗R2にドレインが接続されソースがグランドに接続されたＭＯＳＦＥＴMN4、入力信号に基づきMN3,MN4のオン／オフを制御するパルス生成回路10、MN3がオンである場合にセット信号を生成しMN4がオンである場合にリセット信号を生成する制御部MN1,MN2,R5,R6、制御部で生成されたセット信号とリセット信号とに基づき入力信号をレベルシフトした出力信号を出力しスイッチング素子Q1を動作させるフリップフロップFF1、レベルシフト基準電位が負電位に下がったことを検出してスイッチング素子を停止させるスイッチング動作停止部INV3,FF2,AD1を備える。 （もっと読む）

【課題】制御電源電圧が低下した場合においても、半導体デバイスの熱破壊を防止することが可能なパワーモジュールを提供する。
【解決手段】パワーモジュール１００は、半導体デバイス１０のＩＧＢＴ１１を駆動する駆動回路２０と、ＩＧＢＴ１１のコレクタ電流がトリップレベルに達したときにＩＧＢＴ１１の保護動作を行う保護回路３０と、駆動回路２０に供給される制御電源電圧Ｖ_Dを検出する制御電源電圧検出回路４０とを備える。保護回路３０は、制御電源電圧Ｖ_Dが所定値よりも低くなると、センス抵抗を抵抗Ｒ₁から抵抗Ｒ₁，Ｒ₂の直列回路に切り替えることで、トリップレベルを下げる。 （もっと読む）

【課題】低電圧状態を検出し、システムへの通知やシステムの停止等を行う電源電圧検出回路において低電源電圧時の誤動作を回避する電源電圧検出回路を提供する。
【解決手段】基準電圧Vrefを生成する回路200の出力にプルアップ回路250を設け、基準電圧Vrefを生成する回路200を電源電圧VE(100)までプルアップする。さらに、R1(341),R2(342)から成る検出抵抗に直列にスイッチS1(347)を設け、基準電圧Vrefを生成する回路200によって、上記スイッチS1(347)をオン/オフする。そうしておいて低電源電圧時に上記プルアップ回路250により基準電圧Vref(225)を上記電源電圧VE(100)までプルアップさせると共に、上記スイッチS1(347)をオフし分圧値VI(345)を強制的に低下させることで、Vref>VIの状態を保持し、比較器330からの誤信号出力を回避する。 （もっと読む）

【課題】駆動用半導体素子が意図せずに導通することを防止できる半導体素子制御装置を提供する。
【解決手段】駆動用トランジスタＴｒ１１は、一対の直流電源線１３、１４間に直流モータ１２とともに直列に接続される。抵抗素子Ｒ１３は、直流電源線１３と駆動用トランジスタＴｒ１１のゲート端子との間に接続される。コンデンサＣ１１および開路用トランジスタＴｒ１４の直列回路は、駆動用トランジスタＴｒ１１のゲート端子と直流電源線１４との間に接続される。駆動制御回路１５は、通常状態に設定されると、開路用トランジスタＴｒ１４をオンし、制御用トランジスタＴｒ１２、Ｔｒ１３を通じて駆動用トランジスタＴｒ１１の導通状態を制御する。駆動制御回路１５は、制御用トランジスタＴｒ１２、Ｔｒ１３の双方がオフのとき、開路用トランジスタＴｒ１４をオフする。 （もっと読む）

【課題】スイッチング素子の発熱を抑制した過電圧抑制ゲート制御を確実、容易にし、さらにスイッチング素子を複数直列接続した半導体スイッチ回路における発振防止と分担電圧のバランス制御を確実、容易にする。
【解決手段】ゲートドライブ回路２によるゲート抵抗Ａを通したＩＧＢＴ１の主ゲート電流とは独立して、電圧補償ゲート制御回路３〜６はＩＧＢＴ１のコレクタ・エミッタ間電圧Ｖｃｅがしきい値を超えたときにゲート抵抗Ｂを通して電圧補償ゲート電流を注入し、電圧Ｖｃｅがしきい値を下回ったときに電圧補償ゲート電流の注入をオフする。
ゲート抵抗Ａの抵抗値に対してゲート抵抗Ｂの抵抗値を小さくする。電圧補償ゲート電流を注入した後にこのゲート電流の注入量とほぼ同じ電荷量分をＩＧＢＴ１からゲート電流として引き抜く。 （もっと読む）

【課題】電源電圧が変動しても半導体デバイスのオン動作及びオフ動作を安定して駆動できる半導体デバイス駆動回路を得る。
【解決手段】ドライブ回路１０は、入力回路１１より得られる制御信号Ｓ１１に基づき、インバータＧ４から電源電圧ＶＣＣにより決定される“Ｈ”（オンレベル）、あるいは接地電圧ＧＮＤにより決定される“Ｌ”（オフレベル）の出力電圧ＶＯＵＴ１を駆動信号として半導体デバイスＱ１のゲートに出力する。基準電源部１４は抵抗Ｒ１及びＲ２の直列接続により、電源電圧ＶＣＣ，接地電圧ＧＮＤ間の電位差を所定の分圧比率（抵抗Ｒ１及びＲ２による抵抗比）で分圧して得られる電圧が基準電圧ＶＲＥＦ１として得られる。バッファ回路８は基準電圧ＶＲＥＦ１により決定される基準信号となる出力電圧ＶＯＵＴ２を半導体デバイスＱ１のソースに付与する。 （もっと読む）

【課題】本発明は、第１状態と第２状態との二つの状態のうち、第１状態に初期化し、初期化した第１状態に対応する電位の信号を生成することが可能な半導体装置を提供する。
【解決手段】本発明は、“０”（第１状態）と“１”（第２状態）との二つの状態のうち、“０”に初期化し、初期化した“０”に対応する電位の信号Ａを生成することが可能な半導体装置１０である。半導体装置１０は、並列に複数接続され、“０”と“１”との二つの状態を保持することが可能なフリップフロップ回路２と、複数のフリップフロップ回路２と接続し、複数のフリップフロップ回路２のうち、少なくとも一つのフリップフロップ回路２で保持する状態が“０”の場合、“０”に対応する電位の信号を生成し、出力するＡＮＤ回路３とを備える。 （もっと読む）

【課題】電圧伝達経路における電圧降下が小さい過電圧保護回路を提供する。
【解決手段】入力電圧と第１の電圧とを入力して、昇圧した第２の電圧を、電圧伝達経路１１０の遮断または導通を制御するスイッチ回路ＳＷのＭＯＳトランジスタＰＳＷのゲートに供給する昇圧回路ＣＰと、ＭＯＳトランジスタＰＳＷのゲートに蓄積された電荷を放電する放電回路ＤＣＧとを備える。 （もっと読む）

【課題】出力アンプのスルーレートを、出力負荷変動があっても高精度に調整可能なスルーレート制御回路を提供すること。
【解決手段】制御時間設定回路がスルーレートを検出するタイミング信号を発生し、電圧比較回路が、出力アンプの出力信号と、上記のタイミング信号によるタイミングに応じた制御電圧との比較を行う。比較結果に応じて、出力アンプ制御回路が、出力アンプのバイアス電流を制御する。上記した処理を、スルーレート制御期間において複数回繰り返す。 （もっと読む）

【課題】入力信号をレベルシフトして出力するレベルシフト回路を有しながらも、電源の電圧変動等による誤信号の出力を抑えることが可能となる信号伝達回路を提供する。
【解決手段】第１入力信号および第２入力信号の各々をレベルシフトし、それぞれ第１シフト済み信号および第２シフト済み信号として出力する、レベルシフト回路を備え、レベルシフト回路は、第１入力信号に応じて開閉するスイッチング素子と抵抗を有する第１直列回路、および、第２入力信号に応じて開閉するスイッチング素子と抵抗を有する第２直列回路が、電源と接地端との間において互いに並列に設けられており、第１直列回路上の電圧を第１シフト済み信号として、第２直列回路上の電圧を第２シフト済み信号として、それぞれ出力するようになっており、接地端から第１直列回路および第２直列回路に向かって逆電流が流れることを防止する、逆流防止部を備えた信号伝達回路とする。 （もっと読む）

【課題】消費電流の増加を抑制しつつ電源投入時にレベルシフタの状態を確定させる技術を提供する。
【解決手段】信号レベル変換部（１１）と、安定化回路（１２）とを具備するレベルシフト回路を構成する。安定化回路（１２）は、第２電源電圧供給ノード（ＮＤ１）と接続ノード（ＮＤ２）との接続を制御する第１スイッチ（Ｐ３）と、接続ノード（ＮＤ２）電圧に応答して接地電圧供給ノード（ＧＮＤ）と出力ノード（ＮＤ３）との接続を制御する第２スイッチ（Ｎ３）とを備えることが好ましい。そして、第１スイッチ（Ｐ３）は、第２電源電圧（ＶＤＤ）が、第１中間電圧を超えないときに、第２電源電圧供給ノード（ＮＤ１）と接続ノード（ＮＤ２）とを接続する。また、第２スイッチ（Ｎ３）は、第２電源電圧供給ノード（ＮＤ１）の電圧に応答して、出力ノード（ＮＤ３）と接地電圧供給ノード（ＧＮＤ）とを接続する。 （もっと読む）

【課題】回路規模及び消費電流の増大を抑制しながら識別対象電圧の大きさを精度良く識別することができる電圧識別装置及び時計用制御装置を提供する。
【解決手段】基準電圧生成回路１２と、被印加線１８並びに電圧線ＶＳＨ及び接地線ＧＮＤが導通可能となるように電圧線ＶＳＨと接地線ＧＮＤとの間に挿入されると共に、被印加線１８に印加された識別対象電圧の大きさに応じてスイッチングを行うスイッチング回路２０を備え、被印加線１８に印加された識別対象電圧の大きさと閾値とを比較することにより識別対象電圧の大きさを識別する識別回路１４と、識別回路１４に対して識別対象電圧の大きさを識別させる間、電圧線ＶＳＨと接地線ＧＮＤとの間に流れる電流の大きさが所定の大きさに保たれるようにスイッチング回路２０と接地線ＧＮＤとの間の抵抗２２を制御可能とする制御部１６と、を含む。 （もっと読む）

【課題】電源電圧の変動によるインジケータの光源のちらつきを抑制するインジケータ駆動回路を提供する。
【解決手段】インジケータ駆動回路１は、２つのｎｐｎトランジスタＱ２，Ｑ６からなるカレントミラー回路２００と、カレントミラー回路２００の制御側のトランジスタＱ２に制御電流を供給する電流源であるｐＭＯＳトランジスタＱ３，Ｑ４と、被制御側のｐＭＯＳトランジスタＱ６に流れる電流により駆動され、インジケータのＬＥＤ３０をオンオフさせるｐＭＯＳトランジスタＱ５を備える。電流源１００からカレントミラー回路２００へ流す制御電流は、外部からの制御信号によりｎＭＯＳトランジスタＱ１を介して切り換えられる。電流源１００を構成する２つのトランジスタＱ３，Ｑ４をカスコード接続で構成することで、カレントミラー回路２００に流れる電流に対する電源ＶＣＣの変動の影響を小さくする。 （もっと読む）

【課題】電源電圧の低下による外部出力信号のばらつきを抑制する。
【解決手段】内部入力信号Ａの電位がグランド側からＶＤＤ側、あるいはＶＤＤ側からグランド側へ変化するのに応じて、出力部１は外部出力信号ＥＢの電位を変化させる。差動部２は、外部出力信号ＥＢと、所定の基準信号ＶＲＥＦとに応じた出力信号を出力し、外部出力信号ＥＢが所定の基準信号ＶＲＥＦに応じた電位となるようボルテージフォロアとして機能する。これにより、外部出力信号ＥＢの低電圧側出力電圧ＶＯＬのばらつきを抑制する。 （もっと読む）

【課題】 負荷への通電を妨げることなく、昇圧した電圧が低下することを防止することができる負荷駆動装置を提供する。
【解決手段】 複数相の駆動回路のうちの少なくとも２相間において昇圧用コンデンサ４７，６７と第３の電源４５，６５との接続部に設けられ、昇圧された電圧が出力される昇圧電源端子１０，１３同士の電気的な接続または遮断を選択する少なくとも１つのスイッチ回路１０２と、少なくとも１つのスイッチ回路１０２を制御する少なくとも１つのスイッチ制御回路１１０とを備えている。 （もっと読む）

【課題】制御対象負荷の数が増えたとしてもオンオフ両タイミングをずらすことができ、電源変動勾配を抑制できるようにした負荷制御装置を提供する。
【解決手段】マイコンは、メモリのオンタイミング記憶領域に複数の負荷間で互いに重ならないようにオンタイミングのフラグを記憶させる。また、メモリのオフタイミング記憶領域に対し複数の負荷間で互いに重ならないようにオフタイミングのフラグを記憶させる（Ｓ１０〜Ｓ１４）。マイコンは、これらのオンタイミング、オフタイミングに応じて複数の負荷を駆動制御する（Ｓ１５）。 （もっと読む）

【課題】電源電圧の変動に起因した書込電流の変動を抑制する。
【解決手段】ドライブ回路２５において、第１のＭＯＳトランジスタＰＭは、第１および第２の電源ノード２８，２９間にデータ書込線ＤＬと直列に設けられる。第２のＭＯＳトランジスタＰＳは、第１のＭＯＳトランジスタＰＭと並列に設けられる。第３および第４のＭＯＳトランジスタＰａ，Ｐｂは、互いに同じ電流電圧特性を有する。第１の素子Ｅａは、第１および第２の電源ノード２８，２９間に第３のＭＯＳトランジスタＰａと直列に接続される。第２の素子Ｅｂは、第１および第２の電源ノード２８，２９間に第４のＭＯＳトランジスタＰｂと直列に接続され、第１の素子Ｅａの電流電圧特性曲線と交差する電流電圧特性を有する。比較器３０は、第１の素子Ｅａにかかる電圧と第２の素子Ｅｂにかかる電圧とを比較し、比較結果に応じて第２のＭＯＳトランジスタＰＳをオンまたはオフにする。 （もっと読む）

【課題】電圧比較器を用いることなく、電源遮断ブロックの電源復帰を検出する。
【解決手段】電源遮断ブロック１に配置された信号遅延回路１１と、電源が常時供給される常時オンブロック９に配置された測定パターン生成回路１３、測定パターン検出回路１５及び遅延時間測定回路１７を備えている。遅延時間測定回路１７は、測定パターン生成回路１３から送信された測定パターンが信号遅延回路１１を介して測定パターン検出回路１５に到達するまでの遅延時間を測定する。電源遮断ブロック１の電源が遮断状態から投入状態に切り替えられた後、上記遅延時間が信号遅延回路１１の設計値に基づく所定の遅延量以内になったときに、電源遮断ブロック１の電源が復帰したと判断する。 （もっと読む）

【課題】ノイズ対策用のコンデンサＣ１を設置した場合であっても過電流を検出するための回路を正常に作動させることが可能な負荷制御装置を提供する。
【解決手段】プラス端子Ｐ１１とマイナス端子Ｐ１２より電力が供給されて駆動する制御回路１０により、ＦＥＴ（Ｔ１）のオン、オフを切り替えて、負荷ＲＬの駆動、停止を制御する場合に、マイナス端子Ｐ１２とグランドとを接続するアース線に、抵抗Ｒ５とダイオードＤ１の並列接続回路を設ける。従って、入力スイッチＳＷ１の投入時にプラス端子１１とマイナス端子１２の間に配置されたコンデンサＣ１の放電電流Ｉ２が流れる場合であっても、抵抗Ｒ５の電圧降下ＶＲ５によりマイナス端子Ｐ１２の電圧をグランドレベルよりも相対的に低くすることができ、コンデンサＣ１の両端電圧ＶＣ１を拡大させて、放電電流Ｉ２を抑制し、電圧Ｖ１の低下を抑えることができる。 （もっと読む）