半導体スイッチング素子のゲート制御回路
【課題】スイッチング素子の発熱を抑制した過電圧抑制ゲート制御を確実、容易にし、さらにスイッチング素子を複数直列接続した半導体スイッチ回路における発振防止と分担電圧のバランス制御を確実、容易にする。
【解決手段】ゲートドライブ回路２によるゲート抵抗Ａを通したＩＧＢＴ１の主ゲート電流とは独立して、電圧補償ゲート制御回路３〜６はＩＧＢＴ１のコレクタ・エミッタ間電圧Ｖｃｅがしきい値を超えたときにゲート抵抗Ｂを通して電圧補償ゲート電流を注入し、電圧Ｖｃｅがしきい値を下回ったときに電圧補償ゲート電流の注入をオフする。
ゲート抵抗Ａの抵抗値に対してゲート抵抗Ｂの抵抗値を小さくする。電圧補償ゲート電流を注入した後にこのゲート電流の注入量とほぼ同じ電荷量分をＩＧＢＴ１からゲート電流として引き抜く。
【解決手段】ゲートドライブ回路２によるゲート抵抗Ａを通したＩＧＢＴ１の主ゲート電流とは独立して、電圧補償ゲート制御回路３〜６はＩＧＢＴ１のコレクタ・エミッタ間電圧Ｖｃｅがしきい値を超えたときにゲート抵抗Ｂを通して電圧補償ゲート電流を注入し、電圧Ｖｃｅがしきい値を下回ったときに電圧補償ゲート電流の注入をオフする。
ゲート抵抗Ａの抵抗値に対してゲート抵抗Ｂの抵抗値を小さくする。電圧補償ゲート電流を注入した後にこのゲート電流の注入量とほぼ同じ電荷量分をＩＧＢＴ１からゲート電流として引き抜く。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＧＢＴ等の半導体スイッチング素子のゲート制御回路に係り、特に複数直列接続した半導体スイッチング素子をオン・オフ同時制御して見かけ上のスイッチ動作電圧を高める半導体スイッチ回路のゲート制御回路に関する。
【背景技術】
【０００２】
インバータなどの半導体電力変換装置の出力を高電圧化しようとする場合、装置の主回路を構成する半導体スイッチング素子の耐圧によって出力電圧が制限される。半導体スイッチング素子の耐圧には物理的な限界があり、ＩＧＢＴで６５００Ｖ程度が限界とされる。しかし、系統電圧はより高い電圧が存在すること、電力変換装置の効率を改善するため変圧器を使用せずに直接スイッチング動作をさせたいことから、より高耐圧なスイッチング素子が求められている。
【０００３】
本要求を満たすため、半導体スイッチング素子を２個以上直列接続し、同時にスイッチング素子をオン・オフ制御することで見かけ上のスイッチ動作電圧を高める工夫がされている。図５に従来例として、２個のＩＧＢＴを直列接続した半導体スイッチ回路を示す。ＩＧＢＴ１とＩＧＢＴ２は直列接続し、上位コントローラから受け取った共通のゲート信号はドライバ及びドライブ回路で増幅・整形され、ゲート抵抗を通してＩＧＢＴ１，２がそれぞれ同時にオン・オフ駆動され、ＩＧＢＴ１，２のターンオフ時にはコレクタ・エミッタ間の電圧Ｖｃｅ１，Ｖｃｅ２がそれぞれの素子に印加される。
【０００４】
これらＩＧＢＴ１とＩＧＢＴ２のゲート制御において、ゲート制御信号の遅れ、ゲート制御回路の電源電圧の変化、ゲート抵抗値などの誤差およびＩＧＢＴ特性の差異によりＩＧＢＴ１とＩＧＢＴ２のスイッチング動作に時間差が生じる場合がある。このスイッチング動作に時間差が生じると、図６に示すように、ＩＧＢＴ１、２がターンオフした後の電圧Ｖｃｅ１，Ｖｃｅ２が異なり、同図では片側のＩＧＢＴ１の電圧Ｖｃｅ１が異常に高くなり、ＩＧＢＴ１とＩＧＢＴ２の電圧Ｖｃｅ１，Ｖｃｅ２の電圧アンバランス、および電圧Ｖｃｅ１が過電圧レベルまで印加され、ＩＧＢＴ１の電圧破壊が起こる可能性があるという問題があった。
【０００５】
上記の過電圧抑制や電圧アンバランス防止方式として、非特許文献１では、図７に示すアクティブゲート制御回路を提案している。この回路では、ＩＧＢＴ１のコレクタ・エミッタ間電圧Ｖｃｅを検出し、この電圧Ｖｃｅがしきい値Ｖｒｅｆを超えた場合にその偏差に比例したゲート電流ＩGAをゲートドライブ回路２からのゲート電流ＩGにフィードバックで再注入し、電圧Ｖｃｅとしきい値Ｖｒｅｆの偏差が零になるよう、ＩＧＢＴ１のコレクタ・エミッタ間電圧を下げる自動電圧制御を行う。
【０００６】
図８は特許文献１で提案する過電圧防止機能付きゲート制御回路を示す。ＩＧＢＴのオン・オフ制御は、インタフェース回路ＩＦとゲートドライブ回路ＧＤによってオン（正）・オフ（負）のゲート信号をＩＧＢＴに印加してオン・オフ動作させる。ＩＧＢＴの過電圧防止には、ＩＧＢＴのコレクタ・エミッタ間電圧Ｖｃｅを検出抵抗ｒで検出し、ＩＧＢＴのオフ動作時の検出電圧Ｖｃｅが過電圧検知レベルに達したことを判別回路ＯＶで判別したときに再オン回路ＲＯを起動させることで、インタフェース回路ＩＦの制御出力をターンオフからターンオンに切り替え、この切り替えでゲートドライブ回路ＧＤを通してＩＧＢＴをターンオン（再オン）させ、電圧Ｖｃｅが過電圧検知レベル以下に下がるまで再オン状態に保持する。この過電圧防止回路は、直列接続されるＩＧＢＴのゲート制御回路にそれぞれ設けられる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−２６２０６８号公報
【非特許文献】
【０００８】
【非特許文献１】Ｔｈｅ ２０１０ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｎｆｅｒｅｎｃｅ ｐｐ２０２４−２０２８、「Ｄｅｖｅｌｏｐｍｅｎｔ ｏｆ ａ ｍｕｌｉｔｉｐｌｅ ｓｅｒｉｅｓ−ｃｏｎｎｅｃｔｅｄ ＩＧＢＴ ｃｏｎｖｅｒｔｅｒ ｆｏｒ ｌａｒｇｅ−ｃａｐａｃｉｔｙ ＳＴＡＴＣＯＭ」
【発明の概要】
【発明が解決しようとする課題】
【０００９】
非特許文献１で提案する図７のアクティブゲート制御回路では、ＩＧＢＴの電圧Ｖｃｅとリファレンス電圧（しきい値）の差電圧に比例した電流をＩＧＢＴのゲートに注入する電流制御により、電圧Ｖｃｅの上昇を防止する。このアクティブゲート制御回路は、電圧Ｖｃｅとリファレンス電圧（しきい値）の差電圧に比例した電荷をＩＧＢＴのゲート端子に注入し続ける自動電圧制御になるため、ＩＧＢＴには能動領域（非飽和領域）での動作状態が発生し、この状態が比較的長い時間続くことでＩＧＢＴ自体の電力損失の増大と発熱という問題が生じる。
【００１０】
特許文献１で提案する図８のゲート制御回路では、直列接続される複数の半導体素子にそれらのターンオフタイミングの差で電圧Ｖｃｅにアンバランスが発生した場合、過電圧が印加された半導体素子（例えばＩＧＢＴ１）のインタフェース回路ＩＦの制御出力を切り替えてＩＧＢＴ１を再オンさせることにより、ＩＧＢＴ１の過電圧を抑制して素子破壊を防止する。しかし、ＩＧＢＴ１を再オンしたときに掛かる電圧Ｖｃｅが下がると、その降下分だけ直列接続した他方の半導体スイッチング素子（例えばＩＧＢＴ２）の電圧Ｖｃｅが上昇してしまう。この電圧上昇に対して、ＩＧＢＴ２のゲート制御回路が過電圧を防止しようとして再オンし、その素子に掛かる電圧Ｖｃｅが下がると、過電圧を防止した最初のＩＧＢＴ１に電圧Ｖｃｅの再度上昇する。
【００１１】
このような電圧Ｖｃｅ上昇と再度のオン制御の繰り返しは、図９に示すように、ＩＧＢＴ１とＩＧＢＴ２が交互にオン動作して電圧Ｖｃｅがしきい値レベルで上下するという共振現象を呈し、この共振発生はスイッチ回路の不安定なスイッチング動作およびＩＧＢＴのスイッチング損失による発熱の問題がある。
【００１２】
本発明の目的は、スイッチング素子の発熱を抑制した過電圧抑制のためのゲート制御を確実、容易にし、さらにスイッチング素子を複数直列接続した半導体スイッチ回路における発振防止と分担電圧のバランス制御を確実、容易にした半導体スイッチング素子のゲート制御回路を提供することにある。
【課題を解決するための手段】
【００１３】
本発明は、前記の課題を解決するため、半導体スイッチング素子をオン、オフ制御する主ゲート電流と、半導体スイッチング素子のコレクタ・エミッタ間の電圧Ｖｃｅをしきい値に抑制する電圧補償ゲート電流を、半導体スイッチング素子のゲート端子に独立して注入し、さらに主ゲート電流を注入するゲート抵抗Ａの抵抗値に対して電圧補償ゲート電流を注入するゲート抵抗Ｂの抵抗値を小さくし、さらにまた半導体スイッチング素子のゲート端子に電圧補償ゲート電流を注入した後に該電圧補償ゲート電流の注入量とほぼ同じ電荷量分を半導体スイッチング素子のゲート端子から引き抜くようにしたもので、以下の構成を特徴とする。
【００１４】
（１）ゲート抵抗Ａを通した主ゲート電流の注入および注入をオフすることによって半導体スイッチング素子をオン・オフ制御する半導体スイッチング素子のゲート制御回路において、
前記半導体スイッチング素子のゲート端子にゲート抵抗Ａを通した主ゲート電流とは独立して、前記半導体スイッチング素子のコレクタ・エミッタ間電圧Ｖｃｅがしきい値を超えたときにゲート抵抗Ｂを通して該半導体スイッチング素子のゲート端子に電圧補償ゲート電流を注入し、前記電圧Ｖｃｅがしきい値を下回ったときに前記ゲート抵抗Ｂを通した前記電圧補償ゲート電流の注入をオフする電圧補償ゲート制御回路を備えたことを特徴とする。
【００１５】
（２）前記ゲート抵抗Ａの抵抗値に対して前記ゲート抵抗Ｂの抵抗値を小さくし、該ゲート抵抗Ａを通した主ゲート電流の注入量に対して該ゲート抵抗Ｂを通した電圧補償ゲート電流の注入量を大きくしたことを特徴とする。
【００１６】
（３）前記電圧補償ゲート電流を注入した後に該電圧補償ゲート電流の注入量とほぼ同じ電荷量分を半導体スイッチング素子のゲート端子から引き抜く注入電荷引き抜き回路を備えたことを特徴とする。
【発明の効果】
【００１７】
以上のとおり、本発明によれば、ゲート抵抗Ａを通した主ゲート電流の注入および注入をオフすることとは独立して、スイッチング素子のコレクタ・エミッタ間電圧Ｖｃｅがしきい値を超えたときにゲート抵抗Ｂを通してスイッチング素子のゲート端子に電圧補償ゲート電流を注入し、電圧Ｖｃｅがしきい値を下回ったときにゲート抵抗Ｂを通した電圧補償ゲート電流の注入をオフする電圧補償ゲート制御を行うため、ＩＧＢＴの能動領域での動作が継続せず、スイッチング素子の発熱を抑制した過電圧抑制ゲート制御が確実、容易になり、さらにスイッチング素子を複数直列接続した半導体スイッチ回路における発振防止と分担電圧のバランス制御を確実、容易になる。
【図面の簡単な説明】
【００１８】
【図１】実施形態１の半導体スイッチング素子のゲート制御回路図。
【図２】実施形態１による電圧バランス制御の各部波形図。
【図３】実施形態２の半導体スイッチング素子のゲート制御回路図。
【図４】実施形態２による電圧バランス制御の各部波形図。
【図５】２個のＩＧＢＴを直列接続した半導体スイッチ回路図。
【図６】電圧アンバランス発生時の波形図。
【図７】従来のアクティブゲート制御回路図。
【図８】従来の過電圧防止機能付きゲート制御回路図。
【図９】ＩＧＢＴ１とＩＧＢＴ２による共振波形図。
【発明を実施するための形態】
【００１９】
（実施形態１）
図１は、本実施形態を示す半導体スイッチング素子のゲート制御回路である。ＩＧＢＴ１とゲートドライブ回路２は、図５の場合と同じ構成にされ、ゲート信号に従ってゲート抵抗Ａを通してＩＧＢＴ１のゲート端子に主ゲート電流の注入および注入をオフすることで、ＩＧＢＴ１をターンオン・ターンオフ制御するゲート制御回路を構成する。
【００２０】
この半導体スイッチング素子のコレクタ・エミッタ間電圧Ｖｃｅの過電圧抑制さらには他のスイッチング素子との間の電圧バランスを補償する電圧補償ゲート制御回路は、抵抗分圧回路３によってＩＧＢＴ１のコレクタ・エミッタ間電圧Ｖｃｅを検出し、この電圧Ｖｃｅがしきい値を超過したか否かをコンパレータ４で監視し、電圧Ｖｃｅがしきい値を超過したときのコンパレータ４のオン出力をドライバ５から補償信号Ａとして出力し、この補償信号Ａによって補償制御回路６の補償スイッチ素子ＳＷ１を強制的にオンさせ、補償制御回路６のゲート抵抗Ｂを通してＩＧＢＴ１のゲート端子に電圧補償ゲート電流を注入する。また、電圧Ｖｃｅがしきい値を下回ったときにゲート抵抗Ｂを通したゲート電流の注入をオフする。
【００２１】
したがって、従来の非特許文献１によるアクティブゲート制御回路（図７）は検出電圧Ｖｃｅとしきい値の偏差に応じた補償電流ＩGAによる自動電圧制御になるのに対し、本実施形態による電圧補償ゲート制御回路は、検出電圧Ｖｃｅがしきい値を越えたときにＩＧＢＴ１のゲート端子に電圧補償ゲート電流を注入し、しきい値を下回ったときに電圧補償ゲート電流の注入を停止に切り替えるオン・オフ補償信号Ａを発生する。すなわち、非特許文献１では過電圧抑制にはＩＧＢＴ１の動作状態が能動領域（非飽和領域）で動作する時間が長くなるのに対し、本実施形態では電圧Ｖｃｅの過電圧抑制には電圧補償ゲート電流の注入（オン）とその停止（オフ）になり、ＩＧＢＴ１の能動領域（非飽和領域）で動作が継続されず、その電力損失の増大および発熱の問題は解消される。
【００２２】
ここで、本実施形態によるゲート制御回路は、従来の特許文献１によるゲート制御回路（図８）と同様に、ＩＧＢＴ１の過電圧発生を判別したときに補償信号ＡによってＩＧＢＴ１にゲート電流を注入することになるが、このゲート電流の大きさが異なる。
【００２３】
すなわち、特許文献１でのＩＧＢＴのオン制御と再オン制御は、インタフェース回路ＩＦのオン出力への切り替えになり、同じ抵抗値のゲート抵抗Ｒｇ（ｏｎ）を通した同量のゲート電荷注入になる。これに対し、本実施形態によるＩＧＢＴ１のターンオン制御時にはゲートドライブ回路２のオン出力によってゲート抵抗Ａを通したゲート電荷注入になるのに対し、ＩＧＢＴ１の電圧補償時にはゲート抵抗Ａを通したゲート電荷の注入をオフしてゲート抵抗Ｂを通したゲート電荷注入になる。
【００２４】
この違いにより、本実施形態では、ＩＧＢＴのオン制御時と電圧補償時の電荷注入量をゲート抵抗Ａ，Ｂの抵抗値によって個別に設計・調整することができ、ＩＧＢＴの回路条件（スイッチング速度など）に応じたターンオンゲート電流制御と電圧補償制御を同時に満足できる回路設計およびゲート電流制御ができる。また、本実施形態では、ＩＧＢＴを複数直列接続した半導体スイッチ回路のゲート制御に適用して、従来の特許文献１における過電圧発生と再オン制御の繰り返しによる共振動作を起こすことなく、スイッチング素子の過電圧抑制と分担電圧のバランス制御を確実、容易にする。
【００２５】
実際には、本実施形態では、ゲート抵抗Ａの抵抗値に比べてゲート抵抗Ｂの抵抗値を低い値に設定するのが好ましい。この抵抗値関係とすることで、ゲート抵抗Ｂを通したゲート電荷注入はＩＧＢＴ１に過電圧が判別されたときのみになり、ゲート抵抗Ｂの抵抗値をゲート抵抗Ａの抵抗値よりも小さいものにすることで、電圧補償時のゲート電荷注入量を大きくし、電圧Ｖｃｅがしきい値を超過した時点で速やかに複数直列接続したＩＧＢＴでバランスの取れた電圧レベルに抑制することができ、しかも１種類のゲート抵抗Ａによる遅れた抑制による従来の共振動作を回避できる。
【００２６】
ただし、ゲート抵抗Ｂは、その抵抗値を小さくし過ぎると、ＩＧＢＴ１のスイッチング速度が速くなって、サージが大きくなり、ノイズが多く発生してしまうため、これらを回避できるよう抵抗値に下限を設ける。
【００２７】
図２は本実施形態による電圧バランス制御の各部波形図を示す。図２において、ゲート信号のオフタイミングでターンオフ制御される図１のＩＧＢＴ１の電圧Ｖｃｅ１、およびこれに直列接続されるＩＧＢＴ２の電圧Ｖｃｅ２は、ゲート抵抗Ａの抵抗値でほぼ決まる傾斜で上昇する。ここで、電圧Ｖｃｅ１がしきい値を超えた時に補償信号Ａが発生した場合、ゲート抵抗Ｂを通してＩＧＢＴ１にゲート電流による電荷の注入が開始される。このときゲート抵抗Ｂはゲート抵抗Ａに比べて小さい値に設定されており、速やかに電圧Ｖｃｅ１はそれまでの傾斜よりも低い傾斜に抑制されて電圧が上昇し、しきい値レベル近辺の電圧に抑制される。一方、ＩＧＢＴ２の電圧Ｖｃｅ２は、ＩＧＢＴ１の電圧Ｖｃｅ１の抑制によってそれまでの傾斜よりも高い傾斜で電圧が上昇するが、電圧Ｖｃｅ１がしきい値レベル近辺の電圧に早期に抑制されることで急速な電圧上昇が抑えられ、そのしきい値レベルまで上昇することは回避され、相互のＩＧＢＴのコレクタ・エミッタ間電圧Ｖｃｅ１とＶｃｅ２の分担電圧がバランスする。これにより、ＩＧＢＴ１とＩＧＢＴ２の間による共振動作を防止できる。
【００２８】
なお、本実施形態では、ＩＧＢＴ１とＩＧＢＴ２の直列接続で説明をしたが、複数直列接続した場合でも、同様に各々ＩＧＢＴのゲート制御回路にゲート抵抗Ａとゲート抵抗Ｂを設けて各ＩＧＢＴのコレクタ・エミッタ間電圧Ｖｃｅがしきい値電圧を超えた時にゲート抵抗Ｂを通した電荷の注入でゲート電流を制御することで、各々ＩＧＢＴのコレクタ・エミッタ間電圧の分担電圧をバランスすることができる。
【００２９】
（実施形態２）
図３は、本実施形態を示す半導体スイッチング素子のゲート制御回路である。同図が図１と異なる部分は、直列接続した上側のＩＧＢＴ１と下側のＩＧＢＴ２で半導体スイッチ回路を構成する場合の共振動作を確実に防止できるよう、ＩＧＢＴ１の電圧Ｖｃｅ検出値がしきい値を下回った場合にＩＧＢＴ１のゲート端子に注入した電荷量分を引き抜く注入電荷引き抜き回路７〜１０を追加した点にある。
【００３０】
この注入した電荷の引き抜きには、注入量演算回路７はドライバ５で発生する補償信号Ａの発生時間（積算時間）とゲート抵抗Ｂの抵抗値からゲート注入電荷量を求め、タイマー８は補償信号Ａの復帰で起動して電荷注入の完了後から一定時間だけオン動作し、ドライバ９はタイマー８のオン動作期間だけ補償制御回路１０の補償スイッチ素子ＳＷ２を強制的にオンさせる補償信号Ｂを発生し、補償制御回路１０は補償信号Ｂのオン期間だけゲート抵抗Ｃを通してＩＧＢＴ１のゲート電荷を引き抜く。
【００３１】
図４は本実施形態による電圧バランス制御の各部波形図を示し、補償信号Ａによる過電圧抑制と共振防止をした後、補償信号Ｂによる注入電荷の引き抜きを行なう。このときの引き抜き時間（補償信号Ｂの期間）はゲート抵抗ＢとＣの抵抗値の違いに応じて決定される。
【００３２】
本実施形態によれば、注入電荷引き抜き回路７〜１０により、補償信号でゲート電流を注入した電荷量とほぼ同じ電荷量分を引き抜くことで、コレクタ・エミッタ間電圧Ｖｃｅのオーバーシュートを抑制でき、さらには、スイッチ回路の動作速度を高めることができる。また、ＩＧＢＴ間の共振現象を確実に防止することができる。
【符号の説明】
【００３３】
１ ＩＧＢＴ
２ ゲートドライブ回路
３ 抵抗分圧回路
４ コンパレータ
５ ドライバ
６ 補償制御回路
７ 注入量演算回路
８ タイマー
９ ドライバ
１０ 補償制御回路
【技術分野】
【０００１】
本発明は、ＩＧＢＴ等の半導体スイッチング素子のゲート制御回路に係り、特に複数直列接続した半導体スイッチング素子をオン・オフ同時制御して見かけ上のスイッチ動作電圧を高める半導体スイッチ回路のゲート制御回路に関する。
【背景技術】
【０００２】
インバータなどの半導体電力変換装置の出力を高電圧化しようとする場合、装置の主回路を構成する半導体スイッチング素子の耐圧によって出力電圧が制限される。半導体スイッチング素子の耐圧には物理的な限界があり、ＩＧＢＴで６５００Ｖ程度が限界とされる。しかし、系統電圧はより高い電圧が存在すること、電力変換装置の効率を改善するため変圧器を使用せずに直接スイッチング動作をさせたいことから、より高耐圧なスイッチング素子が求められている。
【０００３】
本要求を満たすため、半導体スイッチング素子を２個以上直列接続し、同時にスイッチング素子をオン・オフ制御することで見かけ上のスイッチ動作電圧を高める工夫がされている。図５に従来例として、２個のＩＧＢＴを直列接続した半導体スイッチ回路を示す。ＩＧＢＴ１とＩＧＢＴ２は直列接続し、上位コントローラから受け取った共通のゲート信号はドライバ及びドライブ回路で増幅・整形され、ゲート抵抗を通してＩＧＢＴ１，２がそれぞれ同時にオン・オフ駆動され、ＩＧＢＴ１，２のターンオフ時にはコレクタ・エミッタ間の電圧Ｖｃｅ１，Ｖｃｅ２がそれぞれの素子に印加される。
【０００４】
これらＩＧＢＴ１とＩＧＢＴ２のゲート制御において、ゲート制御信号の遅れ、ゲート制御回路の電源電圧の変化、ゲート抵抗値などの誤差およびＩＧＢＴ特性の差異によりＩＧＢＴ１とＩＧＢＴ２のスイッチング動作に時間差が生じる場合がある。このスイッチング動作に時間差が生じると、図６に示すように、ＩＧＢＴ１、２がターンオフした後の電圧Ｖｃｅ１，Ｖｃｅ２が異なり、同図では片側のＩＧＢＴ１の電圧Ｖｃｅ１が異常に高くなり、ＩＧＢＴ１とＩＧＢＴ２の電圧Ｖｃｅ１，Ｖｃｅ２の電圧アンバランス、および電圧Ｖｃｅ１が過電圧レベルまで印加され、ＩＧＢＴ１の電圧破壊が起こる可能性があるという問題があった。
【０００５】
上記の過電圧抑制や電圧アンバランス防止方式として、非特許文献１では、図７に示すアクティブゲート制御回路を提案している。この回路では、ＩＧＢＴ１のコレクタ・エミッタ間電圧Ｖｃｅを検出し、この電圧Ｖｃｅがしきい値Ｖｒｅｆを超えた場合にその偏差に比例したゲート電流ＩGAをゲートドライブ回路２からのゲート電流ＩGにフィードバックで再注入し、電圧Ｖｃｅとしきい値Ｖｒｅｆの偏差が零になるよう、ＩＧＢＴ１のコレクタ・エミッタ間電圧を下げる自動電圧制御を行う。
【０００６】
図８は特許文献１で提案する過電圧防止機能付きゲート制御回路を示す。ＩＧＢＴのオン・オフ制御は、インタフェース回路ＩＦとゲートドライブ回路ＧＤによってオン（正）・オフ（負）のゲート信号をＩＧＢＴに印加してオン・オフ動作させる。ＩＧＢＴの過電圧防止には、ＩＧＢＴのコレクタ・エミッタ間電圧Ｖｃｅを検出抵抗ｒで検出し、ＩＧＢＴのオフ動作時の検出電圧Ｖｃｅが過電圧検知レベルに達したことを判別回路ＯＶで判別したときに再オン回路ＲＯを起動させることで、インタフェース回路ＩＦの制御出力をターンオフからターンオンに切り替え、この切り替えでゲートドライブ回路ＧＤを通してＩＧＢＴをターンオン（再オン）させ、電圧Ｖｃｅが過電圧検知レベル以下に下がるまで再オン状態に保持する。この過電圧防止回路は、直列接続されるＩＧＢＴのゲート制御回路にそれぞれ設けられる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−２６２０６８号公報
【非特許文献】
【０００８】
【非特許文献１】Ｔｈｅ ２０１０ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｎｆｅｒｅｎｃｅ ｐｐ２０２４−２０２８、「Ｄｅｖｅｌｏｐｍｅｎｔ ｏｆ ａ ｍｕｌｉｔｉｐｌｅ ｓｅｒｉｅｓ−ｃｏｎｎｅｃｔｅｄ ＩＧＢＴ ｃｏｎｖｅｒｔｅｒ ｆｏｒ ｌａｒｇｅ−ｃａｐａｃｉｔｙ ＳＴＡＴＣＯＭ」
【発明の概要】
【発明が解決しようとする課題】
【０００９】
非特許文献１で提案する図７のアクティブゲート制御回路では、ＩＧＢＴの電圧Ｖｃｅとリファレンス電圧（しきい値）の差電圧に比例した電流をＩＧＢＴのゲートに注入する電流制御により、電圧Ｖｃｅの上昇を防止する。このアクティブゲート制御回路は、電圧Ｖｃｅとリファレンス電圧（しきい値）の差電圧に比例した電荷をＩＧＢＴのゲート端子に注入し続ける自動電圧制御になるため、ＩＧＢＴには能動領域（非飽和領域）での動作状態が発生し、この状態が比較的長い時間続くことでＩＧＢＴ自体の電力損失の増大と発熱という問題が生じる。
【００１０】
特許文献１で提案する図８のゲート制御回路では、直列接続される複数の半導体素子にそれらのターンオフタイミングの差で電圧Ｖｃｅにアンバランスが発生した場合、過電圧が印加された半導体素子（例えばＩＧＢＴ１）のインタフェース回路ＩＦの制御出力を切り替えてＩＧＢＴ１を再オンさせることにより、ＩＧＢＴ１の過電圧を抑制して素子破壊を防止する。しかし、ＩＧＢＴ１を再オンしたときに掛かる電圧Ｖｃｅが下がると、その降下分だけ直列接続した他方の半導体スイッチング素子（例えばＩＧＢＴ２）の電圧Ｖｃｅが上昇してしまう。この電圧上昇に対して、ＩＧＢＴ２のゲート制御回路が過電圧を防止しようとして再オンし、その素子に掛かる電圧Ｖｃｅが下がると、過電圧を防止した最初のＩＧＢＴ１に電圧Ｖｃｅの再度上昇する。
【００１１】
このような電圧Ｖｃｅ上昇と再度のオン制御の繰り返しは、図９に示すように、ＩＧＢＴ１とＩＧＢＴ２が交互にオン動作して電圧Ｖｃｅがしきい値レベルで上下するという共振現象を呈し、この共振発生はスイッチ回路の不安定なスイッチング動作およびＩＧＢＴのスイッチング損失による発熱の問題がある。
【００１２】
本発明の目的は、スイッチング素子の発熱を抑制した過電圧抑制のためのゲート制御を確実、容易にし、さらにスイッチング素子を複数直列接続した半導体スイッチ回路における発振防止と分担電圧のバランス制御を確実、容易にした半導体スイッチング素子のゲート制御回路を提供することにある。
【課題を解決するための手段】
【００１３】
本発明は、前記の課題を解決するため、半導体スイッチング素子をオン、オフ制御する主ゲート電流と、半導体スイッチング素子のコレクタ・エミッタ間の電圧Ｖｃｅをしきい値に抑制する電圧補償ゲート電流を、半導体スイッチング素子のゲート端子に独立して注入し、さらに主ゲート電流を注入するゲート抵抗Ａの抵抗値に対して電圧補償ゲート電流を注入するゲート抵抗Ｂの抵抗値を小さくし、さらにまた半導体スイッチング素子のゲート端子に電圧補償ゲート電流を注入した後に該電圧補償ゲート電流の注入量とほぼ同じ電荷量分を半導体スイッチング素子のゲート端子から引き抜くようにしたもので、以下の構成を特徴とする。
【００１４】
（１）ゲート抵抗Ａを通した主ゲート電流の注入および注入をオフすることによって半導体スイッチング素子をオン・オフ制御する半導体スイッチング素子のゲート制御回路において、
前記半導体スイッチング素子のゲート端子にゲート抵抗Ａを通した主ゲート電流とは独立して、前記半導体スイッチング素子のコレクタ・エミッタ間電圧Ｖｃｅがしきい値を超えたときにゲート抵抗Ｂを通して該半導体スイッチング素子のゲート端子に電圧補償ゲート電流を注入し、前記電圧Ｖｃｅがしきい値を下回ったときに前記ゲート抵抗Ｂを通した前記電圧補償ゲート電流の注入をオフする電圧補償ゲート制御回路を備えたことを特徴とする。
【００１５】
（２）前記ゲート抵抗Ａの抵抗値に対して前記ゲート抵抗Ｂの抵抗値を小さくし、該ゲート抵抗Ａを通した主ゲート電流の注入量に対して該ゲート抵抗Ｂを通した電圧補償ゲート電流の注入量を大きくしたことを特徴とする。
【００１６】
（３）前記電圧補償ゲート電流を注入した後に該電圧補償ゲート電流の注入量とほぼ同じ電荷量分を半導体スイッチング素子のゲート端子から引き抜く注入電荷引き抜き回路を備えたことを特徴とする。
【発明の効果】
【００１７】
以上のとおり、本発明によれば、ゲート抵抗Ａを通した主ゲート電流の注入および注入をオフすることとは独立して、スイッチング素子のコレクタ・エミッタ間電圧Ｖｃｅがしきい値を超えたときにゲート抵抗Ｂを通してスイッチング素子のゲート端子に電圧補償ゲート電流を注入し、電圧Ｖｃｅがしきい値を下回ったときにゲート抵抗Ｂを通した電圧補償ゲート電流の注入をオフする電圧補償ゲート制御を行うため、ＩＧＢＴの能動領域での動作が継続せず、スイッチング素子の発熱を抑制した過電圧抑制ゲート制御が確実、容易になり、さらにスイッチング素子を複数直列接続した半導体スイッチ回路における発振防止と分担電圧のバランス制御を確実、容易になる。
【図面の簡単な説明】
【００１８】
【図１】実施形態１の半導体スイッチング素子のゲート制御回路図。
【図２】実施形態１による電圧バランス制御の各部波形図。
【図３】実施形態２の半導体スイッチング素子のゲート制御回路図。
【図４】実施形態２による電圧バランス制御の各部波形図。
【図５】２個のＩＧＢＴを直列接続した半導体スイッチ回路図。
【図６】電圧アンバランス発生時の波形図。
【図７】従来のアクティブゲート制御回路図。
【図８】従来の過電圧防止機能付きゲート制御回路図。
【図９】ＩＧＢＴ１とＩＧＢＴ２による共振波形図。
【発明を実施するための形態】
【００１９】
（実施形態１）
図１は、本実施形態を示す半導体スイッチング素子のゲート制御回路である。ＩＧＢＴ１とゲートドライブ回路２は、図５の場合と同じ構成にされ、ゲート信号に従ってゲート抵抗Ａを通してＩＧＢＴ１のゲート端子に主ゲート電流の注入および注入をオフすることで、ＩＧＢＴ１をターンオン・ターンオフ制御するゲート制御回路を構成する。
【００２０】
この半導体スイッチング素子のコレクタ・エミッタ間電圧Ｖｃｅの過電圧抑制さらには他のスイッチング素子との間の電圧バランスを補償する電圧補償ゲート制御回路は、抵抗分圧回路３によってＩＧＢＴ１のコレクタ・エミッタ間電圧Ｖｃｅを検出し、この電圧Ｖｃｅがしきい値を超過したか否かをコンパレータ４で監視し、電圧Ｖｃｅがしきい値を超過したときのコンパレータ４のオン出力をドライバ５から補償信号Ａとして出力し、この補償信号Ａによって補償制御回路６の補償スイッチ素子ＳＷ１を強制的にオンさせ、補償制御回路６のゲート抵抗Ｂを通してＩＧＢＴ１のゲート端子に電圧補償ゲート電流を注入する。また、電圧Ｖｃｅがしきい値を下回ったときにゲート抵抗Ｂを通したゲート電流の注入をオフする。
【００２１】
したがって、従来の非特許文献１によるアクティブゲート制御回路（図７）は検出電圧Ｖｃｅとしきい値の偏差に応じた補償電流ＩGAによる自動電圧制御になるのに対し、本実施形態による電圧補償ゲート制御回路は、検出電圧Ｖｃｅがしきい値を越えたときにＩＧＢＴ１のゲート端子に電圧補償ゲート電流を注入し、しきい値を下回ったときに電圧補償ゲート電流の注入を停止に切り替えるオン・オフ補償信号Ａを発生する。すなわち、非特許文献１では過電圧抑制にはＩＧＢＴ１の動作状態が能動領域（非飽和領域）で動作する時間が長くなるのに対し、本実施形態では電圧Ｖｃｅの過電圧抑制には電圧補償ゲート電流の注入（オン）とその停止（オフ）になり、ＩＧＢＴ１の能動領域（非飽和領域）で動作が継続されず、その電力損失の増大および発熱の問題は解消される。
【００２２】
ここで、本実施形態によるゲート制御回路は、従来の特許文献１によるゲート制御回路（図８）と同様に、ＩＧＢＴ１の過電圧発生を判別したときに補償信号ＡによってＩＧＢＴ１にゲート電流を注入することになるが、このゲート電流の大きさが異なる。
【００２３】
すなわち、特許文献１でのＩＧＢＴのオン制御と再オン制御は、インタフェース回路ＩＦのオン出力への切り替えになり、同じ抵抗値のゲート抵抗Ｒｇ（ｏｎ）を通した同量のゲート電荷注入になる。これに対し、本実施形態によるＩＧＢＴ１のターンオン制御時にはゲートドライブ回路２のオン出力によってゲート抵抗Ａを通したゲート電荷注入になるのに対し、ＩＧＢＴ１の電圧補償時にはゲート抵抗Ａを通したゲート電荷の注入をオフしてゲート抵抗Ｂを通したゲート電荷注入になる。
【００２４】
この違いにより、本実施形態では、ＩＧＢＴのオン制御時と電圧補償時の電荷注入量をゲート抵抗Ａ，Ｂの抵抗値によって個別に設計・調整することができ、ＩＧＢＴの回路条件（スイッチング速度など）に応じたターンオンゲート電流制御と電圧補償制御を同時に満足できる回路設計およびゲート電流制御ができる。また、本実施形態では、ＩＧＢＴを複数直列接続した半導体スイッチ回路のゲート制御に適用して、従来の特許文献１における過電圧発生と再オン制御の繰り返しによる共振動作を起こすことなく、スイッチング素子の過電圧抑制と分担電圧のバランス制御を確実、容易にする。
【００２５】
実際には、本実施形態では、ゲート抵抗Ａの抵抗値に比べてゲート抵抗Ｂの抵抗値を低い値に設定するのが好ましい。この抵抗値関係とすることで、ゲート抵抗Ｂを通したゲート電荷注入はＩＧＢＴ１に過電圧が判別されたときのみになり、ゲート抵抗Ｂの抵抗値をゲート抵抗Ａの抵抗値よりも小さいものにすることで、電圧補償時のゲート電荷注入量を大きくし、電圧Ｖｃｅがしきい値を超過した時点で速やかに複数直列接続したＩＧＢＴでバランスの取れた電圧レベルに抑制することができ、しかも１種類のゲート抵抗Ａによる遅れた抑制による従来の共振動作を回避できる。
【００２６】
ただし、ゲート抵抗Ｂは、その抵抗値を小さくし過ぎると、ＩＧＢＴ１のスイッチング速度が速くなって、サージが大きくなり、ノイズが多く発生してしまうため、これらを回避できるよう抵抗値に下限を設ける。
【００２７】
図２は本実施形態による電圧バランス制御の各部波形図を示す。図２において、ゲート信号のオフタイミングでターンオフ制御される図１のＩＧＢＴ１の電圧Ｖｃｅ１、およびこれに直列接続されるＩＧＢＴ２の電圧Ｖｃｅ２は、ゲート抵抗Ａの抵抗値でほぼ決まる傾斜で上昇する。ここで、電圧Ｖｃｅ１がしきい値を超えた時に補償信号Ａが発生した場合、ゲート抵抗Ｂを通してＩＧＢＴ１にゲート電流による電荷の注入が開始される。このときゲート抵抗Ｂはゲート抵抗Ａに比べて小さい値に設定されており、速やかに電圧Ｖｃｅ１はそれまでの傾斜よりも低い傾斜に抑制されて電圧が上昇し、しきい値レベル近辺の電圧に抑制される。一方、ＩＧＢＴ２の電圧Ｖｃｅ２は、ＩＧＢＴ１の電圧Ｖｃｅ１の抑制によってそれまでの傾斜よりも高い傾斜で電圧が上昇するが、電圧Ｖｃｅ１がしきい値レベル近辺の電圧に早期に抑制されることで急速な電圧上昇が抑えられ、そのしきい値レベルまで上昇することは回避され、相互のＩＧＢＴのコレクタ・エミッタ間電圧Ｖｃｅ１とＶｃｅ２の分担電圧がバランスする。これにより、ＩＧＢＴ１とＩＧＢＴ２の間による共振動作を防止できる。
【００２８】
なお、本実施形態では、ＩＧＢＴ１とＩＧＢＴ２の直列接続で説明をしたが、複数直列接続した場合でも、同様に各々ＩＧＢＴのゲート制御回路にゲート抵抗Ａとゲート抵抗Ｂを設けて各ＩＧＢＴのコレクタ・エミッタ間電圧Ｖｃｅがしきい値電圧を超えた時にゲート抵抗Ｂを通した電荷の注入でゲート電流を制御することで、各々ＩＧＢＴのコレクタ・エミッタ間電圧の分担電圧をバランスすることができる。
【００２９】
（実施形態２）
図３は、本実施形態を示す半導体スイッチング素子のゲート制御回路である。同図が図１と異なる部分は、直列接続した上側のＩＧＢＴ１と下側のＩＧＢＴ２で半導体スイッチ回路を構成する場合の共振動作を確実に防止できるよう、ＩＧＢＴ１の電圧Ｖｃｅ検出値がしきい値を下回った場合にＩＧＢＴ１のゲート端子に注入した電荷量分を引き抜く注入電荷引き抜き回路７〜１０を追加した点にある。
【００３０】
この注入した電荷の引き抜きには、注入量演算回路７はドライバ５で発生する補償信号Ａの発生時間（積算時間）とゲート抵抗Ｂの抵抗値からゲート注入電荷量を求め、タイマー８は補償信号Ａの復帰で起動して電荷注入の完了後から一定時間だけオン動作し、ドライバ９はタイマー８のオン動作期間だけ補償制御回路１０の補償スイッチ素子ＳＷ２を強制的にオンさせる補償信号Ｂを発生し、補償制御回路１０は補償信号Ｂのオン期間だけゲート抵抗Ｃを通してＩＧＢＴ１のゲート電荷を引き抜く。
【００３１】
図４は本実施形態による電圧バランス制御の各部波形図を示し、補償信号Ａによる過電圧抑制と共振防止をした後、補償信号Ｂによる注入電荷の引き抜きを行なう。このときの引き抜き時間（補償信号Ｂの期間）はゲート抵抗ＢとＣの抵抗値の違いに応じて決定される。
【００３２】
本実施形態によれば、注入電荷引き抜き回路７〜１０により、補償信号でゲート電流を注入した電荷量とほぼ同じ電荷量分を引き抜くことで、コレクタ・エミッタ間電圧Ｖｃｅのオーバーシュートを抑制でき、さらには、スイッチ回路の動作速度を高めることができる。また、ＩＧＢＴ間の共振現象を確実に防止することができる。
【符号の説明】
【００３３】
１ ＩＧＢＴ
２ ゲートドライブ回路
３ 抵抗分圧回路
４ コンパレータ
５ ドライバ
６ 補償制御回路
７ 注入量演算回路
８ タイマー
９ ドライバ
１０ 補償制御回路
【特許請求の範囲】
【請求項１】
ゲート抵抗Ａを通した主ゲート電流の注入および注入をオフすることによって半導体スイッチング素子をオン・オフ制御する半導体スイッチング素子のゲート制御回路において、
前記半導体スイッチング素子のゲート端子にゲート抵抗Ａを通した主ゲート電流とは独立して、前記半導体スイッチング素子のコレクタ・エミッタ間電圧Ｖｃｅがしきい値を超えたときにゲート抵抗Ｂを通して該半導体スイッチング素子のゲート端子に電圧補償ゲート電流を注入し、前記電圧Ｖｃｅがしきい値を下回ったときに前記ゲート抵抗Ｂを通した前記電圧補償ゲート電流の注入をオフする電圧補償ゲート制御回路を備えたことを特徴とする半導体スイッチング素子のゲート制御回路。
【請求項２】
前記ゲート抵抗Ａの抵抗値に対して前記ゲート抵抗Ｂの抵抗値を小さくし、該ゲート抵抗Ａを通した主ゲート電流の注入量に対して該ゲート抵抗Ｂを通した電圧補償ゲート電流の注入量を大きくしたことを特徴とする請求項１に記載の半導体スイッチング素子のゲート制御回路。
【請求項３】
前記電圧補償ゲート電流を注入した後に該電圧補償ゲート電流の注入量とほぼ同じ電荷量分を半導体スイッチング素子のゲート端子から引き抜く注入電荷引き抜き回路を備えたことを特徴とする請求項１または２に記載の半導体スイッチング素子のゲート制御回路。
【請求項１】
ゲート抵抗Ａを通した主ゲート電流の注入および注入をオフすることによって半導体スイッチング素子をオン・オフ制御する半導体スイッチング素子のゲート制御回路において、
前記半導体スイッチング素子のゲート端子にゲート抵抗Ａを通した主ゲート電流とは独立して、前記半導体スイッチング素子のコレクタ・エミッタ間電圧Ｖｃｅがしきい値を超えたときにゲート抵抗Ｂを通して該半導体スイッチング素子のゲート端子に電圧補償ゲート電流を注入し、前記電圧Ｖｃｅがしきい値を下回ったときに前記ゲート抵抗Ｂを通した前記電圧補償ゲート電流の注入をオフする電圧補償ゲート制御回路を備えたことを特徴とする半導体スイッチング素子のゲート制御回路。
【請求項２】
前記ゲート抵抗Ａの抵抗値に対して前記ゲート抵抗Ｂの抵抗値を小さくし、該ゲート抵抗Ａを通した主ゲート電流の注入量に対して該ゲート抵抗Ｂを通した電圧補償ゲート電流の注入量を大きくしたことを特徴とする請求項１に記載の半導体スイッチング素子のゲート制御回路。
【請求項３】
前記電圧補償ゲート電流を注入した後に該電圧補償ゲート電流の注入量とほぼ同じ電荷量分を半導体スイッチング素子のゲート端子から引き抜く注入電荷引き抜き回路を備えたことを特徴とする請求項１または２に記載の半導体スイッチング素子のゲート制御回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−２５３４８８（Ｐ２０１２−２５３４８８Ａ）
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願番号】特願２０１１−１２３３１４（Ｐ２０１１−１２３３１４）
【出願日】平成２３年６月１日（２０１１．６．１）
【出願人】（０００００６１０５）株式会社明電舎 (1,739)
【Ｆターム（参考）】
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願日】平成２３年６月１日（２０１１．６．１）
【出願人】（０００００６１０５）株式会社明電舎 (1,739)
【Ｆターム（参考）】
[ Back to top ]