【課題】パワー半導体スイッチング素子とユニポーラ型ダイオードとを並列接続したスイッチング回路（インバータ装置）において、リンギングによるノイズの低減化を図る。
【解決手段】主回路１９に流れる主回路電流が所定値以下のときは、Ｓｉ−ＩＧＢＴ１２はゲート抵抗１２ｇによってスイッチング駆動する。ここで、主回路電流検出カレントトランス１８が検出した主回路電流が閾値以上になると、主回路電流検出回路５０は、ゲート抵抗切替用ｐＭＯＳ３３をＯＮからＯＦＦにする。これにより、Ｓｉ−ＩＧＢＴ１２はゲート抵抗１２ｇとゲート抵抗３１の和で動作する。すなわち、Ｓｉ−ＩＧＢＴ１２のゲート駆動回路のゲート抵抗値を大きくなる。これにより、Ｓｉ−ＩＧＢＴ１２のコレクタ−エミッタ間電圧のｄｖ／ｄｔ、つまり、ユニポーラ型ダイオード１４のリカバリｄｖ／ｄｔが小さくなるのでリンギングによるノイズを低減させることができる。 （もっと読む）

【課題】電圧制御形の駆動対象スイッチング素子を駆動して且つ集積回路を備える新たな駆動回路およびその製造方法を提供する。
【解決手段】電圧制御形の駆動対象スイッチング素子を駆動して且つ集積回路を備える駆動回路において、前記駆動対象スイッチング素子の開閉制御端子に電荷を充電するための充電経路を備え、前記集積回路には、電流量を規制する内側流通規制要素と、前記充電経路を介した電流の流通および遮断を制御する制御手段と、前記制御手段の出力端子を前記集積回路内の部材に接続することで前記内側流通規制要素を前記充電経路として用いるか前記集積回路の備える外部出力端子に接続するかを切り替える切替回路と、前記集積回路の外部入力端子からの信号に基づき前記切替回路を操作することで前記切り替えを行う操作手段とを備えることを特徴とするスイッチング素子の駆動回路。 （もっと読む）

【課題】パワー半導体素子のコントロールコンタクトとメインコンタクトとの間のショート回路が、システム全体の全体的な安定性および／または制御性に影響しないような、複数のパワー半導体素子（例えばＩＧＢＴ）のコントロールコンタクトを駆動するためのシステムを提供する。
【解決手段】複数のパワー半導体素子のためのコントロールコンタクト駆動システムは、パワー半導体素子のコントロールコンタクトをプルアップおよび／またはプッシュダウンするための参照電流を提供するのに適した電流ドライバユニット１と、パワー半導体素子のコントロールコンタクトへの参照電流を増幅および／または分配するのに適した電流ディストリビュータユニット３とを具備する。 （もっと読む）

【課題】３相インバータを構成するスイッチング素子の操作信号の伝送と駆動回路への電力の供給とをトランス１つで行なうことが困難なこと。
【解決手段】マイクロプロセッサ５０から出力される操作信号ｇ￥＃は、エンコーダ４１にてマンチェスタ符号にて符号化され、１次側コイルＷ１の印加電圧信号となる。２次側コイルＷ２ｕには、電源回路６０およびデコードユニット７０が並列接続されている。電源回路６０は、スイッチング素子Ｓｕｐの駆動部２０の電源を生成する。これに対し、デコードユニット７０は、２次側コイルＷ２ｕに伝送された電圧信号の復号処理をすることで、スイッチング素子Ｓｕｐの操作信号ｇｕｐを抽出し、駆動部２０に出力する。 （もっと読む）

【課題】簡単な回路構成により誤動作を防止できる半導体装置を得る。
【解決手段】パワー素子Ｑ１とパワー素子Ｑ２がトーテムポール接続されている。駆動回路１が入力信号ＩＮに応じてパワー素子Ｑ２を駆動し、駆動回路２が入力信号／ＩＮに応じてパワー素子Ｑ１を駆動する。駆動回路１は、電源に接続された高圧端子と、低圧端子とを有する。抵抗Ｒ１の一端がパワー素子Ｑ２のエミッタに接続され、抵抗Ｒ１の他端が駆動回路１の低圧端子に接続されている。スイッチング素子Ｑ３が駆動回路１の高圧端子と抵抗Ｒ１の一端との間に接続されている。スイッチング素子Ｑ３は入力信号ＩＮに応じてオン・オフする。入力信号ＩＮがオフ信号の場合に、駆動回路１は低圧端子の電圧ＶＧＮＤをパワー素子Ｑ２のゲートに供給してパワー素子Ｑ２はオフする。入力信号ＩＮがオフ信号の場合に、スイッチング素子Ｑ３はオンする。 （もっと読む）

【課題】商用交流電源に重畳するノイズや電圧波形歪みの影響を受けず、正確にゼロクロスタイミングを検知する。
【解決手段】交流電源４０１から電力供給されるセラミックヒータ１０９ｃと、交流電源からセラミックヒータへの給電制御を行うエンジンコントローラ１２６と、交流電源の電流値を検知し、電流検知信号を出力するフォトカプラ５１０と、交流電源の電圧のゼロクロスを検知し、ゼロクロス検知信号を出力するフォトカプラ５１８を備え、エンジンコントローラは、電流検知信号に基づいて、ゼロクロス検知信号のエッジの検出を行わないマスキング区間と前記ゼロクロス検知信号のエッジの検出を行う非マスキング区間を有するマスクパターンを生成し、マスクパターンの非マスキング区間におけるゼロクロス検知信号のエッジをゼロクロスタイミングとして、給電制御を行う。 （もっと読む）

【課題】フレア現像用高圧出力として、ＮｃｈＦＥＴ駆動によるフルブリッジ回路を構成する場合、ＮｃｈＦＥＴ駆動用の電源は、ＤＣ（直流）バイアス電源から生成し、単独のＦＥＴ駆動用電源を不要とするとともに、ＮｃｈＦＥＴのスイッチング駆動に必要な最低限のゲート−ソース端子間への電圧の供給を可能とする。
【解決手段】スイッチング素子によりパルス電圧をトナーに印加し、前記トナーを浮遊させて現像を行うフレア現像方式の画像形成装置に用いられる電源装置であって、ＤＣバイアス電源１１１の出力電圧を分圧して、前記スイッチング素子のゲート端子−ソース端子に所定の電圧を出力する分圧部１１１ａを備える。 （もっと読む）

【課題】還流ダイオードの逆回復による損失を低減し、スイッチング時に発生する振動を抑制する電力変換装置を提供することにある。
【解決手段】電力変換装置１は、対になる２つのスイッチング素子４ａ，４ｂと、スイッチング素子４ａ，４ｂのそれぞれに逆並列に接続された還流ダイオード５ａ，５ｂと、スイッチング素子４ａ，４ｂに印加される主電圧よりも低い電圧の補助電源２１ａ，２１ｂと、スイッチング素子４ａのターンオフ後からスイッチング素子４ｂのターンオンまでの間に、スイッチング素子４ａ及び還流ダイオード５ａに補助電源２１ａの電圧を印加し、スイッチング素子４ａのターンオン動作中に、スイッチング素子４ａのスイッチング速度を変化させる主素子制御回路６ａとを備える。 （もっと読む）

【課題】パワーデバイスの誤動作を防ぐ。
【解決手段】直列に接続された２つのパワーデバイスのうち高電位側のパワーデバイスを駆動制御する半導体装置であって、高電位側のパワーデバイスの導通を示す第１状態及び高電位側のパワーデバイスの非導通を示す第２状態を有する入力信号の第１，第２状態へのレベル遷移に対応して、それぞれ第１，第２のパルス信号を発生させるパルス発生回路と、第１，第２のパルス信号を高電位側へレベルシフトして、それぞれ第１，第２のレベルシフト済みパルス信号を得るレベルシフト回路と、第１，第２のレベルシフト済みパルス信号を少なくとも第１，第２のパルス信号のパルス幅分遅延させて、それぞれ第１，第２の遅延済みパルス信号を得る遅延回路と、第１の遅延済みパルス信号をセット入力から入力し、第２の遅延済みパルス信号をリセット入力から入力するＳＲ型フリップフロップとを備える。 （もっと読む）

【課題】ゲート駆動装置で駆動される複数個のスイッチングデバイスにおけるＶｔｈ、ミラー電圧のバラツキによるスイッチング速度のバラツキを抑え、かつ損失のバラツキを最小限とすることができるゲート駆動装置を得ることを目的とする。
【解決手段】スイッチングデバイス１へのゲート信号を定電流出力で作成する定電流パルスゲート駆動回路２、ゲート信号を定電圧出力で作成する定電圧パルスゲート駆動回路３、および定電流パルスゲート駆動回路２の動作と定電圧パルスゲート駆動回路３の動作との切替を行う判定／切替回路４を備えた。 （もっと読む）

【課題】より簡単な構成で、出力トランジスタを確実にオフ状態に維持できるトランジスタ駆動回路を提供する。
【解決手段】ＮチャネルＭＯＳＦＥＴ５とコイル２との共通接続点；出力端子ＯＵＴとグランドとの間にフライホイールダイオード３を接続する。ＦＥＴ５のゲートには、ＮＰＮトランジスタ６及びＰＮＰトランジスタ７のプッシュプル回路により制御信号を出力し、トランジスタ７のベースとグランドとの間にＮＰＮトランジスタ１１を接続し、トランジスタ１１のベースとグランドとの間にＮチャネルＭＯＳＦＥＴ１４を接続して、ＦＥＴ１４にＰＷＭ信号を入力する。ダイオード１３は、ＦＥＴ１４がオフ状態になるとトランジスタ１１のベースにベース電流を供給し、ダイオード１５をダイオード１３のアノードとトランジスタ６及び７のベースとの間に接続する。ＮＰＮトランジスタ２２をＦＥＴ５のゲートと出力端子との間に接続し、トランジスタ２２をＰＷＭ信号に応じてＦＥＴ５がオフする際にオンさせる。 （もっと読む）

【課題】本発明の課題は、電力変換装置における温度検出素子の時間変化率を検出し、温度上昇の事前予測によりフェールセーフをかけることで、発熱半導体素子の発熱抑制とモジュールケースの冷却構造最適化を実現することである。
【解決手段】上記課題を解決するために、前記半導体素子のモジュールケースまたは素子自体の温度の時間変化率を検出する検出手段と、素子のゲート抵抗値を可変にする抵抗可変回路とを設け、前記検出温度の時間変化率が所定の設定値以上になったと判断されたときは、ゲート抵抗値を前記抵抗可変回路により低減することを特徴とする電力変換装置を提供する。 （もっと読む）

【課題】ドライバチップの異常検出期間が短過ぎると、異常パルス信号のパルス生成が停止された後、異常判定期間の経過前に異常パルス信号のパルス生成が再開されてしまい、コントローラチップでドライバチップの異常を認識することができなくなるおそれがあり、２つの回路を絶縁しつつ一方の異常を確実に他方に伝達することのできる信号伝達装置、及びこれを用いたモータ駆動装置を提供する。
【解決手段】信号伝達装置１００は、第１回路１１０と第２回路１２０との間を絶縁しながら信号伝達を行うものであり、第１回路１１０は、第２回路１２０から伝達される異常パルス信号Ｓｂを監視して第２回路１２０の異常有無を判定し、第２回路１２０は、第２回路１２０で異常が検出されてから少なくとも第１回路１１０で第２回路１２０の異常有無が判定されるまで異常パルス信号Ｓｂを異常状態に保持する。 （もっと読む）

【課題】 簡便な回路構成で、高速に動作するゲート駆動回路を提供することである。
【解決手段】 パワー半導体素子のゲート端子に正電圧を印加するためのＮＰＮトランジスタと、パワー半導体素子のゲート端子に負電圧を印加するためのＰＮＰトランジスタと、ＮＰＮトランジスタと、ＰＮＰトランジスタとに直列に接続された遮断用抵抗器と、遮断用抵抗器に、正極がパワー半導体素子のゲート端子側となるように並列に接続された遮断用抵抗器切換え半導体スイッチとを備えたゲート駆動回路である。 （もっと読む）

【課題】サージ電圧のエネルギーを有効利用することが可能な技術を提供することを目的とする。
【解決手段】半導体装置は、第１及び第２接続点７１，７２との間に並列接続されたＩＧＢＴ１ａ及びリカバリーダイオード１ｂからなる並列接続体１と、ＩＧＢＴ１ａの耐圧以下のクランプレベルを有する第１スナバデバイスＳＤ１と、ＩＧＢＴ１ａのドライブ回路５３に電力を供給する電力供給部５４の出力電圧以上のクランプレベルを有する第２スナバデバイスＳＤ２とを備える。第１スナバデバイスＳＤ１の一方端子は第１接続点７１を介して並列接続体１の一端と接続され、第１スナバデバイスＳＤ１の他方端子は第３接続点７３を介して第２スナバデバイスＳＤ２の一方端子と接続され、第２スナバデバイスＳＤ２の他方端子は第２接続点７２を介して並列接続体１の他端と接続される。半導体装置は、第２及び第３接続点７２，７３を介して電力供給部５４に電力を帰還する。 （もっと読む）

【課題】複数の電力用半導体素子を並列接続する場合において、スイッチング損失を従来よりも低減する。
【解決手段】電力用半導体装置２００は、互いに並列に接続された第１および第２の電力用半導体素子Ｑ１，Ｑ２と、駆動制御部１００とを備える。駆動制御部１００は、外部から繰返し受けるオン指令およびオフ指令に応じて第１および第２の電力用半導体素子の各々をオン状態またはオフ状態にする。具体的には、駆動制御部１００は、オン指令に対して、第１および第２の電力用半導体素子Ｑ１，Ｑ２を同時にオン状態にする場合と、第１および第２の電力用半導体素子Ｑ１，Ｑ２の一方をオン状態にした後に他方をオン状態にする場合とに切替え可能である。駆動制御部１００は、オフ指令に対して、第１および第２の電力用半導体素子Ｑ１，Ｑ２の一方をオフ状態にした後に他方をオフ状態にする。 （もっと読む）

【課題】ゲート駆動回路に無駄な電流が流れないようにし、消費電力を低減する。
【解決手段】本発明のゲート駆動回路は、制御電源１２と、一次巻線と二次巻線とを有するトランス８と、第１のスイッチング素子２１と、第２のスイッチング素子１４と、整流素子１５と、容量素子２０と、を備え、第１のスイッチング素子２１は、制御電源１２と前記一次巻線の一端との間に接続され、第２のスイッチング素子１４は、前記一次巻線の他端に接続され、整流素子１５の両端は、前記一次巻線の両端に並列接続され、容量素子２０の一端は、前記一次巻線の一端または他端に接続され、第１のスイッチング素子２１及び第２のスイッチング素子１４のうち一方の導通時に容量素子２０が制御電源１２により充電され、且つ、第１のスイッチング素子２１及び第２のスイッチング素子１４のうち他方の導通時に容量素子２０が放電されるように構成される。 （もっと読む）

【課題】オフ保持用スイッチング素子４６をオフ状態とすべき期間において、この素子が誤ってオフ状態とされることに起因するスイッチング素子Ｓ＊＃の信頼性の低下を抑制することのできるスイッチング素子の駆動回路を提供する。
【解決手段】オフ保持回路４８は、信号生成部２６の操作信号ＩＮを入力としてゲートの充電処理の実行中であると判断された場合、オフ保持用スイッチング素子４６をオフし、操作信号ＩＮを入力としてゲートの放電処理の実行中であると判断されて且つゲート電圧検出部５０の出力信号ＧＰＲを入力としてゲート電圧Ｖｇｅが低いと判断された場合、オフ保持用スイッチング素子４６をオンする。ここで、上記駆動回路は、ゲート電圧Ｖｇｅが閾値電圧を跨いでから出力信号ＧＰＲの論理が反転するまでの時間を、操作信号ＩＮを入力としてオフ保持回路４８によって把握される充電処理指示時間の最小値以下とするように構成される。 （もっと読む）

【課題】複数の駆動回路とスイッチング素子との接続点を通じて、内部回路や基準点に電流が回り込むことを防止する。
【解決手段】電流の回り込みが発生し得る回り込み防止対象となる内部回路１６、２６とスイッチング素子であるＩＧＢＴ１との間に回り込み防止回路１５、２５を配置する。そして、駆動回路１０、２０のうち作動させられない側の回り込み防止回路１５、２５をオフすることで、回り込み防止対象となる内部回路１６、２６にスイッチング素子となるＩＧＢＴ１のゲート電圧が印加されないようにする。これにより、各内部回路１６、２６内で電流の回り込みが発生することを防止することが可能となる。 （もっと読む）

【課題】本発明は、パワー素子の過電流を速やかに抑制しつつ、ｄｉ/ｄｔを小さくしてパワー素子をオフすることができるゲート回路を提供することを目的とする。
【解決手段】本発明に係るゲート回路は、パワー素子の過電流発生と同時にパワー素子のゲート電圧の一部を抵抗素子に負担させる過電流抑制手段を有する。さらに、パワー素子の過電流を抑制した後は、抵抗値の高い抵抗素子を用いてパワー素子をゆっくりオフするオフ動作遅延手段を有する。 （もっと読む）