【課題】本発明の課題は、電力変換装置における温度検出素子の時間変化率を検出し、温度上昇の事前予測によりフェールセーフをかけることで、発熱半導体素子の発熱抑制とモジュールケースの冷却構造最適化を実現することである。
【解決手段】上記課題を解決するために、前記半導体素子のモジュールケースまたは素子自体の温度の時間変化率を検出する検出手段と、素子のゲート抵抗値を可変にする抵抗可変回路とを設け、前記検出温度の時間変化率が所定の設定値以上になったと判断されたときは、ゲート抵抗値を前記抵抗可変回路により低減することを特徴とする電力変換装置を提供する。 （もっと読む）

【課題】発光素子のドライバ回路における消費電力を抑制する。
【解決手段】発光素子２０２と、発光素子２０２と直接に接続された電流制限用インダクタ２４との直列接続部と、直列接続部に並列に接続され、電流制限用インダクタ２４に蓄えられたエネルギーを回生する回生用ダイオード２８と、発光素子２０２及び電流制限用インダクタ２４に流れる電流を制御するトランジスタ２６と、トランジスタ２６の動作を制御する制御部２２と、電流制限用インダクタ２４と電磁気的に結合し、制御部２２に電源電力の少なくとも一部を供給する電源用インダクタ３０と、を備える。 （もっと読む）

【課題】ＦＷＤが小電流で逆回復する時のサージ電圧や電圧振動を抑制するために、対向アームのオンゲート抵抗値を大きくする方式では、通常電流時の損失が大きくなり、装置の損失が大きく、装置が大型となる。
【解決手段】ターンオフ時にＩＧＢＴ３に接続されている内部インダクタンス５に発生する電圧を検出する電圧検出回路１２と、オフゲート信号が入力されてから電圧検出回路１２が電圧検出するまでの検出時間と予め定められた設定時間とを比較する比較回路１３と、を備え、比較結果に応じてターンオン用のゲート駆動抵抗８又は１１をスイッチ素子６、１０で切替える。 （もっと読む）

【課題】パワーモジュールに用いられる電力用素子の故障を簡単な構成で検出可能な故障検出装置を提供する。
【解決手段】故障検出装置１Ｂは、電力用素子としてのＩＧＢＴＱ１の主電極間の電圧を、ダイオードＤ７を介して検出する。そして、故障検出装置１Ｂは、ダイオードＤ７のアノード電圧が予め定める基準電圧Ｖ３より低電圧であるとき、ＩＧＢＴＱ１は短絡故障であると判定する。好ましくは、ダイオードＤ７のアノード電圧が予め定める基準電圧Ｖ４より高電圧であることを併せて判定すれば、フライホイールダイオードＤ１がオン状態である正常動作の場合を除外できる。 （もっと読む）

【課題】リセット動作時に大きな雑音を発生する可変遅延回路を用いたスキュー調整回路において、他の可変遅延回路のリセット動作時の雑音干渉による遅延時間の変動を防ぎ、高集積、低消費電力、高分解能、高精度なスキュー調整回路を実現すること。
【解決手段】リセット動作時に大きな雑音を発生する可変遅延回路を用いたスキュー調整回路において、全ての可変遅延回路の遅延発生動作が終了してから全ての可変遅延回路のリセット動作を行うことを特徴とするもの。 （もっと読む）

【課題】スイッチング素子のスイッチング動作時における寄生インダクタンスを低減し、小型化、低コスト化が可能な半導体装置を提供する。
【解決手段】正極電極１と負極電極２との間に、ＦＷＤ１２を並列接続したＩＧＢＴ１１と、ＦＷＤ１４を並列接続したＩＧＢＴ１３とを直列に接続し、２個のＩＧＢＴ１１，１３の接続点から電力を出力電極３へ出力する半導体装置として、正極電極１と出力電極３とを隣接させ、負極電極２を出力電極３の上側に配置し、正極電極１、負極電極２それぞれの外部接続部を出力電極３の外部接続部と対向する位置に平行に隣接させ、ＩＧＢＴ１１、ＦＷＤ１２を正極電極１上に配置し、ＩＧＢＴ１３、ＦＷＤ１４を、ＩＧＢＴ１１、ＦＷＤ１２と負極電極２を挟んだ位置にある出力電極３上に配置する。 （もっと読む）

【課題】 電源電圧に応じて発振周波数が変動する発振部を用いながらも正確な計時が可能なタイマ回路及び該タイマ回路を用いた警報装置を提供する。
【解決手段】 制御部１４は、発振回路１４ａがパルスを単位カウント数だけ出力する毎に単位時間の経過を判定する。また、制御部１４は、電源である一次電池ＢＴの出力電圧を検出する電圧検出部１５の出力に基づいて電圧補正係数を得るとともに、温度検出部１６の出力に基づいて温度補正係数を得、得られた各係数をそれぞれ所定の基準状態での単位カウント数である基準カウント数に乗じることにより、新たな単位カウント数を得る。この単位カウント数の変更は、一次電池ＢＴの出力電圧の変動や温度の変動による発振周波数の変動による単位時間への影響を相殺するものであって、新たな単位カウント数を用いて得られた単位時間は、発振周波数の変動に関わらず略一定となる。 （もっと読む）

【課題】既存の変換回路におけるノイズを低減しつつ、回路の導通損失を低減する。
【解決手段】 本願発明の代表的な形態は、一つ以上のスイッチング素子と、これに並列に接続されたフリーホイールダイオードとを有し、フリーホイールダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とするショットキーバリアダイオードとシリコンＰｉＮダイオードとが並列に接続して構成され、且つこれらのショットキーバリアダイオードとシリコンＰｉＮダイオードとが別体のチップなる回路装置である。 （もっと読む）

【課題】周囲明るさを正確に感知し、これを利用して周囲の明るさによって自動に画面の明るさを調節することができる周辺光感知回路及びこれを有する平板表示装置を提供することを目的とする。
【解決手段】トランジスタと、トランジスタのしきい値電圧を補償する第１容量性素子と、第１容量性素子に電気的に接続された第２容量性素子と、周辺光が入射されば、第１容量性素子及び第２容量性素子のカップリング電圧を変化させる受光素子と、第１電源の電圧を出力負荷に供給して充電させる第１スイッチと、トランジスタと出力負荷との間に電気的に連結され、第１容量性素子及び第２容量性素子のカップリング電圧に対応してトランジスタを介して出力負荷の電圧が放電されるようにする第２スイッチからなる。 （もっと読む）

【課題】電圧駆動型パワー半導体スイッチング素子を、高速で駆動するゲート駆動回路を提供する。
【解決手段】本発明の電圧駆動型のパワー半導体スイッチング素子のゲート駆動回路は、電圧駆動型のパワー半導体スイッチング素子と、該スイッチング素子のゲート電極に駆動信号を与える駆動同路と、該スイッチング素子のエミッタ制御端子或いはソース制御端子と半導体モジュールのエミッタ主端子或いはソース主端子の間にインダクタンスを有するパワー半導体スイッチング素子のゲート駆動回路を備え、インダクタンスの両端に発生する電圧を検出し、その検出値に基づいて、ゲート駆動電圧或いはゲート駆動抵抗を可変させる。 （もっと読む）

【課題】過電流保護回路において、負荷のインダクタンス及び寄生容量による発振を抑制する。
【解決手段】ＭＯＳＦＥＴ５０のドレイン端子に負荷５４が接続され、ゲート端子に駆動信号が供給される。ＭＯＳＦＥＴ５０のソース端子とゲート端子間にトランジスタ６２を含むフォードバック回路を接続してドレイン電流を制限する。ＭＯＳＦＥＴ５０のドレイン端子とゲート端子間に、互いに直列接続された抵抗Ｒ７２及びキャパシタＣ７４を接続し、出力電圧の発振を抑制する。 （もっと読む）

【課題】カレントミラー回路を構成するトランジスタのしきい値電圧に関係なく所望の電流を供給するようにしたカレントミラー回路を提供する。
【解決手段】カレントミラー回路は、第１端子が電圧源ＶＤＤに接続され、ゲート端子及び第２端子が互いに電気的に接続される第１トランジスタＭ１と、第１端子が前記電圧源ＶＤＤに接続され、ゲート端子が前記第１トランジスタのゲート端子に接続される第２トランジスタＭ２と、前記第１トランジスタ及び第２トランジスタのしきい値電圧を補償することができる補償部をなす第３トランジスタＭ３、第４トランジスタＭ４、第１キャパスタＣ１及び第２キャパシタＣ２と、を具備する。 （もっと読む）

【課題】
互いに逆の論理状態を必要とするシリーズＦＥＴおよびシャントＦＥＴを含み、１つの制御信号で駆動可能であるスイッチおよびその制御方法を提供する。
【解決手段】
少なくとも１つのシリーズＦＥＴ４２のチャネルを含む１つの信号経路５１によって相互に結合される、少なくとも２つの信号ポート１２，１４と、シャントＦＥＴ４６のチャネルを含み、グラウンドに結合される１つのシャント経路とを備えるスイッチにおいて、前記シリーズＦＥＴ４２のゲートおよびシャントＦＥＴ４６のドレイン−ソース間に、１つの制御電圧Ｖを印加する。
（もっと読む）

【課題】２つの問題（電源ノイズ及び放射ノイズ）を低減する機能と、且つ、そこで得られる効果を選定できる機能を有する出力回路を提供すること。
【解決手段】ソースが第１の電源に接続され、ドレインが出力端子に接続される第１の伝導タイプの第１のＭＯＳＦＥＴと、ソースが第２の電源に接続され、ドレインが出力端子に接続される第２の伝導タイプの第２のＭＯＳＦＥＴから成る出力回路において、
前記第１のＭＯＳＦＥＴのゲートを制御する第１の制御回路と、前記第２のＭＯＳＦＥＴのゲートを制御する第２の制御回路を持ち、出力端子から第１の制御回路と、第２の制御回路のそれぞれに出力端子の変動の高周波成分を帰還し、第１若しくは第２のＭＯＳＦＥＴのうち、導通状態から非導通状態に変化するＭＯＳＦＥＴについては高周波成分を帰還する手段によらず高速に非導通状態になるように制御する。 （もっと読む）

半導体試験装置に使用されるプログラマブル電源において、電流レンジや出力リレーにおける大電流の高速切り換えを可能とする。
半導体試験装置１のプログラマブル電源１０に設けられたスイッチ部２０のＭＯＳＦＥＴ駆動回路２２において、光絶縁素子２２−１の受光部２２−１２からの電流によりコンデンサ部２２−１２に電荷が蓄積される。アナログスイッチ部２２−３の切り換えによりＳＷＡがＯＮ（ＳＷＢがＯＦＦ）となると、コンデンサ部２２−１２に蓄積されていた電荷によりＭＯＳＦＥＴ部２１の各ＭＯＳＦＥＴのゲートがチャージされＯＮ状態となる。一方、アナログスイッチ部２２−３のＳＷＢがＯＮ（ＳＷＡがＯＦＦ）となると、ＭＯＳＦＥＴのゲートがディスチャージされる。

（もっと読む）