【課題】負荷、電源などの動作条件が変化しても、電磁妨害等を引き起こす周波数帯域の成分が除去された駆動信号を出力する。
【解決手段】負荷５に与えられる駆動信号をハイパスフィルタまたはバンドパスフィルタからなる検出用フィルタ１７を介して検出し、その検出駆動信号をバンドギャップ回路１８に入力する。バンドギャップ回路１８は、固有の周波数特性を有し、検出駆動信号に固有の周波数帯域内の周波数成分が含まれていると出力電圧が低下する特性を持つ。制御回路２８は、バンドギャップ回路１８の出力電圧を基準電圧と比較し、検出駆動信号に固有の周波数帯域内の信号成分が含まれるか否かを判定する。含まれる場合には、ローパスフィルタ１３により駆動信号から当該周波数帯域内の信号成分を除去する。 （もっと読む）

【課題】窒化物ＦＥＴを高速スイッチング動作させることができ、且つ、サージ電圧から窒化物ＦＥＴを保護することができるスイッチング素子の保護回路。
【解決手段】直列に接続された高圧側素子Ｍ１及び低圧側素子Ｍ２と、高圧側素子をオンオフさせる信号を出力するハイサイドプリドライバ１１と、高圧側素子と逆のオンオフ状態になるように低圧素子をオンオフさせる信号を出力するローサイドプリドライバ１２と、高圧側素子と低圧側素子の接続点に制御端子が接続されたスイッチング素子Ｔｒ１と、スイッチング素子の一方の端子にカソードが接続されたダイオードＤ１と、ダイオードのアノードに入力端子が接続され、ダイオードのブレーク時にスイッチング素子の制御端子に電流を供給するとともに、低圧側素子のオフを指示する信号をローサイドプリドライバに供給する制御器２１とを備える。 （もっと読む）

【課題】オン時にパワー素子の立ち上がりが遅くなることを抑制し、負荷への電力供給のバラツキを抑制する。
【解決手段】スイッチ部１３およびインピーダンス制御回路１４とにより構成されたクランプ動作オフ固定回路を備える。このクランプ動作オフ固定回路により、駆動電圧がクランプオフ制御基準電圧に相当する参照電圧ＲＥＦ２以下のときには、インピーダンス制御回路１４にてスイッチ部１３を導通させることで、クランプ制御回路８によるクランプ動作をオフさせる。これにより、スイッチング時の基準電圧の変動などによって過渡的にノイズが発生しても、パワー素子５がオン動作を開始するときにクランプ制御回路８が誤動作することを防止することが可能となる。 （もっと読む）

【課題】駆動電圧を駆動回路へ安定的に供給しつつ、部品点数を少なくすることができる電流駆動装置を提供する。
【解決手段】パワートランジスタ３の主端子および制御端子が主端子接続端子１３および制御端子接続端子１４にそれぞれ接続されることにより、第１の電源４の電圧を所定の目標出力電圧に降圧する３端子レギュレータ１０として機能する３端子レギュレータ構成回路１２と、第１の電源４より低い電圧を出力する第２の電源６からの電力を用いて、３端子レギュレータ構成回路１２がパワートランジスタ３の制御端子に印加する目標出力電圧に対応する制御電圧を設定する電圧設定回路１８と、制御端子接続端子１４に接続され、第１の電源４から電力が供給されると、３端子レギュレータ構成回路１２の出力電圧Ｖ_ＯＵＴが予め定められた電圧Ｖ_Ｃ以下となるようにパワートランジスタ３の制御端子に印加される制御電圧を制御する電圧制限回路１９とを備える。 （もっと読む）

【課題】閾値回路を低消費電力化する。
【解決手段】閾値回路は、ゲート端子が入力端子ＩＮに接続され、ソース端子が電源電位ＶＤＤに接続され、ドレイン端子が出力端子ＯＵＴに接続された第１のＰＭＯＳトランジスタＱ１と、第１の端子が第１のＰＭＯＳトランジスタＱ１のドレイン端子および出力端子ＯＵＴに接続され、第２の端子が接地された電流制限部Ｉ１と、第１の端子が第１のＰＭＯＳトランジスタＱ１のドレイン端子および出力端子ＯＵＴに接続され、第２の端子が接地された電荷蓄積部Ｃ１とから構成される。電流制限部Ｉ１の電流値は、サブマイクロアンペア以下に設定される。 （もっと読む）

【課題】閾値回路を低消費電力化する。
【解決手段】閾値回路は、ゲート端子が入力端子ＩＮに接続され、ソース端子が電源電位ＶＤＤに接続された第１のＰＭＯＳトランジスタＱ１と、ゲート端子が入力端子ＩＮに接続され、ソース端子がトランジスタＱ１のドレイン端子に接続され、ドレイン端子が出力端子ＯＵＴに接続された第２のＰＭＯＳトランジスタＱ２と、ゲート端子が出力端子ＯＵＴに接続され、ソース端子がトランジスタＱ１のドレイン端子とトランジスタＱ２のソース端子との接続点に接続され、ドレイン端子が接地電位に接続された第３のＰＭＯＳトランジスタＱ３と、第１の端子が出力端子ＯＵＴに接続され、第２の端子が接地電位に接続された電流制限部Ｉ１とから構成される。 （もっと読む）

【課題】出力回路における各トランジスタのゲート・ソース間に印加される電圧を制限するための構成や単位回路へ入力される制御信号の振幅を小さくするための構成を簡素化する。
【解決手段】単位回路Ｊは、電源線１０１と接地線１０３との間に直列に接続された第１のＰチャネルトランジスタ、第２のＰチャネルトランジスタ、第１のＮチャネルトランジスタ、および第２のＮチャネルトランジスタとを備える。そして、第１のＰチャネルトランジスタがオン状態のときにその電位がＶＤＤとなり、第１のＰチャネルトランジスタがオフ状態のときにその電位がＶＲＥＦ＋Ｖtp2となる第１出力信号Ｖ１を第１出力端子から出力し、第２のＮチャネルトランジスタがオン状態のときにその電位がＧＮＤとなり、第２のＮチャネルトランジスタがオフ状態のときにその電位がＶＲＥＦ−Ｖtn1となる第２出力信号Ｖ２を第２出力端子から出力する。 （もっと読む）

【課題】高耐圧化可能な半導体集積回路を提供する。
【解決手段】本発明に係る半導体集積回路は、電源電位と接続された出力ノードと、出力ノードと電源電位より低電位である接地電位との間に直列に接続された第１のｎチャネル型トランジスター、第２のｎチャネル型トランジスターおよび第３のｎチャネル型トランジスターを有し、第１のｎチャネル型トランジスターの一端は、接地電位に接続され、他端は、第２のｎチャネル型トランジスターの一端に接続され、ゲート端子は、入力ノードに接続され、第２のｎチャネル型トランジスターの他端は、第３のｎチャネル型トランジスターに接続され、ゲート端子は、電源電位と接地電位との間に位置する第１中間電位に接続され、第３のｎチャネル型トランジスターの他端は出力ノードに接続され、ゲート端子は電源電位に接続されている。 （もっと読む）

【課題】切替え時のノイズを低減したアナログスイッチ回路を提供する。
【解決手段】入力信号をｎ個（ｎは、１以上）の出力信号としてそれぞれ出力するｎ個のスイッチ素子と、前記ｎ個のスイッチ素子を制御するスイッチ制御回路と、前記入力信号の負荷となるインピーダンス素子と、前記インピーダンス素子を制御するインピーダンス制御回路と、を備え、前記スイッチ制御回路は、前記ｎ個のスイッチ素子のすべてがオフ、またはいずれか１つがオンとなるように制御し、前記インピーダンス制御回路は、前記ｎ個のスイッチ素子のいずれか１つがオンのときは、前記インピーダンス素子を最大のインピーダンスに制御し、前記ｎ個のスイッチ素子がすべてオフのときは、前記インピーダンス素子を前記最大のインピーダンスよりも小さい第１のインピーダンスに制御する、ことを特徴とするアナログスイッチ回路が提供される。 （もっと読む）

【課題】本発明は、誘導負荷に流れる負荷電流を止めなくても、負荷電流の電流検出部のオフセットを検出して補正をすることができる、誘導負荷制御装置の提供を目的とする。
【解決手段】誘導負荷３０に流れる負荷電流の電流検出値を出力する電流検出回路１２と、電流検出値に電流検出回路１２のオフセットを反映することにより電流検出値を補正した補正検出値を出力する補正回路１３と、負荷電流の電流値がその指示値に一致するように、補正検出値に基づいて、誘導負荷３０を駆動するためのＰＷＭ信号のデューティ比を制御する制御回路１４とを備えており、制御回路１４は、負荷電流の電流値が安定した状態での制御方式を、閉ループ制御からその閉ループ制御で制御されていたデューティ比を維持するように制御する開ループ制御に切り替え、開ループ制御に切り替えられた状態で電流検出回路１２のオフセットが検出される、誘導負荷制御装置。 （もっと読む）

【課題】回路を構成する二重ゲート電界効果トランジスタの動作モードを、回路組み上げ後に適宜変更できるようにした二重ゲート電界効果トランジスタを用いたＭＯＳトランジスタ回路およびＣＭＯＳトランジスタ回路を提供する。
【解決手段】二重ゲート電界効果トランジスタを用いたＭＯＳトランジスタ回路は、二重ゲート電界効果トランジスタＸ１（２１）の第１ゲートＧ１に第１の入力信号ｉｎ１を加え、第２ゲートＧ２に選択回路１１ａを接続し、その選択回路１１ａに第１の入力信号ｉｎ１と第２の入力信号ｉｎ２を加え、選択回路１１ａにより第１の入力信号ｉｎ１または第２の入力信号ｉｎ２を選択して第２ゲートＧ２に加える。第２ゲートＧ２に切り替えて入力される入力信号に応じて、３端子動作又は４端子動作を行わせる。 （もっと読む）

【課題】従来の過電流保護回路では、トランジスタの特性ばらつきにより高精度の過電流検出ができないという問題があった。
【解決手段】本発明にかかる過電流保護回路は、負荷２に供給する電流に応じた検出用電流を生成する検出用ＭＯＳトランジスタＱ２と、バイアス信号１に基づいて電流Ｉｒｅｆ１を生成するトランジスタ９と、バイアス信号１と異なるバイアス信号２に基づいてＩｒｅｆ２を生成し、トランジスタ９と同一サイズのトランジスタ１０と、電流Ｉｒｅｆ１と、電流Ｉｒｅｆ２と、検出用電流と、に基づいて過電流検出信号を出力するカレントミラー回路と、を備える。このような回路構成により、高精度の過電流検出が可能な過電流保護回路を提供することができる。 （もっと読む）

複数供給電圧デバイスは、第1の供給電圧で動作する入出力(I/O)回路網と、I/O回路網に結合され、第2の供給電圧で動作するコア回路網と、I/O回路網およびコア回路網に結合された電力投入制御(POC)回路網とを含む。POC回路網は、I/O回路網へPOC信号を伝送するように構成され、コア回路網の電力状態を検出するように構成された調整可能な電流電力増加/減少検出器を含む。POC回路網はまた、調整可能な電流電力増加/減少検出器に結合され、電力状態を処理してPOC信号にするように構成された処理回路と、1つまたは複数のフィードバック回路とを含む。漏れ電流を低減させながら、電力増加/減少検出速度を改善するために、フィードバック回路は、調整可能な電流電力増加/減少検出器に結合され、フィードバック信号を提供して調整可能な電流電力増加/減少検出器の電流容量を調整するように構成される。
（もっと読む）

【課題】回路面積が小さく、製造バラツキによる出力特性の劣化を修正できる出力回路を提供することにある。
【解決手段】本発明による出力回路は、差動入力信号ＤＩに応じた差動出力信号ＢＰ、ＢＮを出力端子対３１、３２から出力するメインバッファ回路１と、制御信号ＣＳに応じて出力端子対３１、３２のインピーダンスを調整するトリミング回路２とを具備する。トリミング回路２は、第１電源ＶＤＤと出力端子対３１、３２との間に、メインバッファ回路１内の第１トランジスタ対ＭＰ１、ＭＰ２及び第１抵抗対Ｒ１、Ｒ２に対して並列に接続された少なくとも１つの第２トランジスタ対ＭＰ１１、ＭＰ２１を備える。 （もっと読む）

【課題】ソフトスタート機能を備えている場合でも、出力する電源電圧をより早く立ち上げることができるスイッチング電源回路を提供する。
【解決手段】スイッチング電源回路２１に電源バイパス回路２２を設け、電源バイパス回路２２は、電源＋Ｂが投入されてからその電圧が基準電圧Ｖref1に相当する所定の閾値に達するまでの間に、ＦＥＴ７及びπ型フィルタ１４をバイパスさせて電源＋Ｂを入力端子ＳＷＰＩＮに供給する。従って、ソフトスタート回路１９の機能によりＦＥＴ７がスイッチング動作を開始するタイミングが遅れても、スイッチング電源回路２１を経由して負荷に供給するメイン電源の電圧をより早く立ち上げることができる。 （もっと読む）

【課題】さらに入力ノイズ耐性を有するシュミットトリガ型インバータを提供すること。
【解決手段】入力側ノードへの供給電圧が増加して第１の基準電圧に達するに従い出力側ノードから出る電圧が比較高電圧レベルから比較低電圧レベルに遷移し、入力側ノードへの供給電圧が減少して第１の基準電圧より低い第２の基準電圧まで減少するに従い出力側ノードから出る電圧が比較低電圧レベルから比較高電圧レベルに遷移するインバータと、インバータの入力側ノードに一方端が接続された第１の抵抗素子と、インバータの入力側ノードに一方端が接続された、該一方端の電圧が上昇するほどに抵抗値が減じる可変抵抗素子と、可変抵抗素子の他方端に一方端が接続された第２の抵抗素子と、ドレインが第２の抵抗素子の他方端に接続され、ゲートがインバータの出力側ノードに接続され、ソースが接地電位に接続されたｎチャネルＭＯＳトランジスタとを具備する。 （もっと読む）

【課題】入力電源が複数ある場合において、複数の入力電源に対応した初期化信号出力回路において、回路規模の増大や消費電力の増大等を抑えること。
【解決手段】ＶＤＤＡとＶＤＤＤとを含む複数の入力電源に基づいて、ＰＯＲを出力するパワーオンリセット回路１であって、ＶＤＤＡに基づいてＰＯＲの出力判断の基準となるＣＰｉｎｍを出力する基準電圧発生回路１０１と、ＶＤＤＤの供給に応じてＶＤＤＡの電圧に応じたＣＰｉｎｐを出力する比較用電圧発生回路１０３と、ＣＰｉｎｍ及びＣＰｉｎｐの供給状態に応じてＰＯＲを生成する電圧比較器１０２と、ＶＤＤＡ及びＶＤＤＤの供給状態に応じてＰＯＲの出力を制御するパワーオンリセット制御回路１０４とを有することを特徴とする。 （もっと読む）

【課題】ＥＳＤ保護回路を共通化してチップ面積を低減し且つＥＳＤ保護回路が故障しても保護される複数の被保護回路が同時に動作不能となることを回避する。
【解決手段】点火回路４とダイアグ回路５の各ノードを同一極性のダイオード１０〜１２を通して共通ノード３１に接続し、共通ノード３１とＥＳＤ保護回路６との間に切り離し回路２３を備える。ＥＳＤ保護回路６が短絡故障していないときには、ダイオード４１は非導通、分圧電圧Ｖｂ＞基準電圧Ｖｒとなり、ＦＥＴ３５がオフ、ＦＥＴ３４がオン可能となる。ＥＳＤ保護回路６が短絡故障すると、ダイオード４１は導通、分圧電圧Ｖｂ＜基準電圧Ｖｒとなり、ＦＥＴ３５がオン、ＦＥＴ３４がオフとなり、共通ノード３１とＥＳＤ保護回路６とを電気的に切り離す。 （もっと読む）

【課題】接地電圧と電源電圧の電位差を規定値に保ち、誤動作を防止することができるバッファ回路及びその制御方法を提供する。
【解決手段】出力制御信号に応じて入力信号に対応する信号を出力する場合、第１スイッチング素子により出力スイッチング素子を導通状態に駆動し、第２および第３スイッチング素子により出力スイッチング素子を非導通状態に駆動する。一方、出力制御信号に応じてハイインピーダンス状態を出力する場合、第３スイッチング素子は非導通に制御されるので、出力スイッチング素子は、第２スイッチング素子のみにより非導通状態に駆動される。 （もっと読む）

【課題】本発明は、入力端子に入力された信号を増幅して複数の出力端子に分配する状態と、入力端子に短絡した一の出力端子に出力する状態とを、一の出力端子から出力される信号が途切れないよう切替える分配装置及び当該分配装置を備えた録画装置を提供する。
【解決手段】ＭＣＵ２０１は、分配回路から短絡回路に切替える場合、ＦＥＴ２０２をオン状態にして入力端子２１を第３出力端子２４に短絡する短絡回路を接続し、所定時間経過後にダイオードＤ１、Ｄ２をオフ状態にして増幅器ＡＭＰ、分配器２０３及び減衰器ＡＴＴ等からなる分配回路から入力端子２１及び第３出力端子２４を開放する。ＭＣＵ２０１は、短絡回路から分配回路に切替える場合、ダイオードＤ１、Ｄ２をオン状態にして分配回路に入力端子２１及び第３出力端子２４を接続し、所定時間経過後にＦＥＴ２０２をオフ状態にして短絡回路を開放する。 （もっと読む）