【課題】高速スイッチング性能を低下させることなく、パワー半導体素子のサージ耐量向上と過電圧保護を図る。
【解決手段】ドレイン端子１ｂから所定距離離間した位置にゲート制御端子５を備え、サージ発生時にドレイン端子１ｂとゲート制御端子５との間に放電が起こるようにする。この放電現象に伴ってゲート制御端子５にサージ電圧が印加されることで、パワー半導体素子１のゲートを充電し、パワー半導体素子１をオンさせることでサージエネルギーを吸収する。これにより、ドレイン端子１ｂに印加されるサージ電圧を抑制することが可能となり、パワー半導体素子１が破壊に至ることを抑制することが可能となる。 （もっと読む）

【課題】負荷、電源などの動作条件が変化しても、電磁妨害等を引き起こす周波数帯域の成分が除去された駆動信号を出力する。
【解決手段】負荷５に与えられる駆動信号をハイパスフィルタまたはバンドパスフィルタからなる検出用フィルタ１７を介して検出し、その検出駆動信号をバンドギャップ回路１８に入力する。バンドギャップ回路１８は、固有の周波数特性を有し、検出駆動信号に固有の周波数帯域内の周波数成分が含まれていると出力電圧が低下する特性を持つ。制御回路２８は、バンドギャップ回路１８の出力電圧を基準電圧と比較し、検出駆動信号に固有の周波数帯域内の信号成分が含まれるか否かを判定する。含まれる場合には、ローパスフィルタ１３により駆動信号から当該周波数帯域内の信号成分を除去する。 （もっと読む）

【課題】半導体スイッチにおいて、エネルギー効率を高くする。
【解決手段】半導体スイッチ１は、ＬＥＤ２を駆動回路３により駆動して発光させ、ＬＥＤ２から発光された光を受光部４により受光する。駆動回路３は、バイポーラトランジスタ３１と、コイル３２と、ダイオード３３等を有する。バイポーラトランジスタ３１は、導通状態と非導通状態とに切換えられ、導通状態のときに、電源からＬＥＤ２に電流が供給される状態にし、非導通状態のときに、電源からＬＥＤ２に電流が供給されない状態にする。コイル３２は、ＬＥＤ２に直列に接続されており、バイポーラトランジスタ３１が導通状態から非導通状態になったときに、自己誘導作用によって誘導起電力を発生する。ダイオード３３は、ＬＥＤ２及びコイル３２に並列に接続されており、バイポーラトランジスタ３１が非導通状態のときに、コイル３２が発生する誘導起電力によって、ＬＥＤ２に電流を還流させる。 （もっと読む）

【課題】 簡易な構成で、急激な電流変化を回避してノイズの発生や不要輻射の放出を抑えると共に、ユーザの使用態様の多様性に柔軟に対応できるようにする。
【解決手段】 デューティ比を変えることをもってして、パルスの立ち上がりのタイミングをずらす、すなわち、ドライバトランジスタのオンするタイミングをずらす。また、いくつかの出力端子を束ねる構成とする場合には、それらの出力端子に対応する各ドライバトランジスタについては、デューティ比を同じとすることをもってして、各ドライバトランジスタを同時オンさせて個々のオーバーロードを回避する。言い換えれば、出力端子を束ねない限りにおいては、デューティ比を変えてパルスの立ち上がりのタイミングをずらすことが得策となる。 （もっと読む）

【課題】ＦＥＴのゲートドライブ回路に正負の電源を必要とせず、簡単な受動素子のみの回路で、ゲート電位に正極／負極電位を印加しＦＥＴの高速スイッチングドライブを可能とする。
【解決手段】電流路が導通する電位を超える電位１を、電流路の一端を基準電位として、制御端に容量素子を介して断続的に印加されるべく構成され、電位１が印加されたとき、電位１が前記定電圧素子１に対して、電流路が導通に要す定電圧素子１の有する降伏電圧１を発生すべく、かつ電位１が定電圧素子２に対して順方向に、電位１が印加された後、電位１が低下されたとき、電位１により容量素子に充電された電位２が電流路の一端を基準電位とし定電圧素子２に対して、電位１と逆極性の、定電圧素子２の有する降伏電圧２を発生すべく、かつ電位２が定電圧素子１に対して順方向に、定電圧素子１と定電圧素子２の直列接続回路を、制御端と電流路の一端との間に介在させた。 （もっと読む）

【課題】ターンオフスイッチング時に発生するノイズとスイッチング損失のトレードオフ特性を改善する。
【解決手段】半導体素子をターンオフさせるとき、半導体素子のコレクタ・エミッタ間電圧がコレクタ・エミッタ間に印加された直流電圧に達するまでは、前記コレクタ・エミッタ間電圧の変化率を大きくし、半導体素子のコレクタ・エミッタ間電圧が直流電圧に達した後は、前記コレクタ・エミッタ間電圧の変化率を小さくする。 （もっと読む）

【課題】半導体スイッチを小さい負担で駆動できるとともに、半導体スイッチに十分なゲート電流を流すことができ、しかも、ゲート配線のインピーダンスによる障害を回避できる半導体モジュール。
【解決手段】ゲートに印加される電圧に応じてオンオフする半導体スイッチＱ１と、半導体スイッチのソース電位に対して正極性を有する正極コンデンサ１１０と、半導体スイッチのソース電位に対して負極性を有する負極コンデンサ１１１と、正極コンデンサを充電する機能を有し、半導体スイッチをターンオンさせる場合は正極コンデンサからの電流を半導体スイッチのゲートに流すターンオン制御部１１２と、負極コンデンサを充電する機能を有し、半導体スイッチをターンオフさせる場合は負極コンデンサからの電流を半導体スイッチのゲートに流すターンオフ制御部１１３を備える。 （もっと読む）

【課題】出力信号の電圧レベルの遷移の方向に応じて、電源線や接地線を通らず寄生インダクタンス成分の影響を受けない電流を加算して信号の電圧レベルの遷移をアシストすることにより、ＳＳＯノイズを抑制することが可能な電子回路および実装基板の制御方法を提供すること。
【解決手段】出力回路１は、出力バッファ４と、出力バッファ４から出力される出力信号が伝搬する出力線と、出力バッファ４に電源を供給する電源線ＶｄｅＬあるいは接地線ＶｇＬの少なくとも何れか一方と、出力線と電源線ＶｄｅＬあるいは接地線ＶｇＬとにより囲まれる磁心５０と、磁心５０に巻回される制御コイル５１と、出力信号の遷移を前もって検出し検出結果に応じて制御コイル５１への電流供給を制御するコイル電流制御回路３とを備え、出力信号の遷移方向に応じて、制御コイル５１からの電磁誘導により出力線の信号遷移をアシストするアシスト電流を流す。 （もっと読む）

【課題】Ｐ型電界効果トランジスタとＮ型電界効果トランジスタとが同時にオン状態になる期間内で発生する短絡電流に起因する消費電力の増大を抑制するともに、パワー素子を高速スイッチングさせることが可能なゲート駆動回路を提供する。
【解決手段】このゲート駆動回路１１は、ＰｃｈＦＥＴ１２と、ＮｃｈＦＥＴ１３と、駆動信号が入力される入力側とＰｃｈＦＥＴ１２のゲート（Ｇ）およびＮｃｈＦＥＴ１３との間に設けられ、電源電位ＶＣＣに接続されているツェナーダイオード１４およびツェナーダイオード１５とを備え、ツェナーダイオード１４および１５は、ＰｃｈＦＥＴ１２およびＮｃｈＦＥＴ１３のゲート（Ｇ）に印加される電圧を、ＰｃｈＦＥＴ１２およびＮｃｈＦＥＴ１３のゲート（Ｇ）の閾値電圧側にシフトさせるように構成されている。 （もっと読む）

【課題】パワーデバイスの誤動作を防ぐ。
【解決手段】直列に接続された２つのパワーデバイスのうち高電位側のパワーデバイスを駆動制御する半導体装置であって、高電位側のパワーデバイスの導通を示す第１状態及び高電位側のパワーデバイスの非導通を示す第２状態を有する入力信号の第１，第２状態へのレベル遷移に対応して、それぞれ第１，第２のパルス信号を発生させるパルス発生回路と、第１，第２のパルス信号を高電位側へレベルシフトして、それぞれ第１，第２のレベルシフト済みパルス信号を得るレベルシフト回路と、第１，第２のレベルシフト済みパルス信号を少なくとも第１，第２のパルス信号のパルス幅分遅延させて、それぞれ第１，第２の遅延済みパルス信号を得る遅延回路と、第１の遅延済みパルス信号をセット入力から入力し、第２の遅延済みパルス信号をリセット入力から入力するＳＲ型フリップフロップとを備える。 （もっと読む）

【課題】ターンオン時のスイッチング特性が変動せず、電力損失を発生せずにスイッチング素子を安定してターンオンさせることができるゲートドライブ回路。
【解決手段】ワイドバンドギャップ半導体かなるスイッチング素子Ｑ１のゲートに制御回路からの制御信号を印加することによりスイッチング素子をオンオフ駆動させるゲートドライブ回路であって、制御回路とスイッチング素子のゲートとの間に接続されたコンデンサＣ１と抵抗Ｒ１とからなる並列回路と、並列回路にコンデンサＣ２とスイッチング素子Ｑ２と抵抗Ｒ２からなる直列回路がさらに並列接続され、コンデンサＣ２とスイッチング素子Ｑ２との接続点にダイオードＤ１のアノードが接続され、ダイオードＤ１のカソードとスイッチング素子Ｑ２のゲートはスイッチング素子Ｑ１のソースに接続され、制御信号のオフ信号に対してスイッチング素子Ｑ１ゲートを負電位にバイアスする。 （もっと読む）

【課題】ターンオン時のスイッチング特性が変動せず、電力損失を発生せずにスイッチング素子を安定してターンオンさせることができるゲートドライブ回路。
【解決手段】ドレインとソースとゲートとを有し且つワイドバンドギャップ半導体かなるスイッチグ素子Ｑ１のゲートに制御回路からの制御信号を印加することによりスイッチング素子をオンオフ駆動させるゲートドライブ回路であって、制御回路とスイッチング素子のゲートとの間に接続され、第1のコンデンサＣ１と第1の抵抗Ｒ１とからなる並列回路と、スイッチング素子のゲートとソースとの間に接続され、制御信号のオフ信号に対して遅延させてゲートとソースとの間を短絡する短絡手段Ｓ４とを備える。 （もっと読む）

【課題】ワイドバンドギャップ半導体からなるスイッチング素子の回生動作時の電力損失を抑制し、かつ、安定してターンオン／オフさせることができるゲートドライブ回路。
【解決手段】制御回路とスイッチング素子Ｑ１のゲートとの間に接続され、コンデンサＣ１と抵抗Ｒ１とダイオードＤ１からなる直列回路と、スイッチング素子のゲートとソースとの間にＰＮＰ型トランジスタＱ２が抵抗Ｒ２を介して接続され、トランジスタＱ２のコレクタ・ベース間にダイオードＤ２が接続され、さらにトランジスタＱ２のベースはダイオードＤ１のアノードに接続され、制御回路からのオフ信号が入力されると、トランジスタの接合電圧とダイオードＤ２との順方向電圧との差分電圧を残してゲートとソースとの間を短絡する。 （もっと読む）

【課題】高速スイッチング素子である電圧駆動型トランジスタ（ＭＯＳＦＥＴ）のターンオン・オフ時の電圧変化（ｄＶ／ｄｔ）と電流変化（ｄｉ／ｄｔ）を緩和して、ノイズとサージ電圧の発生を抑制する電源回路を提供する。
【解決手段】トランス２に流れる電流をスイッチングさせるためのＭＯＳＦＥＴ１のゲート抵抗値を、スイッチング期間内で、ＭＯＳＦＥＴ１のドレイン電圧Ｖｄｓの変化の検出と共に切り替える、ＭＯＳＦＥＴ１のゲート電圧Ｖｇは、ＭＯＳＦＥＴ１のゲート電圧の最大定格Ｖｇｍａｘ以下とする。 （もっと読む）

【課題】ＣＭＯＳインバータのＰ形ＭＯＳトランジスタのボディバイアスを変化させても、入力信号の立ち上がりと立ち下がりの伝搬遅延時間の差を、従来のものより小さく保てるマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路を提供する。
【解決手段】パスゲートＭ１、Ｍ２の出力に初段出力バッファとして低しきい値ＣＭＯＳインバータＩＮＶ１を接続したセレクター回路を基本構成とし、それを用いたマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路であって、パスゲートはそのボディ端子が可変電位をとるボディバイアス電源ＶＢＮに接続し、ＩＮＶ１のＰ形ＭＯＳトランジスタＭ３のしきい値電圧を可変にできるようにそのボディ端子は可変電位をとるボディバイアス電源ＶＢＰに接続し、そのＮ形ＭＯＳトランジスタＭ４はそのしきい値電圧を固定するためにそのボディ端子が固定電位をとる電源ＶＳＳに接続する。 （もっと読む）

【課題】パワーデバイス（メインスイッチＭ）のゲートの印加電圧をバッテリ１２の正電圧より高い電圧と負電圧との双方の電圧とする場合、電源装置の小型化が困難なこと。
【解決手段】バッテリ１２、端子Ｔ３、スイッチング素子ＳＷ１、コンデンサＣ、スイッチング素子ＳＷ２、逆流防止用ダイオードＤ１、端子Ｔ１および充電用抵抗体１４によって、メインスイッチＭのゲート充電経路が構成される。また、放電用抵抗体１６、端子Ｔ２、逆流防止用ダイオードＤ２、スイッチング素子ＳＷ３、コンデンサＣ，スイッチング素子ＳＷ４、および端子Ｔ４によって、メインスイッチＭのゲート放電経路が構成される。さらに、端子Ｔ３、スイッチング素子ＳＷ６、逆流防止用ダイオードＤ４、コンデンサＣ、逆流防止用ダイオードＤ３、スイッチング素子ＳＷ５および端子Ｔ４によって、コンデンサＣの充電経路が構成される。 （もっと読む）

【課題】大電流を制御可能なスイッチング回路において、部品点数を少なくしたコンパクトな構成にて、スイッチング損失を低減するとともにサージ電圧を抑制することができるスイッチング回路を提供する。
【解決手段】高電圧ラインＬ１と低電圧ラインＬ２との間においてＭＯＳＦＥＴ３０，３１，３２，３３が並列接続され、ゲート抵抗５０，５１，５２，５３の第１の端子がＭＯＳＦＥＴ３０〜３３のゲート電極に接続されている。ＭＯＳＦＥＴ３０，３１，３２，３３毎に設けられたゲート抵抗５０，５１，５２，５３の第２の端子がゲート電圧印加ラインＬ３を介してパルス発生回路６０と接続されている。パルス発生回路６０により、ゲート抵抗５０〜５３を介してＭＯＳＦＥＴ３０〜３３のゲート電極にパルス状のゲート電圧が印加される。ゲート電圧印加ラインＬ３と高電圧ラインＬ１との間の１箇所にコンデンサ７０が接続されている。 （もっと読む）

【課題】スイッチング素子の発熱を抑制した過電圧抑制ゲート制御を確実、容易にし、さらにスイッチング素子を複数直列接続した半導体スイッチ回路における発振防止と分担電圧のバランス制御を確実、容易にする。
【解決手段】ゲートドライブ回路２によるゲート抵抗Ａを通したＩＧＢＴ１の主ゲート電流とは独立して、電圧補償ゲート制御回路３〜６はＩＧＢＴ１のコレクタ・エミッタ間電圧Ｖｃｅがしきい値を超えたときにゲート抵抗Ｂを通して電圧補償ゲート電流を注入し、電圧Ｖｃｅがしきい値を下回ったときに電圧補償ゲート電流の注入をオフする。
ゲート抵抗Ａの抵抗値に対してゲート抵抗Ｂの抵抗値を小さくする。電圧補償ゲート電流を注入した後にこのゲート電流の注入量とほぼ同じ電荷量分をＩＧＢＴ１からゲート電流として引き抜く。 （もっと読む）

【課題】 簡便な回路構成で、高速に動作するゲート駆動回路を提供することである。
【解決手段】 パワー半導体素子のゲート端子に正電圧を印加するためのＮＰＮトランジスタと、パワー半導体素子のゲート端子に負電圧を印加するためのＰＮＰトランジスタと、ＮＰＮトランジスタと、ＰＮＰトランジスタとに直列に接続された遮断用抵抗器と、遮断用抵抗器に、正極がパワー半導体素子のゲート端子側となるように並列に接続された遮断用抵抗器切換え半導体スイッチとを備えたゲート駆動回路である。 （もっと読む）