【課題】安定して動作することが可能なパルス信号出力回路及びそれを含むシフトレジスタを提供する。
【解決手段】酸化物半導体を用いたトランジスタを複数用いて、パルス信号出力回路を構成する。また、パルス信号出力回路の動作に応じて、酸化物半導体を用いたトランジスタのしきい値電圧を変動させる。また、該パルス信号出力回路を含むシフトレジスタを構成する。これにより、安定して動作することが可能なパルス信号出力回路及びそれを含むシフトレジスタを提供することができる。 （もっと読む）

【課題】カレントミラー回路によって、複数の回路を電流駆動させる場合に、各回路の動作に対するばらつきを低減することができる電源回路を提供する。
【解決手段】ＦＥＴ１、２、３と、スイッチング素子であるスイッチ６〜９とで電源回路を構成している。ＦＥＴ１、２、３でカレントミラー回路を構成している。スイッチ６、７、８、９によって選択回路５０が構成される。選択回路５０は、スイッチ６〜９の切り替えにより、ミラー電流Ｉｂ２をオペアンプ４又はオペアンプ５のいずれかに供給し、さらに、ミラー電流Ｉｂ１をオペアンプ４又はオペアンプ５のいずれかに供給する。すなわち、ミラー電流Ｉｂ１とミラー電流Ｉｂ２とを入れ替えて交互に、オペアンプ４、５にそれぞれ供給する。 （もっと読む）

【課題】スイッチング素子の発熱を抑制した過電圧抑制ゲート制御を確実、容易にし、さらにスイッチング素子を複数直列接続した半導体スイッチ回路における発振防止と分担電圧のバランス制御を確実、容易にする。
【解決手段】ゲートドライブ回路２によるゲート抵抗Ａを通したＩＧＢＴ１の主ゲート電流とは独立して、電圧補償ゲート制御回路３〜６はＩＧＢＴ１のコレクタ・エミッタ間電圧Ｖｃｅがしきい値を超えたときにゲート抵抗Ｂを通して電圧補償ゲート電流を注入し、電圧Ｖｃｅがしきい値を下回ったときに電圧補償ゲート電流の注入をオフする。
ゲート抵抗Ａの抵抗値に対してゲート抵抗Ｂの抵抗値を小さくする。電圧補償ゲート電流を注入した後にこのゲート電流の注入量とほぼ同じ電荷量分をＩＧＢＴ１からゲート電流として引き抜く。 （もっと読む）

【課題】入力電圧範囲の大きな半導体スイッチ装置を提供する。
【解決手段】外部から入力される制御電圧に応じて第１端子および第２端子間を電気的に接続または切断するスイッチ装置であって、第１端子および第２端子の間にソースおよびドレインが接続され、当該スイッチ装置に入力される入力電圧とゲート電圧との差に応じてオンまたはオフとなるメインスイッチと、制御電圧および入力電圧に応じて第１基準電圧を電圧シフトさせた駆動電圧をメインスイッチのゲートに供給する制御部と、を備えるスイッチ装置を提供する。 （もっと読む）

【課題】トランジスタを用いたスイッチ回路を有するデジタル回路において、電源電圧、入力信号の振幅、トランジスタのしきい値電圧の関係に応じて適切に入力信号を補正し、好適な回路動作を可能とする。
【解決手段】電源電位（ＶＤＤ、ＶＳＳ）が供給される第１のトランジスタ（３２、３３）を有するスイッチ回路（３１）と、入力信号が印加される入力端（ＩＮ）と第１のトランジスタの制御端子（ゲート）との間に接続された補正回路（３４、３６）とを有し、前記制御端子と入力端との間に接続された容量（Ｃ２、Ｃ３）と、該容量と前記制御端子との間のノード（Ｎ５、Ｎ６）と電源電位との間に設けられた、第１のトランジスタと概ね同じしきい値を有するダイオード接続された第２のトランジスタ（３５、３７）と、第２のトランジスタに直列に接続されたスイッチ（ＳＷ２、ＳＷ３）とを有するデジタル回路（３０）を提供する。 （もっと読む）

【課題】面積の小さいパワーオンリセット回路を提供する。
【解決手段】電源端子と接地端子との間に設けられる容量及び電流源と、容量と電流源の接続点を入力端子に接続するインバータと、を備えたパワーオンリセット回路に、電源電圧の立ち上がりを検出すると、容量をディスチャージするディスチャージ回路を設けた。ディスチャージ回路は、容量と電流源を備えているが、この容量の容量値は小さくて良いので、パワーオンリセット回路の面積が小さくなる。 （もっと読む）

【課題】制御電圧以外の電源を用いることなく低消費電力かつ低コストで高性能に切り替え動作を行うことができる高周波用スイッチ回路を提供する。
【解決手段】第１および第２ＭＯＳＦＥＴ回路１１，２１のゲート端子と第１および第２制御端子ＣＴ１，ＣＴ２との間に一端が接続され、他端がグランドＧＮＤに接続されることにより、第１および第２制御端子ＣＴ１，ＣＴ２からグランドＧＮＤへ向かう方向が順方向となるような少なくとも１つの整流素子Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２を含む第１および第２整流回路１２，２２と、第１および第２整流回路１２，２２の整流素子の少なくとも１つの順方向電流入力端子側と第１および第２ＭＯＳＦＥＴ回路１１，２１の何れかの主端子側とが接続された接続部３とを備えている。 （もっと読む）

【課題】センサや制御回路等の動作用電力を安定に得られるとともに、不所望な電力損失をなくすとともに、小形化が可能な負荷制御装置を提供すること。
【解決手段】定電圧ダイオード１５が導通していない期間、トランジスタ１８はオフ、トランジスタ２０がオンとなり、充電制御スイッチ１３はオンしている。これにより、作動用電源部１０は交流電源ＡＣの出力により充電される。定電圧ダイオード１５の導通電圧（所定電圧）に達すると、トランジスタ２３はベースにバイアス信号を供給されてオンする。したがって、インバータ８の入力がロー、出力がハイになって、ＦＥＴ５がオンする。一方、トランジスタ１８はオン、トランジスタ２０がオフとなり、充電制御スイッチ１３はオフする。 （もっと読む）

【課題】装置を大型化することなく且つ半導体スイッチの電圧のばらつきの影響を軽減して過電流を検出することが可能な過電流検出装置を提供する。
【解決手段】ＦＥＴ（Ｔ１）のドレインと、ＥＥＰＲＯＭ１２との間に、抵抗Ｒ１，Ｒ２の直列接続回路を含む分圧回路１５を設ける。従って、ＥＥＰＲＯＭ１２には、ＦＥＴ（Ｔ１）のドレイン電圧Ｖ１を抵抗Ｒ１とＲ２で分圧した電圧が供給され、この電圧が判定電圧ＶＭの嵩上げ電圧となる。その結果、ＦＥＴ（Ｔ１）のドレイン・ソース間電圧Ｖdsが大きく、判定電圧ＶＭがＥＥＰＲＯＭ１２の設定電圧の上限を超える場合であってもこの嵩上げ電圧が存在することにより、この電圧Ｖdsに応じた判定電圧ＶＭを設定することができ、過電流の発生を高精度に検出することが可能となる。 （もっと読む）

【課題】ユーザに対して異常が発生する前兆を事前に報知することができる負荷駆動回路を提供する。
【解決手段】検出回路１４にて、過電流の発生やその前兆および他の異常の発生を検出し、温度上昇に基づいて過電流の発生やその前兆を検出したり、実際に半導体スイッチング素子１２を通じて負荷３に流されている電流に基づいて過電流の発生やその前兆を検出すると共に、負荷３への電源電圧の印加の状態の異常、例えば負荷オープンと出力ＯＮ故障および出力ＯＦＦ故障の発生を検出する。そして、過電流の前兆が検出されると、前兆ダイアグ回路１８ｃにその旨を伝え、それに対応する前兆ダイアグ信号を発生させる。 （もっと読む）

【課題】従来技術の電力供給制御回路は、回路規模が増大するという問題があった。
【解決手段】本発明にかかる電力供給制御回路は、負荷に対する電力の供給を制御する出力トランジスタ３２と、外部入力信号に基づいて出力トランジスタ３２のオンオフを制御するための制御信号ａ，ｂを生成するゲート駆動回路３１と、出力トランジスタ３２のゲート−ソース間に設けられ、出力トランジスタ３２をオフする場合、制御信号ａ，ｂに基づいて出力トランジスタ３２のゲート電荷を放電するためのトランジスタ３７と、トランジスタ３７よりも緩やかに放電するためのトランジスタ３９と、トランジスタ３７に直列に接続され、出力トランジスタ３２をオフする場合において、出力トランジスタ３２のゲート電圧が所定の電圧レベルに低下したことを検出し、出力トランジスタ３２のゲート電荷の放電を遮断するダイオード４０ａと、を備える。 （もっと読む）

【課題】出力電圧の立ち上がるタイミングのばらつきを低減することの可能な駆動回路、およびこの駆動回路を備えた表示装置を提供する。
【解決手段】バッファ回路１は、互いに直列に接続されたインバータ回路１０およびインバータ回路２０を備えている。インバータ回路２０は、３つのトランジスタＴｒ₂₁，Ｔｒ₂₂，Ｔｒ₂₃を有している。そのうちの２つのトランジスタＴｒ₂₁，Ｔｒ₂₂は、デュアルゲート型のトランジスタである。これらトランジスタＴｒ₂₁，Ｔｒ₂₂のバックゲートの電圧を調整することにより、トランジスタＴｒ₂₁，Ｔｒ₂₂の閾値電圧を調整することができる。 （もっと読む）

【課題】出力電圧の立ち上がるタイミングのばらつきを低減することの可能な駆動回路、およびこの駆動回路を備えた表示装置を提供する。
【解決手段】バッファ回路１は、互いに直列に接続されたインバータ回路１０およびインバータ回路２０を備えている。インバータ回路２０は、インバータとして機能する回路（３つのトランジスタＴｒ₂₁，Ｔｒ₂₂，Ｔｒ₂₃）と、トランジスタＴｒ₂₁，Ｔｒ₂₂のゲート電圧Ｖ_gの補正を行う閾値補正回路２１とを有している。閾値補正回路２１は、トランジスタＴｒ₂₁，Ｔｒ₂₂のゲートに対して、トランジスタＴｒ₂₁，Ｔｒ₂₂の閾値電圧Ｖ_th1，Ｖ_th2をオフセットとして設定するようになっている。 （もっと読む）

【課題】回路面積が小さく、製造バラツキによる出力特性の劣化を修正できる出力回路を提供することにある。
【解決手段】本発明による出力回路は、差動入力信号ＤＩに応じた差動出力信号ＢＰ、ＢＮを出力端子対３１、３２から出力するメインバッファ回路１と、制御信号ＣＳに応じて出力端子対３１、３２のインピーダンスを調整するトリミング回路２とを具備する。トリミング回路２は、第１電源ＶＤＤと出力端子対３１、３２との間に、メインバッファ回路１内の第１トランジスタ対ＭＰ１、ＭＰ２及び第１抵抗対Ｒ１、Ｒ２に対して並列に接続された少なくとも１つの第２トランジスタ対ＭＰ１１、ＭＰ２１を備える。 （もっと読む）

【課題】 スイッチを用いることなく、表示装置などの被制御装置に入力する信号のシーケンスを制御することができるシーケンス制御装置およびシーケンス制御方法を提供する。
【解決手段】 マイコン１１は、時刻ｔ１に、電源３に電圧を出力するように指示すると、電源３は、ＴＦＴ制御ＩＣ１２のＶＣＣ端子１２１に電圧を印加する。時刻ｔ１から所定の時間が経過した時刻ｔ２１、たとえばＴＦＴ２の仕様で定められる時間が経過した時刻ｔ２１に、ＲＥＳＥＴ端子１２２に入力するリセット信号を解除する。ＴＦＴ制御ＩＣ１２は、ＲＥＳＥＴ端子１２２に入力されるリセット信号が解除されると、出力信号を生成するに必要な内部の回路の遅延時間の後、時刻ｔ４に出力端子１２３に出力信号を出力する。出力端子１２３に出力された出力信号は、ＴＦＴ２の入力端子に入力される。 （もっと読む）

【課題】少数の汎用入出力ポートを使用し同時に検出できるスイッチ数を増加させる。
【解決手段】基準充放電回路が基準抵抗ＲrefとコンデンサＣにより構成される。被測定
充放電回路がスイッチＳ１−Ｓ６、抵抗Ｒ１−Ｒ６およびコンデンサＣにより構成される。被測定充放電回路の合成抵抗値がスイッチの動作状態により一意に決まる。コンデンサＣが放電された状態からＧＰＩＯ０がハイレベルとされ、ＧＰＩＯ１およびＣＡＰTimer
が入力状態とされる。コンデンサＣの端子電圧がしきい値ＴＨを超えるまでの充電時間Ｔrefが測定される。次に、コンデンサＣが放電された状態からＧＰＩＯ１がハイレベルと
され、ＧＰＩＯ０およびＣＡＰTimerが入力状態とされる。しきい値ＴＨを使用して充電
時間Ｔｘが測定される。（Ｔｘ／Ｔref＝Ｒｘ／Ｒref）の関係から合成抵抗値Ｒｘが求められ、スイッチの動作状態が判別される。 （もっと読む）

【課題】チャージポンプの出力容量を低減してチップ面積を縮小できる高周波半導体スイッチ装置を提供する。
【解決手段】アンテナ端子ＡＮＴと、各高周波端子ＴＸ、ＲＸとの間の接続を切り換える回路であって、アンテナ端子ＡＮＴと各高周波端子ＴＸ、ＲＸとの間にそれぞれ接続されたスルーＦＥＴＴ１、Ｔ２を有する高周波スイッチ回路１と、各スルーＦＥＴＴ１、Ｔ２のゲートを駆動する駆動回路１１、１２と、駆動回路１１、１２の高電位電源端子に正側出力端子ＣＰ＿ｏｕｔ１が接続され、駆動回路１１、１２の低電位電源端子に負側出力端子ＣＰ＿ｏｕｔ２が接続された正負両極性チャージポンプ回路１５と、を備え、各スルーＦＥＴＴ１、Ｔ２のゲート容量はそれぞれ概略等しく、正負両極性チャージポンプ回路１５の正側出力端子ＣＰ＿ｏｕｔ１と負側出力端子ＣＰ＿ｏｕｔ２との間に容量Ｃｘが設けられている。 （もっと読む）

【課題】１入力多出力スイッチおよび多入力１出力スイッチとして、広帯域化ならびに小型化・低コスト化が可能なＦＥＴスイッチを提供する。
【解決手段】第１の端子とｎ個(ｎ:正整数、図１の場合ｎ＝４)の第２の端子との間の切替制御を行うＳＰｎＴスイッチとして、第１の端子と接続した配線２１_０を分岐点Ａにてｎ分岐した配線２１_１〜２１_４に、それぞれ、ｎ個のＦＥＴ４_１〜４_４のソースまたはドレインを接続し、ｎ個のＦＥＴ４_１〜４_４のドレインまたはソースには、それぞれ、配線２２_１〜２２_４を介して第２の端子を接続するとともに、少なくとも、配線２１_１〜２１_４を、それぞれ、直線で形成し、かつ、それぞれの長さを互いに等しくする。 （もっと読む）

【課題】基準電流に対して所定の比の負荷電流を高い精度で得るドライバ回路を提供する。
【解決手段】ＭＯＳトランジスタＭ３のドレイン端子には二つの抵抗Ｒ１及びＲ２が接続されており、その他端には夫々電流発生装置ＩＲＥＦ、負荷ＬＯＡＤが接続されている。両抵抗値は同値であるとする。またトランジスタＭ３のドレイン端子と両抵抗との接続部を接続点Ａとする。この電子回路装置は抵抗Ｒ１と電流発生装置ＩＲＥＦとの接続部を接続点Ｂ、抵抗Ｒ２と負荷ＬＯＡＤとの接続部を接続点Ｃとして、夫々差動増幅器Ａ１の入力端子へ接続したものである。該差動増幅器において、トランジスタＭ３のゲート端子に出力端子、つまり制御入力端子が接続されることを特徴とする。その接続部を接続点Ｇとする。該差動増幅器は接続点ＢおよびＣの電位差を帰還する回路として機能する。 （もっと読む）