【課題】回路用電源電圧としてむやみに高い電圧を用いることなく、シャント抵抗の低電位側端子の電圧がグランド電位付近となる異常が原因で生じる過電流を検出する。
【解決手段】検出電流出力部１１は、シャント抵抗Ｒｓの各端子電圧を入力し、その入力した電圧から負荷２に流れる電流に応じた検出電流を出力する。過電流判定部１２は、検出電流に基づいて負荷２に過電流が流れているか否かを判定する。検出電流出力部１１において、通常時に駆動用電源電圧Ｖｄに近い電圧が印加される部分と、回路用電源電圧Ｖｃに近い電圧が印加される部分との間の経路に第１ダイオードＤ１および第２ダイオードＤ２を逆方向に介在させることにより、第１トランジスタＴ１および第２トランジスタＴ２がブレークダウンして電流が流れることを阻止する。 （もっと読む）

【課題】出力波形に付加される遅延の増大を抑制することが可能な出力回路を提供すること。
【解決手段】本発明にかかる出力回路は、高電位側電源端子と外部出力端子Ｖｏｕｔとの間に設けられ、電源電圧ＶＤＤ〜接地電圧ＶＳＳ間の電圧範囲を振幅する一対の増幅信号の一方に基づいてソース−ドレイン間に流れる電流が制御される出力トランジスタＭＰ１１と、低電位側電源端子と外部出力端子Ｖｏｕｔとの間に設けられ、一対の増幅信号の他方に基づいてソース−ドレイン間に流れる電流が制御される出力トランジスタＭＮ１１と、電源電圧ＶＤＤより低く接地電圧ＶＳＳより高い中間電圧ＶＭＬが供給されている低電位側電源端子と、出力トランジスタＭＰ１１のゲートと、の間に設けられ、出力トランジスタＭＰ１１のゲート電圧と中間電圧ＶＭＬとの電圧差に基づいて出力トランジスタＭＰ１１のゲートをクランプするクランプ用トランジスタＭＰ１２と、を備える。 （もっと読む）

【課題】ＦＥＴのゲートドライブ回路に正負の電源を必要とせず、簡単な受動素子のみの回路で、ゲート電位に正極／負極電位を印加しＦＥＴの高速スイッチングドライブを可能とする。
【解決手段】電流路が導通する電位を超える電位１を、電流路の一端を基準電位として、制御端に容量素子を介して断続的に印加されるべく構成され、電位１が印加されたとき、電位１が前記定電圧素子１に対して、電流路が導通に要す定電圧素子１の有する降伏電圧１を発生すべく、かつ電位１が定電圧素子２に対して順方向に、電位１が印加された後、電位１が低下されたとき、電位１により容量素子に充電された電位２が電流路の一端を基準電位とし定電圧素子２に対して、電位１と逆極性の、定電圧素子２の有する降伏電圧２を発生すべく、かつ電位２が定電圧素子１に対して順方向に、定電圧素子１と定電圧素子２の直列接続回路を、制御端と電流路の一端との間に介在させた。 （もっと読む）

【課題】半導体スイッチを小さい負担で駆動できるとともに、半導体スイッチに十分なゲート電流を流すことができ、しかも、ゲート配線のインピーダンスによる障害を回避できる半導体モジュール。
【解決手段】ゲートに印加される電圧に応じてオンオフする半導体スイッチＱ１と、半導体スイッチのソース電位に対して正極性を有する正極コンデンサ１１０と、半導体スイッチのソース電位に対して負極性を有する負極コンデンサ１１１と、正極コンデンサを充電する機能を有し、半導体スイッチをターンオンさせる場合は正極コンデンサからの電流を半導体スイッチのゲートに流すターンオン制御部１１２と、負極コンデンサを充電する機能を有し、半導体スイッチをターンオフさせる場合は負極コンデンサからの電流を半導体スイッチのゲートに流すターンオフ制御部１１３を備える。 （もっと読む）

【課題】所定のスイッチング動作を実行しつつ、破壊耐性を向上することが可能なハイサイドスイッチ回路を提供する。
【解決手段】電源電圧をスイッチングして出力するハイサイドスイッチ回路１００は、電源電圧Ｖｃｃが印加される電源端子１に一端が接続された第１の出力ＭＯＳトランジスタＭ１、第１の出力ＭＯＳトランジスタの他端に一端が接続され電圧出力端子２に他端が接続された第２の出力ＭＯＳトランジスタＭ２、第１の出力ＭＯＳトランジスタに流れる電流の検出信号を出力する電流検出回路６、第１の出力ＭＯＳトランジスタが線形領域で動作するように第１の出力ＭＯＳトランジスタのゲートに第１の制御電圧を印加する第１のゲートドライバ４、第２の出力ＭＯＳトランジスタが線形領域で動作するように第２の出力ＭＯＳトランジスタのゲートに第２の制御電圧を印加する第２のゲートドライバ５を備える。 （もっと読む）

【課題】パワーデバイスの誤動作を防ぐ。
【解決手段】直列に接続された２つのパワーデバイスのうち高電位側のパワーデバイスを駆動制御する半導体装置であって、高電位側のパワーデバイスの導通を示す第１状態及び高電位側のパワーデバイスの非導通を示す第２状態を有する入力信号の第１，第２状態へのレベル遷移に対応して、それぞれ第１，第２のパルス信号を発生させるパルス発生回路と、第１，第２のパルス信号を高電位側へレベルシフトして、それぞれ第１，第２のレベルシフト済みパルス信号を得るレベルシフト回路と、第１，第２のレベルシフト済みパルス信号を少なくとも第１，第２のパルス信号のパルス幅分遅延させて、それぞれ第１，第２の遅延済みパルス信号を得る遅延回路と、第１の遅延済みパルス信号をセット入力から入力し、第２の遅延済みパルス信号をリセット入力から入力するＳＲ型フリップフロップとを備える。 （もっと読む）

【課題】バンドギャップ基準電圧回路１００を確実に起動させることができる。
【解決手段】電源電圧がｐＭＯＳトランジスタＰ１のゲート電圧の閾値に到達する前には、ｐＭＯＳトランジスタＰ６により電源ＶｄｄとｐＭＯＳトランジスタＰ４のソース端子との間を開放させている。このため、電源電圧がｐＭＯＳトランジスタＰ１のゲート電圧の閾値に到達する前に、抵抗素子Ｒ３ａによってコンデンサＣ１から電荷を放出させて、コンデンサＣ１のプラス電極の電位をｐＭＯＳトランジスタＰ４のゲート端子の電位の閾値よりも低くすることができる。電源電圧が上昇してｐＭＯＳトランジスタＰ６が電源ＶｄｄとｐＭＯＳトランジスタＰ４のソース端子との間を接続すると、ｐＭＯＳトランジスタＰ４がオンして、電源ＶｄｄからｐＭＯＳトランジスタＰ６、Ｐ４を通してスタートアップ電流をｎＭＯＳトランジスタＮ１、Ｎ２のゲート端子に流すことができる。 （もっと読む）

【課題】マイコンのリセット端子をトランジスタによってグランドに接続することによりマイコンにリセットをかけるリセット回路において、リセット動作不能な電源電圧の領域を無くす。
【解決手段】リセット回路１０は、マイコン１１のリセット端子１３を電源電圧（以下、ＶＭ）にプルアップする抵抗Ｒ１と、ＶＭが所定値未満のときにトランジスタＴ１をオンしてリセット端子１３を０Ｖにするリセット信号出力回路１５とに加え、オンすることで抵抗Ｒ１の上流側にＶＭを供給するトランジスタＴ２と、抵抗Ｒ１の上流側とグランドとの間に接続された抵抗Ｒ２と、トランジスタＴ１がオン可能なＶＭの最低値（Ｖｂｅ）より高く、上記所定値よりは低い電圧（Ｖｂｅ＋ダイオードＤ１のＶｆ）を動作閾値電圧とし、ＶＭがその動作閾値電圧未満である場合にトランジスタＴ２をオフさせておいて、マイコン１１のリセットを確保する回路Ｔ３，Ｄ１，Ｒ３，Ｒ４とを備える。 （もっと読む）

【課題】半導体スイッチの低周波数領域での歪み特性を改善する。
【解決手段】制御ポートＰ３には、制御電圧Ｖ_Ｃが入力される。伝送路１０は、入力ポートＰ１と出力ポートＰ２の間を接続する。シャントスイッチ２０は、伝送路１０と接地端子の間に設けられる。シャントスイッチ２０は、そのドレイン、ソースの一方が伝送路１０と接続され、そのドレイン、ソースの他方が接地端子に接続されるＦＥＴ２２を備える。第１抵抗Ｒ１は、ＦＥＴ２２のゲートと制御ポートＰ３の間に設けられる。第２抵抗Ｒ２は、ＦＥＴ２２のゲートと伝送路１０の間に設けられる。 （もっと読む）

【課題】並列に駆動される複数の半導体素子の特性差によって生じる、ターンオンやターンオフ時のスイッチングにおける電流の偏りを緩和すること。
【解決手段】電圧変換器１４は、ＩＧＢＴ１３−１乃至１３−３の各々のエミッタセンス電流を電圧信号に変換する。平均値演算器１７や誤差演算器１８等の演算器は、ＬＰＦ１５から出力される、ＩＧＢＴ１３−１乃至１３−３の各々に対応する電圧信号の平均値を求め、それぞれの電圧信号についての平均値に対する誤差を演算する。ＰＷＭ波形生成部１１は、ＩＧＢＴ１３−１乃至１３−３の各々を駆動するための駆動信号（パルス信号）を出力する。差動増幅器１２の各々の駆動信号を、当該ＩＧＢＴ１３−１乃至１３−３の各々に対応する誤差に基づいて調整して、当該ＩＧＢＴ１３−１乃至１３−３の各々に供給する。 （もっと読む）

【課題】高周波特性を改善した半導体スイッチ及び無線機器を提供する。
【解決手段】スイッチ部と、駆動回路と、電源回路と、を備えた半導体スイッチが供給される。前記スイッチ部は、共通端子と複数の高周波端子との接続を切り替える。前記駆動回路は、端子切替信号に基づいて前記スイッチ部に制御信号を出力する。前記電源回路は、温度に応じて変化する基準電位基づいて、前記制御信号の電位であって温度制御された第１の電位を生成して前記駆動回路に出力する。 （もっと読む）

【課題】電流変動が大きな箇所の半導体スイッチにおいて耐電流と損失を最適化する。
【解決手段】電気的特性及び種類が互いに異なるＦＥＴ１１とＩＧＢＴ１２を並列接続することで半導体スイッチ１ａを形成する。端子５及び６間を接続するとき、ＦＥＴ１１及びＩＧＢＴ１２は同時にオンされる。端子５及び６間の電流が小電流であるときには、ＦＥＴ１１の内部抵抗がＩＧＢＴ１２よりも小さいため、ＦＥＴ１１側に優先的に電流が流れて低損失が実現される。端子５及び６間の電流が増大するにつれて、ＦＥＴ１１では発熱が内部抵抗増大を招くがＩＧＢＴ１２では内部抵抗が殆ど変化しないため、或る電流値以上では、ＩＧＢＴ１２側に優先的に電流が流れる。結果、大電流がＦＥＴ１１側に流れることによるＦＥＴ１１の劣化又は破損が回避される。 （もっと読む）

【課題】ターンオン時のスイッチング特性が変動せず、電力損失を発生せずにスイッチング素子を安定してターンオンさせることができるゲートドライブ回路。
【解決手段】ドレインとソースとゲートとを有し且つワイドバンドギャップ半導体かなるスイッチグ素子Ｑ１のゲートに制御回路からの制御信号を印加することによりスイッチング素子をオンオフ駆動させるゲートドライブ回路であって、制御回路とスイッチング素子のゲートとの間に接続され、第1のコンデンサＣ１と第1の抵抗Ｒ１とからなる並列回路と、スイッチング素子のゲートとソースとの間に接続され、制御信号のオフ信号に対して遅延させてゲートとソースとの間を短絡する短絡手段Ｓ４とを備える。 （もっと読む）

【課題】オン指令期間とオフ指令期間の両期間における電流を高精度に検出する。
【解決手段】制御装置１３は、ＰＷＭ駆動信号のオン指令期間において、電流検出回路１４による検出電流と電源電圧検出回路１５による検出電源電圧を電圧方程式に適用してオン期間電流経路の抵抗値とインダクタンス値を算出する。これらの値から還流経路１２以外の経路の抵抗値とインダクタンス値を減算してオフ期間電流経路の抵抗値とインダクタンス値を求める。オフ指令期間において、オフ期間電流経路の抵抗値Ｒとインダクタンス値Ｌ、ダイオード７の順電圧Ｖｆおよび前回の計算で求めた前回電流値を電圧方程式に適用し、リニアソレノイド２に流れる負荷電流を順次算出する。 （もっと読む）

【課題】半導体装置及び半導体リレー装置において、製造コストを抑えつつ、ＣＲ積の値を小さくする。
【解決手段】双方向スイッチ１を構成する２つのＭＯＳＦＥＴのうち、一方のＭＯＳＦＥＴ２に、化合物半導体で構成されたユニポーラ型化合物半導体装置を用い、他方のＭＯＳＦＥＴ３に、シリコンで構成されたＳｉ−ＭＯＳＦＥＴを用いる。ここで、ユニポーラ型化合物半導体装置の中には、Ｓｉ−ＭＯＳＦＥＴよりもＣＲ積の値が小さいものが多く存在する。従って、一方のＭＯＳＦＥＴ２にユニポーラ型化合物半導体装置を用いたことにより、両方のＭＯＳＦＥＴ２、３にＳｉ−ＭＯＳＦＥＴを用いた場合に比べて、装置全体のＣＲ積の値を小さくできる蓋然性が高まる。また、Ｓｉ−ＭＯＳＦＥＴよりも製造コストの高いユニポーラ型化合物半導体装置を２つ用いた場合に比べて、製造コストを抑えられる。 （もっと読む）

【課題】ワイドバンドギャップ半導体からなるスイッチング素子の回生動作時の電力損失を抑制し、かつ、安定してターンオン／オフさせることができるゲートドライブ回路。
【解決手段】制御回路とスイッチング素子Ｑ１のゲートとの間に接続され、コンデンサＣ１と抵抗Ｒ１とダイオードＤ１からなる直列回路と、スイッチング素子のゲートとソースとの間にＰＮＰ型トランジスタＱ２が抵抗Ｒ２を介して接続され、トランジスタＱ２のコレクタ・ベース間にダイオードＤ２が接続され、さらにトランジスタＱ２のベースはダイオードＤ１のアノードに接続され、制御回路からのオフ信号が入力されると、トランジスタの接合電圧とダイオードＤ２との順方向電圧との差分電圧を残してゲートとソースとの間を短絡する。 （もっと読む）

【課題】ベース電流による電力損失を低減するドライブ回路を提供する。
【解決手段】ＢＪＴ２１のベース端子にベース電流を供給するドライブ回路１は、ＢＪＴ２１のベース電流を生成するベース回路部３０と、制御端子に供給される制御電圧に基づき、ベース電流を生成するための駆動電圧をベース回路部３０に供給するドライブ部１０と、ＢＪＴ２１のベース端子とＢＪＴ２１のエミッタ端子との間に発生する第１のベース−エミッタ間電圧Ｖｂｅを検出し、検出した第１のベース−エミッタ間電圧Ｖｂｅに応じたベース電流をＢＪＴ２１に供給するように制御電圧を制御して、ドライブ部１０に供給するベース電流制御部５０とを備える。 （もっと読む）

【課題】電圧駆動型素子を駆動状態と非駆動状態の間で遷移させるときの遷移期間において、電圧駆動型素子のゲート電圧を柔軟に制御するための技術を提供する。
【解決手段】駆動装置１は、電圧駆動部３と電流駆動部４を備えている。電圧駆動型素子２を駆動状態と非駆動状態の間で遷移させるときの遷移期間のうちの一部の区間では、電圧駆動部３を利用した電圧駆動型素子２のゲート電圧Ｖｇの制御が停止され、電流駆動部４を利用した電圧駆動型素子２のゲート電圧Ｖｇの制御が実行されるように構成されている。 （もっと読む）

【課題】高速スイッチング素子である電圧駆動型トランジスタ（ＭＯＳＦＥＴ）のターンオン・オフ時の電圧変化（ｄＶ／ｄｔ）と電流変化（ｄｉ／ｄｔ）を緩和して、ノイズとサージ電圧の発生を抑制する電源回路を提供する。
【解決手段】トランス２に流れる電流をスイッチングさせるためのＭＯＳＦＥＴ１のゲート抵抗値を、スイッチング期間内で、ＭＯＳＦＥＴ１のドレイン電圧Ｖｄｓの変化の検出と共に切り替える、ＭＯＳＦＥＴ１のゲート電圧Ｖｇは、ＭＯＳＦＥＴ１のゲート電圧の最大定格Ｖｇｍａｘ以下とする。 （もっと読む）