半導体素子駆動装置及び方法
【課題】並列に駆動される複数の半導体素子の特性差によって生じる、ターンオンやターンオフ時のスイッチングにおける電流の偏りを緩和すること。
【解決手段】電圧変換器１４は、ＩＧＢＴ１３−１乃至１３−３の各々のエミッタセンス電流を電圧信号に変換する。平均値演算器１７や誤差演算器１８等の演算器は、ＬＰＦ１５から出力される、ＩＧＢＴ１３−１乃至１３−３の各々に対応する電圧信号の平均値を求め、それぞれの電圧信号についての平均値に対する誤差を演算する。ＰＷＭ波形生成部１１は、ＩＧＢＴ１３−１乃至１３−３の各々を駆動するための駆動信号（パルス信号）を出力する。差動増幅器１２の各々の駆動信号を、当該ＩＧＢＴ１３−１乃至１３−３の各々に対応する誤差に基づいて調整して、当該ＩＧＢＴ１３−１乃至１３−３の各々に供給する。
【解決手段】電圧変換器１４は、ＩＧＢＴ１３−１乃至１３−３の各々のエミッタセンス電流を電圧信号に変換する。平均値演算器１７や誤差演算器１８等の演算器は、ＬＰＦ１５から出力される、ＩＧＢＴ１３−１乃至１３−３の各々に対応する電圧信号の平均値を求め、それぞれの電圧信号についての平均値に対する誤差を演算する。ＰＷＭ波形生成部１１は、ＩＧＢＴ１３−１乃至１３−３の各々を駆動するための駆動信号（パルス信号）を出力する。差動増幅器１２の各々の駆動信号を、当該ＩＧＢＴ１３−１乃至１３−３の各々に対応する誤差に基づいて調整して、当該ＩＧＢＴ１３−１乃至１３−３の各々に供給する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体素子を並列に駆動することが可能な半導体素子駆動装置及び方法に関する。詳しくは、本発明は、複数の半導体素子の特性差によって生じる、ターンオンやターンオフ時のスイッチングにおける電流の偏りを緩和して、各々の半導体素子にて発生する損失の偏りを平準化し、設計マージンを拡大することで、インバータ等の電流開閉器のコストダウンと小型化を実現することが可能な、半導体素子駆動装置及び方法に関する。
【背景技術】
【０００２】
従来より、電気自動車においては、一般的に、３相交流により駆動される同期電動機が用いられているため、バッテリ（直流電源）の直流出力を３相交流に変換して同期電動機を駆動するインバータが搭載されている。なお、このように電気自動車に搭載されるインバータを特に、「電気自動車用インバータ」と呼ぶ。
電気自動車用インバータの多くは、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）制御を採用し、当該ＰＷＭ制御を実現するための電力用半導体素子として、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を採用している。
【０００３】
ＩＧＢＴは、ゲート−エミッタ間の電圧Ｖｇｅで駆動され、ゲートに対する入力信号によってターンオン及びターンオフの動作ができる自己消弧形の半導体素子である。
ここで、ターンオフスイッチングとは、ＩＧＢＴのコレクタ−エミッタ間が導通状態から遮断状態に切り替わることをいう。ターンオンスイッチングとは、ＩＧＢＴのコレクタ−エミッタ間が遮断状態から導通状態に切り替わることをいう。
【０００４】
また、電気自動車用インバータにおいては、ＩＧＢＴを駆動する回路（以下、「半導体素子駆動回路」と呼ぶ）が設けられている。即ち、半導体素子駆動回路は、ＩＧＢＴのゲート−エミッタ間の電圧Ｖｇｅの値を可変することで、ＩＧＢＴのターンオン及びターンオフを制御する。
【０００５】
このような電気自動車用インバータは、通常、バッテリから引き出された直流電力を、所定の要求出力（例えば速度やトルク等の指令値）に応じて、電動機を駆動するために都合のよい交流電力に変換する。
このとき、出力電力や回生電力の大きさは、電圧と電流の２つのパラメータの積として表されるので、いずれかのパラメータの調整によって調整が可能である。
ただし、ＩＧＢＴのコレクタ−エミッタ間に印加できる最高電圧は、アバランシェ・ブレークダウンを出現させる電圧を超えることはできない。アバランシェ・ブレークダウンとは、アバランシェ増倍或いはブレークダウンとも呼ばれる次のような現象をいう。即ち、半導体中に大きな逆バイアスが印加されると、空乏層内のキャリアは、その内部に生成された大きな電界によって大きなエネルギーを得て加速され、半導体の共有結合を切断して新たな電子と正孔との対を生成する。この連鎖によって、移動する電子が爆発的に増える現象が、アバランシェ・ブレークダウンである。
【０００６】
以上のように、電気自動車用インバータの出力電力等を得るためには、電圧の調整では最高電圧の制約があるため、電流の調整が必要になる。例えば、電気自動車用インバータの出力電力等として大電力を得るためには、電流を増やす必要がある。
【０００７】
ただし、ＩＧＢＴを用いてＰＷＭ制御を行うにあたり、定常状態における定常損失を許容し、かつスイッチング過渡におけるスイッチング損失を許容するためには、パワーモジュールの放熱経路における熱抵抗を低減することと共に、放熱能力の不足分はデバイス面積を増やして熱抵抗を下げなければならない。
しかしながら、ＩＧＢＴ１個当りの面積を単純に拡大すると、歩留りを悪化させコスト増大を招くことから、通常、複数のＩＧＢＴが並列接続されたものを１セットにして用いられることが多い。
このとき、並列接続用に組み合わせる複数のＩＧＢＴは、特性が各々異なるため、電流に偏りが生じる。例えば、定常状態においてある一定電流に対して飽和電圧が異なる場合、複数のＩＧＢＴを並列接続することによって飽和電圧を揃えようと作用するため、飽和電圧が低いＩＧＢＴに電流が集中して流れる。これは、スイッチング過渡期においても同様になる。例えば、並列接続したＩＧＢＴのゲート端子に同レベルのゲート電圧が同時に印加された場合、異なる閾値電圧はスイッチング電流の偏りを与える。即ち、ターンオン時は閾値電圧が低いＩＧＢＴに電流が集中し、ターンオフ時においても、閾値電圧が高いＩＧＢＴが早く閉じるために閾値電圧が低いＩＧＢＴに電流が集中する。
【０００８】
以上のように、特性が異なる複数のＩＧＢＴを組み合わせると、偏った発生損失が生じてしまう。このため、ＩＧＢＴの十分な素子面積を大きくする等ディレーティングが必要となり、結果としてコスト増大を招くことになる。
従って、現状では、製造工程において特性が揃っているＩＧＢＴを選別して組み合わせる手法が考えられている。しかしながら、この手法によれば、選別するのに十分な量のウェハが流動されていることが前提となることから、数量変動に対して脆弱になることが予想される。
【０００９】
これに対して、特許文献１によれば、特性が異なるＩＧＢＴ等のパワー半導体が並列接続されて用いられる場合においても、エミッタセンス（マルチエミッタ）電流を、センス抵抗を介して電圧として取り出して、取り出した各々の電圧値を比較しながら双方のゲート端子へ電圧帰還する手法が提案されている。
この手法を適用することによって、エミッタセンス電流に差が生じると、電流が多く流れている方のＩＧＢＴについては、ゲート電圧が低く抑えられる方向に作用し、一方、電流が少ない方のＩＧＢＴについては、電流を多く流すように、ゲート電圧が高くなる方向に作用する。このような一連の動きが連続的に作用することで、定常時やスイッチング過渡時においても電流が均等に流れることになる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特許第３５８００２５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１の手法を適用した電気自動車用インバータを実用化するにあたり、スイッチング過渡への追従性を得るためには、高応答なアナログ演算回路（以下、オペアンプとも呼ぶ）を用意する必要がある。
特許文献１に記載の具体的な機能ブロック構成によると、ＡＤコンバータを通してデジタル変換された値が、マイクロコンピュータなどの演算器に入力される。マイクロコンピュータでは、入力値の平均値が算出され、その後、エミッタセンス電流の相対誤差や各々のＩＧＢＴのゲート電極に印加する電圧差分量がデジタル値で求められて、出力される。これらのデジタル値がＤＡコンバータによってアナログ電圧変換された信号を用いて、ＭＯＳＦＥＴが駆動され、その結果、ＩＧＢＴのゲート電圧の調整（下げる方向のみの調整）がなされる。
このような一連の処理が実行される全体の時間のうち、ＡＤ変換時間、演算時間、ＤＡ変換時間、ＭＯＳＦＥＴの応答時間等が、制御の無駄遅れ時間として見做される。
ＩＧＢＴを含め一般的なパワー半導体においては、スイッチング過渡における立ち上がり時間及び立ち下り時間は、数１０ｎｓｅｃ以下であることから、処理速度が桁違いに遅い中央演算処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：以下、ＣＰＵと呼ぶ）を用いることはできない。
従って、特許文献１の手法では、例えばＩＧＢＴの飽和領域において制御が不安定に陥るおそれが多分にあり、本来の目的である損失の均等配分を果たすことはできないことが容易に推測される。
特許文献１に記載の他の例においても、オペアンプを直接用いたフィードバック回路となっているが、同様にスルーレートの非常に高いオペアンプで構成する必要があり、回路の消費電力の増加が問題になるなど、コストや周辺も含めた回路規模の増加が問題となる。
また、エミッタセンス電流の相対的な誤差が非常に大きい（数１０パーセント以上）ことから、何らかの方法にて誤差が生じないように信号を調整する必要があると考えられる。
このようなことから、特許文献１に記載の手法が実用化に至っていない現状である。
【００１２】
以上まとめると、電気自動車用インバータのＩＧＢＴを並列に駆動する際に、組み合わせるＩＧＢＴの特性差によって引き起こされるターンオン時やターンオフ時のスイッチングにおける電流の偏りに起因して、各々のＩＧＢＴにて損失が発生する。このために設計マージンの拡大が困難であり、その結果、電気自動車用インバータのコストダウンと小型化の実現が困難になっている。
【００１３】
以上、電気自動車用インバータを例について説明したが、以上の内容は、電気自動車用インバータのみにあてはまるのではなく、電圧又は電流駆動型の半導体素子を用いた電流開閉器の全てにあてはまるものである。
即ち、このような電流開閉器において、ＩＧＢＴ等のパワー半導体素子を並列に駆動する際に、組み合わせる半導体素子の特性差によってターンオンやターンオフ時のスイッチングにおける電流の偏りが発生する。このため、このような電流の偏りを緩和して、各々のパワー半導体にて発生する損失の偏りを平準化し、設計マージンを拡大することで、電流開閉器のコストダウンと小型化を実現することが要求されている状況である。
【００１４】
本発明は、このような状況に鑑みてなされたものであり、複数の半導体素子を並列に駆動する場合に、当該複数の半導体素子の特性差によって生じるターンオンやターンオフ時のスイッチングにおける電流の偏りを緩和して、各々の半導体素子にて発生する損失の偏りを平準化し、設計マージンを拡大することで、インバータ等の電流開閉器のコストダウンと小型化を実現することが可能な、半導体素子駆動装置及び方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の半導体素子駆動装置は、
複数の半導体素子（例えば実施形態におけるＩＧＢＴ１３−１乃至１３−３）の並列駆動を行う、半導体素子駆動装置であって、
前記複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換する電圧変換器（例えば実施形態における電圧変換器１４）と、
前記電圧変換器に接続される低域透過フィルタ（例えば実施形態におけるＬＰＦ１５）と、
前記低域透過フィルタから出力される、前記複数の半導体素子の各々に対応する前記電圧信号の平均値を求め、それぞれの前記電圧信号についての前記平均値に対する誤差を演算する１以上の演算器（例えば実施形態における平均値演算器１７や誤差演算器１８）と、
前記複数の半導体素子の各々を駆動するための駆動信号を出力する出力部（例えば実施形態におけるＰＷＭ波形生成部１１）と、
前記出力部から出力された前記複数の半導体素子の各々の駆動信号を、前記１以上の演算器により算出された前記複数の半導体素子の各々に対応する前記誤差に基づいて調整して、前記複数の半導体素子の各々に供給する駆動信号供給部（例えば実施形態における差動増幅器１２）と、
を備えることを特徴とする。
【００１６】
この発明によれば、低域透過フィルタから出力される、複数の半導体素子の各々に対応する電圧信号の平均値が求められ、それぞれの前記電圧信号についての前記平均値に対する誤差が演算される。そして、前記複数の半導体素子の各々を駆動するための駆動信号が、前記複数の半導体素子の各々に対応する前記誤差に基づいて調整されて、前記複数の半導体素子の各々に供給される。
これにより、複数の半導体素子の特性差によって生ずるターンオンやターンオフ時のスイッチングにおける電流の偏りを緩和することができる。その結果、各々の半導体素子にて発生する損失の偏りが平準化され、設計マージンが拡大されて、その結果、インバータ等の電流開閉器のコストダウンと小型化を実現することが可能になる。
【００１７】
この場合、前記複数の半導体素子の動作条件を判定する判定部（例えば実施形態における過温度判定部５１）をさらに備え、前記出力部は、前記判定部の判定結果に基づいて、前記駆動信号の生成パターンを変更できるロジック機能を有しているようにすることができる。
【００１８】
この発明によれば、エミッタセンス電流の相対的誤差を、特に何らかの補正手法に頼らずとも、自動的に調整することができる。
【００１９】
この場合、前記判定部は、前記複数の半導体素子の動作に応じて可変する値のうち、その定格を超過する運転状態に至る値を閾値として、実測値が前記閾値を超えるか否かという動作条件を判定し、
前記出力部は、前記判定部により前記閾値を下回ると判定された場合には、前記複数の半導体素子のスイッチングの形態が交互スイッチングとなるように、前記判定部により前記閾値を上回ると判定された場合には、前記複数の半導体素子のスイッチングの形態が並列スイッチングとなるように、前記駆動信号の生成パターンを変更し、
前記交互スイッチングの際に、前記電圧変換器は、前記複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換し、前記１以上の演算器は、前記複数の半導体素子の各々に対応する前記誤差を算出し、
前記並列駆動に切り替わる際に、前記誤差の値をサンプルホールドするサンプルホールド器（例えば実施形態におけるＳ／Ｈ器５３）をさらに備え、
前記駆動信号供給部は、前記出力部から出力された前記複数の半導体素子の各々の駆動信号を、前記サンプルホールド器によりサンプルホールドされた、前記複数の半導体素子の各々に対応する前記誤差に基づいて調整して、前記複数の半導体素子の各々に供給するようにすることができる。
【００２０】
この発明によれば、半導体素子の定格を超過しない範囲において、交互スイッチングを実施することにより駆動信号の調整を行うことによって、エミッタセンス電流の温度などの環境依存性や個体差等の影響を完全に無視することができ、常に精度の高い相対誤差に対する調整を実現できる。
【００２１】
本発明の半導体素子の駆動方法は、上述した本発明の半導体素子駆動装置に対応する方法である。従って、上述した本発明の半導体素子駆動装置と同様の効果を奏することが可能になる。
【発明の効果】
【００２２】
本発明によれば、複数の半導体素子を並列に駆動する場合、当該複数の半導体素子の特性差によってターンオンやターンオフ時に生じる、スイッチングにおける電流の偏りを緩和して、各々の半導体素子にて発生する損失の偏りを平準化することができる。その結果、設計マージンが拡大され、インバータ等の電流開閉器のコストダウンと小型化の実現が可能になる。
【図面の簡単な説明】
【００２３】
【図１】本発明の半導体素子駆動回路を含む電子回路の一実施形態の概略構成を示す図である。
【図２】図１の電子回路と比較するための図であって、特許文献１に記載の電子回路についてのシミュレーション結果の一例を示す図である。
【図３】図１の電子回路と比較するための図であって、特許文献１に記載の電子回路についてのシミュレーション結果の別の例を示す図である。
【図４】本実施形態に係る図１の電子回路についてのシミュレーション結果の一例を示す図である。
【図５】本発明の半導体素子駆動回路を含む電子回路の実施形態であって、図１とは異なる実施形態の概略構成を示す図である。
【図６】エミッタセンス誤差自動補正手法を説明するための、図５の電子回路内の各信号のシミュレーション結果を示すタイミングチャートである。
【図７】図５の電子回路における各ＩＧＢＴのコレクタ電流及びゲート電圧のシミュレーションの結果を示す図である。
【図８】図７のシミュレーションに用いたＩＧＢＴの静特性、即ちコレクタ電流−飽和電圧特性を示す図である。
【図９】図５の電子回路における各ＩＧＢＴの累積損失及び損失偏差のシミュレーションの結果を示している。
【図１０】図５の電子回路における各ＩＧＢＴに流れるコレクタ電流の実機テストの結果を示している。
【図１１】図５の電子回路における各ＩＧＢＴの累積損失及び損失偏差の実機テストの結果を示している。
【図１２】本発明の半導体素子駆動回路を含む電子回路の概略構成の例であって、図１や図５とは別の例を示す図である。
【図１３】本発明の半導体素子駆動回路を含む電子回路の概略構成の例であって、図１、図５、図１２とは別の例を示す図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施形態を図面に基づいて説明する。
【００２５】
図１は、本発明の半導体素子駆動回路を含む電子回路１ａの一実施形態の概略構成を示す図である。
【００２６】
電子回路１ａは、例えば、電気自動車用インバータのパワーモジュールの一部として採用することができる。電子回路１ａは、ＰＷＭ波形生成部１１と、差動増幅器１２と、ＩＧＢＴ１３−１乃至１３−３と、電圧変換器１４と、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）１５と、感度調整器１６と、平均値演算器１７と、誤差演算器１８と、を備えている。
即ち、電子回路１ａのうち、ＩＧＢＴ１３−１乃至１３−３が半導体素子の一例であって、これらの３つの半導体素子が並列接続されて１組となり、当該１組が半導体素子駆動回路によって駆動される。この半導体素子駆動回路が、ＰＷＭ波形生成部１１と、差動増幅器１２と、電圧変換器１４と、ＬＰＦ１５と、感度調整器１６と、平均値演算器１７と、誤差演算器１８と、から構成されている。
【００２７】
３つのＩＧＢＴ１３−１乃至１３−３の各々に対しては、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）が対となってそれぞれ用いられる。即ち、ＦＷＤは、ＩＧＢＴ１３−１乃至１３−３の各々に対する還流ダイオードであり、ＩＧＢＴ１３−１乃至１３−３の各々と並列に、かつ、ＩＧＢＴ１３−１乃至１３−３の入出力方向とは逆方向に接続される。
ＩＧＢＴ１３−１乃至１３−３は、インバータの電源線等の母線を接続又は遮断するスイッチング機能を有しており、ＩＧＢＴ１３−１乃至１３−３のゲートに与えられる駆動信号の電圧の大きさに応じて、即ち、ゲート−エミッタ間の電圧Ｖｇｅの大きさに応じて、ターンオン又はターンオフする。
半導体素子駆動回路の差動増幅器１２は、ＰＷＭ波形生成部１１のロジック回路から出力されるパルス信号と、後述の誤差演算器１８からの帰還信号との電圧の差分を増幅し、その増幅後の信号に基づいて、ＩＧＢＴ１３−１乃至１３−３のゲート−エミッタ間の電圧Ｖｇｅを可変することによって、ＩＧＢＴ１３−１乃至１３−３のターンオン及びターンオフを制御する。
【００２８】
本実施形態の半導体素子駆動回路では、このような差動増幅器１２に対して、フィードバック信号を帰還するために、電圧変換器１４と、ＬＰＦ１５と、感度調整器１６と、平均値演算器１７と、誤差演算器１８と、が設けられている。
電圧変換器１４は、センス抵抗Ｒｅｓ１乃至Ｒｅｓ３を介して、ＩＧＢＴ１３−１乃至１３−３の各々のエミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ３を電圧信号に変換する。
ＬＰＦ１５は、本実施形態の半導体素子駆動回路の特徴の１つとなる部位として、電圧変換器１４の後段に設けられている、数ｍｓｅｃ以上の時定数を有する低域透過フィルタである。ＬＰＦ１５が電圧変換器１４の後段に配置されているため、ＩＧＢＴ１３−１乃至１３−３のスイッチング過渡期において極めて安定した電流及び電圧波形が得られる。このＬＰＦ１３に起因する本作用の効果の詳細については後述する。
感度調整器１６は、フィードバック信号のゲイン（以下、「帰還ゲイン」と呼ぶ）を調整する。
平均値演算器１７は、ＩＧＢＴ１３−１乃至１３−３の各々のエミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ３の各検出電圧の平均値、より正確には、ＬＰＦ１５を通過して感度調整器１６により帰還ゲインが調整された各検出電圧の平均値を算出する。
誤差演算器１８は、ＩＧＢＴ１３−１乃至１３−３の各々のエミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ３の各検出電圧、より正確には、ＬＰＦ１５を通過して感度調整器１６により帰還ゲインが調整された各検出電圧の誤差を演算する。即ち、誤差演算器１８は、各検出電圧と、平均値演算器１７により演算された平均値との差分を、誤差として演算する。誤差演算器１８により演算された誤差は、フィードバック信号として差動増幅器１２に供給される。
【００２９】
次に、図１の電子回路１ａの基本動作（作用）について説明する。
なお、ＩＧＢＴ１３−１乃至１３−３のゲート電圧へのフィードバック制御に関する基本動作の概要は、特許文献１に記載のものと基本的に同様であるので、ここではその説明は省略する。
そこで、以下、ＬＰＦ１５によって積分された値を用いることがなぜ有効であるのかについて説明する。
【００３０】
図２は、図１の電子回路１ａと比較するための図であって、特許文献１に記載の電子回路についてのシミュレーション結果の一例を示す図である。
図２（Ａ）及び図２（Ｃ）は、帰還制御に遅れが生じない理想的な状態（この状態を、初期状態と呼ぶ）のシミュレーション結果を示している。図２（Ｂ）及び図２（Ｄ）は、３桁オーダの値の帰還ゲインを用いて、また、特許文献１に記載の電子回路における帰還制御の応答遅れを、μＦオーダの容量Ｃｌｐｆと２桁オーダの値の抵抗ＲｌｐｆとからなるＣＲ回路に模して表現した場合におけるシミュレーション結果を示している。
図２（Ａ）及び図２（Ｂ）において、横軸は時間ｔ（μｓｅｃ）を示しており、縦軸は、３つのＩＧＢＴを並列接続した場合における、各ＩＧＢＴについてのコレクタ−エミッタ電圧Ｖｃｅ又はコレクタ電流Ｉｃを示している。なお、同図中、Ｚ１乃至Ｚ３の各々が３つのＩＧＢＴの１つずつに対応する。
図２（Ｃ）及び図２（Ｄ）において、横軸は時間ｔ（μｓｅｃ）を示しており、縦軸は、３つのＩＧＢＴを並列接続した場合における、各ＩＧＢＴについてのコレクタ−エミッタ電圧Ｖｃｅ又はコレクタ電流Ｉｃを示している。
図２に示すように、スイッチング過渡におけるコレクタ電流Ｉｃの急激な変動に対して忠実に反応（レスポンス）できない場合、各ＩＧＢＴのオン又はオフのためのスイッチング時の過渡期間における損失（以下、スイッチング損失と呼ぶ）は、各ＩＧＢＴのそれぞれの特性の違いがそのまま反映されることになる。特にオン時のスイッチングにおいては、位相が１８０度以上まわりこみ、各コレクタ電流Ｉｃの波形は発振ぎみになっている。
【００３１】
図３は、図１の電子回路１ａと比較するための図であって、特許文献１に記載の電子回路についてのシミュレーション結果の別の例を示す図である。
図３（Ａ）及び図３（Ｃ）は、初期状態のシミュレーション結果を示している。図３（Ｂ）及び図３（Ｄ）は、帰還ゲインを図２の例よりも１桁上げて４桁オーダの値とした場合のシミュレーション結果を示している。なお、帰還制御の応答遅れは、図２の例と同一とされている。
図３の各図の横軸と縦軸との関係は、図２のものと同様である。
図３に示すように、特許文献１に記載の電子回路について、図２の場合よりも帰還ゲインを上げていくと、各コレクタ電流Ｉｃの発振状態は持続する。このように実用を考慮した場合、特許文献１に記載の電子回路については、潜在的な問題が解消されていないことがわかる。
【００３２】
ここで、インバータ等のアプリケーションの要求仕様が既知の場合、例えばハイブリッド自動車のような少なくとも数ミリ秒以上の時定数で整定し、かつイナーシャが大きく時間的に大きな回転変動がない系の場合、コレクタ電流Ｉｃの大きな変動も小さい。このため、帰還制御の応答遅れを示すＣＲの時定数を、上述のスイッチング過渡における安定性に影響しないレベルまで大きくすることが望ましいと考えられる。
例えば、１０ｋＨｚにおける電圧変動を４０ｄＢ程度（１／１０００倍程度）まで許容するならば、ＬＰＦ１５としての１次の低域透過フィルタの遮断周波数は、１００Ｈｚ（時定数のｆｃ＝１／２πτ、τ＝ＣＲ）程度とすればよい。このことは、数１００Ｈｚ程度で制御される対象であれば十分に成立することを意味し、ゆえに、半導体素子駆動回路に低速オペアンプを用いても十分に成立することを意味する。さらには、廉価なＣＭＯＳプロセスを採用できることから、システムオンチップなどの技術を用いて半導体素子駆動回路の機能を集約することもできる。
【００３３】
図４は、本実施形態に係る図１の電子回路１ａについてのシミュレーション結果の一例を示す図である。
図４（Ａ）及び図４（Ｃ）は、初期状態のシミュレーション結果を示している。図４（Ｂ）及び図４（Ｄ）は、帰還ゲインを図３の例（従来の高ゲインの例）と同一値として、また、ＬＰＦ１５による帰還制御の応答遅れをＣＲ回路に模して、当該ＣＲ回路の容量Ｃｌｐｆについては、図３の例（従来の高ゲインの例）と同一値であるが、当該ＣＲ回路の抵抗Ｒｌｐｆについては、図３の例（従来の高ゲインの例）の１０倍の値とした場合におけるシミュレーション結果を示している。
図４（Ａ）及び図４（Ｂ）において、横軸は時間ｔ（μｓｅｃ）を示しており、縦軸は、３つのＩＧＢＴ１３−１乃至１３−３を並列接続した場合における、各ＩＧＢＴ１３−１乃至１３−３についてのコレクタ−エミッタ電圧Ｖｃｅ又はコレクタ電流Ｉｃを示している。なお、同図中、Ｚ１乃至Ｚ３の各々が３つのＩＧＢＴ１３−１乃至１３−３の１つずつに対応する。
図４の各図の横軸と縦軸との関係は、図２や図３のものと同様である。
図４に示すように、スイッチングの初期においては、フィルタの初期値がないため安定するまでに時間を有するものの、数ミリ秒後には、オン時のスイッチングにおける発振状態が大幅に改善され、図５の例（従来の低ゲイン）に近い安定した電流波形の出力が得られていることがわかる。
なお、図４において、やや脈動成分が残っているのは、シミュレーションの計算の都合上、時定数を短く設定しているためである。即ち、実装時のＬＰＦ１５の時定数を長く設定することで、このような脈動成分を十分に低減すること（ほぼ無くすこと）が可能である。
【００３４】
次に、本発明の半導体素子駆動回路を含む電子回路の別の実施形態について説明する。
図５は、本発明の半導体素子駆動回路を含む電子回路１ｂの実施形態であって、図１とは異なる実施形態の概略構成を示す図である。
ただし、図５において、図１と対応する箇所には対応する符号を付してあり、これらの箇所については説明を適宜省略する。
図５の電子回路１ｂは、図１の電子回路１ａの構成に加えて、過温度判定部５１と、除算器５２と、Ｓ／Ｈ器５３と、乗算器５４と、減算器５５と、を備えている。
【００３５】
過温度判定部５１は、例えばＩＧＢＴ１３−１乃至１３−３の各々の接合温度を検出するセンサ（例えば、オンチップダイオード温度センサ）を有しており、当該センサの検出結果に基づいて、ＩＧＢＴ１３−１乃至１３−３の接合温度が保証値より小さいのかそれとも大きいのかを判定する。或いはまた図５に図示しないが、過温度判定部５１は、センサを有せずとも、ＩＧＢＴ１３−１乃至１３−３の各々のエミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ３の大きさによって、ＩＧＢＴ１３−１乃至１３−３の接合温度が保証値より小さいのかそれとも大きいのかを判定してもよい。
過温度判定部５１は、このような判定の結果を示す信号をＰＷＭ波形生成部１１のロジック回路に出力する。
図５の電子回路１ｂのロジック回路は、過温度判定部５１の判定の結果を示す信号を入力し、当該信号のレベルによって、パルス信号（駆動パルス）の生成パターンを任意に変更できるロジック機能を有している。具体的には、ロジック回路は、パルス信号の出力オン又はオフのタイミング調整を行う機能を有している。ロジック回路は、これらの機能を有することで、ＩＧＢＴ１３−１乃至１３−３の間の各エミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ３の相対的誤差について、補正に頼らずとも自動的に調整することができる。
【００３６】
さらに、図５の電子回路１ｂにおいては、並列接続するＩＧＢＴ１３−１乃至１３−３の間の各エミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ３の相対誤差を自動的に補正するために、除算器５２と、Ｓ／Ｈ器５３と、乗算器５４と、減算器５５と、が設けられている。
なお、以下、このような補正手法を、以下、エミッタセンス誤差自動補正手法と呼ぶ。
【００３７】
以下、エミッタセンス誤差自動補正手法について説明する。
図６は、エミッタセンス誤差自動補正手法を説明するための、図５の電子回路１ｂ内の各信号のシミュレーション結果を示すタイミングチャートである。ただし、図６のシミュレーションでは、説明の簡略上、２つのＩＧＢＴ１３−１，１３−２が並列接続されていることが前提とされている。
具体的には図６には、上から順に、ＩＧＢＴ１３−１のコレクタ電流Ｉｃ１、ＩＧＢＴ１３−２のコレクタ電流Ｉｃ２、ＩＧＢＴ１３−１のエミッタセンス電流Ｉｅｓ１若しくはＩＧＢＴ１３−２のエミッタセンス電流Ｉｅｓ２、ＩＧＢＴ１３−１，１３−２の調整後電圧換算実効値Ｖｅｓ１＿ｇａｉｎ＿ｒｍｓ，Ｖｅｓ２＿ｇａｉｎ＿ｒｍｓ（後述の式（４）参照）、ＩＧＢＴ１３−１，１３−２のゲート電圧の補正量ｄＶｅｓ１，ｄＶｅｓ２、ＩＧＢＴ１３−１のゲート電圧Ｖｇ１、ＩＧＢＴ１３−２のゲート電圧Ｖｇ２、及びＩＧＢＴ１３−１，１３−２の累積損失についての、各々のタイミングチャートが示されている。
【００３８】
図６において、時刻ｔ’が、ＩＧＢＴ１３−１，１３−２のスイッチングの形態の変更点、即ち交互スイッチングと並列スイッチングの変更点であるものとする。スイッチングの形態の変更の条件としては、ＩＧＢＴ１３−１，１３−２に関する値、例えば温度やエミッタセンス電流Ｉｅｓ１，Ｉｅｓ２の値が、所定の閾値を超えたことが採用されている。ここで、閾値としては、ＩＧＢＴ１３−１，１３−２の素子の定格を超過する運転状態に至る値であって、十分余裕を持って変更することが可能な値が好適である。
本実施形態では、ＩＧＢＴ１３−１，１３−２の素子の接合温度の保証値に基づいて閾値が設定されているものとする。そして、ＰＷＭ波形生成部１１のロジック回路が、過温度判定部５１の判定結果が閾値を下回るという場合には交互スイッチングとなるように、過温度判定部５１の判定結果が閾値を上回るという場合には並列スイッチングとなるように、駆動信号たるパルス信号の生成パターンを変更する。
【００３９】
時刻ｔ’よりも前の期間Ｔ１は、ＩＧＢＴ１３−１，１３−２の交互スイッチング区間を示している。即ち、この期間Ｔ１では、ＩＧＢＴ１３−１，１３−２が交互にスイッチングすることによって、その時々における実効電流に対するエミッタセンス電流Ｉｅｓ１，Ｉｅｓ２が、並列駆動する各々のＩＧＢＴ１３−１，１３−２から得られる。
いうまでもなく、電気自動車のモータ等のインダクタンス（Ｌ）負荷に対しては、スイッチングによって電流を持ち替えても、その電流の大きさや向きは保存されるため、実効電流はほぼ等しい値となる。その結果、双方のエミッタセンス電流Ｉｅｓ１，Ｉｅｓ２の差異は、それらの相対的誤差を示すことになる。
時刻ｔ’から時刻ｔ”までの期間Ｔ２では、ＩＧＢＴ１３−１，１３−２の並列スイッチングの期間であって、エミッタセンス電流Ｉｅｓ１，Ｉｅｓ２の相対誤差の補正が行われる期間である。枠６１，６２内に示すように、エミッタセンス電流Ｉｅｓ１，Ｉｅｓ２に相対感度誤差があっても，自動的に均等な電流及び損失が配分されるように、ＩＧＢＴ１３−１，１３−２のゲート電圧へ補正電圧が印加される。
なお、時刻ｔ”以降の期間Ｔ３は、ＩＧＢＴ１３−１，１３−２の並列スイッチングが行われるが、エミッタセンス電流Ｉｅｓ１，Ｉｅｓ２の相対誤差の補正が行われない場合の期間である。この期間Ｔ３は、期間Ｔ２との比較のために、当該補正が行われない場合の成行き制御の期間として、故意に挿入されているものである。このため、枠６３内に示すように、累積損失が生じていることがわかる。
【００４０】
ここで、次の式（１）は、ＩＧＢＴ１３−１乃至１３−３について、エミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ３と、実際にコレクタ−エミッタ間に流れているコレクタ電流Ｉｃ１乃至Ｉｃ３との関係をそれぞれ示している。
【数１】
なお、式（１）において、係数Ｋ１乃至Ｋ３は、エミッタセンス比の逆数を表している。これらの係数Ｋ１乃至Ｋ３がばらつくことによって、エミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ３の相対誤差が生じる。係数Ｋ１乃至Ｋ３は、デバイスの寸法ばらつきや、製造プロセスでのドーピング濃度のばらつき等によって固体差が生じる。
【００４１】
ＩＧＢＴ１３−１乃至１３−３の交互スイッチングのもとにおいては、次の式（２）が成立する。
【数２】
ここで、ｒｍｓは実行値を示している。
即ち、式（２）は、パルス電流の平均値（ＬＰＦ１５の値）が、フィルタ時定数τ＝１／ＣＲの時間範囲における実効値．即ち、電力と等価的に扱うことができることを意味している。
【００４２】
電圧変換器１４がエミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ３を電圧変換する場合は、センス抵抗Ｒｅｓ１乃至Ｒｅｓ３を、エミッタセンス端子に直列に接続して両端の電圧を観測するのが簡易であり、このときの関係は次の式（３）に示されるようになる。
【数３】
式（３）において、Ｖｅｓ１＿ｒｍｓ乃至Ｖｅｓ３＿ｒｍｓが、エミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ３の電圧変換値の実効値である。
【００４３】
感度調整器１６は、式（４）に示すように、Ｖｅｓ１＿ｒｍｓ乃至Ｖｅｓ３＿ｒｍｓに対して、所定のゲインＧａｉｎを乗算することによって、帰還ゲインを調整する。なお、以下、調整後の電圧Ｖｅｓ１＿ｒｍｓ乃至Ｖｅｓ３＿ｒｍｓの実効値を、エミッタセンス電流の調整後電圧換算実効値Ｖｅｓ１＿ｇａｉｎ＿ｒｍｓ乃至Ｖｅｓ３＿ｇａｉｎ＿ｒｍｓと呼ぶ。
【数４】
【００４４】
平均値演算器１７は、次の式（５）を演算することによって、並列に接続されたＩＧＢＴ１３−１乃至１３−３の各々についてのエミッタセンス電流の調整後電圧換算実効値Ｖｅｓ１＿ｇａｉｎ＿ｒｍｓ乃至Ｖｅｓ３＿ｇａｉｎ＿ｒｍｓの平均値として、Ｖｅｓ＿ｇａｉｎ＿ｒｍｓ＿ｏｒｇを算出する。
【数５】
【００４５】
誤差演算器１８は、次の式（６）を演算することによって、ＩＧＢＴ１３−１乃至１３−３の各々のエミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ２の誤差（電圧）として、ｅｒｒ１乃至ｅｒｒ３を算出する。
【数６】
【００４６】
除算器５２は、次の式（７）を演算することによって、ＩＧＢＴ１３−１乃至１３−３の各々について、エミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ２の誤差（電圧）の平均からの変動率ｄｉｖ１乃至ｄｉｖ３をそれぞれ求める。
【数７】
【００４７】
これらの式（７）までの演算は常時実行されるが、ＩＧＢＴ１３−１乃至１３−３のスイッチングの形態が並列スイッチングになる変更点である時刻ｔ’’を境に、Ｓ／Ｈ器５３によって、式（８）に示すようにサンプルホールドされる。
【数８】
このようにサンプルホールドされるのは、時刻ｔ’以降は並列スイッチングの形態に移行するため、前提条件である等しい実効電流の状態が崩れ、正確な変動率を計算できなくなるためである。
【００４８】
そして、乗算器５４及び減算器５５によって、次の式（９）が演算され、その結果得られるフィードバック信号ｄＶｅｓ１乃至ｄＶｅｓ３が、ＩＧＢＴ１３−１乃至１３−３のゲート電圧の補正量（操作量）として、ゲート電圧へ負帰還されること、即ち本実施形態では差動増幅器１２に供給されることになる。
【数９】
【００４９】
ＰＷＭ波形生成部１１のロジック回路からのパルス信号の電圧Ｖｇｇとすると、差動増幅器１２によって、次の式（１０）が演算されて、その結果得られるゲート電圧Ｖｇ１（ｔ）乃至Ｖｇ３（ｔ）の各々がＩＧＢＴ１３−１乃至１３−３の各ゲートに印加される。
【数１０】
【００５０】
このように、ＩＧＢＴ１３−１乃至１３−３の各エミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ３に相対感度誤差があっても、自動的に均等な電流及び損失が配分されるように、ＩＧＢＴ１３−１乃至１３−３のゲート電圧に対して補正電圧が印加される。
また、図６に図示しないが、再び交互スイッチングの形態に移行するに場合は、補正電圧が解除され、ＩＧＢＴ１３−１乃至１３−３の各々は元のゲート電圧で駆動される。
【００５１】
以上説明したように、エミッタセンス誤差自動補正手法が適用される図５の電子回路１ｂの半導体素子駆動回路によって、ＩＧＢＴ１３−１乃至１３−３が駆動される場合、交互スイッチング時における通電電流（コレクタ電流Ｉｃ）は、並列時において均等に電流が分流した場合の通電電流に対して少なくともＮ倍（Ｎは、並列数であり、本実施形態では３）の大きさになる。このため、並列動作時に対して十分大きなところで、ゲート電圧の補正量が算出されていることになる。従って、如何なる時においても既知の電流範囲内において自動的にゲート電圧の補正量が算出され、その算出値が用いられるので、非常に精度のよい補正がなされることになる。
例えば、上述の如く、制御対象の特性や使われ方が既知の場合、制御性に影響を与えない程度までＬＰＦ１５の時定数を遅くすることによって、コレクタ電流Ｉｃの実効値、即ち電力を均一にするようなゲート電極への帰還電圧を印加する作用が得られる。このように、電流実効値の均等化（損失配分の均等化）に特に効果を奏することが可能になる。
【００５２】
さらに以下、当該効果について、図７乃至図１１を参照して説明する。
図７は、各ＩＧＢＴのコレクタ電流Ｉｃ及びゲート電圧のシミュレーションの結果を示している。ただし、説明の簡略上、並列接続数ｎ＝２、即ちＩＧＢＴ１３−１，１３−２のみが並列接続されていることが前提とされている。
図７（Ａ）乃至図７（Ｃ）の各々は、帰還ゲインを０、５０、１００のそれぞれとした場合における、コレクタ電流Ｉｃのタイミングチャートである。図７（Ｄ）乃至図（Ｆ）の各々は、帰還ゲインを０、５０、１００のそれぞれとした場合における、ゲート電圧のタイミングチャートである。
図８は、図７のシミュレーションに用いたＩＧＢＴ１３−１，１３−２の静特性、即ちコレクタ電流Ｉｃ−飽和電圧特性を示している。
図７及び図８に示すように、制御の帰還ゲインを適切な値に調整することによって、各ＩＧＢＴ（このシミュレーションでは、ＩＧＢＴ１３−１，１３−２）に印加されるゲート電圧が相互に制御されるため、各ＩＧＢＴ１３−１，１３−２に流れる電流の偏りが大幅に改善される。
【００５３】
図９は、各ＩＧＢＴの累積損失及び損失偏差のシミュレーションの結果を示している。ただし、説明の簡略上、並列接続数ｎ＝２、即ちＩＧＢＴ１３−１，１３−２のみが並列接続されていることが前提とされている。
図９（Ａ）乃至（Ｃ）は、帰還ゲインを０、５０、１００のそれぞれとした場合における、ＩＧＢＴ１３−１，１３−２の累積損失のタイミングチャートである。ただし、単位電流当りのスイッチング損失、定常損失は任意値が用いられており、縦軸は参考値である。
図９（Ｄ）乃至（Ｆ）は、帰還ゲインを０、５０、１００のそれぞれとした場合における、ＩＧＢＴ１３−１，１３−２間の損失偏差のタイミングチャートである。
図７のシミュレーション結果と同様に、図９のシミュレーション結果からも、制御の帰還ゲインを適切な値に調整することによって、ＩＧＢＴ１３−１，１３−２における損失も均等化されることがわかる。
【００５４】
図１０は、各ＩＧＢＴに流れるコレクタ電流Ｉｃの実機テストの結果を示している。ただし、図７のシミュレーション結果との比較を容易なものとすべく、並列接続数ｎ＝２、即ちＩＧＢＴ１３−１，１３−２のみが並列接続されていることが前提とされている。
図１０（Ａ）は、上述のエミッタセンス誤差自動補正手法に基づく制御（以下、「電流偏差制御」とも呼ぶ）がなされていない場合の実機テストの結果である。これに対して、図１０（Ｂ）は、電流偏差制御がなされている場合の実機テストの結果である。
図１０（Ａ）と図１０（Ｂ）とを比較するに、電流偏差制御がなされている場合は、電流偏差制御がなされていない場合に対して、実機においても電流の偏りを改善する効果があることがわかる。
【００５５】
図１１は、各ＩＧＢＴの累積損失（発生損失）及び損失偏差の実機テストの結果を示している。ただし、図９のシミュレーション結果との比較を容易なものとすべく、並列接続数ｎ＝２、即ちＩＧＢＴ１３−１，１３−２のみが並列接続されていることが前提とされている。
図１１（Ａ）は、累積損失（発生損失）の実機テストの結果であり、図１１（Ｂ）は、損失偏差の実機テストの結果である。
図１１に示すように、実機テストでも、図９のシミュレーション結果と同様に、損失の偏りが大幅に改善されることが確認された。
【００５６】
以上のごとく、実機においても（図１０及び図１１参照）、シミュレーション（図７乃至図９参照）の予測通りの結果を得ることができ、電流偏差制御の効果を確認することができた。
【００５７】
また、以上の効果を奏するエミッタセンス誤差自動補正手法が適用される、図５の電子回路１ｂの半導体素子駆動回路は、アナログ回路と簡易的なデジタル回路とのみで実現可能であるし、或いは廉価なＣＰＵを用いても十分に実現可能である。
特に、半導体素子駆動回路のうち差動増幅器１２を除く全ては、シリコンデバイスにて１チップ、或いは複数チップに集積化できる。
パッケージは、ＩＧＢＴ１３−１乃至１３−３（又はパワーモジュール）と切り離した半導体素子駆動回路のみを集約することも、ＩＧＢＴ１３−１乃至１３−３を含んだ形（インテリジェント パワーモジュール、図５の機能全てを１パッケージ化したもの）にすることもできる。さらには、図５に図示せぬ上位システムを集約することも可能である。以上のように、パッケージング（集約化）される機能選択において、その形態に特別な制約はない。
そして、エミッタセンス誤差自動補正手法が適用可能となるので、電子回路１ｂの製造工程内での調整工程を排除できる。さらには相対的な誤差量をリアルタイムに演算し補正できることから、チップ面積などの過剰な設計マージンを取り除くことができるため、電子回路１ｂのコストダウンに大きく貢献することができる。
【００５８】
なお、本発明は上述した実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
【００５９】
図１２は、本発明の半導体素子駆動回路を含む電子回路１ｃの概略構成の例であって、図１や図５とは別の例を示す図である。
ただし、図１２において、図１や図５と対応する箇所には対応する符号を付してあり、これらの箇所については説明を適宜省略する。
図１２の電子回路１ｃにおいては、図１の電子回路１ａの平均値演算器１７及び誤差演算器１８の代わりに、誤差演算器１０１が設けられている。
特許文献１に記載の従来の半導体素子駆動回路のうち、オペアンプで構成されるフィードバック回路は、ＩＧＢＴの並列数が２個の場合は２個のオペアンプで成立するが、ＩＧＢＴの並列数が３個の場合を想定すると（特許文献１には並列数３個の場合の記載はない）、理論上、オペアンプが９個必要となり、コスト及び回路面積が増大する。これに対して、図１２の誤差演算器１０１では、ダイオードによるＯＲ回路とオペアンプの出力に適当な大きさの抵抗とが直列に接続されているため、最終段の誤差演算用のオペアンプを省略することができ、その結果、コスト及び回路面積を減少させることが可能になる。なお、抵抗の適当な大きさとは、例えばオペアンプの出力や吸い込み特性に影響を与えず、かつ次段の差動増幅器１２を駆動できる程度の大きさをいう。
【００６０】
図１３は、本発明の半導体素子駆動回路を含む電子回路１ｄの概略構成の例であって、図１、図５、図１２とは別の例を示す図である。
ただし、図１３において、図１や図５と対応する箇所には対応する符号を付してあり、これらの箇所については説明を適宜省略する。
図１３の電子回路１ｄにおいては、図１の電子回路１ａの構成に加えてさらに、過温度判定部５１が設けられている。
ただし、過温度判定部５１は、図５の電子回路１ｂの構成要素にもなっており、図５を用いて説明済みであるので、ここではその説明は省略する。
例えば、本発明は、ＩＧＢＴのみならず、スイッチング機能を有する任意の半導体素子の駆動用として適用することができる。
【００６１】
また、上記図５の実施形態では、過温度判定部５１が採用されたが、特にこれに限定されず、ＩＧＢＴ１３−１乃至１３−３等の複数の半導体素子の動作条件を判定する判定部を採用してもよい。
この場合、ＰＷＭ波形生成部１１は、判定部の判定結果に基づいて、駆動信号の生成パターンを変更できるロジック機能を有しているようにすることができる。
【００６２】
さらにまた、本発明は、例えば、ゲートに与えられる駆動信号の電圧に応じてオン又はオフするスイッチング機能を有し、コレクタとエミッタが母線中に挿入される半導体素子によって、母線を導通又は遮断するために、駆動信号を半導体素子のゲートに供給する駆動回路に広く適用することができる。
換言すると、本発明は、電気自動車、電車、産業用装置等に用いられるインバータは勿論のこと、その他、電圧又は電流駆動型の任意の半導体素子を用いた任意の電流開閉器に適用することができる。
【００６３】
以上説明した本発明が適用可能な半導体素子駆動回路のいずれも、次の（１）の効果を奏することが可能になる。
【００６４】
（１）複数の半導体素子（例えばＩＧＢＴ１３−１乃至１３−３）の並列駆動を行う半導体素子駆動装置において、
電圧変換器１４は、複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換し、
平均値演算器１７や誤差演算器１８等の演算器は、ＬＰＦ１５（低域透過フィルタ）から出力される、複数の半導体素子の各々に対応する電圧信号の平均値を求め、それぞれの電圧信号についての平均値に対する誤差を演算し、
ＰＷＭ波形生成部１１は、複数の半導体素子の各々を駆動するための駆動信号（パルス信号）を出力し、
差動増幅器１２は、複数の半導体素子の各々の駆動信号を、当該複数の半導体素子の各々に対応する誤差に基づいて調整して、当該複数の半導体素子の各々に供給する。
これにより、複数の半導体素子の特性差によって生ずるターンオンやターンオフ時のスイッチングにおける電流の偏りを緩和することができる。その結果、各々の半導体素子にて発生する損失の偏りが平準化され、設計マージンが拡大されて、その結果、インバータ等の電流開閉器のコストダウンと小型化を実現することが可能になる。
換言すると、特許文献１に記載の技術の実用を考慮すると、理想的な高遠オペアンプを使用する必要がある。さらに半導素子やゲート電圧を駆動するためのバッファ回路における遅れ時間や、そのものの応答遅れ時間を無視できず不安定な制御である。
これに対して、本発明が適用される半導体素子駆動装置は、低速な回路を用いて損失偏差を低減する制御を実現できる。さらには廉価なＣＭＯＳプロセスを採用できることからシステムオンチップなどの技術を用いて、半導体素子駆動装置の機能を集約することもできる。
即ち、あらゆる運転状態において常に安定した電流実効値を算出するために最適な適応フィルタ（ＬＰＦ１５等）を配置することで、損失偏差を大幅に抑制する効果が得られる。ＩＧＢＴ１３−１乃至１３−３等の半導体素子の個体差が大まかにわかっているか、或いは指令値を予め取得しているならば、例えばマップを持たせることでフィードフォワード制御とフィードバック制御を組み合わせることができ、その結果立ち上がり時の応答性をよりよくすることができる。
【００６５】
（２）さらに、図５の半導体素子駆動回路のように過温度判定部５１に備えることで、エミッタセンス電流の相対的誤差を、特に何らかの補正手法に頼らずとも、自動的に調整することができる。
なお、当該（２）の効果を奏するためには、過温度判定部５１が採用する必要は特になく、ＩＧＢＴ１３−１乃至１３−３等の複数の半導体素子の動作条件を判定する判定部（図示せず）を採用してもよい。
この場合、ＰＷＭ波形生成部１１は、判定部の判定結果に基づいて、駆動信号の生成パターンを変更できるロジック機能を有しているようにすることができる。
【００６６】
（３）さらに、図５の半導体素子駆動回路のように、
過温度判定部５１等の判定部は、複数の半導体素子（ＩＧＢＴ１３−１乃至１３−３等）の動作に応じて可変する値のうち、その定格を超過する運転状態に至る値を閾値として、実測値が閾値を超えるか否かという動作条件を判定する。
ＰＷＭ波形生成部１１は、判定部により閾値を下回ると判定された場合には、複数の半導体素子のスイッチングの形態が交互スイッチングとなるように、判定部により閾値を上回ると判定された場合には、複数の半導体素子のスイッチングの形態が並列スイッチングとなるように、駆動信号（パルス信号）の生成パターンを変更する。
交互スイッチングの際に、電圧変換器１４は、複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換し、ＬＰＦ１５を介して遅延して出力し、平均値演算器１７や誤差演算器１８等の演算器は、複数の半導体素子の各々に対応する誤差を算出する。
Ｓ／Ｈ器５３は、並列スイッチングに切り替わる際に、前記誤差の値をサンプルホールドする。
差動増幅器１２は、ＰＷＭ波形生成部１１から出力された複数の半導体素子の各々の駆動信号を、Ｓ／Ｈ器５３によりサンプルホールドされた、複数の半導体素子の各々に対応する誤差に基づいて調整して、複数の半導体素子の各々に供給する。
このようにして、ＩＧＢＴ１３−１乃至１３−３等の定格を超過しない範囲において、交互スイッチングを実施してゲート電圧の調整を逐次更新することによって、エミッタセンス電流の温度などの環境依存性や個体差等の影響を完全に無視することができ、常に精度の高い相対誤差に対する調整を実現できる。
【００６７】
（４）また、半導体素子駆動回路については、差動増幅器１２を除く部分を安価なマイクロプロセッサを用いて実現できる。換言すると、従来であればアナログ回路で実現すべき部分をソフトウェアにて機能補完することができ、かつ、アプリケーションの要求に応じて、ＬＰＦ１５の時定数を最適に調整できることからコスト抑制にも貢献する。
【符号の説明】
【００６８】
１ａ，１ｂ，１ｃ，１ｄ 電子回路
１１ ＰＷＭ波形生成部
１２ 差動増幅器
１３−１，１３−２，１３−３ ＩＧＢＴ
１４ 電圧変換部
１５ ＬＰＦ
１６ 感度調整器
１７ 平均値演算器
１８ 誤差演算器
５１ 過温度判定部
５２ 除算器
５３ Ｓ／Ｈ器
５４ 乗算器
５５ 減算器
１０１ 誤差演算器
【技術分野】
【０００１】
本発明は、複数の半導体素子を並列に駆動することが可能な半導体素子駆動装置及び方法に関する。詳しくは、本発明は、複数の半導体素子の特性差によって生じる、ターンオンやターンオフ時のスイッチングにおける電流の偏りを緩和して、各々の半導体素子にて発生する損失の偏りを平準化し、設計マージンを拡大することで、インバータ等の電流開閉器のコストダウンと小型化を実現することが可能な、半導体素子駆動装置及び方法に関する。
【背景技術】
【０００２】
従来より、電気自動車においては、一般的に、３相交流により駆動される同期電動機が用いられているため、バッテリ（直流電源）の直流出力を３相交流に変換して同期電動機を駆動するインバータが搭載されている。なお、このように電気自動車に搭載されるインバータを特に、「電気自動車用インバータ」と呼ぶ。
電気自動車用インバータの多くは、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）制御を採用し、当該ＰＷＭ制御を実現するための電力用半導体素子として、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を採用している。
【０００３】
ＩＧＢＴは、ゲート−エミッタ間の電圧Ｖｇｅで駆動され、ゲートに対する入力信号によってターンオン及びターンオフの動作ができる自己消弧形の半導体素子である。
ここで、ターンオフスイッチングとは、ＩＧＢＴのコレクタ−エミッタ間が導通状態から遮断状態に切り替わることをいう。ターンオンスイッチングとは、ＩＧＢＴのコレクタ−エミッタ間が遮断状態から導通状態に切り替わることをいう。
【０００４】
また、電気自動車用インバータにおいては、ＩＧＢＴを駆動する回路（以下、「半導体素子駆動回路」と呼ぶ）が設けられている。即ち、半導体素子駆動回路は、ＩＧＢＴのゲート−エミッタ間の電圧Ｖｇｅの値を可変することで、ＩＧＢＴのターンオン及びターンオフを制御する。
【０００５】
このような電気自動車用インバータは、通常、バッテリから引き出された直流電力を、所定の要求出力（例えば速度やトルク等の指令値）に応じて、電動機を駆動するために都合のよい交流電力に変換する。
このとき、出力電力や回生電力の大きさは、電圧と電流の２つのパラメータの積として表されるので、いずれかのパラメータの調整によって調整が可能である。
ただし、ＩＧＢＴのコレクタ−エミッタ間に印加できる最高電圧は、アバランシェ・ブレークダウンを出現させる電圧を超えることはできない。アバランシェ・ブレークダウンとは、アバランシェ増倍或いはブレークダウンとも呼ばれる次のような現象をいう。即ち、半導体中に大きな逆バイアスが印加されると、空乏層内のキャリアは、その内部に生成された大きな電界によって大きなエネルギーを得て加速され、半導体の共有結合を切断して新たな電子と正孔との対を生成する。この連鎖によって、移動する電子が爆発的に増える現象が、アバランシェ・ブレークダウンである。
【０００６】
以上のように、電気自動車用インバータの出力電力等を得るためには、電圧の調整では最高電圧の制約があるため、電流の調整が必要になる。例えば、電気自動車用インバータの出力電力等として大電力を得るためには、電流を増やす必要がある。
【０００７】
ただし、ＩＧＢＴを用いてＰＷＭ制御を行うにあたり、定常状態における定常損失を許容し、かつスイッチング過渡におけるスイッチング損失を許容するためには、パワーモジュールの放熱経路における熱抵抗を低減することと共に、放熱能力の不足分はデバイス面積を増やして熱抵抗を下げなければならない。
しかしながら、ＩＧＢＴ１個当りの面積を単純に拡大すると、歩留りを悪化させコスト増大を招くことから、通常、複数のＩＧＢＴが並列接続されたものを１セットにして用いられることが多い。
このとき、並列接続用に組み合わせる複数のＩＧＢＴは、特性が各々異なるため、電流に偏りが生じる。例えば、定常状態においてある一定電流に対して飽和電圧が異なる場合、複数のＩＧＢＴを並列接続することによって飽和電圧を揃えようと作用するため、飽和電圧が低いＩＧＢＴに電流が集中して流れる。これは、スイッチング過渡期においても同様になる。例えば、並列接続したＩＧＢＴのゲート端子に同レベルのゲート電圧が同時に印加された場合、異なる閾値電圧はスイッチング電流の偏りを与える。即ち、ターンオン時は閾値電圧が低いＩＧＢＴに電流が集中し、ターンオフ時においても、閾値電圧が高いＩＧＢＴが早く閉じるために閾値電圧が低いＩＧＢＴに電流が集中する。
【０００８】
以上のように、特性が異なる複数のＩＧＢＴを組み合わせると、偏った発生損失が生じてしまう。このため、ＩＧＢＴの十分な素子面積を大きくする等ディレーティングが必要となり、結果としてコスト増大を招くことになる。
従って、現状では、製造工程において特性が揃っているＩＧＢＴを選別して組み合わせる手法が考えられている。しかしながら、この手法によれば、選別するのに十分な量のウェハが流動されていることが前提となることから、数量変動に対して脆弱になることが予想される。
【０００９】
これに対して、特許文献１によれば、特性が異なるＩＧＢＴ等のパワー半導体が並列接続されて用いられる場合においても、エミッタセンス（マルチエミッタ）電流を、センス抵抗を介して電圧として取り出して、取り出した各々の電圧値を比較しながら双方のゲート端子へ電圧帰還する手法が提案されている。
この手法を適用することによって、エミッタセンス電流に差が生じると、電流が多く流れている方のＩＧＢＴについては、ゲート電圧が低く抑えられる方向に作用し、一方、電流が少ない方のＩＧＢＴについては、電流を多く流すように、ゲート電圧が高くなる方向に作用する。このような一連の動きが連続的に作用することで、定常時やスイッチング過渡時においても電流が均等に流れることになる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特許第３５８００２５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１の手法を適用した電気自動車用インバータを実用化するにあたり、スイッチング過渡への追従性を得るためには、高応答なアナログ演算回路（以下、オペアンプとも呼ぶ）を用意する必要がある。
特許文献１に記載の具体的な機能ブロック構成によると、ＡＤコンバータを通してデジタル変換された値が、マイクロコンピュータなどの演算器に入力される。マイクロコンピュータでは、入力値の平均値が算出され、その後、エミッタセンス電流の相対誤差や各々のＩＧＢＴのゲート電極に印加する電圧差分量がデジタル値で求められて、出力される。これらのデジタル値がＤＡコンバータによってアナログ電圧変換された信号を用いて、ＭＯＳＦＥＴが駆動され、その結果、ＩＧＢＴのゲート電圧の調整（下げる方向のみの調整）がなされる。
このような一連の処理が実行される全体の時間のうち、ＡＤ変換時間、演算時間、ＤＡ変換時間、ＭＯＳＦＥＴの応答時間等が、制御の無駄遅れ時間として見做される。
ＩＧＢＴを含め一般的なパワー半導体においては、スイッチング過渡における立ち上がり時間及び立ち下り時間は、数１０ｎｓｅｃ以下であることから、処理速度が桁違いに遅い中央演算処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：以下、ＣＰＵと呼ぶ）を用いることはできない。
従って、特許文献１の手法では、例えばＩＧＢＴの飽和領域において制御が不安定に陥るおそれが多分にあり、本来の目的である損失の均等配分を果たすことはできないことが容易に推測される。
特許文献１に記載の他の例においても、オペアンプを直接用いたフィードバック回路となっているが、同様にスルーレートの非常に高いオペアンプで構成する必要があり、回路の消費電力の増加が問題になるなど、コストや周辺も含めた回路規模の増加が問題となる。
また、エミッタセンス電流の相対的な誤差が非常に大きい（数１０パーセント以上）ことから、何らかの方法にて誤差が生じないように信号を調整する必要があると考えられる。
このようなことから、特許文献１に記載の手法が実用化に至っていない現状である。
【００１２】
以上まとめると、電気自動車用インバータのＩＧＢＴを並列に駆動する際に、組み合わせるＩＧＢＴの特性差によって引き起こされるターンオン時やターンオフ時のスイッチングにおける電流の偏りに起因して、各々のＩＧＢＴにて損失が発生する。このために設計マージンの拡大が困難であり、その結果、電気自動車用インバータのコストダウンと小型化の実現が困難になっている。
【００１３】
以上、電気自動車用インバータを例について説明したが、以上の内容は、電気自動車用インバータのみにあてはまるのではなく、電圧又は電流駆動型の半導体素子を用いた電流開閉器の全てにあてはまるものである。
即ち、このような電流開閉器において、ＩＧＢＴ等のパワー半導体素子を並列に駆動する際に、組み合わせる半導体素子の特性差によってターンオンやターンオフ時のスイッチングにおける電流の偏りが発生する。このため、このような電流の偏りを緩和して、各々のパワー半導体にて発生する損失の偏りを平準化し、設計マージンを拡大することで、電流開閉器のコストダウンと小型化を実現することが要求されている状況である。
【００１４】
本発明は、このような状況に鑑みてなされたものであり、複数の半導体素子を並列に駆動する場合に、当該複数の半導体素子の特性差によって生じるターンオンやターンオフ時のスイッチングにおける電流の偏りを緩和して、各々の半導体素子にて発生する損失の偏りを平準化し、設計マージンを拡大することで、インバータ等の電流開閉器のコストダウンと小型化を実現することが可能な、半導体素子駆動装置及び方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の半導体素子駆動装置は、
複数の半導体素子（例えば実施形態におけるＩＧＢＴ１３−１乃至１３−３）の並列駆動を行う、半導体素子駆動装置であって、
前記複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換する電圧変換器（例えば実施形態における電圧変換器１４）と、
前記電圧変換器に接続される低域透過フィルタ（例えば実施形態におけるＬＰＦ１５）と、
前記低域透過フィルタから出力される、前記複数の半導体素子の各々に対応する前記電圧信号の平均値を求め、それぞれの前記電圧信号についての前記平均値に対する誤差を演算する１以上の演算器（例えば実施形態における平均値演算器１７や誤差演算器１８）と、
前記複数の半導体素子の各々を駆動するための駆動信号を出力する出力部（例えば実施形態におけるＰＷＭ波形生成部１１）と、
前記出力部から出力された前記複数の半導体素子の各々の駆動信号を、前記１以上の演算器により算出された前記複数の半導体素子の各々に対応する前記誤差に基づいて調整して、前記複数の半導体素子の各々に供給する駆動信号供給部（例えば実施形態における差動増幅器１２）と、
を備えることを特徴とする。
【００１６】
この発明によれば、低域透過フィルタから出力される、複数の半導体素子の各々に対応する電圧信号の平均値が求められ、それぞれの前記電圧信号についての前記平均値に対する誤差が演算される。そして、前記複数の半導体素子の各々を駆動するための駆動信号が、前記複数の半導体素子の各々に対応する前記誤差に基づいて調整されて、前記複数の半導体素子の各々に供給される。
これにより、複数の半導体素子の特性差によって生ずるターンオンやターンオフ時のスイッチングにおける電流の偏りを緩和することができる。その結果、各々の半導体素子にて発生する損失の偏りが平準化され、設計マージンが拡大されて、その結果、インバータ等の電流開閉器のコストダウンと小型化を実現することが可能になる。
【００１７】
この場合、前記複数の半導体素子の動作条件を判定する判定部（例えば実施形態における過温度判定部５１）をさらに備え、前記出力部は、前記判定部の判定結果に基づいて、前記駆動信号の生成パターンを変更できるロジック機能を有しているようにすることができる。
【００１８】
この発明によれば、エミッタセンス電流の相対的誤差を、特に何らかの補正手法に頼らずとも、自動的に調整することができる。
【００１９】
この場合、前記判定部は、前記複数の半導体素子の動作に応じて可変する値のうち、その定格を超過する運転状態に至る値を閾値として、実測値が前記閾値を超えるか否かという動作条件を判定し、
前記出力部は、前記判定部により前記閾値を下回ると判定された場合には、前記複数の半導体素子のスイッチングの形態が交互スイッチングとなるように、前記判定部により前記閾値を上回ると判定された場合には、前記複数の半導体素子のスイッチングの形態が並列スイッチングとなるように、前記駆動信号の生成パターンを変更し、
前記交互スイッチングの際に、前記電圧変換器は、前記複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換し、前記１以上の演算器は、前記複数の半導体素子の各々に対応する前記誤差を算出し、
前記並列駆動に切り替わる際に、前記誤差の値をサンプルホールドするサンプルホールド器（例えば実施形態におけるＳ／Ｈ器５３）をさらに備え、
前記駆動信号供給部は、前記出力部から出力された前記複数の半導体素子の各々の駆動信号を、前記サンプルホールド器によりサンプルホールドされた、前記複数の半導体素子の各々に対応する前記誤差に基づいて調整して、前記複数の半導体素子の各々に供給するようにすることができる。
【００２０】
この発明によれば、半導体素子の定格を超過しない範囲において、交互スイッチングを実施することにより駆動信号の調整を行うことによって、エミッタセンス電流の温度などの環境依存性や個体差等の影響を完全に無視することができ、常に精度の高い相対誤差に対する調整を実現できる。
【００２１】
本発明の半導体素子の駆動方法は、上述した本発明の半導体素子駆動装置に対応する方法である。従って、上述した本発明の半導体素子駆動装置と同様の効果を奏することが可能になる。
【発明の効果】
【００２２】
本発明によれば、複数の半導体素子を並列に駆動する場合、当該複数の半導体素子の特性差によってターンオンやターンオフ時に生じる、スイッチングにおける電流の偏りを緩和して、各々の半導体素子にて発生する損失の偏りを平準化することができる。その結果、設計マージンが拡大され、インバータ等の電流開閉器のコストダウンと小型化の実現が可能になる。
【図面の簡単な説明】
【００２３】
【図１】本発明の半導体素子駆動回路を含む電子回路の一実施形態の概略構成を示す図である。
【図２】図１の電子回路と比較するための図であって、特許文献１に記載の電子回路についてのシミュレーション結果の一例を示す図である。
【図３】図１の電子回路と比較するための図であって、特許文献１に記載の電子回路についてのシミュレーション結果の別の例を示す図である。
【図４】本実施形態に係る図１の電子回路についてのシミュレーション結果の一例を示す図である。
【図５】本発明の半導体素子駆動回路を含む電子回路の実施形態であって、図１とは異なる実施形態の概略構成を示す図である。
【図６】エミッタセンス誤差自動補正手法を説明するための、図５の電子回路内の各信号のシミュレーション結果を示すタイミングチャートである。
【図７】図５の電子回路における各ＩＧＢＴのコレクタ電流及びゲート電圧のシミュレーションの結果を示す図である。
【図８】図７のシミュレーションに用いたＩＧＢＴの静特性、即ちコレクタ電流−飽和電圧特性を示す図である。
【図９】図５の電子回路における各ＩＧＢＴの累積損失及び損失偏差のシミュレーションの結果を示している。
【図１０】図５の電子回路における各ＩＧＢＴに流れるコレクタ電流の実機テストの結果を示している。
【図１１】図５の電子回路における各ＩＧＢＴの累積損失及び損失偏差の実機テストの結果を示している。
【図１２】本発明の半導体素子駆動回路を含む電子回路の概略構成の例であって、図１や図５とは別の例を示す図である。
【図１３】本発明の半導体素子駆動回路を含む電子回路の概略構成の例であって、図１、図５、図１２とは別の例を示す図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施形態を図面に基づいて説明する。
【００２５】
図１は、本発明の半導体素子駆動回路を含む電子回路１ａの一実施形態の概略構成を示す図である。
【００２６】
電子回路１ａは、例えば、電気自動車用インバータのパワーモジュールの一部として採用することができる。電子回路１ａは、ＰＷＭ波形生成部１１と、差動増幅器１２と、ＩＧＢＴ１３−１乃至１３−３と、電圧変換器１４と、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）１５と、感度調整器１６と、平均値演算器１７と、誤差演算器１８と、を備えている。
即ち、電子回路１ａのうち、ＩＧＢＴ１３−１乃至１３−３が半導体素子の一例であって、これらの３つの半導体素子が並列接続されて１組となり、当該１組が半導体素子駆動回路によって駆動される。この半導体素子駆動回路が、ＰＷＭ波形生成部１１と、差動増幅器１２と、電圧変換器１４と、ＬＰＦ１５と、感度調整器１６と、平均値演算器１７と、誤差演算器１８と、から構成されている。
【００２７】
３つのＩＧＢＴ１３−１乃至１３−３の各々に対しては、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）が対となってそれぞれ用いられる。即ち、ＦＷＤは、ＩＧＢＴ１３−１乃至１３−３の各々に対する還流ダイオードであり、ＩＧＢＴ１３−１乃至１３−３の各々と並列に、かつ、ＩＧＢＴ１３−１乃至１３−３の入出力方向とは逆方向に接続される。
ＩＧＢＴ１３−１乃至１３−３は、インバータの電源線等の母線を接続又は遮断するスイッチング機能を有しており、ＩＧＢＴ１３−１乃至１３−３のゲートに与えられる駆動信号の電圧の大きさに応じて、即ち、ゲート−エミッタ間の電圧Ｖｇｅの大きさに応じて、ターンオン又はターンオフする。
半導体素子駆動回路の差動増幅器１２は、ＰＷＭ波形生成部１１のロジック回路から出力されるパルス信号と、後述の誤差演算器１８からの帰還信号との電圧の差分を増幅し、その増幅後の信号に基づいて、ＩＧＢＴ１３−１乃至１３−３のゲート−エミッタ間の電圧Ｖｇｅを可変することによって、ＩＧＢＴ１３−１乃至１３−３のターンオン及びターンオフを制御する。
【００２８】
本実施形態の半導体素子駆動回路では、このような差動増幅器１２に対して、フィードバック信号を帰還するために、電圧変換器１４と、ＬＰＦ１５と、感度調整器１６と、平均値演算器１７と、誤差演算器１８と、が設けられている。
電圧変換器１４は、センス抵抗Ｒｅｓ１乃至Ｒｅｓ３を介して、ＩＧＢＴ１３−１乃至１３−３の各々のエミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ３を電圧信号に変換する。
ＬＰＦ１５は、本実施形態の半導体素子駆動回路の特徴の１つとなる部位として、電圧変換器１４の後段に設けられている、数ｍｓｅｃ以上の時定数を有する低域透過フィルタである。ＬＰＦ１５が電圧変換器１４の後段に配置されているため、ＩＧＢＴ１３−１乃至１３−３のスイッチング過渡期において極めて安定した電流及び電圧波形が得られる。このＬＰＦ１３に起因する本作用の効果の詳細については後述する。
感度調整器１６は、フィードバック信号のゲイン（以下、「帰還ゲイン」と呼ぶ）を調整する。
平均値演算器１７は、ＩＧＢＴ１３−１乃至１３−３の各々のエミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ３の各検出電圧の平均値、より正確には、ＬＰＦ１５を通過して感度調整器１６により帰還ゲインが調整された各検出電圧の平均値を算出する。
誤差演算器１８は、ＩＧＢＴ１３−１乃至１３−３の各々のエミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ３の各検出電圧、より正確には、ＬＰＦ１５を通過して感度調整器１６により帰還ゲインが調整された各検出電圧の誤差を演算する。即ち、誤差演算器１８は、各検出電圧と、平均値演算器１７により演算された平均値との差分を、誤差として演算する。誤差演算器１８により演算された誤差は、フィードバック信号として差動増幅器１２に供給される。
【００２９】
次に、図１の電子回路１ａの基本動作（作用）について説明する。
なお、ＩＧＢＴ１３−１乃至１３−３のゲート電圧へのフィードバック制御に関する基本動作の概要は、特許文献１に記載のものと基本的に同様であるので、ここではその説明は省略する。
そこで、以下、ＬＰＦ１５によって積分された値を用いることがなぜ有効であるのかについて説明する。
【００３０】
図２は、図１の電子回路１ａと比較するための図であって、特許文献１に記載の電子回路についてのシミュレーション結果の一例を示す図である。
図２（Ａ）及び図２（Ｃ）は、帰還制御に遅れが生じない理想的な状態（この状態を、初期状態と呼ぶ）のシミュレーション結果を示している。図２（Ｂ）及び図２（Ｄ）は、３桁オーダの値の帰還ゲインを用いて、また、特許文献１に記載の電子回路における帰還制御の応答遅れを、μＦオーダの容量Ｃｌｐｆと２桁オーダの値の抵抗ＲｌｐｆとからなるＣＲ回路に模して表現した場合におけるシミュレーション結果を示している。
図２（Ａ）及び図２（Ｂ）において、横軸は時間ｔ（μｓｅｃ）を示しており、縦軸は、３つのＩＧＢＴを並列接続した場合における、各ＩＧＢＴについてのコレクタ−エミッタ電圧Ｖｃｅ又はコレクタ電流Ｉｃを示している。なお、同図中、Ｚ１乃至Ｚ３の各々が３つのＩＧＢＴの１つずつに対応する。
図２（Ｃ）及び図２（Ｄ）において、横軸は時間ｔ（μｓｅｃ）を示しており、縦軸は、３つのＩＧＢＴを並列接続した場合における、各ＩＧＢＴについてのコレクタ−エミッタ電圧Ｖｃｅ又はコレクタ電流Ｉｃを示している。
図２に示すように、スイッチング過渡におけるコレクタ電流Ｉｃの急激な変動に対して忠実に反応（レスポンス）できない場合、各ＩＧＢＴのオン又はオフのためのスイッチング時の過渡期間における損失（以下、スイッチング損失と呼ぶ）は、各ＩＧＢＴのそれぞれの特性の違いがそのまま反映されることになる。特にオン時のスイッチングにおいては、位相が１８０度以上まわりこみ、各コレクタ電流Ｉｃの波形は発振ぎみになっている。
【００３１】
図３は、図１の電子回路１ａと比較するための図であって、特許文献１に記載の電子回路についてのシミュレーション結果の別の例を示す図である。
図３（Ａ）及び図３（Ｃ）は、初期状態のシミュレーション結果を示している。図３（Ｂ）及び図３（Ｄ）は、帰還ゲインを図２の例よりも１桁上げて４桁オーダの値とした場合のシミュレーション結果を示している。なお、帰還制御の応答遅れは、図２の例と同一とされている。
図３の各図の横軸と縦軸との関係は、図２のものと同様である。
図３に示すように、特許文献１に記載の電子回路について、図２の場合よりも帰還ゲインを上げていくと、各コレクタ電流Ｉｃの発振状態は持続する。このように実用を考慮した場合、特許文献１に記載の電子回路については、潜在的な問題が解消されていないことがわかる。
【００３２】
ここで、インバータ等のアプリケーションの要求仕様が既知の場合、例えばハイブリッド自動車のような少なくとも数ミリ秒以上の時定数で整定し、かつイナーシャが大きく時間的に大きな回転変動がない系の場合、コレクタ電流Ｉｃの大きな変動も小さい。このため、帰還制御の応答遅れを示すＣＲの時定数を、上述のスイッチング過渡における安定性に影響しないレベルまで大きくすることが望ましいと考えられる。
例えば、１０ｋＨｚにおける電圧変動を４０ｄＢ程度（１／１０００倍程度）まで許容するならば、ＬＰＦ１５としての１次の低域透過フィルタの遮断周波数は、１００Ｈｚ（時定数のｆｃ＝１／２πτ、τ＝ＣＲ）程度とすればよい。このことは、数１００Ｈｚ程度で制御される対象であれば十分に成立することを意味し、ゆえに、半導体素子駆動回路に低速オペアンプを用いても十分に成立することを意味する。さらには、廉価なＣＭＯＳプロセスを採用できることから、システムオンチップなどの技術を用いて半導体素子駆動回路の機能を集約することもできる。
【００３３】
図４は、本実施形態に係る図１の電子回路１ａについてのシミュレーション結果の一例を示す図である。
図４（Ａ）及び図４（Ｃ）は、初期状態のシミュレーション結果を示している。図４（Ｂ）及び図４（Ｄ）は、帰還ゲインを図３の例（従来の高ゲインの例）と同一値として、また、ＬＰＦ１５による帰還制御の応答遅れをＣＲ回路に模して、当該ＣＲ回路の容量Ｃｌｐｆについては、図３の例（従来の高ゲインの例）と同一値であるが、当該ＣＲ回路の抵抗Ｒｌｐｆについては、図３の例（従来の高ゲインの例）の１０倍の値とした場合におけるシミュレーション結果を示している。
図４（Ａ）及び図４（Ｂ）において、横軸は時間ｔ（μｓｅｃ）を示しており、縦軸は、３つのＩＧＢＴ１３−１乃至１３−３を並列接続した場合における、各ＩＧＢＴ１３−１乃至１３−３についてのコレクタ−エミッタ電圧Ｖｃｅ又はコレクタ電流Ｉｃを示している。なお、同図中、Ｚ１乃至Ｚ３の各々が３つのＩＧＢＴ１３−１乃至１３−３の１つずつに対応する。
図４の各図の横軸と縦軸との関係は、図２や図３のものと同様である。
図４に示すように、スイッチングの初期においては、フィルタの初期値がないため安定するまでに時間を有するものの、数ミリ秒後には、オン時のスイッチングにおける発振状態が大幅に改善され、図５の例（従来の低ゲイン）に近い安定した電流波形の出力が得られていることがわかる。
なお、図４において、やや脈動成分が残っているのは、シミュレーションの計算の都合上、時定数を短く設定しているためである。即ち、実装時のＬＰＦ１５の時定数を長く設定することで、このような脈動成分を十分に低減すること（ほぼ無くすこと）が可能である。
【００３４】
次に、本発明の半導体素子駆動回路を含む電子回路の別の実施形態について説明する。
図５は、本発明の半導体素子駆動回路を含む電子回路１ｂの実施形態であって、図１とは異なる実施形態の概略構成を示す図である。
ただし、図５において、図１と対応する箇所には対応する符号を付してあり、これらの箇所については説明を適宜省略する。
図５の電子回路１ｂは、図１の電子回路１ａの構成に加えて、過温度判定部５１と、除算器５２と、Ｓ／Ｈ器５３と、乗算器５４と、減算器５５と、を備えている。
【００３５】
過温度判定部５１は、例えばＩＧＢＴ１３−１乃至１３−３の各々の接合温度を検出するセンサ（例えば、オンチップダイオード温度センサ）を有しており、当該センサの検出結果に基づいて、ＩＧＢＴ１３−１乃至１３−３の接合温度が保証値より小さいのかそれとも大きいのかを判定する。或いはまた図５に図示しないが、過温度判定部５１は、センサを有せずとも、ＩＧＢＴ１３−１乃至１３−３の各々のエミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ３の大きさによって、ＩＧＢＴ１３−１乃至１３−３の接合温度が保証値より小さいのかそれとも大きいのかを判定してもよい。
過温度判定部５１は、このような判定の結果を示す信号をＰＷＭ波形生成部１１のロジック回路に出力する。
図５の電子回路１ｂのロジック回路は、過温度判定部５１の判定の結果を示す信号を入力し、当該信号のレベルによって、パルス信号（駆動パルス）の生成パターンを任意に変更できるロジック機能を有している。具体的には、ロジック回路は、パルス信号の出力オン又はオフのタイミング調整を行う機能を有している。ロジック回路は、これらの機能を有することで、ＩＧＢＴ１３−１乃至１３−３の間の各エミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ３の相対的誤差について、補正に頼らずとも自動的に調整することができる。
【００３６】
さらに、図５の電子回路１ｂにおいては、並列接続するＩＧＢＴ１３−１乃至１３−３の間の各エミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ３の相対誤差を自動的に補正するために、除算器５２と、Ｓ／Ｈ器５３と、乗算器５４と、減算器５５と、が設けられている。
なお、以下、このような補正手法を、以下、エミッタセンス誤差自動補正手法と呼ぶ。
【００３７】
以下、エミッタセンス誤差自動補正手法について説明する。
図６は、エミッタセンス誤差自動補正手法を説明するための、図５の電子回路１ｂ内の各信号のシミュレーション結果を示すタイミングチャートである。ただし、図６のシミュレーションでは、説明の簡略上、２つのＩＧＢＴ１３−１，１３−２が並列接続されていることが前提とされている。
具体的には図６には、上から順に、ＩＧＢＴ１３−１のコレクタ電流Ｉｃ１、ＩＧＢＴ１３−２のコレクタ電流Ｉｃ２、ＩＧＢＴ１３−１のエミッタセンス電流Ｉｅｓ１若しくはＩＧＢＴ１３−２のエミッタセンス電流Ｉｅｓ２、ＩＧＢＴ１３−１，１３−２の調整後電圧換算実効値Ｖｅｓ１＿ｇａｉｎ＿ｒｍｓ，Ｖｅｓ２＿ｇａｉｎ＿ｒｍｓ（後述の式（４）参照）、ＩＧＢＴ１３−１，１３−２のゲート電圧の補正量ｄＶｅｓ１，ｄＶｅｓ２、ＩＧＢＴ１３−１のゲート電圧Ｖｇ１、ＩＧＢＴ１３−２のゲート電圧Ｖｇ２、及びＩＧＢＴ１３−１，１３−２の累積損失についての、各々のタイミングチャートが示されている。
【００３８】
図６において、時刻ｔ’が、ＩＧＢＴ１３−１，１３−２のスイッチングの形態の変更点、即ち交互スイッチングと並列スイッチングの変更点であるものとする。スイッチングの形態の変更の条件としては、ＩＧＢＴ１３−１，１３−２に関する値、例えば温度やエミッタセンス電流Ｉｅｓ１，Ｉｅｓ２の値が、所定の閾値を超えたことが採用されている。ここで、閾値としては、ＩＧＢＴ１３−１，１３−２の素子の定格を超過する運転状態に至る値であって、十分余裕を持って変更することが可能な値が好適である。
本実施形態では、ＩＧＢＴ１３−１，１３−２の素子の接合温度の保証値に基づいて閾値が設定されているものとする。そして、ＰＷＭ波形生成部１１のロジック回路が、過温度判定部５１の判定結果が閾値を下回るという場合には交互スイッチングとなるように、過温度判定部５１の判定結果が閾値を上回るという場合には並列スイッチングとなるように、駆動信号たるパルス信号の生成パターンを変更する。
【００３９】
時刻ｔ’よりも前の期間Ｔ１は、ＩＧＢＴ１３−１，１３−２の交互スイッチング区間を示している。即ち、この期間Ｔ１では、ＩＧＢＴ１３−１，１３−２が交互にスイッチングすることによって、その時々における実効電流に対するエミッタセンス電流Ｉｅｓ１，Ｉｅｓ２が、並列駆動する各々のＩＧＢＴ１３−１，１３−２から得られる。
いうまでもなく、電気自動車のモータ等のインダクタンス（Ｌ）負荷に対しては、スイッチングによって電流を持ち替えても、その電流の大きさや向きは保存されるため、実効電流はほぼ等しい値となる。その結果、双方のエミッタセンス電流Ｉｅｓ１，Ｉｅｓ２の差異は、それらの相対的誤差を示すことになる。
時刻ｔ’から時刻ｔ”までの期間Ｔ２では、ＩＧＢＴ１３−１，１３−２の並列スイッチングの期間であって、エミッタセンス電流Ｉｅｓ１，Ｉｅｓ２の相対誤差の補正が行われる期間である。枠６１，６２内に示すように、エミッタセンス電流Ｉｅｓ１，Ｉｅｓ２に相対感度誤差があっても，自動的に均等な電流及び損失が配分されるように、ＩＧＢＴ１３−１，１３−２のゲート電圧へ補正電圧が印加される。
なお、時刻ｔ”以降の期間Ｔ３は、ＩＧＢＴ１３−１，１３−２の並列スイッチングが行われるが、エミッタセンス電流Ｉｅｓ１，Ｉｅｓ２の相対誤差の補正が行われない場合の期間である。この期間Ｔ３は、期間Ｔ２との比較のために、当該補正が行われない場合の成行き制御の期間として、故意に挿入されているものである。このため、枠６３内に示すように、累積損失が生じていることがわかる。
【００４０】
ここで、次の式（１）は、ＩＧＢＴ１３−１乃至１３−３について、エミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ３と、実際にコレクタ−エミッタ間に流れているコレクタ電流Ｉｃ１乃至Ｉｃ３との関係をそれぞれ示している。
【数１】
なお、式（１）において、係数Ｋ１乃至Ｋ３は、エミッタセンス比の逆数を表している。これらの係数Ｋ１乃至Ｋ３がばらつくことによって、エミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ３の相対誤差が生じる。係数Ｋ１乃至Ｋ３は、デバイスの寸法ばらつきや、製造プロセスでのドーピング濃度のばらつき等によって固体差が生じる。
【００４１】
ＩＧＢＴ１３−１乃至１３−３の交互スイッチングのもとにおいては、次の式（２）が成立する。
【数２】
ここで、ｒｍｓは実行値を示している。
即ち、式（２）は、パルス電流の平均値（ＬＰＦ１５の値）が、フィルタ時定数τ＝１／ＣＲの時間範囲における実効値．即ち、電力と等価的に扱うことができることを意味している。
【００４２】
電圧変換器１４がエミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ３を電圧変換する場合は、センス抵抗Ｒｅｓ１乃至Ｒｅｓ３を、エミッタセンス端子に直列に接続して両端の電圧を観測するのが簡易であり、このときの関係は次の式（３）に示されるようになる。
【数３】
式（３）において、Ｖｅｓ１＿ｒｍｓ乃至Ｖｅｓ３＿ｒｍｓが、エミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ３の電圧変換値の実効値である。
【００４３】
感度調整器１６は、式（４）に示すように、Ｖｅｓ１＿ｒｍｓ乃至Ｖｅｓ３＿ｒｍｓに対して、所定のゲインＧａｉｎを乗算することによって、帰還ゲインを調整する。なお、以下、調整後の電圧Ｖｅｓ１＿ｒｍｓ乃至Ｖｅｓ３＿ｒｍｓの実効値を、エミッタセンス電流の調整後電圧換算実効値Ｖｅｓ１＿ｇａｉｎ＿ｒｍｓ乃至Ｖｅｓ３＿ｇａｉｎ＿ｒｍｓと呼ぶ。
【数４】
【００４４】
平均値演算器１７は、次の式（５）を演算することによって、並列に接続されたＩＧＢＴ１３−１乃至１３−３の各々についてのエミッタセンス電流の調整後電圧換算実効値Ｖｅｓ１＿ｇａｉｎ＿ｒｍｓ乃至Ｖｅｓ３＿ｇａｉｎ＿ｒｍｓの平均値として、Ｖｅｓ＿ｇａｉｎ＿ｒｍｓ＿ｏｒｇを算出する。
【数５】
【００４５】
誤差演算器１８は、次の式（６）を演算することによって、ＩＧＢＴ１３−１乃至１３−３の各々のエミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ２の誤差（電圧）として、ｅｒｒ１乃至ｅｒｒ３を算出する。
【数６】
【００４６】
除算器５２は、次の式（７）を演算することによって、ＩＧＢＴ１３−１乃至１３−３の各々について、エミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ２の誤差（電圧）の平均からの変動率ｄｉｖ１乃至ｄｉｖ３をそれぞれ求める。
【数７】
【００４７】
これらの式（７）までの演算は常時実行されるが、ＩＧＢＴ１３−１乃至１３−３のスイッチングの形態が並列スイッチングになる変更点である時刻ｔ’’を境に、Ｓ／Ｈ器５３によって、式（８）に示すようにサンプルホールドされる。
【数８】
このようにサンプルホールドされるのは、時刻ｔ’以降は並列スイッチングの形態に移行するため、前提条件である等しい実効電流の状態が崩れ、正確な変動率を計算できなくなるためである。
【００４８】
そして、乗算器５４及び減算器５５によって、次の式（９）が演算され、その結果得られるフィードバック信号ｄＶｅｓ１乃至ｄＶｅｓ３が、ＩＧＢＴ１３−１乃至１３−３のゲート電圧の補正量（操作量）として、ゲート電圧へ負帰還されること、即ち本実施形態では差動増幅器１２に供給されることになる。
【数９】
【００４９】
ＰＷＭ波形生成部１１のロジック回路からのパルス信号の電圧Ｖｇｇとすると、差動増幅器１２によって、次の式（１０）が演算されて、その結果得られるゲート電圧Ｖｇ１（ｔ）乃至Ｖｇ３（ｔ）の各々がＩＧＢＴ１３−１乃至１３−３の各ゲートに印加される。
【数１０】
【００５０】
このように、ＩＧＢＴ１３−１乃至１３−３の各エミッタセンス電流Ｉｅｓ１乃至Ｉｅｓ３に相対感度誤差があっても、自動的に均等な電流及び損失が配分されるように、ＩＧＢＴ１３−１乃至１３−３のゲート電圧に対して補正電圧が印加される。
また、図６に図示しないが、再び交互スイッチングの形態に移行するに場合は、補正電圧が解除され、ＩＧＢＴ１３−１乃至１３−３の各々は元のゲート電圧で駆動される。
【００５１】
以上説明したように、エミッタセンス誤差自動補正手法が適用される図５の電子回路１ｂの半導体素子駆動回路によって、ＩＧＢＴ１３−１乃至１３−３が駆動される場合、交互スイッチング時における通電電流（コレクタ電流Ｉｃ）は、並列時において均等に電流が分流した場合の通電電流に対して少なくともＮ倍（Ｎは、並列数であり、本実施形態では３）の大きさになる。このため、並列動作時に対して十分大きなところで、ゲート電圧の補正量が算出されていることになる。従って、如何なる時においても既知の電流範囲内において自動的にゲート電圧の補正量が算出され、その算出値が用いられるので、非常に精度のよい補正がなされることになる。
例えば、上述の如く、制御対象の特性や使われ方が既知の場合、制御性に影響を与えない程度までＬＰＦ１５の時定数を遅くすることによって、コレクタ電流Ｉｃの実効値、即ち電力を均一にするようなゲート電極への帰還電圧を印加する作用が得られる。このように、電流実効値の均等化（損失配分の均等化）に特に効果を奏することが可能になる。
【００５２】
さらに以下、当該効果について、図７乃至図１１を参照して説明する。
図７は、各ＩＧＢＴのコレクタ電流Ｉｃ及びゲート電圧のシミュレーションの結果を示している。ただし、説明の簡略上、並列接続数ｎ＝２、即ちＩＧＢＴ１３−１，１３−２のみが並列接続されていることが前提とされている。
図７（Ａ）乃至図７（Ｃ）の各々は、帰還ゲインを０、５０、１００のそれぞれとした場合における、コレクタ電流Ｉｃのタイミングチャートである。図７（Ｄ）乃至図（Ｆ）の各々は、帰還ゲインを０、５０、１００のそれぞれとした場合における、ゲート電圧のタイミングチャートである。
図８は、図７のシミュレーションに用いたＩＧＢＴ１３−１，１３−２の静特性、即ちコレクタ電流Ｉｃ−飽和電圧特性を示している。
図７及び図８に示すように、制御の帰還ゲインを適切な値に調整することによって、各ＩＧＢＴ（このシミュレーションでは、ＩＧＢＴ１３−１，１３−２）に印加されるゲート電圧が相互に制御されるため、各ＩＧＢＴ１３−１，１３−２に流れる電流の偏りが大幅に改善される。
【００５３】
図９は、各ＩＧＢＴの累積損失及び損失偏差のシミュレーションの結果を示している。ただし、説明の簡略上、並列接続数ｎ＝２、即ちＩＧＢＴ１３−１，１３−２のみが並列接続されていることが前提とされている。
図９（Ａ）乃至（Ｃ）は、帰還ゲインを０、５０、１００のそれぞれとした場合における、ＩＧＢＴ１３−１，１３−２の累積損失のタイミングチャートである。ただし、単位電流当りのスイッチング損失、定常損失は任意値が用いられており、縦軸は参考値である。
図９（Ｄ）乃至（Ｆ）は、帰還ゲインを０、５０、１００のそれぞれとした場合における、ＩＧＢＴ１３−１，１３−２間の損失偏差のタイミングチャートである。
図７のシミュレーション結果と同様に、図９のシミュレーション結果からも、制御の帰還ゲインを適切な値に調整することによって、ＩＧＢＴ１３−１，１３−２における損失も均等化されることがわかる。
【００５４】
図１０は、各ＩＧＢＴに流れるコレクタ電流Ｉｃの実機テストの結果を示している。ただし、図７のシミュレーション結果との比較を容易なものとすべく、並列接続数ｎ＝２、即ちＩＧＢＴ１３−１，１３−２のみが並列接続されていることが前提とされている。
図１０（Ａ）は、上述のエミッタセンス誤差自動補正手法に基づく制御（以下、「電流偏差制御」とも呼ぶ）がなされていない場合の実機テストの結果である。これに対して、図１０（Ｂ）は、電流偏差制御がなされている場合の実機テストの結果である。
図１０（Ａ）と図１０（Ｂ）とを比較するに、電流偏差制御がなされている場合は、電流偏差制御がなされていない場合に対して、実機においても電流の偏りを改善する効果があることがわかる。
【００５５】
図１１は、各ＩＧＢＴの累積損失（発生損失）及び損失偏差の実機テストの結果を示している。ただし、図９のシミュレーション結果との比較を容易なものとすべく、並列接続数ｎ＝２、即ちＩＧＢＴ１３−１，１３−２のみが並列接続されていることが前提とされている。
図１１（Ａ）は、累積損失（発生損失）の実機テストの結果であり、図１１（Ｂ）は、損失偏差の実機テストの結果である。
図１１に示すように、実機テストでも、図９のシミュレーション結果と同様に、損失の偏りが大幅に改善されることが確認された。
【００５６】
以上のごとく、実機においても（図１０及び図１１参照）、シミュレーション（図７乃至図９参照）の予測通りの結果を得ることができ、電流偏差制御の効果を確認することができた。
【００５７】
また、以上の効果を奏するエミッタセンス誤差自動補正手法が適用される、図５の電子回路１ｂの半導体素子駆動回路は、アナログ回路と簡易的なデジタル回路とのみで実現可能であるし、或いは廉価なＣＰＵを用いても十分に実現可能である。
特に、半導体素子駆動回路のうち差動増幅器１２を除く全ては、シリコンデバイスにて１チップ、或いは複数チップに集積化できる。
パッケージは、ＩＧＢＴ１３−１乃至１３−３（又はパワーモジュール）と切り離した半導体素子駆動回路のみを集約することも、ＩＧＢＴ１３−１乃至１３−３を含んだ形（インテリジェント パワーモジュール、図５の機能全てを１パッケージ化したもの）にすることもできる。さらには、図５に図示せぬ上位システムを集約することも可能である。以上のように、パッケージング（集約化）される機能選択において、その形態に特別な制約はない。
そして、エミッタセンス誤差自動補正手法が適用可能となるので、電子回路１ｂの製造工程内での調整工程を排除できる。さらには相対的な誤差量をリアルタイムに演算し補正できることから、チップ面積などの過剰な設計マージンを取り除くことができるため、電子回路１ｂのコストダウンに大きく貢献することができる。
【００５８】
なお、本発明は上述した実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
【００５９】
図１２は、本発明の半導体素子駆動回路を含む電子回路１ｃの概略構成の例であって、図１や図５とは別の例を示す図である。
ただし、図１２において、図１や図５と対応する箇所には対応する符号を付してあり、これらの箇所については説明を適宜省略する。
図１２の電子回路１ｃにおいては、図１の電子回路１ａの平均値演算器１７及び誤差演算器１８の代わりに、誤差演算器１０１が設けられている。
特許文献１に記載の従来の半導体素子駆動回路のうち、オペアンプで構成されるフィードバック回路は、ＩＧＢＴの並列数が２個の場合は２個のオペアンプで成立するが、ＩＧＢＴの並列数が３個の場合を想定すると（特許文献１には並列数３個の場合の記載はない）、理論上、オペアンプが９個必要となり、コスト及び回路面積が増大する。これに対して、図１２の誤差演算器１０１では、ダイオードによるＯＲ回路とオペアンプの出力に適当な大きさの抵抗とが直列に接続されているため、最終段の誤差演算用のオペアンプを省略することができ、その結果、コスト及び回路面積を減少させることが可能になる。なお、抵抗の適当な大きさとは、例えばオペアンプの出力や吸い込み特性に影響を与えず、かつ次段の差動増幅器１２を駆動できる程度の大きさをいう。
【００６０】
図１３は、本発明の半導体素子駆動回路を含む電子回路１ｄの概略構成の例であって、図１、図５、図１２とは別の例を示す図である。
ただし、図１３において、図１や図５と対応する箇所には対応する符号を付してあり、これらの箇所については説明を適宜省略する。
図１３の電子回路１ｄにおいては、図１の電子回路１ａの構成に加えてさらに、過温度判定部５１が設けられている。
ただし、過温度判定部５１は、図５の電子回路１ｂの構成要素にもなっており、図５を用いて説明済みであるので、ここではその説明は省略する。
例えば、本発明は、ＩＧＢＴのみならず、スイッチング機能を有する任意の半導体素子の駆動用として適用することができる。
【００６１】
また、上記図５の実施形態では、過温度判定部５１が採用されたが、特にこれに限定されず、ＩＧＢＴ１３−１乃至１３−３等の複数の半導体素子の動作条件を判定する判定部を採用してもよい。
この場合、ＰＷＭ波形生成部１１は、判定部の判定結果に基づいて、駆動信号の生成パターンを変更できるロジック機能を有しているようにすることができる。
【００６２】
さらにまた、本発明は、例えば、ゲートに与えられる駆動信号の電圧に応じてオン又はオフするスイッチング機能を有し、コレクタとエミッタが母線中に挿入される半導体素子によって、母線を導通又は遮断するために、駆動信号を半導体素子のゲートに供給する駆動回路に広く適用することができる。
換言すると、本発明は、電気自動車、電車、産業用装置等に用いられるインバータは勿論のこと、その他、電圧又は電流駆動型の任意の半導体素子を用いた任意の電流開閉器に適用することができる。
【００６３】
以上説明した本発明が適用可能な半導体素子駆動回路のいずれも、次の（１）の効果を奏することが可能になる。
【００６４】
（１）複数の半導体素子（例えばＩＧＢＴ１３−１乃至１３−３）の並列駆動を行う半導体素子駆動装置において、
電圧変換器１４は、複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換し、
平均値演算器１７や誤差演算器１８等の演算器は、ＬＰＦ１５（低域透過フィルタ）から出力される、複数の半導体素子の各々に対応する電圧信号の平均値を求め、それぞれの電圧信号についての平均値に対する誤差を演算し、
ＰＷＭ波形生成部１１は、複数の半導体素子の各々を駆動するための駆動信号（パルス信号）を出力し、
差動増幅器１２は、複数の半導体素子の各々の駆動信号を、当該複数の半導体素子の各々に対応する誤差に基づいて調整して、当該複数の半導体素子の各々に供給する。
これにより、複数の半導体素子の特性差によって生ずるターンオンやターンオフ時のスイッチングにおける電流の偏りを緩和することができる。その結果、各々の半導体素子にて発生する損失の偏りが平準化され、設計マージンが拡大されて、その結果、インバータ等の電流開閉器のコストダウンと小型化を実現することが可能になる。
換言すると、特許文献１に記載の技術の実用を考慮すると、理想的な高遠オペアンプを使用する必要がある。さらに半導素子やゲート電圧を駆動するためのバッファ回路における遅れ時間や、そのものの応答遅れ時間を無視できず不安定な制御である。
これに対して、本発明が適用される半導体素子駆動装置は、低速な回路を用いて損失偏差を低減する制御を実現できる。さらには廉価なＣＭＯＳプロセスを採用できることからシステムオンチップなどの技術を用いて、半導体素子駆動装置の機能を集約することもできる。
即ち、あらゆる運転状態において常に安定した電流実効値を算出するために最適な適応フィルタ（ＬＰＦ１５等）を配置することで、損失偏差を大幅に抑制する効果が得られる。ＩＧＢＴ１３−１乃至１３−３等の半導体素子の個体差が大まかにわかっているか、或いは指令値を予め取得しているならば、例えばマップを持たせることでフィードフォワード制御とフィードバック制御を組み合わせることができ、その結果立ち上がり時の応答性をよりよくすることができる。
【００６５】
（２）さらに、図５の半導体素子駆動回路のように過温度判定部５１に備えることで、エミッタセンス電流の相対的誤差を、特に何らかの補正手法に頼らずとも、自動的に調整することができる。
なお、当該（２）の効果を奏するためには、過温度判定部５１が採用する必要は特になく、ＩＧＢＴ１３−１乃至１３−３等の複数の半導体素子の動作条件を判定する判定部（図示せず）を採用してもよい。
この場合、ＰＷＭ波形生成部１１は、判定部の判定結果に基づいて、駆動信号の生成パターンを変更できるロジック機能を有しているようにすることができる。
【００６６】
（３）さらに、図５の半導体素子駆動回路のように、
過温度判定部５１等の判定部は、複数の半導体素子（ＩＧＢＴ１３−１乃至１３−３等）の動作に応じて可変する値のうち、その定格を超過する運転状態に至る値を閾値として、実測値が閾値を超えるか否かという動作条件を判定する。
ＰＷＭ波形生成部１１は、判定部により閾値を下回ると判定された場合には、複数の半導体素子のスイッチングの形態が交互スイッチングとなるように、判定部により閾値を上回ると判定された場合には、複数の半導体素子のスイッチングの形態が並列スイッチングとなるように、駆動信号（パルス信号）の生成パターンを変更する。
交互スイッチングの際に、電圧変換器１４は、複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換し、ＬＰＦ１５を介して遅延して出力し、平均値演算器１７や誤差演算器１８等の演算器は、複数の半導体素子の各々に対応する誤差を算出する。
Ｓ／Ｈ器５３は、並列スイッチングに切り替わる際に、前記誤差の値をサンプルホールドする。
差動増幅器１２は、ＰＷＭ波形生成部１１から出力された複数の半導体素子の各々の駆動信号を、Ｓ／Ｈ器５３によりサンプルホールドされた、複数の半導体素子の各々に対応する誤差に基づいて調整して、複数の半導体素子の各々に供給する。
このようにして、ＩＧＢＴ１３−１乃至１３−３等の定格を超過しない範囲において、交互スイッチングを実施してゲート電圧の調整を逐次更新することによって、エミッタセンス電流の温度などの環境依存性や個体差等の影響を完全に無視することができ、常に精度の高い相対誤差に対する調整を実現できる。
【００６７】
（４）また、半導体素子駆動回路については、差動増幅器１２を除く部分を安価なマイクロプロセッサを用いて実現できる。換言すると、従来であればアナログ回路で実現すべき部分をソフトウェアにて機能補完することができ、かつ、アプリケーションの要求に応じて、ＬＰＦ１５の時定数を最適に調整できることからコスト抑制にも貢献する。
【符号の説明】
【００６８】
１ａ，１ｂ，１ｃ，１ｄ 電子回路
１１ ＰＷＭ波形生成部
１２ 差動増幅器
１３−１，１３−２，１３−３ ＩＧＢＴ
１４ 電圧変換部
１５ ＬＰＦ
１６ 感度調整器
１７ 平均値演算器
１８ 誤差演算器
５１ 過温度判定部
５２ 除算器
５３ Ｓ／Ｈ器
５４ 乗算器
５５ 減算器
１０１ 誤差演算器
【特許請求の範囲】
【請求項１】
複数の半導体素子の並列駆動を行う、半導体素子駆動装置において、
前記複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換する電圧変換器と、
前記電圧変換器に接続される低域透過フィルタと、
前記低域透過フィルタから出力される、前記複数の半導体素子の各々に対応する前記電圧信号の平均値を求め、それぞれの前記電圧信号についての前記平均値に対する誤差を演算する１以上の演算器と、
前記複数の半導体素子の各々を駆動するための駆動信号を出力する出力部と、
前記出力部から出力された前記複数の半導体素子の各々の駆動信号を、前記１以上の演算器により算出された前記複数の半導体素子の各々に対応する前記誤差に基づいて調整して、前記複数の半導体素子の各々に供給する駆動信号供給部と、
を備える半導体素子駆動回路。
【請求項２】
前記複数の半導体素子の動作条件を判定する判定部をさらに備え、
前記出力部は、前記判定部の判定結果に基づいて、前記駆動信号の生成パターンを変更できるロジック機能を有している、
請求項１に記載の半導体素子駆動回路。
【請求項３】
前記判定部は、前記複数の半導体素子の動作に応じて可変する値のうち、その定格を超過する運転状態に至る値を閾値として、実測値が前記閾値を超えるか否かという動作条件を判定し、
前記出力部は、前記判定部により前記閾値を下回ると判定された場合には、前記複数の半導体素子のスイッチングの形態が交互スイッチングとなるように、前記判定部により前記閾値を上回ると判定された場合には、前記複数の半導体素子のスイッチングの形態が並列スイッチングとなるように、前記駆動信号の生成パターンを変更し、
前記交互スイッチングの際に、前記電圧変換器は、前記複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換し、前記１以上の演算器は、前記複数の半導体素子の各々に対応する前記誤差を算出し、
前記並列スイッチングに切り替わる際に、前記誤差の値をサンプルホールドするサンプルホールド器をさらに備え、
前記駆動信号供給部は、前記出力部から出力された前記複数の半導体素子の各々の駆動信号を、前記サンプルホールド器によりサンプルホールドされた、前記複数の半導体素子の各々に対応する前記誤差に基づいて調整して、前記複数の半導体素子の各々に供給する、
請求項２に記載の半導体素子駆動回路。
【請求項４】
複数の半導体素子の並列駆動を行うための、半導体素子の駆動方法において、
前記複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換する電圧変換ステップと、
前記電圧変換ステップの処理により変換された、前記複数の半導体素子の各々に対応する前記電圧信号に対して、低域透過フィルタをかけるフィルタステップと、
前記フィルタステップの処理の結果得られる、前記複数の半導体素子の各々に対応する前記電圧信号の平均値を求め、それぞれの前記電圧信号についての前記平均値に対する誤差を演算する演算ステップと、
前記複数の半導体素子の各々を駆動するための駆動信号を出力する出力ステップと、
前記出力ステップの処理により出力された前記複数の半導体素子の各々の駆動信号を、前記演算ステップの処理により算出された前記複数の半導体素子の各々に対応する前記誤差に基づいて調整して、前記複数の半導体素子の各々に供給する駆動信号供給ステップと、
を含む半導体素子の駆動方法。
【請求項１】
複数の半導体素子の並列駆動を行う、半導体素子駆動装置において、
前記複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換する電圧変換器と、
前記電圧変換器に接続される低域透過フィルタと、
前記低域透過フィルタから出力される、前記複数の半導体素子の各々に対応する前記電圧信号の平均値を求め、それぞれの前記電圧信号についての前記平均値に対する誤差を演算する１以上の演算器と、
前記複数の半導体素子の各々を駆動するための駆動信号を出力する出力部と、
前記出力部から出力された前記複数の半導体素子の各々の駆動信号を、前記１以上の演算器により算出された前記複数の半導体素子の各々に対応する前記誤差に基づいて調整して、前記複数の半導体素子の各々に供給する駆動信号供給部と、
を備える半導体素子駆動回路。
【請求項２】
前記複数の半導体素子の動作条件を判定する判定部をさらに備え、
前記出力部は、前記判定部の判定結果に基づいて、前記駆動信号の生成パターンを変更できるロジック機能を有している、
請求項１に記載の半導体素子駆動回路。
【請求項３】
前記判定部は、前記複数の半導体素子の動作に応じて可変する値のうち、その定格を超過する運転状態に至る値を閾値として、実測値が前記閾値を超えるか否かという動作条件を判定し、
前記出力部は、前記判定部により前記閾値を下回ると判定された場合には、前記複数の半導体素子のスイッチングの形態が交互スイッチングとなるように、前記判定部により前記閾値を上回ると判定された場合には、前記複数の半導体素子のスイッチングの形態が並列スイッチングとなるように、前記駆動信号の生成パターンを変更し、
前記交互スイッチングの際に、前記電圧変換器は、前記複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換し、前記１以上の演算器は、前記複数の半導体素子の各々に対応する前記誤差を算出し、
前記並列スイッチングに切り替わる際に、前記誤差の値をサンプルホールドするサンプルホールド器をさらに備え、
前記駆動信号供給部は、前記出力部から出力された前記複数の半導体素子の各々の駆動信号を、前記サンプルホールド器によりサンプルホールドされた、前記複数の半導体素子の各々に対応する前記誤差に基づいて調整して、前記複数の半導体素子の各々に供給する、
請求項２に記載の半導体素子駆動回路。
【請求項４】
複数の半導体素子の並列駆動を行うための、半導体素子の駆動方法において、
前記複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換する電圧変換ステップと、
前記電圧変換ステップの処理により変換された、前記複数の半導体素子の各々に対応する前記電圧信号に対して、低域透過フィルタをかけるフィルタステップと、
前記フィルタステップの処理の結果得られる、前記複数の半導体素子の各々に対応する前記電圧信号の平均値を求め、それぞれの前記電圧信号についての前記平均値に対する誤差を演算する演算ステップと、
前記複数の半導体素子の各々を駆動するための駆動信号を出力する出力ステップと、
前記出力ステップの処理により出力された前記複数の半導体素子の各々の駆動信号を、前記演算ステップの処理により算出された前記複数の半導体素子の各々に対応する前記誤差に基づいて調整して、前記複数の半導体素子の各々に供給する駆動信号供給ステップと、
を含む半導体素子の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１３−１７０９２（Ｐ２０１３−１７０９２Ａ）
【公開日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願番号】特願２０１１−１４９４３９（Ｐ２０１１−１４９４３９）
【出願日】平成２３年７月５日（２０１１．７．５）
【出願人】（０００００５３２６）本田技研工業株式会社 (23,863)
【Ｆターム（参考）】
【公開日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願日】平成２３年７月５日（２０１１．７．５）
【出願人】（０００００５３２６）本田技研工業株式会社 (23,863)
【Ｆターム（参考）】
[ Back to top ]