【課題】回路面積を低減させることのできる電圧生成回路を提供する。
【解決手段】一の実施の形態に係る電圧生成回路は、第１の電圧値の第１電圧を発生させる第１の昇圧回路と、第２の電圧値の第２電圧を発生させる複数の第２の昇圧回路を含む第２昇圧回路群とを有する。複数の第２の昇圧回路は、第１の状態から第２の状態に移行する際に互いに直列に接続され第１昇圧回路とともに第１電圧を発生可能に構成されている。 （もっと読む）

【課題】電磁機器の累積使用量が多くなっても少ないと同じ一定時間で電磁機器を動作状態から停止状態に移行させる。
【解決手段】電磁機器駆動装置は、励磁用電源から電磁コイルへの通電が停止したときに逆起電力によって電磁コイルの両端間に生じる電圧をクランプするフリーホイール回路と、フリーホイール回路によってクランプされた電圧が、電磁機器の累積使用量が少ないときよりも多いときの方が高くなるように、フリーホイール回路の動作を制御するコントローラーと、を備える。 （もっと読む）

【課題】駆動電圧を調整可能な駆動回路を提供すること。
【解決手段】駆動回路１０は、チャージポンプ回路部１４を備えている。チャージポンプ回路部１４は、メインスイッチング素子ＳＷ１０がターンオンする遷移期間の初期段階において、キャパシタＣ１に充電された充電電圧に基づいて駆動電源１８の電圧Ｖsを昇圧して駆動電圧Ｖgprを生成する。チャージポンプ回路部１４では、指示信号Ｓ１に基づいてキャパシタＣ１に充電される充電電圧が調整可能に構成されている。 （もっと読む）

【課題】ＰＶＴ変動に応じて動作駆動力を変更することが可能な、プリエンファシス動作をサポートするデータ出力回路を備える半導体装置を提供する。
【解決手段】インピーダンスコードＰＣＯＤＥ＜０：２＞，ＮＣＯＤＥ＜０：２＞の変動に応じて値が調節されるプリエンファシスコードＥＭ＿ＰＣＯＤＥ＜０：１＞，ＥＭ＿ＮＣＯＤＥ＜０：１＞を生成するコード生成部３６０と、出力データＰ＿ＤＡＴＡ，Ｎ＿ＤＡＴＡを受信してデータ出力パッドＤＱに駆動し、インピーダンスコードに応じて駆動力が調節されるメイン駆動部３１１〜３１３，３２１〜３２３と、出力データを受信してデータ出力パッドに駆動し、プリエンファシスコードに応じて駆動力が調節される補助駆動部３１４〜３１５，３２４〜３２５とを備える。 （もっと読む）

【課題】ハイサイド駆動回路が負バイアス駆動を行いつつ、ブートストラップコンデンサによりハイサイド駆動回路に駆動電圧を供給することができる半導体装置を得る。
【解決手段】基準電圧回路３は、ハイサイド駆動回路１の高圧端子ＶＢの電圧と低圧端子ＶＥの電圧との間の基準電圧を生成して、ハイサイドスイッチング素子Ｑ１とローサイドスイッチング素子Ｑ２の接続点に供給する。充電用スイッチング素子Ｑ３のドレインがハイサイド駆動回路１の低圧端子ＶＥに接続され、ソースが接地されている。 （もっと読む）

【課題】 安定性と即応性を備えたＰＬＬを提供すること。
【解決手段】 本発明の実施形態によるＰＬＬは、位相検出器と、前記位相検出器の検出結果に基づいて電流を発生するチャージポンプと、前記チャージポンプに接続され、第１の抵抗変化素子を有するループフィルタと、前記ループフィルタから入力される信号に応じて出力周波数を制御するＶＣＯと、前記ＶＣＯの出力信号を分周して、前記位相検出器に入力するフィードバック信号を生成する周波数分周器と、前記ループフィルタを制御するシーケンサとを有するＰＬＬであって、前記シーケンサは、前記ＰＬＬの電源がＯＦＦされることを示す信号が入力された時または前記ＰＬＬの電源がＯＮされることを示す信号が入力された時に前記第１の抵抗変化素子の抵抗値が第１の抵抗値となるよう制御し、前記ＰＬＬが安定化後には、前記第１の抵抗値よりも高い第２の抵抗値となるよう制御する。 （もっと読む）

【課題】並列に駆動される複数の半導体素子の特性差によって生じる、ターンオンやターンオフ時のスイッチングにおける電流の偏りを緩和すること。
【解決手段】電圧変換器１４は、ＩＧＢＴ１３−１乃至１３−３の各々のエミッタセンス電流を電圧信号に変換する。平均値演算器１７や誤差演算器１８等の演算器は、ＬＰＦ１５から出力される、ＩＧＢＴ１３−１乃至１３−３の各々に対応する電圧信号の平均値を求め、それぞれの電圧信号についての平均値に対する誤差を演算する。ＰＷＭ波形生成部１１は、ＩＧＢＴ１３−１乃至１３−３の各々を駆動するための駆動信号（パルス信号）を出力する。差動増幅器１２の各々の駆動信号を、当該ＩＧＢＴ１３−１乃至１３−３の各々に対応する誤差に基づいて調整して、当該ＩＧＢＴ１３−１乃至１３−３の各々に供給する。 （もっと読む）

【課題】ＥＭ−ＣＣＤのＣＭＧ駆動回路からＥＭ−ＣＣＤの出力信号への飛び込みを低減しながら、負荷容量ＣＭＧ電圧の振幅の減衰を防ぎ、矩形波特性を改善する。
【解決手段】論理バッファとＰｃｈＭＯＳとＮｃｈＭＯＳのゲート間にフェライトビーズとダイオードの並列接続を挿入し、ＭＯＳがターンオフする方向にダイオードが接続されているスイッチング回路において、ＰｃｈＭＯＳのドレインソース間導通抵抗が２オーム以上あり、ＰｃｈＭＯＳのドレインとＮｃｈＭＯＳのドレインとが１オーム以上の抵抗で接続され、ＰｃｈＭＯＳのドレインと容量負荷間に、スイッチング基本波周波数におけるインピーダンスがスイッチング基本波周波数における前記容量性負荷のインピーダンスの１／２より低いインピーダンスのフェライトビーズを直列接続する。 （もっと読む）

【課題】信号波形の変異を抑制すること。
【解決手段】第１のトランジスタＴ１は、信号Ｓ３に応答してオンオフし、オンしたトランジスタＴ１は外部端子Ｐ２に接続された伝送路２７をプルダウンする。伝送路２７のレベルは、トランジスタＴ１のゲートと外部端子Ｐ２とをＡＣカップリングするキャパシタＣ１により、キャパシタＣ１の容量値に応じた傾きで立ち下がる。プルダウン回路４４は、外部端子Ｐ２の電位に応じて、トランジスタＴ１のゲート電圧をプルダウンする。 （もっと読む）

【課題】制御部及びゲート駆動部によって消費される電力を抑制しつつ、負荷の起動時に突入電流を流しきることが可能な電子リレーを提供する。
【解決手段】商用電源６と負荷７に直列接続され、トランジスタ構造を有するスイッチ素子を用いた開閉部１１と、負荷の起動及び停止を制御する制御部１２と、制御部１２とは絶縁され、スイッチ素子のゲート電極にゲート駆動信号を出力するゲート駆動部１３と、制御部１２及びゲート駆動部１３を動作させるための電力を確保する電源部１４を備え、制御部１２は、負荷７の起動時に、ゲート駆動部１３に、所定時間だけスイッチ素子のゲート電極に対して、定常安定動作時よりも多くの駆動電力を供給させる。 （もっと読む）

【課題】 出力端子から出力される電圧値に応じて複数種の中から選択される耐圧に設定される集積回路装置等の提供すること。
【解決手段】 第１の耐圧を有する第１の出力トランジスター構造Ｔｒ＿Ｍ１，Ｔｒ＿Ｍ２と、第１の耐圧よりも高い第２の耐圧を有する第２の出力トランジスター構造Ｔｒ＿Ｈ１，Ｔｒ＿Ｈ２とが形成された半導体基板に、マスクを変えて配線して所定の耐圧に設定される集積回路装置である。配線により第１の耐圧が選択されると、第１，第２の出力トランジスター構造の双方が出力端子ＯＵＴと接続され、第２の出力トランジスター構造は、ダイオード接続されて静電気保護素子Ｄ１，Ｄ２を形成する。配線により第２の耐圧が選択されると、第１の出力トランジスター構造は出力端子ＯＵＴに非接続とされ、第２の出力トランジスター構造が出力端子ＯＵＴと接続される第２耐圧出力段トランジスターを形成する。 （もっと読む）

【課題】負荷を駆動するための定電流のばらつきを低減することができる負荷駆動装置を提供する。
【解決手段】シャント抵抗２０の一端側をオペアンプ３４の反転入力端子に接続し、シャント抵抗２０の他端側を基準電源３２を介してオペアンプ３４の非反転入力端子に接続する。シャント抵抗２０に流れる電流は、駆動回路３０内の第１スイッチング素子３５を介して負荷１０であるＩＧＢＴのゲートに流れるようになっている。これにより、基準電源３２の基準電圧の値をＶｒｅｆとし、シャント抵抗２０の抵抗値をＲｏｕｔとし、負荷１０に流れる定電流の値をＩｃとすると、Ｖｒｅｆ＝Ｒｏｕｔ×Ｉｃとなるようにオペアンプ３４が第１スイッチング素子３５のゲートをフィードバック制御する。これにより、シャント抵抗２０に流れる電流の大きさが一定に制御され、ひいては負荷１０に流す定電流のばらつきが低減される。 （もっと読む）

【課題】負電圧の変化に対して正常な論理回路動作を確保できる範囲である動作ウィンドウの幅の拡張を可能とする。
【解決手段】負電圧レベルシフト回路４ａは、第３のレベルシフタ１３ａと、第４のレベルシフタ１４ａとを具備すると共に、レベルシフト基準電圧回路３からの切替信号に応じて第４のレベルシフタ１４ａを短絡、開放するレベルシフト切替スイッチ８ａとを具備してなり、負電圧ＶＳＳの大きさに応じて、レベルシフト切替スイッチ８ａのオン、オフを選択することで、負電圧ＶＳＳの変動に対して正常な回路動作を確保できる範囲である動作ウィンドの拡張が可能に構成されたものとなっている。 （もっと読む）

【課題】複数の負荷の駆動状態に応じて、スイッチング損失の低減とノイズの抑制とを図ることができる負荷駆動装置を提供する。
【解決手段】複数の負荷２Ａ〜２Ｄについて個別に設けられ、半導体スイッチング素子５，６により前記負荷をスイッチング駆動する複数の負荷駆動手段３Ａ〜３Ｄで、台形波傾き制御プリドライバ７が、ＮチャネルＭＯＳＦＥＴ５，６のゲートに対してそれぞれ台形波状のパルス信号を出力する場合に、台形波の立上り及び立下りの傾きを変更可能に構成し、４チャネル駆動の場合は傾きを大きく、１チャネル駆動の場合は台形波の傾きを小さくする。 （もっと読む）

【課題】クロック生成装置に接続されるスレーブ装置の数が変化し、接続先の負荷容量が変動したとしても、クロック生成装置とスレーブ装置間で定められた切り替え仕様を満たすクロック選択信号を出力する。
【解決手段】クロック生成装置は、スレーブ装置実装検出部において接続されたスレーブ装置の数を検出し、その検出数をバッファタイプ選択部に通知する。バッファタイプ選択部においては、この通知に基づきクロック選択信号を出力する際のバッファタイプを選択する。 （もっと読む）

【課題】 小型・低雑音のスイッチングレギュレータを提供する。
【解決手段】 導通、遮断の２状態が交互に切り替わる複数のトランジスタで構成されたスイッチングレギュレータの出力段と、その出力段トランジスタを各々個別に駆動するための駆動回路から構成され、当該駆動回路は、各々出力段トランジスタにおける遮断から導通状態への遷移時間が、導通から遮断状態への遷移時間に比べて長くなるように立ち上がり、立ち下がり時の駆動能力をアンバランスに設定され、各々の遷移時間は、出力信号の電位があらかじめ設定された電位に達したことを判定して変化させることを特徴とするスイッチングレギュレータとして構成される。 （もっと読む）

【課題】消費電力を抑えつつ、高輝度で安定した駆動を得るとともに駆動制御回路全体の寿命を向上させる。
【解決手段】負荷２０に接続される駆動制御部１０を備え、駆動制御部１０は、負荷２０の定格電流値ＩＦと、パルス駆動したときの絶対最大定格電流値Ｉｍａｘから予め設定されたピーク電流値Ｉｐに基づいてパルス幅変調することで、負荷２０のオン期間を規定した第１のオン／オフ周期による第１駆動パルスＰ１を生成し、第１のオン／オフ周期のオン期間の中でさらにスイッチングさせることで、パルスの最大振幅がＩｐとなるように、第２のオン／オフ周期による第２駆動パルスＰ２を生成する定電流パルス駆動部１４とを備え、第２駆動パルスＰ２によって駆動された電流を前記負荷２０に印加することによって、負荷２０を連続的に駆動させるとともに、充放電制御部１５のキャパシタンスＣ１を信頼性寿命の高いセラミックコンデンサーを使用した。 （もっと読む）

【課題】超音波診断システム等に用いられる送信ドライバにて、出力トランジスタの製造ばらつきに依存せず、一定の出力波形の傾きを得る半導体集積回路装置を提供する。
【解決手段】出力トランジスタのゲート幅を縮小し模造したレプリカを同一基板上に作成しかつ近接して配置することで両者が同じ製造ばらつきを持つ特徴を利用し、レプリカのオン抵抗が理想値と同じになるゲートソース電圧を、出力トランジスタのゲートソース間に与える電位差にする。 （もっと読む）

【課題】並列接続された複数の出力アンプ回路において所望の駆動能力を実現することができる駆動装置、及び表示装置を提供すること。
【解決手段】本発明に係る駆動装置（ソースドライバ１）は、並列接続された複数の出力アンプ回路１０と、複数の出力アンプ回路１０に、バイアス電圧供給源２５からバイアス電圧を供給するバイアス配線（幹バイアス配線２２）と、複数の出力アンプ回路１０に、電源電圧供給源３５から電源電圧を供給する電源配線３１と、複数の出力アンプ回路１０に供給される電源電圧とバイアス電圧との差が所望となるように、バイアス電圧にオフセット電圧を重畳する補正手段（バッファ２６）とを備えた。 （もっと読む）