スイッチングレギュレータ
【課題】 小型・低雑音のスイッチングレギュレータを提供する。
【解決手段】 導通、遮断の２状態が交互に切り替わる複数のトランジスタで構成されたスイッチングレギュレータの出力段と、その出力段トランジスタを各々個別に駆動するための駆動回路から構成され、当該駆動回路は、各々出力段トランジスタにおける遮断から導通状態への遷移時間が、導通から遮断状態への遷移時間に比べて長くなるように立ち上がり、立ち下がり時の駆動能力をアンバランスに設定され、各々の遷移時間は、出力信号の電位があらかじめ設定された電位に達したことを判定して変化させることを特徴とするスイッチングレギュレータとして構成される。
【解決手段】 導通、遮断の２状態が交互に切り替わる複数のトランジスタで構成されたスイッチングレギュレータの出力段と、その出力段トランジスタを各々個別に駆動するための駆動回路から構成され、当該駆動回路は、各々出力段トランジスタにおける遮断から導通状態への遷移時間が、導通から遮断状態への遷移時間に比べて長くなるように立ち上がり、立ち下がり時の駆動能力をアンバランスに設定され、各々の遷移時間は、出力信号の電位があらかじめ設定された電位に達したことを判定して変化させることを特徴とするスイッチングレギュレータとして構成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所望の電源電圧を効率的に生成するスイッチングレギュレータにおいて、特に出力段の遷移時間に発生する瞬時電流を削減することで、低雑音化可能な低雑音スイッチングレギュレータに関する。
【背景技術】
【０００２】
全地球測位システム（ＧＰＳ）やブルートゥース（Bluetooth：登録商標）などの無線インターフェースは、電池駆動の携帯端末に内蔵するために、その消費電力を極力低減することが求められている。近年は、高性能の微細ＣＭＯＳ（Complementary Metal Oxide Semiconductor ）デバイスを用いて低電力化が実現されるようになってきている。しかしながら、微細化が進むにつれ、素子の耐圧が低下し、システムの他ブロックの電源より低い電圧を有する電源を準備する必要がでてきた。電圧変換機能を持つ回路の代表のひとつであるリニアレギュレータは雑音が低く、従来アナログ回路に用いられてきているが、効率が悪いことが課題である。例えば、３.３Ｖからリニアレギュレータを用いて１.２Ｖを生成しようとした場合には、それだけで３０％程度に変換効率が低下してしまうために、無駄な電力を消費してしまう。
【０００３】
電圧変換のもう一つの代表であるスイッチングレギュレータは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの能動素子をスイッチとして用い、それらのスイッチのオン／オフにより入力直流電圧を一旦交流電圧に変換するものである。変換された電圧はインダクタなどを用いた、整流回路、及び平滑回路を順に通して安定な直流電圧に変換、出力される。この回路では、入力電圧に対する出力電圧の比(電圧変換率)がスイッチのオン／オフの時間比率で実質的に決定され、スイッチの切換による電力損失(スイッチング損失)は一般に小さいので、スイッチング電源装置は高効率で電力を供給できる。
【０００４】
しかしながら、このスイッチングレギュレータはスイッチング時に発生する雑音が大きいという問題がある。そのため、デジタル部に関しては、電池から効率的に所望の電位を作成するためにスイッチングレギュレータを内蔵することができる。しかしながら、雑音に敏感なＲＦアナログ部では、スイッチングレギュレータを内蔵することができないために、外部に別にスイッチングレギュレータを用意する必要があった。
【０００５】
ここで、従来のスイッチングレギュレータにおいて、雑音が発生する理由を以下に説明する。図１は従来の降圧型スイッチングレギュレータの最終出力段の回路構成を示す図である。Ｐ型ＭＯＳトランジスタによって構成されたスイッチングトランジスタ２０２のソース端子が直流電源２０１に接続され、そのドレイン端子はスイッチングトランジスタ２０３のドレイン端子に接続される。スイッチングトランジスタ２０３はＮ型ＭＯＳトランジスタによって構成され、そのドレイン端子はスイッチングトランジスタ２０２のドレイン端子、ソース端子は接地電圧（ＧＮＤ）に接続されている。
【０００６】
２つのスイッチングトランジスタ２０２、２０３のゲート端子には共に入力端子２０７に接続されている。スイッチングトランジスタ２０２、２０３のドレイン端子からの出力は、インダクタ２０４とコンデンサ２０５で構成されるロウパスフィルタに入力される。スイッチングトランジスタ２０２、２０３のドレイン端子はインダクタ２０４の１つの端子に接続され、インダクタ２０４の他の端子はコンデンサ２０５の１つの端子に接続され、コンデンサ２０５の他の端子は接地電圧（ＧＮＤ）に接続される。インダクタ２０４の他の端子とコンデンサ２０５の１つの端子とが接続された出力端子２０６からは平滑された出力が得られる。
【０００７】
このスイッチングレギュレータで、高い変換効率を維持するためには、スイッチングトランジスタ２０２、２０３のオン抵抗をできるだけ下げるためにトランジスタサイズを大きくなるように設計される。または、スイッチング周波数を上げて高速スイッチングを行うことによって交流損失を減らす方法がとられる。ところが、スイッチングトランジスタ２０２、２０３のソース・ドレイン間電圧が大きい遷移開始時に入力信号が急激に変化したり、スイッチングトランジスタが同時に導通したりする。このような場合には、スイッチング動作による急激な電流変化によって、電源の寄生インダクタに誘導ノイズが発生する。このノイズはスイッチングの度に電源端子の電圧レベルを揺らし、その結果、出力電圧にも同様のノイズが現れる。
【０００８】
このようなスイッチングノイズを低減するために、入力信号のタイミングを高精度に制御する方法がある。しかしながら、このようなレギュレータは、その制御回路の構成が非常に複雑であり、またタイミング制御も容易ではない。
【０００９】
一方、特許文献１に開示された降圧型レギュレータの例を図２に示した。この例では、オン抵抗が互いに異なる複数のスイッチングトランジスタを設けて、出力スイッチングトランジスタがオン動作のときはオン抵抗の大きいものから順にオンし、オフ動作のときはオン抵抗の小さいものから順にオフするように、動作するように構成されている。
【００１０】
図２に示すスイッチングレギュレータでは、Ｐ型ＭＯＳトランジスタによって構成された複数のスイッチングトランジスタスタ２１、２２、２３のソース端子はそれぞれ直流電源１に接続され、Ｎ型ＭＯＳトランジスタによって構成されたスイッチングトランジスタ３１、３２、３３のソース端子はそれぞれ、接地電圧（ＧＮＤ）に接続されている。スイッチングトランジスタ２１、２２、２３及び、スイッチングトランジスタ３１、３２、３３のそれぞれのドレイン端子は、ダイオード１１、並びにインダクタンス素子１２およびコンデンサ１３を有する平滑回路１０に接続されている。
【００１１】
制御部１５は平滑回路１０から出力される当該スイッチングレギュレータの出力電圧Ｖｏｕｔに応じて、各スイッチングトランジスタ２１〜２３、３１〜３３のオン・オフ動作を制御する。制御部１５において、電圧比較器４は出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとを比較し、この比較結果を示す信号ＳＧを出力する。パルス生成回路１６はこの信号ＳＧを受けて、各スイッチングトランジスタ２１〜２３、３１〜３３のオン・オフ動作を制御するための信号ＳＡ１〜ＳＡ３、ＳＢ１〜ＳＢ３を出力する。
【００１２】
各スイッチングトランジスタ２１〜２３、３１〜３３に対して、それぞれ、駆動回路４０が設けられている。各駆動回路４０は制御部１５からの出力信号ＳＡ１〜ＳＡ３、ＳＢ１〜ＳＢ３を駆動信号として受けて、対応するスイッチングトランジスタ２１〜２３、３１〜３３を動作させる。スイッチングトランジスタ２１〜２３、３１〜３３のドレイン端子の電圧は平滑回路１０によって平滑され、出力電圧Ｖｏｕｔとして負荷５へ出力される。インダクタ１０２は電源の寄生インダクタである。
【００１３】
ここで、スイッチングトランジスタ２１〜２３は、トランジスタ幅が互いに異なっており、２１＜２２＜２３の順にトランジスタ幅が大きくなっている。これにより、スイッチングトランジスタ２１〜２３のオン抵抗は、２３＜２２＜２１の順に大きくなっている。また同様に、スイッチングトランジスタ３１〜３３もトランジスタ幅が互いに異なっており、３１＜３２＜３３の順にトランジスタ幅が大きくなっている。そして、これにより、スイッチングトランジスタ３１〜３３のオン抵抗は、３３＜３２＜３１の順に大きくなっている。
【００１４】
この例では、複数のスイッチングトランジスタ２１〜２３および複数のスイッチングトランジスタ３１〜３３を、そのオン動作およびオフ動作において、所定の順に動作させる。これによって、スイッチング動作時における急激な電流変化を抑え、スイッチングノイズを低減している。しかしながら、出力段は、非常に大きな面積を占有するので、この方法では、チップサイズが大きくなってしまう欠点がある。
【００１５】
さらに特許文献２には、出力バッファの信号レベル変化が比較的緩慢、あるいは急峻に駆動する手段を選択することで、動作条件に応じて伝送速度とノイズの低減とのいずれかを優先して動作させる回路が開示されている。特許文献３には、出力レベルと基準電圧とを比較した結果で、出力のレベル変化を制御する技術が開示されている。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】再公表特許ＷＯ２０００／１３３１８号公報
【特許文献２】特開２００２−１１１４７６号公報
【特許文献３】特開２００７−２３６１９４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
上記したように、出力トランジスタの急激な電流変化によるスイッチングノイズを低減するために、入力信号を正確なタイミングで制御したり、オン抵抗の異なる複数の出力トランジスタを段階的に動作させたりする技術が採用されている。これらの技術を用いることにより、低雑音スイッチングレギュレータを実現することが可能であるが、しかしそのために複雑な制御が必要、あるいは大きなチップ面積が必要になるという問題が起こる。
【００１８】
本発明は、上述したような従来技術の問題点を解決することであって、その目的は、雑音に敏感なＲＦアナログ回路とオンチップに集積可能な、小型・低雑音スイッチングレギュレータを提供することにある。
【課題を解決するための手段】
【００１９】
本発明の１つの観点によれば、導通、遮断の２状態が交互に切り替わる複数の出力段トランジスタで構成されたスイッチングレギュレータの出力段において、その出力信号が遷移する場合に、遮断状態から導通状態へ変化する出力段トランジスタの入力信号の遷移時間を出力信号の遷移時間より長くし、導通状態から遮断状態へ変化する出力段トランジスタの入力信号の遷移時間を出力信号の遷移時間より短く設定することを特徴とするスイッチングレギュレータが得られる。
【００２０】
本発明の他の観点によれば、導通、遮断の２状態が交互に切り替わる複数の出力段トランジスタで構成されたスイッチングレギュレータの出力段と、その出力段トランジスタを各々個別に駆動するための駆動回路を備え、当該駆動回路にハイレベル信号が入力された場合に、第１の駆動回路がロウレベル出力となることで、第１の出力段トランジスタを導通から遮断状態へ変化させ、第２の駆動回路が第１の駆動回路がロウレベル出力に変化する遷移時間に比べて長い遷移時間でゆっくりとロウレベルに変化することで第２の出力段トランジスタを遮断から導通状態へ変化させ、さらに、当該駆動回路にロウレベル信号が入力された場合に、第２の駆動回路がハイレベル出力となることで、第２の出力段トランジスタを導通から遮断状態へ変化させ、第１の駆動回路が第２の駆動回路がハイレベル出力に変化する遷移時間に比べて長い遷移時間でゆっくりとハイレベルに変化することで第１の出力段トランジスタを遮断から導通状態へ変化させることを特徴とするスイッチングレギュレータの動作制御方法が得られる。
【発明の効果】
【００２１】
本発明によれば、スイッチングレギュレータ最終段の出力が、ロウレベルからハイレベルへ、またはハイレベルからロウレベルへ遷移する場合に、出力段トランジスタへの入力信号の遷移時間が出力段の遷移時間より長くなるように設定する。そのため出力段の急激な電流変化が抑制され、低雑音なスイッチングレギュレータが得られる。
【図面の簡単な説明】
【００２２】
【図１】従来のスイッチングレギュレータの最終段の１例を示す回路図である。
【図２】従来のスイッチングレギュレータの最終段の他の例を示す回路図である。
【図３】本発明の第１の実施の形態のスイッチングレギュレータの最終段の回路図である。
【図４】本発明の第２の実施の形態のスイッチングレギュレータの最終段の回路図である。
【図５】本発明の第３の実施の形態のスイッチングレギュレータの最終段の回路図である。
【発明を実施するための形態】
【００２３】
本発明の実施の形態について、図面を参照して詳細に説明する。
【００２４】
（第１の実施の形態）
図３は、本発明の第１の実施の形態を説明するためのスイッチングレギュレータの最終段の回路図である。以下の実施の形態において、同一のものには同一の符号を付して、重複する説明は適宜省略するものとする。
【００２５】
最終段は、出力段トランジスタからなるＣＭＯＳインバータと、その出力段トランジスタを個別に駆動する駆動回路と、平滑された出力を得るためのロウパスフィルタから構成される。出力段のＣＭＯＳインバータは、出力段トランジスタとしてのＰ型ＭＯＳトランジスタ２０２と、Ｎ型ＭＯＳトランジスタ２０３を備え、２つの出力段トランジスタ２０２と２０３とのドレイン端子が接続された節点が出力節点Ｎである。Ｐ型ＭＯＳトランジスタ２０２のソース端子が直流電源２０１に、ドレイン端子が出力節点Ｎに、ゲート端子が前段の駆動回路の出力に接続されている。Ｎ型ＭＯＳトランジスタ２０３のソース端子が接地電圧ＧＮＤに、ドレイン端子が出力節点Ｎに、ゲート端子が前段の駆動回路の出力に接続されている。
【００２６】
出力節点Ｎは、インダクタ２０４とコンデンサ２０５で構成されるロウパスフィルタに接続される。出力節点Ｎはインダクタ２０４の１つの端子に接続され、インダクタ２０４の他の端子はコンデンサ２０５の１つの端子に接続され、コンデンサ２０５の他の端子は接地電圧（ＧＮＤ）に接続される。インダクタ２０４の他の端子とコンデンサ２０５の１つの端子とが接続された出力端子２０６からは平滑された出力が得られる。最終の出力は出力端子２０７から出力されるが、以下の説明においては、出力節点Ｎを最終段出力と表すことがある。
【００２７】
出力段トランジスタを個別に駆動する駆動回路は、ＣＭＯＳインバータで構成されている。Ｐ型ＭＯＳトランジスタ２０２のゲート端子に接続された駆動回路は、Ｐ型ＭＯＳトランジスタ２０８及びＮ型ＭＯＳトランジスタ２０９から構成されたＣＭＯＳインバータである。一方、Ｎ型ＭＯＳトランジスタ２０３のゲート端子に接続された駆動回路は、Ｐ型ＭＯＳトランジスタ２１０及びＮ型ＭＯＳトランジスタ２１１から構成されたＣＭＯＳインバータである。これらの駆動ＣＭＯＳインバータのゲート端子は、共に入力端子２０７に接続される。入力端子２０７には、目標とする電源電圧が出力端子に生成されるように、デュティー比が制御されたパルス波形が入力されるようになっている。
【００２８】
最終出力段Ｐ型ＭＯＳトランジスタ２０２を駆動する前段駆動インバータのＮ型ＭＯＳトランジスタ２０９は、駆動能力を通常より小さく設計し、当該前段駆動インバータのＰ型ＭＯＳトランジスタ２０８は、十分な駆動能力を持つように設計されている。一方、最終出力段Ｎ型ＭＯＳトランジスタ２０３を駆動する前段駆動インバータのＰ型ＭＯＳトランジスタ２１０は、駆動能力を通常より小さく設計し、当該前段駆動インバータのＮ型ＭＯＳトランジスタ２１１は、十分な駆動能力を持つように設計されている。
【００２９】
この回路の動作を回路図に併記した各接点の動作波形を用いて、以下に説明する。入力端子２０７には、所定の出力レベルが得られるように、ある一定のデュティー比を持つパルス信号が印加されている。ＭＯＳトランジスタ２０８及び２０９で構成された前段の駆動インバータは、立ち下り（ｔｆ）駆動能力が低い一方で、立ち上がり（ｔｒ）の駆動能力が高くなるように設定されている。従って、最終段出力が、ロウレベルからハイレベルへ遷移する場合には、Ｐ型ＭＯＳトランジスタ２０２を駆動する入力信号の遷移時間が出力段の遷移時間より長くなるように設定され、Ｐ型ＭＯＳトランジスタ２０２からの電流が緩やかに変化するように設定されている。
【００３０】
一方で、ＭＯＳトランジスタ２１０及び２１１で構成された前段の駆動インバータは、立ち上がり（ｔｒ）駆動能力が低い一方で、立下り（ｔｆ）の駆動能力が高い。従って、最終段出力が、ハイレベルからロウレベルへ遷移する場合には、Ｎ型ＭＯＳトランジス２０３を駆動する入力信号の遷移時間が出力段の遷移時間より長くなるように設定され、Ｎ型ＭＯＳトランジス２０３の電流が緩やかに変化するように設定されている。
【００３１】
このように出力段トランジスタ２０２の駆動インバータの立ち上がり（ｔｒ）駆動能力を高く、立下り（ｔｆ）駆動能力を低くし、出力段トランジスタ２０３の駆動インバータの立ち上がり（ｔｒ）駆動能力を低く、立下り（ｔｆ）駆動能力を高く設定する。このように設定することで、出力節点Ｎの電位が遷移する場合に、出力段トランジスタが遮断状態から導通状態へ変化する遷移時間を出力段トランジスタへの入力信号の遷移時間より長くできる。一方出力段トランジスタが導通状態から遮断状態へ変化する遷移時間は出力段トランジスタへの入力信号の遷移時間より短くする。
【００３２】
本実施の形態のスイッチングレギュレータは、導通、遮断の２状態が交互に切り替わる複数の出力段トランジスタで構成された出力段と、その出力段トランジスタを各々個別に駆動するための駆動回路から構成されている。その出力信号が遷移する場合に、遮断状態から導通状態へ変化する出力段トランジスタの入力信号の遷移時間を出力信号の遷移時間より長くし、導通状態から遮断状態へ変化する出力段トランジスタの入力信号の遷移時間を出力時間の遷移時間より短く設定することを特徴とする。そのため駆動回路は、各々出力段トランジスタにおける遮断から導通状態への遷移時間が、導通から遮断状態への遷移時間に比べて長くなるように立ち上がり、立ち下がり時の駆動能力をアンバランスに設定されている。
【００３３】
各々の動作状態で遮断される出力段トランジスへの入力信号の遷移時間が短く、出力段トランジスは直ちに遮断されることから、貫通電流が流れない。また導通状態となる出力段トランジスへの入力信号の遷移時間が長いことから、流れる電流が緩やかに変化することで、スイッチングノイズが低減される。最終段のデバイスサイズを大きくしても、瞬時に大きな突入電流が流れることなく、さらには最終段以外の大きな駆動デバイスも不要であることから、小型で低雑音なスイッチングレギュレータが得られる。その結果、雑音に敏感なRFアナログ回路とのオンチップ集積が可能となる。
【００３４】
（第２の実施の形態）
図４は、本発明の第２の実施の形態を説明するためのスイッチングレギュレータの最終段の回路図である。この回路は、図３で説明した出力段トランジスを駆動する前段駆動インバータにおいて、各々長く設定された遷移時間が、出力段の電位（出力節点Ｎの電位）があらかじめ設定された電位に達したことを判定して変化させることを示した実施形態である。本実施形態では第１の実施の形態に比べて、最終段出力のレベルを検出する論理素子２１４及び２１５と、前段の駆動インバータの駆動能力を可変にするＭＯＳトランジスタ２１２及び２１３が付加されている。
【００３５】
論理素子２１４は、出力節点Ｎと入力端子２０７とを入力とするアンド（ＡＮＤ）回路２１４であり、その出力はＮ型ＭＯＳトランジスタ２１２のゲート電極に接続される。Ｎ型ＭＯＳトランジスタ２１２のドレイン電極はＮ型ＭＯＳトランジスタ２０９のドレイン電極に、ソース電極は接地電圧（ＧＮＤ）に接続されている。論理素子２１５は、出力節点Ｎと入力端子２０７とを入力とするオア（ＯＲ）回路２１５であり、その出力はＰ型ＭＯＳトランジスタ２１３のゲート電極に接続される。Ｐ型ＭＯＳトランジスタ２１３のドレイン電極はＰ型ＭＯＳトランジスタ２１０のドレイン電極に、ソース電極は直流電源２０１に接続されている。
【００３６】
図４の回路の動作として最初に、最終段出力がロウレベルからハイレベルに遷移する場合を考える。まず入力端子２０７の電位は、ロウレベルからハイレベルに遷移するが、この時点では、最終段出力接点Ｎの電位は変化していないので、アンド回路である論理回路２１４の出力はロウレベルを維持している。次に前段駆動インバータの出力レベルが反転するに伴い、最終段出力節点Ｎがロウレベルからハイレベルに変化をはじめる。その後、論理回路の論理しきい値を越え、論理回路２１４の出力がハイレベルに変化することで、Ｎ型ＭＯＳトランジスタ２１２が導通状態になり、前段駆動インバータの立ち下がり駆動能力が大きくなる。一方、オア回路である論理回路２１５の出力は、最終段出力に関係なく、入力信号２０７のハイレベルへの遷移でハイレベルに変化する。従って、Ｐ型ＭＯＳトランジスタ２１３は、入力信号２０７のハイレベルへの遷移で遮断状態となることから、最終段Ｎ型ＭＯＳトランジスタ２０３のスイッチング動作への影響はない。
【００３７】
次に、最終段出力が、ハイレベルからロウレベルに遷移する場合を考える。まず入力端子２０７の電位は、ハイレベルからロウレベルに遷移するが、この時点では、最終段出力接点Ｎは変化していないので、論理回路２１５の出力はハイレベルを維持している。次に前段駆動インバータの出力レベルが反転するに伴い、最終段出力接点Ｎがハイレベルからロウレベルに変化をはじめる。その後、最終段出力節点Ｎが論理回路の論理しきい値を越え、論理回路２１５の出力がロウレベルに変化することで、Ｐ型ＭＯＳトランジスタ２１３が導通状態になり、前段駆動インバータの立ち上がり駆動能力が大きくなる。一方アンド回路である論理回路２１４の出力は、最終段出力に関係なく、入力信号２０７のロウレベルへの遷移でロウレベルへ変化する。従って、Ｎ型ＭＯＳトランジスタ２１２は遮断状態となることから、最終段Ｐ型ＭＯＳトランジスタ２０２の動作への影響はない。
【００３８】
本実施の形態においては、入力信号と出力信号（出力節点Ｎ）とを入力とする論理回路を用いて、出力信号レベルがあらかじめ設定された電位である論理回路の閾値電圧を超えた場合には、駆動インバータの駆動能力を変化させる実施形態である。出力信号レベルがハイレベルに遷移する場合にはアンド回路を用い、出力信号レベルが閾値電圧を超えた場合にはアンド回路をハイレベルに変化させ、付加されたトランジスタを導通させることで、駆動インバータの駆動能力を高める。出力信号レベルがロウレベルに遷移する場合にはオア回路を用い、出力信号レベルが閾値電圧を超えた場合にはオア回路をロウレベルに変化させ、付加されたトランジスタを導通させることで、駆動インバータの駆動能力を高める。このように、駆動インバータにおいて、各々長く設定された遷移時間が、出力段の電位があらかじめ設定された電位に達したことを判定して変化させることができる小型で低雑音なスイッチングレギュレータが得られる。
【００３９】
（第３の実施の形態）
図５は、本発明の第３の実施の形態を説明するためのスイッチングレギュレータの最終段の回路図である。第３の実施形態例では、図４で説明した論理回路へ入力される出力信号（出力節点）の電位を調整するレベル変換機構を備えている。本実施形態では第２の実施の形態に比べて、ＭＯＳトランジスタ２１６と２１９、抵抗２１７、２１８、２２０、２２１が付加されている。
【００４０】
Ｎ型ＭＯＳトランジスタ２１６は、ゲート電極が出力節点Ｎに、ドレイン電極が直流電源２０１に、ソース電極が抵抗２１７の一端に、それぞれ接続されている。抵抗２１７の他方の一端は論理回路２１４の入力端子及びに抵抗２１８の一端に、さらに抵抗２１８の他方の一端は接地電圧に接続されている。Ｎ型ＭＯＳトランジスタ２１６と抵抗２１７と２１８からなるレベル変換回路は、出力節点Ｎがハイレベルの場合にＮ型ＭＯＳトランジスタ２１６が導通し、ソース電極の電位を抵抗２１７と２１８により電位変換した電位を、論理回路２１４に出力する。
【００４１】
Ｐ型ＭＯＳトランジスタ２１９は、ゲート電極が出力節点Ｎに、ソース電極が直流電源２０１に、ドレイン電極が抵抗２２０の一端に、それぞれ接続されている。抵抗２２０の他方の一端は論理回路２１５の反転入力端子及びに抵抗２２１の一端に、さらに抵抗２２１の他方の一端は接地電圧に接続されている。Ｐ型ＭＯＳトランジスタ２１９と抵抗２２０と２２１からなるレベル変換回路は、出力節点Ｎがロウレベルの場合にＰ型ＭＯＳトランジスタ２１６が導通し、ソース電極の電位を抵抗２２０と２２１により電位変換した電位を、論理回路２１５に出力する。
【００４２】
本実施形態例では、最終段出力節点Ｎの出力レベルをＮ型ＭＯＳトランジスタ２１６及び抵抗２１７、２１８を用いて、レベル変換を行なうことで、論理回路２１４の見かけの論理しきい値を変えている。同様にＰ型ＭＯＳトランジスタ２１９及び抵抗２２０、２２１で構成された回路によりレベル変換を行ない、論理回路２１５の見かけの論理しきい値を変えている。
【００４３】
本実施の形態においては、出力節点Ｎの電位をレベル変換し、レベル変換された電位と入力信号とを入力とする論理回路を用いて、そのレベル変換した電圧が論理回路の閾値電圧を超えた場合には、駆動インバータの駆動能力を変化させる実施形態である。このように、出力節点Ｎの電位をレベル変換し、論理回路の入力とすることで駆動インバータの駆動能力を変化させる出力信号レベルを自由に設定することができる。これにより、最終段出力の遷移が完了する電位を調整することが可能である。このように、駆動インバータの駆動能力を変化させる出力信号レベルを自由に設定することで、出力レベルの遷移時間が自由の設定できるスイッチングレギュレータが得られる。
【００４４】
本発明によれば、導通、遮断の２状態が交互に切り替わる複数のトランジスタで構成されたスイッチングレギュレータの出力段は、その出力電位が遷移する場合に、遮断状態から導通状態へ変化する出力段トランジスタの入力信号の遷移時間を出力信号の遷移時間より長くし、導通状態から遮断状態へ変化する出力段トランジスタの入力信号の遷移時間を出力時間の遷移時間より短く設定することを特徴とする。各々の動作状態で遮断される出力段トランジスへの入力信号の遷移時間が短いことから、貫通電流が流れない。また導通状態となる出力段トランジスへの入力信号の遷移時間が長いことから、流れる電流が緩やかに変化することで、スイッチングノイズが低減される。本発明によれば、低雑音のスイッチングレギュレータが得られる。その結果、雑音に敏感なRFアナログ回路とオンチップに集積可能な、小型・低雑音スイッチングレギュレータを提供することが可能になる。
【００４５】
本発明によれば、導通、遮断の２状態が交互に切り替わる複数のトランジスタで構成されたスイッチングレギュレータの出力段と、その出力段トランジスタを各々個別に駆動するための駆動回路から構成され、当該駆動回路は、各々出力段トランジスタにおける遮断から導通状態への遷移時間が、導通から遮断状態への遷移時間に比べて長くなるように立ち上がり、立ち下がり時の駆動能力をアンバランスに設定されていることを特徴とするスイッチングレギュレータが得られる。
【００４６】
さらには、導通、遮断の２状態が交互に切り替わる複数のトランジスタで構成されたスイッチングレギュレータの出力段と、その出力段トランジスタを各々個別に駆動するための駆動回路から構成され、当該駆動回路は、各々出力段トランジスタにおける遮断から導通状態への遷移が、導通から遮断への遷移時間に比べて長くなるように立ち上がり、立ち下がり時の駆動能力をアンバランスに設定され、各々の遷移時間を出力段の電位に応じて変化させることを特徴とするスイッチングレギュレータが得られる。
【００４７】
また、導通、遮断の２状態が交互に切り替わる複数のトランジスタで構成されたスイッチングレギュレータの出力段と、その出力段トランジスタを各々個別に駆動するための回路から構成され、当該駆動回路は、各々出力段トランジスタにおける遮断から導通状態への遷移時間が、導通から遮断状態への遷移時間に比べて長くなるように立ち上がり、立ち下がり時の駆動能力をアンバランスに設定され、各々の遷移時間は、出力段の電位があらかじめ設定された電位に達したことを判定して変化させることを特徴とするスイッチングレギュレータが得られる。
【００４８】
以上、好ましい実施の形態について説明したが、本発明はこれら実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において適宜の変更が可能なものである。例えば、実施の形態では論理回路を単純な２入力のアンド（ＡＮＤ）回路やオア（ＯＲ）回路で実現していたが、これに限定されず、複数の入力信号を受ける論理回路を用いても良い。
【符号の説明】
【００４９】
１、２０１ 直流電源
１０ 平滑回路
１０２ 寄生インダクタ
１１ ダイオード
１２、２０４ インダクタ
１３、２０５ 容量
１５ 制御部
１６ パルス生成回路
２１、２２、２３、２０２、２０８、２１０、２１３、２１９ Ｐ型ＭＯＳトランジスタ
３１、３２、３３、２０３、２０９、２１１、２１２、２１６ Ｎ型ＭＯＳトランジスタ
２１７、２１８、２２０、２２１ 抵抗
２１４ 論理（アンド）回路
２１５ 論理（オア）回路
２０６ 出力端子
２０７ 入力端子
４ 電圧比較器
４０ 駆動回路
５ 負荷
【技術分野】
【０００１】
本発明は、所望の電源電圧を効率的に生成するスイッチングレギュレータにおいて、特に出力段の遷移時間に発生する瞬時電流を削減することで、低雑音化可能な低雑音スイッチングレギュレータに関する。
【背景技術】
【０００２】
全地球測位システム（ＧＰＳ）やブルートゥース（Bluetooth：登録商標）などの無線インターフェースは、電池駆動の携帯端末に内蔵するために、その消費電力を極力低減することが求められている。近年は、高性能の微細ＣＭＯＳ（Complementary Metal Oxide Semiconductor ）デバイスを用いて低電力化が実現されるようになってきている。しかしながら、微細化が進むにつれ、素子の耐圧が低下し、システムの他ブロックの電源より低い電圧を有する電源を準備する必要がでてきた。電圧変換機能を持つ回路の代表のひとつであるリニアレギュレータは雑音が低く、従来アナログ回路に用いられてきているが、効率が悪いことが課題である。例えば、３.３Ｖからリニアレギュレータを用いて１.２Ｖを生成しようとした場合には、それだけで３０％程度に変換効率が低下してしまうために、無駄な電力を消費してしまう。
【０００３】
電圧変換のもう一つの代表であるスイッチングレギュレータは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの能動素子をスイッチとして用い、それらのスイッチのオン／オフにより入力直流電圧を一旦交流電圧に変換するものである。変換された電圧はインダクタなどを用いた、整流回路、及び平滑回路を順に通して安定な直流電圧に変換、出力される。この回路では、入力電圧に対する出力電圧の比(電圧変換率)がスイッチのオン／オフの時間比率で実質的に決定され、スイッチの切換による電力損失(スイッチング損失)は一般に小さいので、スイッチング電源装置は高効率で電力を供給できる。
【０００４】
しかしながら、このスイッチングレギュレータはスイッチング時に発生する雑音が大きいという問題がある。そのため、デジタル部に関しては、電池から効率的に所望の電位を作成するためにスイッチングレギュレータを内蔵することができる。しかしながら、雑音に敏感なＲＦアナログ部では、スイッチングレギュレータを内蔵することができないために、外部に別にスイッチングレギュレータを用意する必要があった。
【０００５】
ここで、従来のスイッチングレギュレータにおいて、雑音が発生する理由を以下に説明する。図１は従来の降圧型スイッチングレギュレータの最終出力段の回路構成を示す図である。Ｐ型ＭＯＳトランジスタによって構成されたスイッチングトランジスタ２０２のソース端子が直流電源２０１に接続され、そのドレイン端子はスイッチングトランジスタ２０３のドレイン端子に接続される。スイッチングトランジスタ２０３はＮ型ＭＯＳトランジスタによって構成され、そのドレイン端子はスイッチングトランジスタ２０２のドレイン端子、ソース端子は接地電圧（ＧＮＤ）に接続されている。
【０００６】
２つのスイッチングトランジスタ２０２、２０３のゲート端子には共に入力端子２０７に接続されている。スイッチングトランジスタ２０２、２０３のドレイン端子からの出力は、インダクタ２０４とコンデンサ２０５で構成されるロウパスフィルタに入力される。スイッチングトランジスタ２０２、２０３のドレイン端子はインダクタ２０４の１つの端子に接続され、インダクタ２０４の他の端子はコンデンサ２０５の１つの端子に接続され、コンデンサ２０５の他の端子は接地電圧（ＧＮＤ）に接続される。インダクタ２０４の他の端子とコンデンサ２０５の１つの端子とが接続された出力端子２０６からは平滑された出力が得られる。
【０００７】
このスイッチングレギュレータで、高い変換効率を維持するためには、スイッチングトランジスタ２０２、２０３のオン抵抗をできるだけ下げるためにトランジスタサイズを大きくなるように設計される。または、スイッチング周波数を上げて高速スイッチングを行うことによって交流損失を減らす方法がとられる。ところが、スイッチングトランジスタ２０２、２０３のソース・ドレイン間電圧が大きい遷移開始時に入力信号が急激に変化したり、スイッチングトランジスタが同時に導通したりする。このような場合には、スイッチング動作による急激な電流変化によって、電源の寄生インダクタに誘導ノイズが発生する。このノイズはスイッチングの度に電源端子の電圧レベルを揺らし、その結果、出力電圧にも同様のノイズが現れる。
【０００８】
このようなスイッチングノイズを低減するために、入力信号のタイミングを高精度に制御する方法がある。しかしながら、このようなレギュレータは、その制御回路の構成が非常に複雑であり、またタイミング制御も容易ではない。
【０００９】
一方、特許文献１に開示された降圧型レギュレータの例を図２に示した。この例では、オン抵抗が互いに異なる複数のスイッチングトランジスタを設けて、出力スイッチングトランジスタがオン動作のときはオン抵抗の大きいものから順にオンし、オフ動作のときはオン抵抗の小さいものから順にオフするように、動作するように構成されている。
【００１０】
図２に示すスイッチングレギュレータでは、Ｐ型ＭＯＳトランジスタによって構成された複数のスイッチングトランジスタスタ２１、２２、２３のソース端子はそれぞれ直流電源１に接続され、Ｎ型ＭＯＳトランジスタによって構成されたスイッチングトランジスタ３１、３２、３３のソース端子はそれぞれ、接地電圧（ＧＮＤ）に接続されている。スイッチングトランジスタ２１、２２、２３及び、スイッチングトランジスタ３１、３２、３３のそれぞれのドレイン端子は、ダイオード１１、並びにインダクタンス素子１２およびコンデンサ１３を有する平滑回路１０に接続されている。
【００１１】
制御部１５は平滑回路１０から出力される当該スイッチングレギュレータの出力電圧Ｖｏｕｔに応じて、各スイッチングトランジスタ２１〜２３、３１〜３３のオン・オフ動作を制御する。制御部１５において、電圧比較器４は出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとを比較し、この比較結果を示す信号ＳＧを出力する。パルス生成回路１６はこの信号ＳＧを受けて、各スイッチングトランジスタ２１〜２３、３１〜３３のオン・オフ動作を制御するための信号ＳＡ１〜ＳＡ３、ＳＢ１〜ＳＢ３を出力する。
【００１２】
各スイッチングトランジスタ２１〜２３、３１〜３３に対して、それぞれ、駆動回路４０が設けられている。各駆動回路４０は制御部１５からの出力信号ＳＡ１〜ＳＡ３、ＳＢ１〜ＳＢ３を駆動信号として受けて、対応するスイッチングトランジスタ２１〜２３、３１〜３３を動作させる。スイッチングトランジスタ２１〜２３、３１〜３３のドレイン端子の電圧は平滑回路１０によって平滑され、出力電圧Ｖｏｕｔとして負荷５へ出力される。インダクタ１０２は電源の寄生インダクタである。
【００１３】
ここで、スイッチングトランジスタ２１〜２３は、トランジスタ幅が互いに異なっており、２１＜２２＜２３の順にトランジスタ幅が大きくなっている。これにより、スイッチングトランジスタ２１〜２３のオン抵抗は、２３＜２２＜２１の順に大きくなっている。また同様に、スイッチングトランジスタ３１〜３３もトランジスタ幅が互いに異なっており、３１＜３２＜３３の順にトランジスタ幅が大きくなっている。そして、これにより、スイッチングトランジスタ３１〜３３のオン抵抗は、３３＜３２＜３１の順に大きくなっている。
【００１４】
この例では、複数のスイッチングトランジスタ２１〜２３および複数のスイッチングトランジスタ３１〜３３を、そのオン動作およびオフ動作において、所定の順に動作させる。これによって、スイッチング動作時における急激な電流変化を抑え、スイッチングノイズを低減している。しかしながら、出力段は、非常に大きな面積を占有するので、この方法では、チップサイズが大きくなってしまう欠点がある。
【００１５】
さらに特許文献２には、出力バッファの信号レベル変化が比較的緩慢、あるいは急峻に駆動する手段を選択することで、動作条件に応じて伝送速度とノイズの低減とのいずれかを優先して動作させる回路が開示されている。特許文献３には、出力レベルと基準電圧とを比較した結果で、出力のレベル変化を制御する技術が開示されている。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】再公表特許ＷＯ２０００／１３３１８号公報
【特許文献２】特開２００２−１１１４７６号公報
【特許文献３】特開２００７−２３６１９４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
上記したように、出力トランジスタの急激な電流変化によるスイッチングノイズを低減するために、入力信号を正確なタイミングで制御したり、オン抵抗の異なる複数の出力トランジスタを段階的に動作させたりする技術が採用されている。これらの技術を用いることにより、低雑音スイッチングレギュレータを実現することが可能であるが、しかしそのために複雑な制御が必要、あるいは大きなチップ面積が必要になるという問題が起こる。
【００１８】
本発明は、上述したような従来技術の問題点を解決することであって、その目的は、雑音に敏感なＲＦアナログ回路とオンチップに集積可能な、小型・低雑音スイッチングレギュレータを提供することにある。
【課題を解決するための手段】
【００１９】
本発明の１つの観点によれば、導通、遮断の２状態が交互に切り替わる複数の出力段トランジスタで構成されたスイッチングレギュレータの出力段において、その出力信号が遷移する場合に、遮断状態から導通状態へ変化する出力段トランジスタの入力信号の遷移時間を出力信号の遷移時間より長くし、導通状態から遮断状態へ変化する出力段トランジスタの入力信号の遷移時間を出力信号の遷移時間より短く設定することを特徴とするスイッチングレギュレータが得られる。
【００２０】
本発明の他の観点によれば、導通、遮断の２状態が交互に切り替わる複数の出力段トランジスタで構成されたスイッチングレギュレータの出力段と、その出力段トランジスタを各々個別に駆動するための駆動回路を備え、当該駆動回路にハイレベル信号が入力された場合に、第１の駆動回路がロウレベル出力となることで、第１の出力段トランジスタを導通から遮断状態へ変化させ、第２の駆動回路が第１の駆動回路がロウレベル出力に変化する遷移時間に比べて長い遷移時間でゆっくりとロウレベルに変化することで第２の出力段トランジスタを遮断から導通状態へ変化させ、さらに、当該駆動回路にロウレベル信号が入力された場合に、第２の駆動回路がハイレベル出力となることで、第２の出力段トランジスタを導通から遮断状態へ変化させ、第１の駆動回路が第２の駆動回路がハイレベル出力に変化する遷移時間に比べて長い遷移時間でゆっくりとハイレベルに変化することで第１の出力段トランジスタを遮断から導通状態へ変化させることを特徴とするスイッチングレギュレータの動作制御方法が得られる。
【発明の効果】
【００２１】
本発明によれば、スイッチングレギュレータ最終段の出力が、ロウレベルからハイレベルへ、またはハイレベルからロウレベルへ遷移する場合に、出力段トランジスタへの入力信号の遷移時間が出力段の遷移時間より長くなるように設定する。そのため出力段の急激な電流変化が抑制され、低雑音なスイッチングレギュレータが得られる。
【図面の簡単な説明】
【００２２】
【図１】従来のスイッチングレギュレータの最終段の１例を示す回路図である。
【図２】従来のスイッチングレギュレータの最終段の他の例を示す回路図である。
【図３】本発明の第１の実施の形態のスイッチングレギュレータの最終段の回路図である。
【図４】本発明の第２の実施の形態のスイッチングレギュレータの最終段の回路図である。
【図５】本発明の第３の実施の形態のスイッチングレギュレータの最終段の回路図である。
【発明を実施するための形態】
【００２３】
本発明の実施の形態について、図面を参照して詳細に説明する。
【００２４】
（第１の実施の形態）
図３は、本発明の第１の実施の形態を説明するためのスイッチングレギュレータの最終段の回路図である。以下の実施の形態において、同一のものには同一の符号を付して、重複する説明は適宜省略するものとする。
【００２５】
最終段は、出力段トランジスタからなるＣＭＯＳインバータと、その出力段トランジスタを個別に駆動する駆動回路と、平滑された出力を得るためのロウパスフィルタから構成される。出力段のＣＭＯＳインバータは、出力段トランジスタとしてのＰ型ＭＯＳトランジスタ２０２と、Ｎ型ＭＯＳトランジスタ２０３を備え、２つの出力段トランジスタ２０２と２０３とのドレイン端子が接続された節点が出力節点Ｎである。Ｐ型ＭＯＳトランジスタ２０２のソース端子が直流電源２０１に、ドレイン端子が出力節点Ｎに、ゲート端子が前段の駆動回路の出力に接続されている。Ｎ型ＭＯＳトランジスタ２０３のソース端子が接地電圧ＧＮＤに、ドレイン端子が出力節点Ｎに、ゲート端子が前段の駆動回路の出力に接続されている。
【００２６】
出力節点Ｎは、インダクタ２０４とコンデンサ２０５で構成されるロウパスフィルタに接続される。出力節点Ｎはインダクタ２０４の１つの端子に接続され、インダクタ２０４の他の端子はコンデンサ２０５の１つの端子に接続され、コンデンサ２０５の他の端子は接地電圧（ＧＮＤ）に接続される。インダクタ２０４の他の端子とコンデンサ２０５の１つの端子とが接続された出力端子２０６からは平滑された出力が得られる。最終の出力は出力端子２０７から出力されるが、以下の説明においては、出力節点Ｎを最終段出力と表すことがある。
【００２７】
出力段トランジスタを個別に駆動する駆動回路は、ＣＭＯＳインバータで構成されている。Ｐ型ＭＯＳトランジスタ２０２のゲート端子に接続された駆動回路は、Ｐ型ＭＯＳトランジスタ２０８及びＮ型ＭＯＳトランジスタ２０９から構成されたＣＭＯＳインバータである。一方、Ｎ型ＭＯＳトランジスタ２０３のゲート端子に接続された駆動回路は、Ｐ型ＭＯＳトランジスタ２１０及びＮ型ＭＯＳトランジスタ２１１から構成されたＣＭＯＳインバータである。これらの駆動ＣＭＯＳインバータのゲート端子は、共に入力端子２０７に接続される。入力端子２０７には、目標とする電源電圧が出力端子に生成されるように、デュティー比が制御されたパルス波形が入力されるようになっている。
【００２８】
最終出力段Ｐ型ＭＯＳトランジスタ２０２を駆動する前段駆動インバータのＮ型ＭＯＳトランジスタ２０９は、駆動能力を通常より小さく設計し、当該前段駆動インバータのＰ型ＭＯＳトランジスタ２０８は、十分な駆動能力を持つように設計されている。一方、最終出力段Ｎ型ＭＯＳトランジスタ２０３を駆動する前段駆動インバータのＰ型ＭＯＳトランジスタ２１０は、駆動能力を通常より小さく設計し、当該前段駆動インバータのＮ型ＭＯＳトランジスタ２１１は、十分な駆動能力を持つように設計されている。
【００２９】
この回路の動作を回路図に併記した各接点の動作波形を用いて、以下に説明する。入力端子２０７には、所定の出力レベルが得られるように、ある一定のデュティー比を持つパルス信号が印加されている。ＭＯＳトランジスタ２０８及び２０９で構成された前段の駆動インバータは、立ち下り（ｔｆ）駆動能力が低い一方で、立ち上がり（ｔｒ）の駆動能力が高くなるように設定されている。従って、最終段出力が、ロウレベルからハイレベルへ遷移する場合には、Ｐ型ＭＯＳトランジスタ２０２を駆動する入力信号の遷移時間が出力段の遷移時間より長くなるように設定され、Ｐ型ＭＯＳトランジスタ２０２からの電流が緩やかに変化するように設定されている。
【００３０】
一方で、ＭＯＳトランジスタ２１０及び２１１で構成された前段の駆動インバータは、立ち上がり（ｔｒ）駆動能力が低い一方で、立下り（ｔｆ）の駆動能力が高い。従って、最終段出力が、ハイレベルからロウレベルへ遷移する場合には、Ｎ型ＭＯＳトランジス２０３を駆動する入力信号の遷移時間が出力段の遷移時間より長くなるように設定され、Ｎ型ＭＯＳトランジス２０３の電流が緩やかに変化するように設定されている。
【００３１】
このように出力段トランジスタ２０２の駆動インバータの立ち上がり（ｔｒ）駆動能力を高く、立下り（ｔｆ）駆動能力を低くし、出力段トランジスタ２０３の駆動インバータの立ち上がり（ｔｒ）駆動能力を低く、立下り（ｔｆ）駆動能力を高く設定する。このように設定することで、出力節点Ｎの電位が遷移する場合に、出力段トランジスタが遮断状態から導通状態へ変化する遷移時間を出力段トランジスタへの入力信号の遷移時間より長くできる。一方出力段トランジスタが導通状態から遮断状態へ変化する遷移時間は出力段トランジスタへの入力信号の遷移時間より短くする。
【００３２】
本実施の形態のスイッチングレギュレータは、導通、遮断の２状態が交互に切り替わる複数の出力段トランジスタで構成された出力段と、その出力段トランジスタを各々個別に駆動するための駆動回路から構成されている。その出力信号が遷移する場合に、遮断状態から導通状態へ変化する出力段トランジスタの入力信号の遷移時間を出力信号の遷移時間より長くし、導通状態から遮断状態へ変化する出力段トランジスタの入力信号の遷移時間を出力時間の遷移時間より短く設定することを特徴とする。そのため駆動回路は、各々出力段トランジスタにおける遮断から導通状態への遷移時間が、導通から遮断状態への遷移時間に比べて長くなるように立ち上がり、立ち下がり時の駆動能力をアンバランスに設定されている。
【００３３】
各々の動作状態で遮断される出力段トランジスへの入力信号の遷移時間が短く、出力段トランジスは直ちに遮断されることから、貫通電流が流れない。また導通状態となる出力段トランジスへの入力信号の遷移時間が長いことから、流れる電流が緩やかに変化することで、スイッチングノイズが低減される。最終段のデバイスサイズを大きくしても、瞬時に大きな突入電流が流れることなく、さらには最終段以外の大きな駆動デバイスも不要であることから、小型で低雑音なスイッチングレギュレータが得られる。その結果、雑音に敏感なRFアナログ回路とのオンチップ集積が可能となる。
【００３４】
（第２の実施の形態）
図４は、本発明の第２の実施の形態を説明するためのスイッチングレギュレータの最終段の回路図である。この回路は、図３で説明した出力段トランジスを駆動する前段駆動インバータにおいて、各々長く設定された遷移時間が、出力段の電位（出力節点Ｎの電位）があらかじめ設定された電位に達したことを判定して変化させることを示した実施形態である。本実施形態では第１の実施の形態に比べて、最終段出力のレベルを検出する論理素子２１４及び２１５と、前段の駆動インバータの駆動能力を可変にするＭＯＳトランジスタ２１２及び２１３が付加されている。
【００３５】
論理素子２１４は、出力節点Ｎと入力端子２０７とを入力とするアンド（ＡＮＤ）回路２１４であり、その出力はＮ型ＭＯＳトランジスタ２１２のゲート電極に接続される。Ｎ型ＭＯＳトランジスタ２１２のドレイン電極はＮ型ＭＯＳトランジスタ２０９のドレイン電極に、ソース電極は接地電圧（ＧＮＤ）に接続されている。論理素子２１５は、出力節点Ｎと入力端子２０７とを入力とするオア（ＯＲ）回路２１５であり、その出力はＰ型ＭＯＳトランジスタ２１３のゲート電極に接続される。Ｐ型ＭＯＳトランジスタ２１３のドレイン電極はＰ型ＭＯＳトランジスタ２１０のドレイン電極に、ソース電極は直流電源２０１に接続されている。
【００３６】
図４の回路の動作として最初に、最終段出力がロウレベルからハイレベルに遷移する場合を考える。まず入力端子２０７の電位は、ロウレベルからハイレベルに遷移するが、この時点では、最終段出力接点Ｎの電位は変化していないので、アンド回路である論理回路２１４の出力はロウレベルを維持している。次に前段駆動インバータの出力レベルが反転するに伴い、最終段出力節点Ｎがロウレベルからハイレベルに変化をはじめる。その後、論理回路の論理しきい値を越え、論理回路２１４の出力がハイレベルに変化することで、Ｎ型ＭＯＳトランジスタ２１２が導通状態になり、前段駆動インバータの立ち下がり駆動能力が大きくなる。一方、オア回路である論理回路２１５の出力は、最終段出力に関係なく、入力信号２０７のハイレベルへの遷移でハイレベルに変化する。従って、Ｐ型ＭＯＳトランジスタ２１３は、入力信号２０７のハイレベルへの遷移で遮断状態となることから、最終段Ｎ型ＭＯＳトランジスタ２０３のスイッチング動作への影響はない。
【００３７】
次に、最終段出力が、ハイレベルからロウレベルに遷移する場合を考える。まず入力端子２０７の電位は、ハイレベルからロウレベルに遷移するが、この時点では、最終段出力接点Ｎは変化していないので、論理回路２１５の出力はハイレベルを維持している。次に前段駆動インバータの出力レベルが反転するに伴い、最終段出力接点Ｎがハイレベルからロウレベルに変化をはじめる。その後、最終段出力節点Ｎが論理回路の論理しきい値を越え、論理回路２１５の出力がロウレベルに変化することで、Ｐ型ＭＯＳトランジスタ２１３が導通状態になり、前段駆動インバータの立ち上がり駆動能力が大きくなる。一方アンド回路である論理回路２１４の出力は、最終段出力に関係なく、入力信号２０７のロウレベルへの遷移でロウレベルへ変化する。従って、Ｎ型ＭＯＳトランジスタ２１２は遮断状態となることから、最終段Ｐ型ＭＯＳトランジスタ２０２の動作への影響はない。
【００３８】
本実施の形態においては、入力信号と出力信号（出力節点Ｎ）とを入力とする論理回路を用いて、出力信号レベルがあらかじめ設定された電位である論理回路の閾値電圧を超えた場合には、駆動インバータの駆動能力を変化させる実施形態である。出力信号レベルがハイレベルに遷移する場合にはアンド回路を用い、出力信号レベルが閾値電圧を超えた場合にはアンド回路をハイレベルに変化させ、付加されたトランジスタを導通させることで、駆動インバータの駆動能力を高める。出力信号レベルがロウレベルに遷移する場合にはオア回路を用い、出力信号レベルが閾値電圧を超えた場合にはオア回路をロウレベルに変化させ、付加されたトランジスタを導通させることで、駆動インバータの駆動能力を高める。このように、駆動インバータにおいて、各々長く設定された遷移時間が、出力段の電位があらかじめ設定された電位に達したことを判定して変化させることができる小型で低雑音なスイッチングレギュレータが得られる。
【００３９】
（第３の実施の形態）
図５は、本発明の第３の実施の形態を説明するためのスイッチングレギュレータの最終段の回路図である。第３の実施形態例では、図４で説明した論理回路へ入力される出力信号（出力節点）の電位を調整するレベル変換機構を備えている。本実施形態では第２の実施の形態に比べて、ＭＯＳトランジスタ２１６と２１９、抵抗２１７、２１８、２２０、２２１が付加されている。
【００４０】
Ｎ型ＭＯＳトランジスタ２１６は、ゲート電極が出力節点Ｎに、ドレイン電極が直流電源２０１に、ソース電極が抵抗２１７の一端に、それぞれ接続されている。抵抗２１７の他方の一端は論理回路２１４の入力端子及びに抵抗２１８の一端に、さらに抵抗２１８の他方の一端は接地電圧に接続されている。Ｎ型ＭＯＳトランジスタ２１６と抵抗２１７と２１８からなるレベル変換回路は、出力節点Ｎがハイレベルの場合にＮ型ＭＯＳトランジスタ２１６が導通し、ソース電極の電位を抵抗２１７と２１８により電位変換した電位を、論理回路２１４に出力する。
【００４１】
Ｐ型ＭＯＳトランジスタ２１９は、ゲート電極が出力節点Ｎに、ソース電極が直流電源２０１に、ドレイン電極が抵抗２２０の一端に、それぞれ接続されている。抵抗２２０の他方の一端は論理回路２１５の反転入力端子及びに抵抗２２１の一端に、さらに抵抗２２１の他方の一端は接地電圧に接続されている。Ｐ型ＭＯＳトランジスタ２１９と抵抗２２０と２２１からなるレベル変換回路は、出力節点Ｎがロウレベルの場合にＰ型ＭＯＳトランジスタ２１６が導通し、ソース電極の電位を抵抗２２０と２２１により電位変換した電位を、論理回路２１５に出力する。
【００４２】
本実施形態例では、最終段出力節点Ｎの出力レベルをＮ型ＭＯＳトランジスタ２１６及び抵抗２１７、２１８を用いて、レベル変換を行なうことで、論理回路２１４の見かけの論理しきい値を変えている。同様にＰ型ＭＯＳトランジスタ２１９及び抵抗２２０、２２１で構成された回路によりレベル変換を行ない、論理回路２１５の見かけの論理しきい値を変えている。
【００４３】
本実施の形態においては、出力節点Ｎの電位をレベル変換し、レベル変換された電位と入力信号とを入力とする論理回路を用いて、そのレベル変換した電圧が論理回路の閾値電圧を超えた場合には、駆動インバータの駆動能力を変化させる実施形態である。このように、出力節点Ｎの電位をレベル変換し、論理回路の入力とすることで駆動インバータの駆動能力を変化させる出力信号レベルを自由に設定することができる。これにより、最終段出力の遷移が完了する電位を調整することが可能である。このように、駆動インバータの駆動能力を変化させる出力信号レベルを自由に設定することで、出力レベルの遷移時間が自由の設定できるスイッチングレギュレータが得られる。
【００４４】
本発明によれば、導通、遮断の２状態が交互に切り替わる複数のトランジスタで構成されたスイッチングレギュレータの出力段は、その出力電位が遷移する場合に、遮断状態から導通状態へ変化する出力段トランジスタの入力信号の遷移時間を出力信号の遷移時間より長くし、導通状態から遮断状態へ変化する出力段トランジスタの入力信号の遷移時間を出力時間の遷移時間より短く設定することを特徴とする。各々の動作状態で遮断される出力段トランジスへの入力信号の遷移時間が短いことから、貫通電流が流れない。また導通状態となる出力段トランジスへの入力信号の遷移時間が長いことから、流れる電流が緩やかに変化することで、スイッチングノイズが低減される。本発明によれば、低雑音のスイッチングレギュレータが得られる。その結果、雑音に敏感なRFアナログ回路とオンチップに集積可能な、小型・低雑音スイッチングレギュレータを提供することが可能になる。
【００４５】
本発明によれば、導通、遮断の２状態が交互に切り替わる複数のトランジスタで構成されたスイッチングレギュレータの出力段と、その出力段トランジスタを各々個別に駆動するための駆動回路から構成され、当該駆動回路は、各々出力段トランジスタにおける遮断から導通状態への遷移時間が、導通から遮断状態への遷移時間に比べて長くなるように立ち上がり、立ち下がり時の駆動能力をアンバランスに設定されていることを特徴とするスイッチングレギュレータが得られる。
【００４６】
さらには、導通、遮断の２状態が交互に切り替わる複数のトランジスタで構成されたスイッチングレギュレータの出力段と、その出力段トランジスタを各々個別に駆動するための駆動回路から構成され、当該駆動回路は、各々出力段トランジスタにおける遮断から導通状態への遷移が、導通から遮断への遷移時間に比べて長くなるように立ち上がり、立ち下がり時の駆動能力をアンバランスに設定され、各々の遷移時間を出力段の電位に応じて変化させることを特徴とするスイッチングレギュレータが得られる。
【００４７】
また、導通、遮断の２状態が交互に切り替わる複数のトランジスタで構成されたスイッチングレギュレータの出力段と、その出力段トランジスタを各々個別に駆動するための回路から構成され、当該駆動回路は、各々出力段トランジスタにおける遮断から導通状態への遷移時間が、導通から遮断状態への遷移時間に比べて長くなるように立ち上がり、立ち下がり時の駆動能力をアンバランスに設定され、各々の遷移時間は、出力段の電位があらかじめ設定された電位に達したことを判定して変化させることを特徴とするスイッチングレギュレータが得られる。
【００４８】
以上、好ましい実施の形態について説明したが、本発明はこれら実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において適宜の変更が可能なものである。例えば、実施の形態では論理回路を単純な２入力のアンド（ＡＮＤ）回路やオア（ＯＲ）回路で実現していたが、これに限定されず、複数の入力信号を受ける論理回路を用いても良い。
【符号の説明】
【００４９】
１、２０１ 直流電源
１０ 平滑回路
１０２ 寄生インダクタ
１１ ダイオード
１２、２０４ インダクタ
１３、２０５ 容量
１５ 制御部
１６ パルス生成回路
２１、２２、２３、２０２、２０８、２１０、２１３、２１９ Ｐ型ＭＯＳトランジスタ
３１、３２、３３、２０３、２０９、２１１、２１２、２１６ Ｎ型ＭＯＳトランジスタ
２１７、２１８、２２０、２２１ 抵抗
２１４ 論理（アンド）回路
２１５ 論理（オア）回路
２０６ 出力端子
２０７ 入力端子
４ 電圧比較器
４０ 駆動回路
５ 負荷
【特許請求の範囲】
【請求項１】
導通、遮断の２状態が交互に切り替わる複数の出力段トランジスタで構成されたスイッチングレギュレータの出力段において、その出力信号が遷移する場合に、遮断状態から導通状態へ変化する出力段トランジスタの入力信号の遷移時間を出力信号の遷移時間より長くし、導通状態から遮断状態へ変化する出力段トランジスタの入力信号の遷移時間を出力信号の遷移時間より短く設定することを特徴とするスイッチングレギュレータ。
【請求項２】
導通、遮断の２状態が交互に切り替わる複数の出力段トランジスタで構成されたスイッチングレギュレータの出力段と、その出力段トランジスタを各々個別に駆動するための駆動回路から構成され、当該駆動回路は、各々出力段トランジスタにおける遮断から導通状態への遷移時間が、導通から遮断状態への遷移時間に比べて長くなるように立ち上がり、立ち下がり時の駆動能力をアンバランスに設定されていることを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項３】
導通、遮断の２状態が交互に切り替わる複数の出力段トランジスタで構成されたスイッチングレギュレータの出力段と、その出力段トランジスタを各々個別に駆動するための駆動回路から構成され、当該駆動回路は、各々出力段トランジスタにおける遮断から導通状態への遷移時間が、導通から遮断状態への遷移時間に比べて長くなるように立ち上がり、立ち下がり時の駆動能力をアンバランスに設定され、各々の遷移時間を出力信号の電位に応じて変化させることを特徴とする請求項２記載のスイッチングレギュレータ。
【請求項４】
導通、遮断の２状態が交互に切り替わる複数の出力段トランジスタで構成されたスイッチングレギュレータの出力段と、その出力段トランジスタを各々個別に駆動するための駆動回路から構成され、当該駆動回路は、各々出力段トランジスタにおける遮断から導通状態への遷移時間が、導通から遮断状態への遷移時間に比べて長くなるように立ち上がり、立ち下がり時の駆動能力をアンバランスに設定され、各々の遷移時間は、出力信号の電位があらかじめ設定された電位に達したことを判定して変化させることを特徴とする請求項３記載のスイッチングレギュレータ。
【請求項５】
導通、遮断の２状態が交互に切り替わる複数の出力段トランジスタで構成されたスイッチングレギュレータの出力段と、その出力段トランジスタを各々個別に駆動するための駆動回路から構成され、当該駆動回路は、各々出力段トランジスタにおける遮断から導通状態への遷移時間が、導通から遮断状態への遷移時間に比べて長くなるように立ち上がり、立ち下がり時の駆動能力をアンバランスに設定され、出力信号と駆動回路への入力信号とを入力とする論理回路とを用いて、出力段トランジスタが遮断から導通状態へ遷移する場合に、出力信号の電位が論理回路の閾値よりも高いか、または低いかに応じた論理回路の出力レベルにより、各々の駆動回路の遷移時間を変化させることを特徴とする請求項４に記載のスイッチングレギュレータ。
【請求項６】
導通、遮断の２状態が交互に切り替わる複数の出力段トランジスタで構成されたスイッチングレギュレータの出力段と、その出力段トランジスタを各々個別に駆動するための駆動回路から構成され、当該駆動回路は、各々出力段トランジスタが遮断から導通状態への遷移時間が、導通から遮断状態への遷移時間に比べて長くなるように立ち上がり、立ち下がり時の駆動能力をアンバランスに設定され、出力信号の電位をレベル変換した電位と駆動回路への入力信号を入力とする論理回路とを用いて、出力段トランジスタが遮断から導通状態へ遷移する場合に、出力信号の電位をレベル変換した電位が論理回路の閾値よりも高いか、または低いかに応じた論理回路の出力レベルにより、各々の駆動回路の遷移時間を変化させることを特徴とする請求項４に記載のスイッチングレギュレータ。
【請求項７】
導通、遮断の２状態が交互に切り替わる複数の出力段トランジスタで構成されたスイッチングレギュレータの出力段と、その出力段トランジスタを各々個別に駆動するための駆動回路を備え、当該駆動回路にハイレベル信号が入力された場合に、第１の駆動回路がロウレベル出力となることで、第１の出力段トランジスタを導通から遮断状態へ変化させ、第２の駆動回路が第１の駆動回路がロウレベル出力に変化する遷移時間に比べて長い遷移時間でゆっくりとロウレベルに変化することで第２の出力段トランジスタを遮断から導通状態へ変化させ、
さらに、当該駆動回路にロウレベル信号が入力された場合に、第２の駆動回路がハイレベル出力となることで、第２の出力段トランジスタを導通から遮断状態へ変化させ、第１の駆動回路が第２の駆動回路がハイレベル出力に変化する遷移時間に比べて長い遷移時間でゆっくりとハイレベルに変化することで第１の出力段トランジスタを遮断から導通状態へ変化させることを特徴とするスイッチングレギュレータの動作制御方法。
【請求項１】
導通、遮断の２状態が交互に切り替わる複数の出力段トランジスタで構成されたスイッチングレギュレータの出力段において、その出力信号が遷移する場合に、遮断状態から導通状態へ変化する出力段トランジスタの入力信号の遷移時間を出力信号の遷移時間より長くし、導通状態から遮断状態へ変化する出力段トランジスタの入力信号の遷移時間を出力信号の遷移時間より短く設定することを特徴とするスイッチングレギュレータ。
【請求項２】
導通、遮断の２状態が交互に切り替わる複数の出力段トランジスタで構成されたスイッチングレギュレータの出力段と、その出力段トランジスタを各々個別に駆動するための駆動回路から構成され、当該駆動回路は、各々出力段トランジスタにおける遮断から導通状態への遷移時間が、導通から遮断状態への遷移時間に比べて長くなるように立ち上がり、立ち下がり時の駆動能力をアンバランスに設定されていることを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項３】
導通、遮断の２状態が交互に切り替わる複数の出力段トランジスタで構成されたスイッチングレギュレータの出力段と、その出力段トランジスタを各々個別に駆動するための駆動回路から構成され、当該駆動回路は、各々出力段トランジスタにおける遮断から導通状態への遷移時間が、導通から遮断状態への遷移時間に比べて長くなるように立ち上がり、立ち下がり時の駆動能力をアンバランスに設定され、各々の遷移時間を出力信号の電位に応じて変化させることを特徴とする請求項２記載のスイッチングレギュレータ。
【請求項４】
導通、遮断の２状態が交互に切り替わる複数の出力段トランジスタで構成されたスイッチングレギュレータの出力段と、その出力段トランジスタを各々個別に駆動するための駆動回路から構成され、当該駆動回路は、各々出力段トランジスタにおける遮断から導通状態への遷移時間が、導通から遮断状態への遷移時間に比べて長くなるように立ち上がり、立ち下がり時の駆動能力をアンバランスに設定され、各々の遷移時間は、出力信号の電位があらかじめ設定された電位に達したことを判定して変化させることを特徴とする請求項３記載のスイッチングレギュレータ。
【請求項５】
導通、遮断の２状態が交互に切り替わる複数の出力段トランジスタで構成されたスイッチングレギュレータの出力段と、その出力段トランジスタを各々個別に駆動するための駆動回路から構成され、当該駆動回路は、各々出力段トランジスタにおける遮断から導通状態への遷移時間が、導通から遮断状態への遷移時間に比べて長くなるように立ち上がり、立ち下がり時の駆動能力をアンバランスに設定され、出力信号と駆動回路への入力信号とを入力とする論理回路とを用いて、出力段トランジスタが遮断から導通状態へ遷移する場合に、出力信号の電位が論理回路の閾値よりも高いか、または低いかに応じた論理回路の出力レベルにより、各々の駆動回路の遷移時間を変化させることを特徴とする請求項４に記載のスイッチングレギュレータ。
【請求項６】
導通、遮断の２状態が交互に切り替わる複数の出力段トランジスタで構成されたスイッチングレギュレータの出力段と、その出力段トランジスタを各々個別に駆動するための駆動回路から構成され、当該駆動回路は、各々出力段トランジスタが遮断から導通状態への遷移時間が、導通から遮断状態への遷移時間に比べて長くなるように立ち上がり、立ち下がり時の駆動能力をアンバランスに設定され、出力信号の電位をレベル変換した電位と駆動回路への入力信号を入力とする論理回路とを用いて、出力段トランジスタが遮断から導通状態へ遷移する場合に、出力信号の電位をレベル変換した電位が論理回路の閾値よりも高いか、または低いかに応じた論理回路の出力レベルにより、各々の駆動回路の遷移時間を変化させることを特徴とする請求項４に記載のスイッチングレギュレータ。
【請求項７】
導通、遮断の２状態が交互に切り替わる複数の出力段トランジスタで構成されたスイッチングレギュレータの出力段と、その出力段トランジスタを各々個別に駆動するための駆動回路を備え、当該駆動回路にハイレベル信号が入力された場合に、第１の駆動回路がロウレベル出力となることで、第１の出力段トランジスタを導通から遮断状態へ変化させ、第２の駆動回路が第１の駆動回路がロウレベル出力に変化する遷移時間に比べて長い遷移時間でゆっくりとロウレベルに変化することで第２の出力段トランジスタを遮断から導通状態へ変化させ、
さらに、当該駆動回路にロウレベル信号が入力された場合に、第２の駆動回路がハイレベル出力となることで、第２の出力段トランジスタを導通から遮断状態へ変化させ、第１の駆動回路が第２の駆動回路がハイレベル出力に変化する遷移時間に比べて長い遷移時間でゆっくりとハイレベルに変化することで第１の出力段トランジスタを遮断から導通状態へ変化させることを特徴とするスイッチングレギュレータの動作制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−１７２３８９（Ｐ２０１１−１７２３８９Ａ）
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願番号】特願２０１０−３４２００（Ｐ２０１０−３４２００）
【出願日】平成２２年２月１９日（２０１０．２．１９）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願日】平成２２年２月１９日（２０１０．２．１９）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]