【課題】簡単な回路で、双方向の過電圧を緩和できる双方向スイッチ。
【解決手段】ドレインとソースとゲートとを有し、ドレインとソースとの電位の低い主電極を仮想ソースとしドレインとソースとの電位の高い主電極を仮想ドレインとしたＨＥＭＴ構造をなし、ゲートと仮想ソースとの間に印加されるゲート信号により双方向に電流をオン・オフする半導体スイッチＱ３と、半導体スイッチＱ３のゲートと仮想ソースとの間に接続され、ゲート信号をゲートに印加するゲート信号部１３と、半導体スイッチＱ３の仮想ドレインとゲートとの間に接続され、抵抗１６と定電圧ダイオード１５とを有する過電圧保護回路とを備える。 （もっと読む）

【課題】レベルシフタによる面積の増加や電力の増加がなく、高耐圧Ｐ型ＦＥＴの電流能力を分散させるレベルシフト出力回路を提供すること。
【解決手段】レベルシフタ４０は、電源ＮＶＤＤ３と電源ＮＧＮＤ間に接続され、入力信号Ｓｉｎ１“Ｌ”に応じて出力信号“Ｌ”を出力し、入力信号Ｓｉｎ２“Ｈ”に応じて出力信号“Ｈ”を出力する。高圧インバータ５０−１〜５０−ｚは、電源ＮＶＤＤ３と電源ＮＧＮＤ間に接続され、制御信号Ｓｃｔｒ１“Ｌ”とレベルシフタ４０からの出力信号“Ｌ”とに応じて出力信号“Ｈ”を出力し、制御信号Ｓｃｔｒ２“Ｈ”とレベルシフタ４０からの出力信号“Ｈ”とに応じて出力信号“Ｌ”を出力する。高耐圧Ｐ型ＦＥＴ６０−１〜６０−ｚは、電源ＮＶＤＤ３と電源出力ノードＮＶＤＤ２間に接続され、それぞれ、高圧インバータ５０−１〜５０−ｚからの出力信号“Ｌ”に応じて電圧ＶＤＤ３を供給する。 （もっと読む）

【課題】本発明は、トランスへの入力電圧のデューティ比が略５０％でなくても不具合が生じず、また小規模で小型な構成で実現できるゲート駆動回路、電力変換回路及びゲート駆動方法を提供することを課題とする。
【解決手段】トランス２の二次側に前記スイッチング素子と直列にコンデンサ１３を設ける。またトランス２の二次側に並列にスイッチング素子４に印加される電圧がトランス２の二次側の電圧よりも低い値になるよう電圧を制限するツェナーダイオード１６を設ける。そしてまたトランス２の二次側の電圧が０Ｖになる、若しくはスイッチング素子４が逆極性となったとき、ＰＮＰトランジスタ７によってコンデンサ１３を短絡する。 （もっと読む）

【課題】ＥＳＤ保護回路を共通化してチップ面積を低減し且つＥＳＤ保護回路が故障しても保護される複数の被保護回路が同時に動作不能となることを回避する。
【解決手段】点火回路４とダイアグ回路５の各ノードを同一極性のダイオード１０〜１２を通して共通ノード３１に接続し、共通ノード３１とＥＳＤ保護回路６との間に切り離し回路２３を備える。ＥＳＤ保護回路６が短絡故障していないときには、ダイオード４１は非導通、分圧電圧Ｖｂ＞基準電圧Ｖｒとなり、ＦＥＴ３５がオフ、ＦＥＴ３４がオン可能となる。ＥＳＤ保護回路６が短絡故障すると、ダイオード４１は導通、分圧電圧Ｖｂ＜基準電圧Ｖｒとなり、ＦＥＴ３５がオン、ＦＥＴ３４がオフとなり、共通ノード３１とＥＳＤ保護回路６とを電気的に切り離す。 （もっと読む）

【課題】高安全な鉄道信号制御システムに用いられるデジタル出力回路において、簡易な構成で、負荷に対して誤出力することがなく、任意のタイミングで実行可能な故障検知機能を提供する。
【解決手段】 本発明のデジタル出力回路は、２個の直列に接続されたスイッチ素子２及び３と、スイッチ素子２の出力端に接続された電圧検知回路４、スイッチ素子３の出力端に接続された電圧検知回路５及び直流電源６、スイッチ素子２、３の中間に接続されたダイオード７、負荷への逆電圧印加防止用ダイオード８とから成る。 （もっと読む）

【課題】電源が逆接続された場合に、トランジスタに流れる電流を確実に阻止して、電源の逆接続からトランジスタを確実に保護することが可能な半導体装置などの提供。
【解決手段】この発明は、出力回路５と、この出力回路５を保護するスイッチング素子Ｔ５、Ｔ８とを備え、これらを同一半導体基板に設けるようにした。スイッチング素子Ｔ８は、ゲートが第１電源端子１に接続され、ソースがトランジスタＴ６のソースと接続され、ドレインがトランジスタＴ６の基板端子と接続され、電源端子１、２に与えられる電源電圧の大小関係が正常な場合には導通し、異常な場合には非導通となる。スイッチング素子Ｔ５は、ゲートが電源端子１に接続され、ソースが電源端子２に接続され、ドレインがトランジスタＴ６、Ｔ７のゲートと接続され、電源端子１、２に与えられる電源電圧の大小関係が正常な場合には非導通となり、異常な場合には導通する。 （もっと読む）

【課題】直列接続ＩＧＢＴ３，４の接続点７のｄＶ／ｄｔによる誤動作発生時に、上下アーム短絡などの事故を回避できる高信頼性ＩＧＢＴ駆動装置を提供する。
【解決手段】高低圧側ＩＧＢＴ３，４は、デッドタイムを挟み相補的にオン／オフ制御される。これらデッドタイム期間中に、高圧側ＩＧＢＴ３をオフさせるリセットパルスＲＳを、例えば、次のような要領で発生させる。（１）低圧側ＩＧＢＴ４のオン指令ＬＤの直前に、（２）低圧側ＩＧＢＴ４のオン指令ＬＤの直前から、このオン指令ＬＤと重なる期間ｔｄをもつように、（３）デッドタイムＤＴ期間中、継続して、（４）低圧側ＩＧＢＴ４がオンとなる直前のデッドタイム期間中、継続して、（５）高圧側ＩＧＢＴ３のオン状態を観測したとき、低圧側ＩＧＢＴのオン指令を無効とするように、リセットパルスを生成する。 （もっと読む）

【課題】 IC化を容易にでき、特性を安定化させることができるスイッチング回路を提供すること。
【解決手段】 制御信号生成する構成は、スイッチング素子Ｍ１の制御信号のターンオン時の作動閾値電圧近傍までの昇圧を、電源Ｖ２からの注入で早めるパルス発振器Ｐ２、トランジスタＱ１、電源Ｖ２と、スイッチング素子Ｍ１の制御信号のターンオフ時の作動閾値電圧近傍までの降圧を、電流経路１０１と別の電流経路１０２，１０３で電流を流すことで早めるダイオードＤ２、トランジスタＱ２、電源Ｖ３を備えた。 （もっと読む）

【課題】スイッチ回路に複数のスイッチング素子を有しており、これら複数のスイッチング素子の何れかが短絡破壊された場合であっても、他のスイッチング素子の破壊を最小限に食い止める。
【解決手段】つまり、昇圧トランス２６ｅの一次巻線にフルブリッジ回路により交流を印加するスイッチ回路２６ｂと、発振のオンオフを指令する指令信号の伝送ラインから発振オンの指令信号が入力されると、スイッチ回路２６ｂのスイッチ制御を行う制御回路Ｃ１と、スイッチ回路２６ｂを構成するＭＯＳ−ＦＥＴのゲートの端子電圧を監視し、ゲート電圧が所定の閾値を超えると参照電圧を出力する端子電圧監視回路５１，５２と、指令信号の伝送ラインに接続され、参照電圧をゲートに入力されるとゲート電流が流れてターンオンして、伝送ラインの指令信号を発振オフの状態にして、制御回路Ｃ１の発振を停止させるサイリスタ回路５３と、を備えさせる。 （もっと読む）

【課題】ターンオン、又はターンオフ時に、ゲートに一時的に高い電圧を印加してスレッショルド電圧付近のミラー期間を高速で通過させ、高速でターンオン又はターンオフさせる。オン又はオフ保持中は適正なバイアス電圧を印加する。
【解決手段】定格ゲート電圧内の電圧のオン保持用電源１と、該オン保持用電源１から定格ゲート電圧を越える電圧を生成するターンオン用昇圧回路と、該ターンオン用昇圧回路により充電されるターンオン用コンデンサ６を有し、ターンオン直前までに前記ターンオン用昇圧回路により前記ターンオン用コンデンサ６を昇圧充電し、前記コンデンサの電荷を半導体スイッチング素子のゲートに印加して高速ターンオンし、ターンオン後は前記オン保持用電源１でオン状態を保持する。 （もっと読む）

【課題】スイッチングトランジスタの動作制御を行う制御回路と接地電圧との接続が遮断された場合、又は何らかの原因で接続不良が発生した場合に、スイッチングトランジスタがオンしないようにすることができるスイッチングレギュレータ及びスイッチングレギュレータを構成する半導体装置を得る。
【解決手段】第１接地端子ＧＮＤ１とプリント基板の接地ラインとの接続が遮断される等して、第１接地端子ＧＮＤ１と接地電圧ＧＮＤとの接続が遮断された場合、ＮＭＯＳトランジスタＭ２がオンしてスイッチングトランジスタＭ１のゲート電圧を低下させ、スイッチングトランジスタＭ１がオフして遮断状態になるようにした。 （もっと読む）

【課題】逆流電流防止用のダイオードやトランジスタを必要としない逆流電流防止回路を提供する。
【解決手段】制御動作用として使用するＭＯＳトランジスタ１７のバックゲートの接続先を、電源電圧Ｖｄｄと出力端子１１の電圧とを比較する第１電圧比較回路２２の出力で駆動される第１スイッチ回路１９および第２スイッチ回路２０で制御し、電源電圧Ｖｄｄが出力端子１１の電圧より低いとき、ＭＯＳトランジスタ１７の持つ寄生ダイオード１８を逆流電流防止用ダイオードとして利用する。 （もっと読む）

【課題】逆接保護用ダイオードを備えた駆動回路において、回路をローサイド回路として構成した場合の開放と地絡、ハイサイド回路として構成した場合の開放と天絡を正確に判別する。
【解決手段】スイッチング素子のオフ時において、スイッチング素子の出力点電圧と第２の基準電圧を比較する第１の比較回路と、スイッチング素子の出力点電圧と第４の基準電圧を比較する第２の比較回路と、スイッチング素子の出力点電圧が、第２の基準電圧以上に設定した第１の基準電圧以下であるとき、第２の基準電圧以下でかつ第４の基準電圧以上に設定した第３の基準電圧をスイッチング素子両端に供給する定電圧回路を備え、第１の比較回路が、スイッチング素子の出力点電圧が第２の基準電圧以下であることを検出し、第２の比較回路が、スイッチング素子の出力点電圧が第４の基準電圧以上であることを検出したとき、回路の開放を検出する判定器を備えた負荷駆動回路。 （もっと読む）

【課題】電圧変換回路を必要とすることなく、電源電圧が異なる回路相互間を接続することが可能なインターフェース回路を提供する。
【解決手段】Ｐ、ＮチャネルＦＥＴを制御するトレラント入力方式インターフェース回路において、高電位信号を出力する際、インターフェース回路を入力ポートとして機能させることによって、他の回路入力端部のプルアップ電位を出力信号として出力するように構成する。 （もっと読む）

【課題】過電圧低減保護対策ができ、かつバスリークを防止することができる出力回路を提供すること。
【解決手段】出力回路は、バスライン４２と電源配線４１との間に接続される過電圧保護部と、電源配線４１と過電圧保護部との間に接続されるＮｃｈトランジスタＮ３と、バスライン４２の電圧に応じてトランジスタＮ３のオン・オフを制御する制御回路２３とを有する。過電圧保護部は、バスライン４２とトランジスタＮ３との間に接続されるＰｃｈトランジスタＰ１と、トランジスタＰ１のバックゲートと電源配線４１との間に接続されるＮｃｈトランジスタＮ２とを有する。 （もっと読む）

【課題】半導体リレーの故障による、誤出力を防止するための半導体リレー故障検知回路を構成する。
【解決手段】リレー駆動制御装置に低電圧回路を使用することで、リレー負荷を駆動することなく、個別に半導体リレーの故障検知を行うことが可能となった。 （もっと読む）

【課題】電源数の増加やチップ面積の大幅な増加なく、高いアイソレーションかつ最大入力電力の大きなスイッチ回路を提供すること。
【解決手段】スイッチ回路は、信号が入出力される複数の端子と、印加された制御電圧のレベルに応じて、複数の端子間の経路を開閉する複数のスイッチ部と、複数のスイッチ部に印加された２種類のレベルが異なる制御電圧の内、高いレベルの制御電圧を複数の端子のいずれか１つに印加する制御電圧印加部と、複数の端子の各電位を同電位に固定する電位固定部とを備える。 （もっと読む）

【課題】 ゲート電源自給回路で健全なゲート電源を得ることができなかったとしても半導体素子へのゲート電源を確保できる半導体素子のゲート電源供給装置を提供することである。
【解決手段】 ゲート電源自給回路１２ａ、１２ｂ、１２ｃは半導体素子のオフ時の電圧を分圧してコンデンサＣａ、Ｃｂ、Ｃｃに電荷を蓄積し半導体素子のゲート駆動回路１３ａ、１３ｂ、１３ｃにゲート電圧を供給する。一方、バックアップ電源供給回路１４は、半導体素子のオフ時の電圧が低下しゲート電源自給回路１２ａ、１２ｂのコンデンサＣａ、Ｃｂにゲート電圧を維持するだけの電荷が蓄積できなくなったとき、他のゲート電源自給回路からコンデンサＣａ、Ｃｂに電荷を供給する。 （もっと読む）

【課題】維持放電回路で小さな耐圧のトランジスタを使用することができるプラズマ表示装置を提供する。
【解決手段】トランジスタＳ１のドレインがＶｓ/２電圧を供給する電源に連結され、トランジスタＳ１のソースと接地端との間にトランジスタＳ２が連結されている。キャパシタＣ２の第１端がトランジスタＳ１とトランジスタＳ２の接続点に連結されており、キャパシタＣ１の第１端がキャパシタＣ２の第２端に連結されており、Ｖｓ/２電源とキャパシタＣ１の第２端の間にダイオードＤ１が連結されている。トランジスタＳ３とＳ４は互いにバックツーバックで連結されインダクタＬと共に互いに直列に連結されている。そしてトランジスタＳ５はキャパシタＣ１の第２端と複数の第１電極Ｘの間に連結され、トランジスタＳ６はキャパシタＣ２の第１端と複数の第１電極Ｘの間に連結されている。 （もっと読む）

【課題】
スイッチオフ時の信号遮断性能（オフアイソレーション性能）の改善し、スイッチ切換え時に発生するスパイク電圧を低減したスイッチ回路を実現する。
【解決手段】
主スイッチ回路の中点電位をアース電位に低抵抗で短絡するスイッチ回路（短絡スイッチ）を設け、短絡スイッチを主スイッチがオフのときにオンにして、オフアイソレーション性能を向上させる。さらに、主スイッチの切換え時に短絡スイッチをオンしておくことで、主スイッチ切換え時に制御電源より流れる貫通電流に起因するスパイク電圧を低減する。 （もっと読む）