スイッチング回路
【課題】 IC化を容易にでき、特性を安定化させることができるスイッチング回路を提供すること。
【解決手段】 制御信号生成する構成は、スイッチング素子Ｍ１の制御信号のターンオン時の作動閾値電圧近傍までの昇圧を、電源Ｖ２からの注入で早めるパルス発振器Ｐ２、トランジスタＱ１、電源Ｖ２と、スイッチング素子Ｍ１の制御信号のターンオフ時の作動閾値電圧近傍までの降圧を、電流経路１０１と別の電流経路１０２，１０３で電流を流すことで早めるダイオードＤ２、トランジスタＱ２、電源Ｖ３を備えた。
【解決手段】 制御信号生成する構成は、スイッチング素子Ｍ１の制御信号のターンオン時の作動閾値電圧近傍までの昇圧を、電源Ｖ２からの注入で早めるパルス発振器Ｐ２、トランジスタＱ１、電源Ｖ２と、スイッチング素子Ｍ１の制御信号のターンオフ時の作動閾値電圧近傍までの降圧を、電流経路１０１と別の電流経路１０２，１０３で電流を流すことで早めるダイオードＤ２、トランジスタＱ２、電源Ｖ３を備えた。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーＭＯＳＦＥＴを用いてモータ等の負荷を駆動するスイッチング回路の技術分野に属する。
【背景技術】
【０００２】
従来では、パワーＭＯＳＦＥＴゲートに直列に接続された第１の抵抗と、第１の抵抗に対して並列に接続された第１のコンデンサ及び第２の抵抗の直列回路と、ＦＥＴのゲート・ソース間に接続された第１のダイオード及び第２のコンデンサを有し、第２のコンデンサの充電電流経路をゲートよりソース方向に制限するように構成している（例えば、特許文献１参照。）。
【特許文献１】特開平１０−１６３８３８号公報（第２−６頁、全図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来のスイッチング回路にあっては、コンデンサの容量に依存するため、IC化に向いておらず、製造ばらつき、動作環境、経年劣化等による容量変化により、スイッチング特性が左右されやすいものであった。
【０００４】
この点について詳しく説明する。
従来のスイッチング回路では、電磁ノイズを増加させずに応答性を改善するために、異なる時定数でゲートを充放電できる２系統のゲート駆動回路を有し、ノイズに影響を及ぼす期間は低速で、ノイズに影響を及ぼさない期間は高速でゲートを駆動するような効果が得られる回路において、少なくとも一方がコンデンサを含んだ回路から構成されている。
しかし、従来における２系統の時定数設定は、構成に組み込まれたコンデンサ容量に依存している。そのため、IC化に向いておらず、製造ばらつき、動作環境、経年劣化等による容量変化により、スイッチング特性が左右されやすいものであった。
【０００５】
本発明は、上記問題点に着目してなされたもので、その目的とするところは、IC化を容易にでき、特性を安定化させることができるスイッチング回路を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明では、制御信号生成手段から供給した制御信号によるスイッチング素子のオンオフ動作で、負荷を駆動するスイッチング回路において、前記制御信号生成手段は、前記スイッチング素子の制御信号のターンオン時の作動閾値電圧近傍までの昇圧を、電源からの注入で早める注入手段と、前記スイッチング素子の制御信号のターンオフ時の作動閾値電圧近傍までの降圧を、前記注入手段と別の電流経路へ電流を流すことで早める排出手段と、を備えた、ことを特徴とする。
【発明の効果】
【０００７】
よって、本発明にあっては、IC化を容易にでき、特性を安定化させることができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明のスイッチング回路を実現する実施の形態を、請求項１，２，３に係る発明に対応する実施例１と、請求項１，４に係る発明に対応する実施例２とに基づいて説明する。
【実施例１】
【０００９】
まず、構成を説明する。
図１は実施例１のスイッチング回路の回路構成を示す図である。
実施例１のスイッチング回路１は、電源Ｖ１，Ｖ２，Ｖ３、負荷Ｌ１、ダイオードＤ１，Ｄ２，Ｄ３、抵抗Ｒ１，Ｒ２，Ｒ３、トランジスタＱ１，Ｑ２、スイッチング素子Ｍ１、パルス発振器Ｐ１，Ｐ２を主要な構成にしている。
【００１０】
電源Ｖ１は、負荷を駆動する電源を供給するパワー電源であり、マイナス端子をグランドへ接続し、プラス端子を負荷Ｌ１へ接続する。例として、１５Ｖ直流電源を挙げておく。
負荷Ｌ１は、モータを等価化したインダクタンス負荷であり、ＰＷＭ駆動されるため、一定電流とみなすことになり、定電流電源として等価化させる。なお、この負荷Ｌ１は、電源Ｖ１のプラス端子とグランドの間に介在するよう設けられ、電源Ｖ１のプラス側からグランドへ向かう方向への定電流電源となる。
【００１１】
負荷Ｌ１の下流には、スイッチング素子Ｍ１を設ける。スイッチング素子Ｍ１はパワーＭＯＳＦＥＴであり、ソース・ドレインが、負荷Ｌ１とグランドの間に介在するように設ける。そして、スイッチング素子は、ゲート端子への入力電圧により負荷Ｌ１の駆動電圧のオンオフを行うものである。
ダイオードＤ３は還流ダイオード（フリーホイールダイオード）であり、負荷Ｌ１と並列に設ける。つまり、電源Ｖ１と負荷Ｌ１との間に一端を接続し、負荷Ｌ１とスイッチング素子Ｍ１の間に一端を接続する。これにより、負荷Ｌ１から下流へ向かう電流を還流する還流路を形成する。
【００１２】
パルス発振器Ｐ１は、スイッチング素子Ｍ１のゲート端子を駆動するためのＰＷＭパルスを生成してプラス端子から抵抗Ｒ１へ出力する。また、パルス発振器Ｐ１はマイナス端子をグランドへ接続されているものとする。
抵抗Ｒ１は、パルス発振器Ｐ１からのＰＷＭ波形出力をスイッチング素子Ｍ１のゲート端子へ適した入力となるよう調整を行う。そして、抵抗Ｒ１からの出力は、トランジスタＱ１側からの出力と合流してスイッチング素子Ｍ１のゲート端子へ入力する。例として、抵抗値５００Ωの抵抗を挙げておく。
【００１３】
パルス発振器Ｐ２は、トランジスタＱ１のベース端子を駆動するためのＰＷＭパルスを生成して、プラス端子から抵抗Ｒ２及び抵抗Ｒ３へ分流して出力する。また、パルス発振器Ｐ２はマイナス端子をグランドへ接続されているものとする。
そして、パルス発振器Ｐ２は、パルス発振器Ｐ１と同じ出力を同期して出力するものとする。
【００１４】
抵抗Ｒ２は、パルス発振器Ｐ２からのＰＷＭ波形出力をトランジスタＱ１のベース端子へ適した入力となるよう調整を行う。そして、抵抗Ｒ２からの出力はトランジスタＱ１のベース端子へ出力する。例として、抵抗値１ｋΩの抵抗を挙げておく。
トランジスタＱ１は、ＮＰＮ型トランジスタであり、コレクタ接地型である。トランジスタＱ１のコレクタ端子は、電源Ｖ２を介してグランドへ接地され、エミッタ端子はダイオードＤ１を介してスイッチング素子Ｍ１のゲート端子へ向かい、パルス発振器Ｐ１側と合流し、スイッチング素子Ｍ１のゲート端子へ接続する。
【００１５】
ダイオードＤ１は、トランジスタＱ１のエミッタ端子からスイッチング素子Ｍ１へ向かう方向のみに電流を整流する。
電源Ｖ２は、プラス端子をトランジスタＱ１のコレクタへ接続し、マイナス端子をグランドへ接地した直流電源である。例として、４．２Ｖの直流電源を挙げておく。
【００１６】
抵抗Ｒ３は、パルス発振器Ｐ２からのＰＷＭ波形出力をトランジスタＱ２のベース端子へ適した入力となるよう調整を行う。そして、抵抗Ｒ３からの出力はトランジスタＱ２のベース端子へ出力する。
トランジスタＱ２は、ＰＮＰ型トランジスタであり、コレクタ接地型である。トランジスタＱ２のコレクタ端子は、電源Ｖ３を介してグランドへ接地され、エミッタ端子はダイオードＤ２を介して、スイッチング素子Ｍ１のゲート端子とダイオードＤ１との間に接続する。
【００１７】
ダイオードＤ２は、スイッチング素子Ｍ１のゲート端子とダイオードＤ１との間からトランジスタＱ２のエミッタ端子へ向かう方向のみに電流を整流する。
電源Ｖ３は、プラス端子をトランジスタＱ１のコレクタへ接続し、マイナス端子をグランドへ接地した直流電源である。例として、３Ｖの直流電源を挙げておく。
【００１８】
作用を説明する。
[高速化作用及びノイズ低減作用]
図２は実施例１のスイッチング回路におけるターンオン時及びターンオフ時の電流の流れを示す説明図である。図３は実施例１のスイッチング回路における電圧波形及び電流波形を示す図である。なお、図３において、図３(a)は、パルス発振器Ｐ２から抵抗Ｒ２，Ｒ３へ向かう途中の電圧波形を示し、図３(b)は、スイッチング素子Ｍ１のゲート端子への入力電圧波形を示す。さらに、図３(c)は、負荷Ｌ１及びダイオードＤ３とスイッチング素子Ｍ１の間の電圧波形を示し、図３(d)は、負荷Ｌ１及びダイオードＤ３とスイッチング素子Ｍ１の間の電流波形を示す。
【００１９】
（ターンオン時）
まず、スイッチング素子Ｍ１のゲート端子へ入力されるＰＷＭ信号の立上り時、つまりターンオン時について説明する。
実施例１のスイッチング回路１では、スイッチング素子Ｍ１のゲート電圧は、パルス発振器Ｐ１からのＰＷＭ信号と、パルス発振器Ｐ２によりトランジスタＱ１を駆動させて送られるＰＷＭ信号の重畳により決まることになる。
つまり、パルス発振器Ｐ１からのＰＷＭ信号は、抵抗Ｒ１により調整後、スイッチング素子Ｍ１のゲート端子へ入力する。
【００２０】
また、パルス発振器Ｐ２からのＰＷＭ信号の立上りは、抵抗Ｒ２を通してトランジスタＱ１のベースへ入力されるとともに、抵抗Ｒ３を介してトランジスタＱ２へ入力される。
トランジスタＱ１では、ベース入力が立上ることによって、ベース・エミッタ間が所定の電流値に達すると、エミッタ・コレクタ間がオンになり、電源Ｖ２から、トランジスタＱ１、ダイオードＤ１を通して、スイッチング素子Ｍ１のゲート端子へ入力する電流経路１０１がオンとなる。
【００２１】
なお、このターンオン時には、トランジスタＱ２のエミッタ・コレクタ間はオフのままである。
この電流経路１０１によるゲート電圧入力分は、トランジスタＱ１のエミッタ・コレクタ間の立上りで電圧が立上るため、非常に高速な立上りとなる（図３(b)の符号２０１の部分参照）。
【００２２】
つまり、パルス発振器Ｐ２及びトランジスタＱ１，Ｑ２側のゲート電圧入力分の立上りの時定数は、抵抗Ｒ２，Ｒ３の抵抗値、トランジスタＱ１，Ｑ２のオン抵抗で決まり、コンデンサ容量成分を含まないため、極めて低インピーダンスで、時定数はコンデンサ容量を含むものに比べて非常に小さくなる。
これにより、スイッチング素子Ｍ１のゲート電圧は、パワーＭＯＳＦＥＴであるスイッチング素子Ｍ１がソース・ドレイン間をオンにする閾値電圧Ｖｔｈ、例えば約４Ｖ程度まで、非常に高速に立上ることになる。
【００２３】
なお、トランジスタＱ１のオンによるダイオードＤ１からスイッチング素子Ｍ１への電流の一部がダイオードＤ２からトランジスタＱ２のエミッタ・ベース電流となり、トランジスタＱ２がオンとなっても、電源Ｖ３によりトランジスタＱ２のコレクタを所定の電位にしているため、この電流経路ではターンオン時のＶｔｈまでの立ち上がりでは殆ど電流が流れないよう抑制されることになる。
なお、この高速化する部分では、電源Ｖ２の値の設定により、過度に高速化され過ぎないようにして、ノイズ低減効果の維持が行われる。
【００２４】
（ターンオフ時）
次に、スイッチング素子Ｍ１のゲート端子へ入力されるＰＷＭ信号の立下り時、つまりターンオフ時について説明する。
パルス発振器Ｐ１，Ｐ２のＰＷＭ信号をターンオフした際には、ダイオードＤ２からトランジスタＱ２へ向かい、ＰＮＰ型のトランジスタＱ２のエミッタ・ベース電流となり、抵抗Ｒ３へ向かう電流経路１０２となる。
さらに、ＰＮＰ型のトランジスタＱ２のエミッタ・ベース電流によりトランジスタＱ２がオンになると、ダイオードＤ２からトランジスタＱ２のエミッタ・コレクタを通り、電源Ｖ３を通してグランドへ向かう電流経路１０３も形成される。
電源Ｖ３は、トランジスタＱ２のコレクタへ電圧をかける構成にしているので、トランジスタＱ２のオンによる電圧降下の促進が過度にならないように抑制する。
【００２５】
この電流経路１０２，１０３へターンオフ時に電流が流れることによって、ゲート端子におけるＰＷＭ信号は高速に立ち下がる電圧部分を有することになる（図３(b)の符号２０２の部分参照）。
さらに、図３(c),(d)に示すように、電源Ｖ２，Ｖ３による高速化の抑制により、スイッチング素子Ｍ１の負荷Ｌ１の駆動電圧信号及び電流信号の立上り、立下りはあまり変化しないため、ノイズレベルを高くしてしまうことがない。
【００２６】
さらに、実施例１の作用効果を明らかにするために、ＰＷＭ発振器から抵抗を介するのみでゲート入力するものを説明する。
図４はＰＷＭ発振器から抵抗を介するのみでゲート入力するスイッチング回路の回路構成を示す図である。図５はＰＷＭ発振器から抵抗を介するのみでゲート入力するスイッチング回路における電圧波形及び電流波形を示す図である。
【００２７】
この回路構成では、直流電源Ｖ１１の下流に負荷Ｌ１１と還流ダイオードとして作用するダイオードＤ１１を並列に設け、負荷Ｌ１１の下流にスイッチング素子Ｍ１１を設けている。そして、スイッチング素子Ｍ１１のゲート端子には、パルス発振器Ｐ１１のＰＷＭ信号を抵抗Ｒ１１を介して入力する構成である。
なお、図５において、図５(a)は、パルス発振器Ｐ１１から抵抗Ｒ１１へ向かう途中の電圧波形を示し、図５(b)は、スイッチング素子Ｍ１１のゲート端子への入力電圧波形を示す。さらに、図５(c)は、負荷Ｌ１１及びダイオードＤ１１とスイッチング素子Ｍ１１の間の電圧波形を示し、図５(d)は、負荷Ｌ１１及びダイオードＤ１１とスイッチング素子Ｍ１１の間の電流波形を示す。
【００２８】
特に、図４のＰＷＭ発振器から抵抗を介するのみでゲート入力するものでは、図５(b)に示すように、実施例１におけるスイッチング素子Ｍ１のゲート電圧の立上り、立下りの高速化作用が見受けられないことになる。また、スイッチング素子Ｍ１１の負荷Ｌ１１を駆動する電圧波形、及び電流波形は、実施例１とあまり変わらないものとなっている（図３及び図５参照）。
【００２９】
また、実施例１のスイッチング回路１では、スピードアップコンデンサを用いずに高速化を実現しているため、当然にコンデンサ容量に依存しない回路であり、ＩＣ化が容易で、製造ばらつき、動作環境、経年劣化によるコンデンサ容量変化にスイッチング特性が左右されることがない。
【００３０】
なお、例えばモータである負荷Ｌ１とダイオードＤ３の作用について、説明を付け加えておくと、スイッチング素子Ｍ１のターンオフにより、負荷Ｌ１へのＰＷＭ駆動電圧がオフとなった際に、負荷Ｌ１のインダクタンス成分により、電流の流れを継続させようとする電流分を、スイッチング素子Ｍ１のドレインへ流すのではなく、ダイオードＤ１と負荷Ｌ１との間で還流するようにして、スイッチング素子Ｍ１を保護する。
【００３１】
効果を説明する。
実施例１のスイッチング回路にあっては、以下に列挙する効果を有する。
(1)パルス発振器Ｐ１側から供給した制御信号によるスイッチング素子Ｍ１のオンオフ動作で、負荷Ｌ１を駆動するスイッチング回路１において、制御信号生成する構成は、スイッチング素子Ｍ１の制御信号のターンオン時の作動閾値電圧近傍までの昇圧を、電源Ｖ２からの注入で早めるパルス発振器Ｐ２、トランジスタＱ１、電源Ｖ２と、スイッチング素子Ｍ１の制御信号のターンオフ時の作動閾値電圧近傍までの降圧を、電流経路１０１と別の電流経路１０２，１０３で電流を流すことで早めるダイオードＤ２、トランジスタＱ２、電源Ｖ３を備えたため、IC化を容易にでき、特性を安定化させることができる。
【００３２】
(2)制御信号生成する手段は、生成した制御パルス信号をスイッチング素子Ｍ１へ出力するパルス発振器Ｐ１を備え、注入する手段は、パルス発振器Ｐ１と並行にスイッチング素子Ｍ１へ出力するよう設けられ、パルス発振器Ｐ２で生成した制御パルス信号によるトランジスタＱ１のオンで電源を接続し、スイッチング素子Ｍ１への制御パルス信号のターンオン時の電圧上昇を早める回路構成のものであり、排出する手段は、スイッチング素子Ｍ１への制御パルス信号の供給路に接続され、ターンオフ時に電流をトランジスタＱ２へ排出する電流経路を形成して、スイッチング素子Ｍ１への制御パルス信号のターンオフの電圧降下を早める回路構成のものであるため、トランジスタＱ１のオンにより接続した電源によりスイッチング素子Ｍ１への制御パルス信号のターンオン時の電圧上昇を早め、ターンオフ時に電流をトランジスタＱ２へ排出する電流経路へ流すことにより電圧降下を早めるようにして、コンデンサを用いることなく、高速化を行い、且つノイズの抑制は維持するようにでき、ＩＣ化を容易にし、製造ばらつき、動作環境、経年劣化等による容量変化によって、スイッチング特性が左右されないようにできる。
【００３３】
(3)注入手段は、トランジスタＱ１のオンで接続する電源の電圧値を、スイッチング素子Ｍ１の制御信号のターンオン時の作動閾値電圧近傍の値にして、スイッチング素子Ｍ１への制御パルス信号のターンオン時の電圧上昇を早めることを制限し、排出手段は、ターンオフ時のトランジスタＱ２へ排出する電流経路１０２でオンにするトランジスタＱ２の接続先を、電流経路１０３での電流を抑制する電源Ｖ３とする構成にして、スイッチング素子Ｍ１への制御パルス信号のターンオフの電圧降下を早めることを制限したため、スイッチング素子Ｍ１のゲート入力信号のターンオン、ターンオフを高速化しつつ、過度の高速化にならないようにして、ノイズの低減降下を維持しつつ高速化できる。
【実施例２】
【００３４】
実施例２のスイッチング回路は、抵抗とダイオード、電源によって、ゲートへの入力パルスの高速化を行う例である。
構成を説明する。
図６は実施例２のスイッチング回路の回路構成を示す図である。
実施例２のスイッチング回路１は、電源Ｖ１，Ｖ４，Ｖ５、負荷Ｌ１、ダイオードＤ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７、抵抗Ｒ４，Ｒ５，Ｒ６、スイッチング素子Ｍ１、パルス発振器Ｐ３を主要な構成にしている。
【００３５】
電源Ｖ１、負荷Ｌ１、ダイオードＤ３、スイッチング素子Ｍ１については、構成が実施例１と同様であるため、同じ符号を付し説明を省略する。
【００３６】
パルス発振器Ｐ３は、スイッチング素子Ｍ１のゲート端子を駆動するためのＰＷＭパルスを生成してプラス端子から抵抗Ｒ１，Ｒ５，Ｒ６へ出力する。また、パルス発振器Ｐ３はマイナス端子をグランドへ接続されているものとする。
抵抗Ｒ４，Ｒ５は、パルス発振器Ｐ３からのＰＷＭ波形出力をスイッチング素子Ｍ１のゲート端子へ適した入力となるよう調整を行う。そして、抵抗Ｒ４からの出力は、抵抗Ｒ５からの出力と合流してスイッチング素子Ｍ１のゲート端子へ入力する。例として、抵抗Ｒ４を抵抗値５００Ω、抵抗Ｒ５を抵抗値１００Ωとするものを挙げておく。
【００３７】
抵抗Ｒ６は、パルス発振器Ｐ３からのＰＷＭ波形出力をダイオードＤ５とダイオードＤ７の間へ送る。さらに詳細には、抵抗Ｒ６からダイオード側への電流の流れは、ダイオードＤ５，Ｄ７により通過できない回路構成となっている。例として、抵抗値１００Ωの抵抗を挙げておく。
ダイオードＤ４は、抵抗Ｒ５からの出力を分流した一方に設けられ、抵抗Ｒ５からスイッチング素子Ｍ１のゲート端子へ向かう方向のみに電流を整流する。ダイオードＤ４からの出力は抵抗Ｒ４の出力と合流し、スイッチング素子Ｍ１のゲート端子に入力される。
【００３８】
ダイオードＤ５は、ダイオードＤ４から抵抗Ｒ４の出力合流点までの間と抵抗Ｒ６からの出力との合流点の間に設けられ、ダイオードＤ４から抵抗Ｒ４の出力合流点までの間から、抵抗Ｒ６及びダイオードＤ７へ向かう方向のみに電流を整流する。
【００３９】
ダイオードＤ６は、抵抗Ｒ５からの出力を分流した一方に設けられ、抵抗Ｒ５から電源Ｖ４へ向かう方向のみに電流を整流する。
ダイオードＤ７は、電源Ｖ５からダイオードＤ５及び抵抗Ｒ６へ向かう方向のみに電流を整流する。
電源Ｖ４は、プラス端子をダイオードＤ６のカソードへ接続し、マイナス端子をグランドへ接地した直流電源である。例として直流３．５Ｖの電源を挙げておく。
電源Ｖ５は、プラス端子をダイオードＤ７のアノードへ接続し、マイナス端子をグランドへ接地した直流電源である。例として直流４Ｖの電源を挙げておく。
【００４０】
作用を説明する。
[高速化作用及びノイズ低減作用]
図７は実施例２のスイッチング回路におけるターンオン時及びターンオフ時の電流の流れを示す説明図である。図８は実施例２のスイッチング回路における電圧波形及び電流波形を示す図である。なお、図８において、図８(a)は、パルス発振器Ｐ２から抵抗Ｒ４〜Ｒ６へ向かう途中の電圧波形を示し、図８(b)は、スイッチング素子Ｍ１のゲート端子への入力電圧波形を示す。さらに、図８(c)は、負荷Ｌ１及びダイオードＤ３とスイッチング素子Ｍ１の間の電圧波形を示し、図８(d)は、負荷Ｌ１及びダイオードＤ３とスイッチング素子Ｍ１の間の電流波形を示す。
【００４１】
（ターンオン時）
まず、スイッチング素子Ｍ１のゲート端子へ入力されるＰＷＭ信号の立上り時、つまりターンオン時について説明する。
実施例２のスイッチング回路１では、スイッチング素子Ｍ１のゲート電圧は、パルス発振器Ｐ３から抵抗Ｒ４を介して送られるＰＷＭ信号と、パルス発振器Ｐ３から抵抗Ｒ５、ダイオードＤ４を介して送られるＰＷＭ信号の重畳により決まることになる。
【００４２】
また、このスイッチング素子Ｍ１のゲートへ向かう経路には、電源Ｖ５からダイオードＤ７、抵抗Ｒ６を通過する電圧信号が追加される。
これにより、電源Ｖ４の電圧値を超えるまで、抵抗Ｒ４と抵抗Ｒ５の抵抗値の比率により、パルス発振器Ｐ３からのＰＷＭ信号及び、電源Ｖ５からの電圧信号は、抵抗Ｒ５からダイオードＤ４を介した電流経路１０４が主経路となりターンオン時の高速化が成される（図８(b)の符号２０３の部分参照）。
このターンオン時の時定数は、抵抗Ｒ４，Ｒ５により決定されるため、設定が容易となる。
【００４３】
（ターンオフ時）
次に、スイッチング素子Ｍ１のゲート端子へ入力されるＰＷＭ信号の立下り時、つまりターンオフ時について説明する。
実施例２では、パルス発振器Ｐ１，Ｐ２のＰＷＭ信号をターンオフした際には、スイッチング素子Ｍ１のゲート端子から、ダイオードＤ５経て、抵抗Ｒ６へ向かう電流経路１０５を電流が通ることにより、ゲート端子におけるＰＷＭ信号は高速に立ち下がる電圧部分を有することになる（図８(b)の符号２０４の部分参照）。
【００４４】
実施例２では、ターンオン時及びターンオフ時に、電源Ｖ４の電圧値により、高速化が適度に抑制されることになる。これにより、図８(c),(d)に示すように、スイッチング素子Ｍ１の負荷Ｌ１の駆動電圧信号及び電流信号の立上り、立下りはあまり変化しないため、ノイズレベルを高くしてしまうことがない。
このように、実施例２のスイッチング回路１においても、コンデンサを用いずに、ターンオン、ターンオフを高速化し、ノイズ抑制性能を維持する。
【００４５】
効果を説明する。実施例２のスイッチング回路にあっては、上記(1)に加えて、以下の効果を有する。
(4)制御信号を生成する手段は、パルス発振器Ｐ３で生成した制御パルス信号を、抵抗Ｒ４を介してスイッチング素子Ｍ１へ出力する信号ラインを備え、注入手段は、パルス発振器Ｐ３から抵抗Ｒ４を通る信号ラインと並行に設けられ、分流した電流経路１０４で制御パルス信号を所定電圧まで抵抗Ｒ５の抵抗値で流しやすくし、且つこの電流経路１０４で所定電圧まで電源Ｖ５で昇圧して、スイッチング素子Ｍ１への制御パルス信号のターンオン時の電圧上昇を早める回路構成のものであり、排出手段は、スイッチング素子Ｍ１への制御パルス信号の供給路に接続され、ターンオフ時に電流を電源Ｖ４へ排出する電流経路１０５を形成して、スイッチング素子への制御パルス信号のターンオフの電圧降下を早める回路構成のものであるため、所定電圧までを、抵抗Ｒ５を通る供給路により、制御パルス信号（ＰＷＭ信号）と電源からの所定電圧信号を流すようにして、高速なゲート信号の立上り部分を設けるようにするとともに、ターンオフ時には、電流を電流経路１０５へ流すようにして、高速なゲート信号の立下り部分を設けるようにして、コンデンサを用いることなく、高速化を行い、且つノイズの抑制は維持するようにでき、ＩＣ化を容易にし、製造ばらつき、動作環境、経年劣化等による容量変化によって、スイッチング特性が左右されないようにできる。
【００４６】
以上、本発明のスイッチング回路を実施例１、実施例２に基づき説明してきたが、具体的な構成については、これらの実施例に限られるものではなく、特許請求の範囲の各請求項に係る発明の要旨を逸脱しない限り、設計の変更や追加等は許容される。
なお、実施例１、実施例２において、各電源は、インピーダンス０で電流が内部を通過できる基準電圧として取り扱っている。電源内部へ充電方向の電流を流すことに問題がある場合は、対策した電源回路を有する構成としてもよい。
負荷の例としては、モータを挙げているが、例えば、ＬＥＤやランプなどの光源、ソレノイドなどであってもよい。
【図面の簡単な説明】
【００４７】
【図１】実施例１のスイッチング回路の回路構成を示す図である。
【図２】実施例１のスイッチング回路におけるターンオン時及びターンオフ時の電流の流れを示す説明図である。
【図３】実施例１のスイッチング回路における電圧波形及び電流波形を示す図である。
【図４】ＰＷＭ発振器から抵抗を介するのみでゲート入力するスイッチング回路の回路構成を示す図である。
【図５】ＰＷＭ発振器から抵抗を介するのみでゲート入力するスイッチング回路における電圧波形及び電流波形を示す図である。
【図６】実施例１のスイッチング回路の回路構成を示す図である。
【図７】実施例２のスイッチング回路におけるターンオン時及びターンオフ時の電流の流れを示す説明図である。
【図８】実施例２のスイッチング回路における電圧波形及び電流波形を示す図である。
【符号の説明】
【００４８】
１ スイッチング回路
１０１〜１０５ 電流経路
２０１〜２０４ （グラフ上の高速化された部分を示す）符号
Ｄ１〜Ｄ７ ダイオード
Ｌ１ 負荷
Ｌ１１ 負荷
Ｍ１ スイッチング素子
Ｍ１１ スイッチング素子
Ｐ１〜Ｐ３ パルス発振器
Ｐ１１ パルス発振器
Ｑ１ トランジスタ
Ｑ２ トランジスタ
Ｒ１〜Ｒ６ 抵抗
Ｒ１１ 抵抗
Ｖ１〜Ｖ５ 電源
Ｖ１１ 直流電源
Ｖｔｈ 閾値電圧
【技術分野】
【０００１】
本発明は、パワーＭＯＳＦＥＴを用いてモータ等の負荷を駆動するスイッチング回路の技術分野に属する。
【背景技術】
【０００２】
従来では、パワーＭＯＳＦＥＴゲートに直列に接続された第１の抵抗と、第１の抵抗に対して並列に接続された第１のコンデンサ及び第２の抵抗の直列回路と、ＦＥＴのゲート・ソース間に接続された第１のダイオード及び第２のコンデンサを有し、第２のコンデンサの充電電流経路をゲートよりソース方向に制限するように構成している（例えば、特許文献１参照。）。
【特許文献１】特開平１０−１６３８３８号公報（第２−６頁、全図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来のスイッチング回路にあっては、コンデンサの容量に依存するため、IC化に向いておらず、製造ばらつき、動作環境、経年劣化等による容量変化により、スイッチング特性が左右されやすいものであった。
【０００４】
この点について詳しく説明する。
従来のスイッチング回路では、電磁ノイズを増加させずに応答性を改善するために、異なる時定数でゲートを充放電できる２系統のゲート駆動回路を有し、ノイズに影響を及ぼす期間は低速で、ノイズに影響を及ぼさない期間は高速でゲートを駆動するような効果が得られる回路において、少なくとも一方がコンデンサを含んだ回路から構成されている。
しかし、従来における２系統の時定数設定は、構成に組み込まれたコンデンサ容量に依存している。そのため、IC化に向いておらず、製造ばらつき、動作環境、経年劣化等による容量変化により、スイッチング特性が左右されやすいものであった。
【０００５】
本発明は、上記問題点に着目してなされたもので、その目的とするところは、IC化を容易にでき、特性を安定化させることができるスイッチング回路を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明では、制御信号生成手段から供給した制御信号によるスイッチング素子のオンオフ動作で、負荷を駆動するスイッチング回路において、前記制御信号生成手段は、前記スイッチング素子の制御信号のターンオン時の作動閾値電圧近傍までの昇圧を、電源からの注入で早める注入手段と、前記スイッチング素子の制御信号のターンオフ時の作動閾値電圧近傍までの降圧を、前記注入手段と別の電流経路へ電流を流すことで早める排出手段と、を備えた、ことを特徴とする。
【発明の効果】
【０００７】
よって、本発明にあっては、IC化を容易にでき、特性を安定化させることができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明のスイッチング回路を実現する実施の形態を、請求項１，２，３に係る発明に対応する実施例１と、請求項１，４に係る発明に対応する実施例２とに基づいて説明する。
【実施例１】
【０００９】
まず、構成を説明する。
図１は実施例１のスイッチング回路の回路構成を示す図である。
実施例１のスイッチング回路１は、電源Ｖ１，Ｖ２，Ｖ３、負荷Ｌ１、ダイオードＤ１，Ｄ２，Ｄ３、抵抗Ｒ１，Ｒ２，Ｒ３、トランジスタＱ１，Ｑ２、スイッチング素子Ｍ１、パルス発振器Ｐ１，Ｐ２を主要な構成にしている。
【００１０】
電源Ｖ１は、負荷を駆動する電源を供給するパワー電源であり、マイナス端子をグランドへ接続し、プラス端子を負荷Ｌ１へ接続する。例として、１５Ｖ直流電源を挙げておく。
負荷Ｌ１は、モータを等価化したインダクタンス負荷であり、ＰＷＭ駆動されるため、一定電流とみなすことになり、定電流電源として等価化させる。なお、この負荷Ｌ１は、電源Ｖ１のプラス端子とグランドの間に介在するよう設けられ、電源Ｖ１のプラス側からグランドへ向かう方向への定電流電源となる。
【００１１】
負荷Ｌ１の下流には、スイッチング素子Ｍ１を設ける。スイッチング素子Ｍ１はパワーＭＯＳＦＥＴであり、ソース・ドレインが、負荷Ｌ１とグランドの間に介在するように設ける。そして、スイッチング素子は、ゲート端子への入力電圧により負荷Ｌ１の駆動電圧のオンオフを行うものである。
ダイオードＤ３は還流ダイオード（フリーホイールダイオード）であり、負荷Ｌ１と並列に設ける。つまり、電源Ｖ１と負荷Ｌ１との間に一端を接続し、負荷Ｌ１とスイッチング素子Ｍ１の間に一端を接続する。これにより、負荷Ｌ１から下流へ向かう電流を還流する還流路を形成する。
【００１２】
パルス発振器Ｐ１は、スイッチング素子Ｍ１のゲート端子を駆動するためのＰＷＭパルスを生成してプラス端子から抵抗Ｒ１へ出力する。また、パルス発振器Ｐ１はマイナス端子をグランドへ接続されているものとする。
抵抗Ｒ１は、パルス発振器Ｐ１からのＰＷＭ波形出力をスイッチング素子Ｍ１のゲート端子へ適した入力となるよう調整を行う。そして、抵抗Ｒ１からの出力は、トランジスタＱ１側からの出力と合流してスイッチング素子Ｍ１のゲート端子へ入力する。例として、抵抗値５００Ωの抵抗を挙げておく。
【００１３】
パルス発振器Ｐ２は、トランジスタＱ１のベース端子を駆動するためのＰＷＭパルスを生成して、プラス端子から抵抗Ｒ２及び抵抗Ｒ３へ分流して出力する。また、パルス発振器Ｐ２はマイナス端子をグランドへ接続されているものとする。
そして、パルス発振器Ｐ２は、パルス発振器Ｐ１と同じ出力を同期して出力するものとする。
【００１４】
抵抗Ｒ２は、パルス発振器Ｐ２からのＰＷＭ波形出力をトランジスタＱ１のベース端子へ適した入力となるよう調整を行う。そして、抵抗Ｒ２からの出力はトランジスタＱ１のベース端子へ出力する。例として、抵抗値１ｋΩの抵抗を挙げておく。
トランジスタＱ１は、ＮＰＮ型トランジスタであり、コレクタ接地型である。トランジスタＱ１のコレクタ端子は、電源Ｖ２を介してグランドへ接地され、エミッタ端子はダイオードＤ１を介してスイッチング素子Ｍ１のゲート端子へ向かい、パルス発振器Ｐ１側と合流し、スイッチング素子Ｍ１のゲート端子へ接続する。
【００１５】
ダイオードＤ１は、トランジスタＱ１のエミッタ端子からスイッチング素子Ｍ１へ向かう方向のみに電流を整流する。
電源Ｖ２は、プラス端子をトランジスタＱ１のコレクタへ接続し、マイナス端子をグランドへ接地した直流電源である。例として、４．２Ｖの直流電源を挙げておく。
【００１６】
抵抗Ｒ３は、パルス発振器Ｐ２からのＰＷＭ波形出力をトランジスタＱ２のベース端子へ適した入力となるよう調整を行う。そして、抵抗Ｒ３からの出力はトランジスタＱ２のベース端子へ出力する。
トランジスタＱ２は、ＰＮＰ型トランジスタであり、コレクタ接地型である。トランジスタＱ２のコレクタ端子は、電源Ｖ３を介してグランドへ接地され、エミッタ端子はダイオードＤ２を介して、スイッチング素子Ｍ１のゲート端子とダイオードＤ１との間に接続する。
【００１７】
ダイオードＤ２は、スイッチング素子Ｍ１のゲート端子とダイオードＤ１との間からトランジスタＱ２のエミッタ端子へ向かう方向のみに電流を整流する。
電源Ｖ３は、プラス端子をトランジスタＱ１のコレクタへ接続し、マイナス端子をグランドへ接地した直流電源である。例として、３Ｖの直流電源を挙げておく。
【００１８】
作用を説明する。
[高速化作用及びノイズ低減作用]
図２は実施例１のスイッチング回路におけるターンオン時及びターンオフ時の電流の流れを示す説明図である。図３は実施例１のスイッチング回路における電圧波形及び電流波形を示す図である。なお、図３において、図３(a)は、パルス発振器Ｐ２から抵抗Ｒ２，Ｒ３へ向かう途中の電圧波形を示し、図３(b)は、スイッチング素子Ｍ１のゲート端子への入力電圧波形を示す。さらに、図３(c)は、負荷Ｌ１及びダイオードＤ３とスイッチング素子Ｍ１の間の電圧波形を示し、図３(d)は、負荷Ｌ１及びダイオードＤ３とスイッチング素子Ｍ１の間の電流波形を示す。
【００１９】
（ターンオン時）
まず、スイッチング素子Ｍ１のゲート端子へ入力されるＰＷＭ信号の立上り時、つまりターンオン時について説明する。
実施例１のスイッチング回路１では、スイッチング素子Ｍ１のゲート電圧は、パルス発振器Ｐ１からのＰＷＭ信号と、パルス発振器Ｐ２によりトランジスタＱ１を駆動させて送られるＰＷＭ信号の重畳により決まることになる。
つまり、パルス発振器Ｐ１からのＰＷＭ信号は、抵抗Ｒ１により調整後、スイッチング素子Ｍ１のゲート端子へ入力する。
【００２０】
また、パルス発振器Ｐ２からのＰＷＭ信号の立上りは、抵抗Ｒ２を通してトランジスタＱ１のベースへ入力されるとともに、抵抗Ｒ３を介してトランジスタＱ２へ入力される。
トランジスタＱ１では、ベース入力が立上ることによって、ベース・エミッタ間が所定の電流値に達すると、エミッタ・コレクタ間がオンになり、電源Ｖ２から、トランジスタＱ１、ダイオードＤ１を通して、スイッチング素子Ｍ１のゲート端子へ入力する電流経路１０１がオンとなる。
【００２１】
なお、このターンオン時には、トランジスタＱ２のエミッタ・コレクタ間はオフのままである。
この電流経路１０１によるゲート電圧入力分は、トランジスタＱ１のエミッタ・コレクタ間の立上りで電圧が立上るため、非常に高速な立上りとなる（図３(b)の符号２０１の部分参照）。
【００２２】
つまり、パルス発振器Ｐ２及びトランジスタＱ１，Ｑ２側のゲート電圧入力分の立上りの時定数は、抵抗Ｒ２，Ｒ３の抵抗値、トランジスタＱ１，Ｑ２のオン抵抗で決まり、コンデンサ容量成分を含まないため、極めて低インピーダンスで、時定数はコンデンサ容量を含むものに比べて非常に小さくなる。
これにより、スイッチング素子Ｍ１のゲート電圧は、パワーＭＯＳＦＥＴであるスイッチング素子Ｍ１がソース・ドレイン間をオンにする閾値電圧Ｖｔｈ、例えば約４Ｖ程度まで、非常に高速に立上ることになる。
【００２３】
なお、トランジスタＱ１のオンによるダイオードＤ１からスイッチング素子Ｍ１への電流の一部がダイオードＤ２からトランジスタＱ２のエミッタ・ベース電流となり、トランジスタＱ２がオンとなっても、電源Ｖ３によりトランジスタＱ２のコレクタを所定の電位にしているため、この電流経路ではターンオン時のＶｔｈまでの立ち上がりでは殆ど電流が流れないよう抑制されることになる。
なお、この高速化する部分では、電源Ｖ２の値の設定により、過度に高速化され過ぎないようにして、ノイズ低減効果の維持が行われる。
【００２４】
（ターンオフ時）
次に、スイッチング素子Ｍ１のゲート端子へ入力されるＰＷＭ信号の立下り時、つまりターンオフ時について説明する。
パルス発振器Ｐ１，Ｐ２のＰＷＭ信号をターンオフした際には、ダイオードＤ２からトランジスタＱ２へ向かい、ＰＮＰ型のトランジスタＱ２のエミッタ・ベース電流となり、抵抗Ｒ３へ向かう電流経路１０２となる。
さらに、ＰＮＰ型のトランジスタＱ２のエミッタ・ベース電流によりトランジスタＱ２がオンになると、ダイオードＤ２からトランジスタＱ２のエミッタ・コレクタを通り、電源Ｖ３を通してグランドへ向かう電流経路１０３も形成される。
電源Ｖ３は、トランジスタＱ２のコレクタへ電圧をかける構成にしているので、トランジスタＱ２のオンによる電圧降下の促進が過度にならないように抑制する。
【００２５】
この電流経路１０２，１０３へターンオフ時に電流が流れることによって、ゲート端子におけるＰＷＭ信号は高速に立ち下がる電圧部分を有することになる（図３(b)の符号２０２の部分参照）。
さらに、図３(c),(d)に示すように、電源Ｖ２，Ｖ３による高速化の抑制により、スイッチング素子Ｍ１の負荷Ｌ１の駆動電圧信号及び電流信号の立上り、立下りはあまり変化しないため、ノイズレベルを高くしてしまうことがない。
【００２６】
さらに、実施例１の作用効果を明らかにするために、ＰＷＭ発振器から抵抗を介するのみでゲート入力するものを説明する。
図４はＰＷＭ発振器から抵抗を介するのみでゲート入力するスイッチング回路の回路構成を示す図である。図５はＰＷＭ発振器から抵抗を介するのみでゲート入力するスイッチング回路における電圧波形及び電流波形を示す図である。
【００２７】
この回路構成では、直流電源Ｖ１１の下流に負荷Ｌ１１と還流ダイオードとして作用するダイオードＤ１１を並列に設け、負荷Ｌ１１の下流にスイッチング素子Ｍ１１を設けている。そして、スイッチング素子Ｍ１１のゲート端子には、パルス発振器Ｐ１１のＰＷＭ信号を抵抗Ｒ１１を介して入力する構成である。
なお、図５において、図５(a)は、パルス発振器Ｐ１１から抵抗Ｒ１１へ向かう途中の電圧波形を示し、図５(b)は、スイッチング素子Ｍ１１のゲート端子への入力電圧波形を示す。さらに、図５(c)は、負荷Ｌ１１及びダイオードＤ１１とスイッチング素子Ｍ１１の間の電圧波形を示し、図５(d)は、負荷Ｌ１１及びダイオードＤ１１とスイッチング素子Ｍ１１の間の電流波形を示す。
【００２８】
特に、図４のＰＷＭ発振器から抵抗を介するのみでゲート入力するものでは、図５(b)に示すように、実施例１におけるスイッチング素子Ｍ１のゲート電圧の立上り、立下りの高速化作用が見受けられないことになる。また、スイッチング素子Ｍ１１の負荷Ｌ１１を駆動する電圧波形、及び電流波形は、実施例１とあまり変わらないものとなっている（図３及び図５参照）。
【００２９】
また、実施例１のスイッチング回路１では、スピードアップコンデンサを用いずに高速化を実現しているため、当然にコンデンサ容量に依存しない回路であり、ＩＣ化が容易で、製造ばらつき、動作環境、経年劣化によるコンデンサ容量変化にスイッチング特性が左右されることがない。
【００３０】
なお、例えばモータである負荷Ｌ１とダイオードＤ３の作用について、説明を付け加えておくと、スイッチング素子Ｍ１のターンオフにより、負荷Ｌ１へのＰＷＭ駆動電圧がオフとなった際に、負荷Ｌ１のインダクタンス成分により、電流の流れを継続させようとする電流分を、スイッチング素子Ｍ１のドレインへ流すのではなく、ダイオードＤ１と負荷Ｌ１との間で還流するようにして、スイッチング素子Ｍ１を保護する。
【００３１】
効果を説明する。
実施例１のスイッチング回路にあっては、以下に列挙する効果を有する。
(1)パルス発振器Ｐ１側から供給した制御信号によるスイッチング素子Ｍ１のオンオフ動作で、負荷Ｌ１を駆動するスイッチング回路１において、制御信号生成する構成は、スイッチング素子Ｍ１の制御信号のターンオン時の作動閾値電圧近傍までの昇圧を、電源Ｖ２からの注入で早めるパルス発振器Ｐ２、トランジスタＱ１、電源Ｖ２と、スイッチング素子Ｍ１の制御信号のターンオフ時の作動閾値電圧近傍までの降圧を、電流経路１０１と別の電流経路１０２，１０３で電流を流すことで早めるダイオードＤ２、トランジスタＱ２、電源Ｖ３を備えたため、IC化を容易にでき、特性を安定化させることができる。
【００３２】
(2)制御信号生成する手段は、生成した制御パルス信号をスイッチング素子Ｍ１へ出力するパルス発振器Ｐ１を備え、注入する手段は、パルス発振器Ｐ１と並行にスイッチング素子Ｍ１へ出力するよう設けられ、パルス発振器Ｐ２で生成した制御パルス信号によるトランジスタＱ１のオンで電源を接続し、スイッチング素子Ｍ１への制御パルス信号のターンオン時の電圧上昇を早める回路構成のものであり、排出する手段は、スイッチング素子Ｍ１への制御パルス信号の供給路に接続され、ターンオフ時に電流をトランジスタＱ２へ排出する電流経路を形成して、スイッチング素子Ｍ１への制御パルス信号のターンオフの電圧降下を早める回路構成のものであるため、トランジスタＱ１のオンにより接続した電源によりスイッチング素子Ｍ１への制御パルス信号のターンオン時の電圧上昇を早め、ターンオフ時に電流をトランジスタＱ２へ排出する電流経路へ流すことにより電圧降下を早めるようにして、コンデンサを用いることなく、高速化を行い、且つノイズの抑制は維持するようにでき、ＩＣ化を容易にし、製造ばらつき、動作環境、経年劣化等による容量変化によって、スイッチング特性が左右されないようにできる。
【００３３】
(3)注入手段は、トランジスタＱ１のオンで接続する電源の電圧値を、スイッチング素子Ｍ１の制御信号のターンオン時の作動閾値電圧近傍の値にして、スイッチング素子Ｍ１への制御パルス信号のターンオン時の電圧上昇を早めることを制限し、排出手段は、ターンオフ時のトランジスタＱ２へ排出する電流経路１０２でオンにするトランジスタＱ２の接続先を、電流経路１０３での電流を抑制する電源Ｖ３とする構成にして、スイッチング素子Ｍ１への制御パルス信号のターンオフの電圧降下を早めることを制限したため、スイッチング素子Ｍ１のゲート入力信号のターンオン、ターンオフを高速化しつつ、過度の高速化にならないようにして、ノイズの低減降下を維持しつつ高速化できる。
【実施例２】
【００３４】
実施例２のスイッチング回路は、抵抗とダイオード、電源によって、ゲートへの入力パルスの高速化を行う例である。
構成を説明する。
図６は実施例２のスイッチング回路の回路構成を示す図である。
実施例２のスイッチング回路１は、電源Ｖ１，Ｖ４，Ｖ５、負荷Ｌ１、ダイオードＤ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７、抵抗Ｒ４，Ｒ５，Ｒ６、スイッチング素子Ｍ１、パルス発振器Ｐ３を主要な構成にしている。
【００３５】
電源Ｖ１、負荷Ｌ１、ダイオードＤ３、スイッチング素子Ｍ１については、構成が実施例１と同様であるため、同じ符号を付し説明を省略する。
【００３６】
パルス発振器Ｐ３は、スイッチング素子Ｍ１のゲート端子を駆動するためのＰＷＭパルスを生成してプラス端子から抵抗Ｒ１，Ｒ５，Ｒ６へ出力する。また、パルス発振器Ｐ３はマイナス端子をグランドへ接続されているものとする。
抵抗Ｒ４，Ｒ５は、パルス発振器Ｐ３からのＰＷＭ波形出力をスイッチング素子Ｍ１のゲート端子へ適した入力となるよう調整を行う。そして、抵抗Ｒ４からの出力は、抵抗Ｒ５からの出力と合流してスイッチング素子Ｍ１のゲート端子へ入力する。例として、抵抗Ｒ４を抵抗値５００Ω、抵抗Ｒ５を抵抗値１００Ωとするものを挙げておく。
【００３７】
抵抗Ｒ６は、パルス発振器Ｐ３からのＰＷＭ波形出力をダイオードＤ５とダイオードＤ７の間へ送る。さらに詳細には、抵抗Ｒ６からダイオード側への電流の流れは、ダイオードＤ５，Ｄ７により通過できない回路構成となっている。例として、抵抗値１００Ωの抵抗を挙げておく。
ダイオードＤ４は、抵抗Ｒ５からの出力を分流した一方に設けられ、抵抗Ｒ５からスイッチング素子Ｍ１のゲート端子へ向かう方向のみに電流を整流する。ダイオードＤ４からの出力は抵抗Ｒ４の出力と合流し、スイッチング素子Ｍ１のゲート端子に入力される。
【００３８】
ダイオードＤ５は、ダイオードＤ４から抵抗Ｒ４の出力合流点までの間と抵抗Ｒ６からの出力との合流点の間に設けられ、ダイオードＤ４から抵抗Ｒ４の出力合流点までの間から、抵抗Ｒ６及びダイオードＤ７へ向かう方向のみに電流を整流する。
【００３９】
ダイオードＤ６は、抵抗Ｒ５からの出力を分流した一方に設けられ、抵抗Ｒ５から電源Ｖ４へ向かう方向のみに電流を整流する。
ダイオードＤ７は、電源Ｖ５からダイオードＤ５及び抵抗Ｒ６へ向かう方向のみに電流を整流する。
電源Ｖ４は、プラス端子をダイオードＤ６のカソードへ接続し、マイナス端子をグランドへ接地した直流電源である。例として直流３．５Ｖの電源を挙げておく。
電源Ｖ５は、プラス端子をダイオードＤ７のアノードへ接続し、マイナス端子をグランドへ接地した直流電源である。例として直流４Ｖの電源を挙げておく。
【００４０】
作用を説明する。
[高速化作用及びノイズ低減作用]
図７は実施例２のスイッチング回路におけるターンオン時及びターンオフ時の電流の流れを示す説明図である。図８は実施例２のスイッチング回路における電圧波形及び電流波形を示す図である。なお、図８において、図８(a)は、パルス発振器Ｐ２から抵抗Ｒ４〜Ｒ６へ向かう途中の電圧波形を示し、図８(b)は、スイッチング素子Ｍ１のゲート端子への入力電圧波形を示す。さらに、図８(c)は、負荷Ｌ１及びダイオードＤ３とスイッチング素子Ｍ１の間の電圧波形を示し、図８(d)は、負荷Ｌ１及びダイオードＤ３とスイッチング素子Ｍ１の間の電流波形を示す。
【００４１】
（ターンオン時）
まず、スイッチング素子Ｍ１のゲート端子へ入力されるＰＷＭ信号の立上り時、つまりターンオン時について説明する。
実施例２のスイッチング回路１では、スイッチング素子Ｍ１のゲート電圧は、パルス発振器Ｐ３から抵抗Ｒ４を介して送られるＰＷＭ信号と、パルス発振器Ｐ３から抵抗Ｒ５、ダイオードＤ４を介して送られるＰＷＭ信号の重畳により決まることになる。
【００４２】
また、このスイッチング素子Ｍ１のゲートへ向かう経路には、電源Ｖ５からダイオードＤ７、抵抗Ｒ６を通過する電圧信号が追加される。
これにより、電源Ｖ４の電圧値を超えるまで、抵抗Ｒ４と抵抗Ｒ５の抵抗値の比率により、パルス発振器Ｐ３からのＰＷＭ信号及び、電源Ｖ５からの電圧信号は、抵抗Ｒ５からダイオードＤ４を介した電流経路１０４が主経路となりターンオン時の高速化が成される（図８(b)の符号２０３の部分参照）。
このターンオン時の時定数は、抵抗Ｒ４，Ｒ５により決定されるため、設定が容易となる。
【００４３】
（ターンオフ時）
次に、スイッチング素子Ｍ１のゲート端子へ入力されるＰＷＭ信号の立下り時、つまりターンオフ時について説明する。
実施例２では、パルス発振器Ｐ１，Ｐ２のＰＷＭ信号をターンオフした際には、スイッチング素子Ｍ１のゲート端子から、ダイオードＤ５経て、抵抗Ｒ６へ向かう電流経路１０５を電流が通ることにより、ゲート端子におけるＰＷＭ信号は高速に立ち下がる電圧部分を有することになる（図８(b)の符号２０４の部分参照）。
【００４４】
実施例２では、ターンオン時及びターンオフ時に、電源Ｖ４の電圧値により、高速化が適度に抑制されることになる。これにより、図８(c),(d)に示すように、スイッチング素子Ｍ１の負荷Ｌ１の駆動電圧信号及び電流信号の立上り、立下りはあまり変化しないため、ノイズレベルを高くしてしまうことがない。
このように、実施例２のスイッチング回路１においても、コンデンサを用いずに、ターンオン、ターンオフを高速化し、ノイズ抑制性能を維持する。
【００４５】
効果を説明する。実施例２のスイッチング回路にあっては、上記(1)に加えて、以下の効果を有する。
(4)制御信号を生成する手段は、パルス発振器Ｐ３で生成した制御パルス信号を、抵抗Ｒ４を介してスイッチング素子Ｍ１へ出力する信号ラインを備え、注入手段は、パルス発振器Ｐ３から抵抗Ｒ４を通る信号ラインと並行に設けられ、分流した電流経路１０４で制御パルス信号を所定電圧まで抵抗Ｒ５の抵抗値で流しやすくし、且つこの電流経路１０４で所定電圧まで電源Ｖ５で昇圧して、スイッチング素子Ｍ１への制御パルス信号のターンオン時の電圧上昇を早める回路構成のものであり、排出手段は、スイッチング素子Ｍ１への制御パルス信号の供給路に接続され、ターンオフ時に電流を電源Ｖ４へ排出する電流経路１０５を形成して、スイッチング素子への制御パルス信号のターンオフの電圧降下を早める回路構成のものであるため、所定電圧までを、抵抗Ｒ５を通る供給路により、制御パルス信号（ＰＷＭ信号）と電源からの所定電圧信号を流すようにして、高速なゲート信号の立上り部分を設けるようにするとともに、ターンオフ時には、電流を電流経路１０５へ流すようにして、高速なゲート信号の立下り部分を設けるようにして、コンデンサを用いることなく、高速化を行い、且つノイズの抑制は維持するようにでき、ＩＣ化を容易にし、製造ばらつき、動作環境、経年劣化等による容量変化によって、スイッチング特性が左右されないようにできる。
【００４６】
以上、本発明のスイッチング回路を実施例１、実施例２に基づき説明してきたが、具体的な構成については、これらの実施例に限られるものではなく、特許請求の範囲の各請求項に係る発明の要旨を逸脱しない限り、設計の変更や追加等は許容される。
なお、実施例１、実施例２において、各電源は、インピーダンス０で電流が内部を通過できる基準電圧として取り扱っている。電源内部へ充電方向の電流を流すことに問題がある場合は、対策した電源回路を有する構成としてもよい。
負荷の例としては、モータを挙げているが、例えば、ＬＥＤやランプなどの光源、ソレノイドなどであってもよい。
【図面の簡単な説明】
【００４７】
【図１】実施例１のスイッチング回路の回路構成を示す図である。
【図２】実施例１のスイッチング回路におけるターンオン時及びターンオフ時の電流の流れを示す説明図である。
【図３】実施例１のスイッチング回路における電圧波形及び電流波形を示す図である。
【図４】ＰＷＭ発振器から抵抗を介するのみでゲート入力するスイッチング回路の回路構成を示す図である。
【図５】ＰＷＭ発振器から抵抗を介するのみでゲート入力するスイッチング回路における電圧波形及び電流波形を示す図である。
【図６】実施例１のスイッチング回路の回路構成を示す図である。
【図７】実施例２のスイッチング回路におけるターンオン時及びターンオフ時の電流の流れを示す説明図である。
【図８】実施例２のスイッチング回路における電圧波形及び電流波形を示す図である。
【符号の説明】
【００４８】
１ スイッチング回路
１０１〜１０５ 電流経路
２０１〜２０４ （グラフ上の高速化された部分を示す）符号
Ｄ１〜Ｄ７ ダイオード
Ｌ１ 負荷
Ｌ１１ 負荷
Ｍ１ スイッチング素子
Ｍ１１ スイッチング素子
Ｐ１〜Ｐ３ パルス発振器
Ｐ１１ パルス発振器
Ｑ１ トランジスタ
Ｑ２ トランジスタ
Ｒ１〜Ｒ６ 抵抗
Ｒ１１ 抵抗
Ｖ１〜Ｖ５ 電源
Ｖ１１ 直流電源
Ｖｔｈ 閾値電圧
【特許請求の範囲】
【請求項１】
制御信号生成手段から供給した制御信号によるスイッチング素子のオンオフ動作で、負荷を駆動するスイッチング回路において、
前記制御信号生成手段は、
前記スイッチング素子の制御信号のターンオン時の作動閾値電圧近傍までの昇圧を、電源からの注入で早める注入手段と、
前記スイッチング素子の制御信号のターンオフ時の作動閾値電圧近傍までの降圧を、前記注入手段と別の電流経路へ電流を流すことで早める排出手段と、
を備えた、
ことを特徴とするスイッチング回路。
【請求項２】
請求項１に記載のスイッチング回路において、
前記制御信号生成手段は、
生成した制御パルス信号を前記スイッチング素子へ出力する制御パルス信号出力手段を備え、
前記注入手段は、前記制御パルス信号出力手段と並行に前記スイッチング素子へ出力するよう設けられ、生成した制御パルス信号による第１トランジスタのオンで電源を接続し、スイッチング素子への制御パルス信号のターンオン時の電圧上昇を早める回路構成のものであり、
前記排出手段は、前記スイッチング素子への制御パルス信号の供給路に接続され、ターンオフ時に電流を第２トランジスタへ排出する電流経路を形成して、スイッチング素子への制御パルス信号のターンオフの電圧降下を早める回路構成のものである、
ことを特徴とするスイッチング回路。
【請求項３】
請求項２に記載のスイッチング回路において、
前記注入手段は、第１トランジスタのオンで接続する電源の電圧値を、前記スイッチング素子の制御信号のターンオン時の作動閾値電圧近傍の値にして、スイッチング素子への制御パルス信号のターンオン時の電圧上昇を早めることを制限し、
前記排出手段は、ターンオフ時の第２トランジスタへ排出する電流経路でオンにする第２トランジスタの接続先を、前記電流経路での電流を抑制する電源とする構成にして、スイッチング素子への制御パルス信号のターンオフの電圧降下を早めることを制限した、
ことを特徴とするスイッチング回路。
【請求項４】
請求項１に記載のスイッチング回路において、
前記制御信号生成手段は、
生成した制御パルス信号を前記スイッチング素子へ出力する制御パルス信号出力手段を備え、
前記注入手段は、前記制御パルス信号出力手段と並行に設けられ、分流した経路で制御パルス信号を所定電圧まで流しやすくし、且つ前記分流経路で所定電圧まで第１電源で昇圧して、スイッチング素子への制御パルス信号のターンオン時の電圧上昇を早める回路構成のものであり、
前記排出手段は、前記スイッチング素子への制御パルス信号の供給路に接続され、ターンオフ時に電流を第２電源へ排出する電流経路を形成して、スイッチング素子への制御パルス信号のターンオフの電圧降下を早める回路構成のものである、
ことを特徴とするスイッチング回路。
【請求項１】
制御信号生成手段から供給した制御信号によるスイッチング素子のオンオフ動作で、負荷を駆動するスイッチング回路において、
前記制御信号生成手段は、
前記スイッチング素子の制御信号のターンオン時の作動閾値電圧近傍までの昇圧を、電源からの注入で早める注入手段と、
前記スイッチング素子の制御信号のターンオフ時の作動閾値電圧近傍までの降圧を、前記注入手段と別の電流経路へ電流を流すことで早める排出手段と、
を備えた、
ことを特徴とするスイッチング回路。
【請求項２】
請求項１に記載のスイッチング回路において、
前記制御信号生成手段は、
生成した制御パルス信号を前記スイッチング素子へ出力する制御パルス信号出力手段を備え、
前記注入手段は、前記制御パルス信号出力手段と並行に前記スイッチング素子へ出力するよう設けられ、生成した制御パルス信号による第１トランジスタのオンで電源を接続し、スイッチング素子への制御パルス信号のターンオン時の電圧上昇を早める回路構成のものであり、
前記排出手段は、前記スイッチング素子への制御パルス信号の供給路に接続され、ターンオフ時に電流を第２トランジスタへ排出する電流経路を形成して、スイッチング素子への制御パルス信号のターンオフの電圧降下を早める回路構成のものである、
ことを特徴とするスイッチング回路。
【請求項３】
請求項２に記載のスイッチング回路において、
前記注入手段は、第１トランジスタのオンで接続する電源の電圧値を、前記スイッチング素子の制御信号のターンオン時の作動閾値電圧近傍の値にして、スイッチング素子への制御パルス信号のターンオン時の電圧上昇を早めることを制限し、
前記排出手段は、ターンオフ時の第２トランジスタへ排出する電流経路でオンにする第２トランジスタの接続先を、前記電流経路での電流を抑制する電源とする構成にして、スイッチング素子への制御パルス信号のターンオフの電圧降下を早めることを制限した、
ことを特徴とするスイッチング回路。
【請求項４】
請求項１に記載のスイッチング回路において、
前記制御信号生成手段は、
生成した制御パルス信号を前記スイッチング素子へ出力する制御パルス信号出力手段を備え、
前記注入手段は、前記制御パルス信号出力手段と並行に設けられ、分流した経路で制御パルス信号を所定電圧まで流しやすくし、且つ前記分流経路で所定電圧まで第１電源で昇圧して、スイッチング素子への制御パルス信号のターンオン時の電圧上昇を早める回路構成のものであり、
前記排出手段は、前記スイッチング素子への制御パルス信号の供給路に接続され、ターンオフ時に電流を第２電源へ排出する電流経路を形成して、スイッチング素子への制御パルス信号のターンオフの電圧降下を早める回路構成のものである、
ことを特徴とするスイッチング回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００９−６５３００（Ｐ２００９−６５３００Ａ）
【公開日】平成２１年３月２６日（２００９．３．２６）
【国際特許分類】
【出願番号】特願２００７−２２９６１０（Ｐ２００７−２２９６１０）
【出願日】平成１９年９月５日（２００７．９．５）
【出願人】（０００００４７６５）カルソニックカンセイ株式会社 (3,404)
【Ｆターム（参考）】
【公開日】平成２１年３月２６日（２００９．３．２６）
【国際特許分類】
【出願日】平成１９年９月５日（２００７．９．５）
【出願人】（０００００４７６５）カルソニックカンセイ株式会社 (3,404)
【Ｆターム（参考）】
[ Back to top ]