【課題】簡略化された回路構成でノイズ低減効果を持つ多相駆動型の昇圧回路を実現する。
【解決手段】昇圧回路は、所定周期のクロック信号を出力する発振回路と、前記クロック信号の１本の配線に直列接続され、トータル遅延時間が前記所定周期よりも長い複数の遅延回路と、前記複数の遅延回路に対応して前記１本の配線に接続された複数の分割昇圧回路と、を含む。 （もっと読む）

【課題】低濃度ドープのＰＭＯＳトランジスタを用いて、高電圧ストレスに耐える電圧スイッチ回路を提供する。
【解決手段】該電圧スイッチ回路は、出力回路２１０、第１の電圧降下制御回路２２０、第２の電圧降下制御回路２３０、第３の電圧降下制御回路２４０、および入力回路２５０を備えている。また、高電圧源ＨＶの電圧振幅は、基準電圧源Ｖｒｅｆの電圧振幅よりも高く、基準電圧源Ｖｒｅｆの電圧振幅は、論理電圧源ＶＤＤの電圧振幅よりも高い。 （もっと読む）

【課題】高い周波数の差動信号をシングルエンドの信号に変換可能な信号変換回路、当該信号変換回路を備えたアイソレータ回路及び信号変換方法を提供すること
【解決手段】本発明にかかる信号変換回路１０は、差動信号である信号Ｄ１及び信号Ｄ２が入力されるヒステリシスコンパレータ１、２及び変換バッファ３を備える。ヒステリシスコンパレータ１は、信号Ｄ１の電位Ｖ１と信号Ｄ２の電位Ｖ２との大小の比較結果を信号Ｅ１として出力する。ヒステリシスコンパレータ２は、電位Ｖ１と電位Ｖ２との大小を比較し、当該比較結果を信号Ｅ１の反転信号である信号Ｅ２として出力する。変換バッファ３は、信号Ｅ１及び信号Ｅ２をシングルエンド信号Ｆに変換する。 （もっと読む）

【課題】出力アンプのスルーレートを、出力負荷変動があっても高精度に調整可能なスルーレート制御回路を提供すること。
【解決手段】制御時間設定回路がスルーレートを検出するタイミング信号を発生し、電圧比較回路が、出力アンプの出力信号と、上記のタイミング信号によるタイミングに応じた制御電圧との比較を行う。比較結果に応じて、出力アンプ制御回路が、出力アンプのバイアス電流を制御する。上記した処理を、スルーレート制御期間において複数回繰り返す。 （もっと読む）

【課題】差動出力電流のグリッチを打ち消しつつ、電源およびグランドに発生したノイズを打ち消す。
【解決手段】スイッチトランジスタＭ_１、Ｍ_２は、差動入力電圧Ｄ_ｉｐ、Ｄ_ｉｍに基づいてスイッチング動作することで入力電流Ｉ_ｉｎを電流Ｉ_ｉ１、Ｉ_ｉ２に変換し、雑音電流発生回路１は、入力電流源２を介して流れる雑音電流を模擬したダミー電流Ｉ_ｂを生成し、スイッチトランジスタＭ_３、Ｍ_４は、差動入力電圧Ｄ_ｉｐ、Ｄ_ｉｍに基づいてスイッチング動作することでダミー電流Ｉ_ｂを電流Ｉ_ｉ３、Ｉ_ｉ４に変換し、電流Ｉ_ｉ１、Ｉ_ｉ２に逆相的に重畳する。 （もっと読む）

【課題】ポジティブエッジの波形、ネガティブエッジの波形の少なくとも一方を調節可能なドライバ回路を提供する。
【解決手段】分岐回路１０は、送信すべき入力信号Ｓ_ＩＮを複数の経路１２に分岐する。各タイミング調節回路２０は、それぞれが対応する経路に分岐された送信すべき信号Ｓａのポジティブエッジおよびネガティブエッジの少なくとも一方に遅延を与える。合成出力回路３０は、複数のタイミング調節回路２０の出力信号Ｓｂを合成し、合成された信号Ｓ_ＯＵＴを伝送線路３に出力する。 （もっと読む）

【課題】電源部品を減らし、安価な構成の駆動回路。
【解決手段】一次巻線Npと第１の二次巻線S1と第１の二次巻線の極性とは逆極性を持つ第２の二次巻線を有する２以上の二次巻線とを有し一次巻線に駆動信号が印加されるトランスDT1、第１の二次巻線からの信号によりオンオフ制御される第１スイッチング素子Qh、第２の二次巻線からの信号によりオンオフ制御される第２スイッチング素子Ql、第１の二次巻線の一端と第１スイッチング素子の制御端子との間に接続され第１スイッチング素子を駆動する第１駆動部Q11,Q12、第２の二次巻線の一端と第２スイッチング素子の制御端子との間に接続され第２スイッチング素子を駆動する第２駆動部Q21,Q22、第１の二次巻線電圧を倍電圧整流平滑して第１駆動部に供給する倍電圧整流平滑回路D11,D12,C11,C12、第２の二次巻線電圧を倍電圧整流平滑して第２駆動部に供給する倍電圧整流平滑回路D21,D22,C21,C22を有する。 （もっと読む）

【課題】負荷に供給する電流を精度よく出力する。
【解決手段】ゲート電極とドレイン電極が短絡されている第１トランジスタＴｒ１と、第１トランジスタＴｒ１のゲート電極に、ゲート電極が接続された第２トランジスタＴｒ２と、を備えるカレントミラー回路１０において、第１トランジスタＴｒ１と第２トランジスタＴｒ２は、絶縁膜１２を介してゲート電極１の上部に設けられてチャネル領域が形成される半導体膜２と、半導体膜２上のチャネル領域を覆う領域に設けられる保護膜３と、半導体膜２のチャネル領域を挟む一対の端部に離間して設けられるとともに保護膜３の一部に重なって設けられソース電極６及びドレイン電極７とをそれぞれ有するとともに、少なくとも第２トランジスタＴｒ２は、ソース電極６の保護膜３に対するチャネル長方向への重なり長がドレイン電極７の保護膜３に対する重なり長より長い構造を有する。 （もっと読む）

【課題】簡易な回路で正確な出力信号を出力する電源電圧モニター回路を提供すること。
【解決手段】クランプ回路１５で電圧がクランプされる前は第１の定電圧Ｖｒｅｆ１と電源電圧Ｖｃｃの電位差を比較することなく、ＬレベルのＲＳＴ信号を出力するが、クランプ回路１５で電圧がクランプされた後は第１の差動回路１３で第１の定電圧Ｖｒｅｆ１と電源電圧Ｖｃｃの電位差を比較し、Ｈレベル又はＬレベルのＲＳＴ信号を出力することが可能となる。 （もっと読む）

【課題】低消費電力動作を実現しつつ信号処理に向けた論理判定時間を格段に削減することができる。
【解決手段】入力電圧と参照電圧とを比較して論理判定結果の出力電圧を発生して差動増幅器を含むコンパレータ回路において、微小電流であるバイアス電流を発生して差動増幅器に供給する電流源と、差動増幅器からの差動電圧を反転して反転信号を出力する第１のインバータ回路と、電流源のバイアス電流を検出し、第１のインバータ回路の貫通電流を検出し、検出したバイアス電流及び検出した貫通電流に基づいて、差動増幅器が論理判定を行わない期間はバイアス電流で差動増幅器を動作させる一方、差動増幅器が論理判定する期間はバイアス電流を増加させてなる適応バイアス電流を用いて差動増幅器を動作させるように適応バイアス電流制御を行うための適応バイアス電流を発生して差動増幅器に供給する適応バイアス電流生成回路とを備える。 （もっと読む）

【課題】プリエンファシス機能を有する出力回路において、デエンファシス時における差動出力信号のコモンモード電圧のプリエンファシス時のコモンモード電圧からの変動を抑制する。
【解決手段】入力信号とその相補信号とを差動入力して差動出力し、差動出力信号のうち高電位側の出力信号にデエンファシスをかける際に、当該デエンファシス電流を供給するトランジスタ（Ｎ３、Ｎ４）に流れる電流を絞る回路（Ｎ５、Ｎ６、Ｒ３）を備え、デエンファシス時の前記出力信号のハイレベルの前記出力信号のプリエンファシス時のハイレベルからの変化量を縮減させ、デエンファシス時の前記差動出力信号のコモンモード電圧をプリエンファシス時のコモンモード電圧に近づける。 （もっと読む）

【課題】フリーホイールダイオードを用いることなく、より低い電圧のアンダーシュートでも低減できる送信ドライバ回路を提供する。
【解決手段】ＰチャネルＭＯＳＦＥＴ２２のドレインをグランドに接続して、ＮチャネルＭＯＳＦＥＴ２１，ＰチャネルＭＯＳＦＥＴ２２のソースをそれぞれ信号線３Ｈ，３Ｌに接続する。第１データ電圧設定部４１は、信号出力部がハイレベル信号を出力すると、ゲート２１Ｇ，２２Ｇ間の電位差を（２・Ｒ１・Ｉref）にする電圧信号を設定し、第２データ電圧設定部４２は、信号出力部がロウレベル信号を出力すると、ゲート２１Ｇ，２２Ｇ間の電位差をゼロにする電圧信号を設定する。これらの作用により、伝送線路３を構成する信号線３Ｈ，３Ｌ間の電圧を変化させて差動信号を伝送する。 （もっと読む）

【課題】通常動作モード、低消費電力動作モードでの省電力化等を図れる集積回路装置及び電子機器等の提供。
【解決手段】集積回路装置は、外部電源電圧ＶＤＤＥを受けて、外部電源電圧ＶＤＤＥを降圧した第１の電源電圧ＶＤＤＡを出力する第１のレギュレーターＲＧ１と、外部電源電圧ＶＤＤＥを受けて、外部電源電圧ＶＤＤＥを降圧した第２の電源電圧ＶＤＤＢを出力する第２のレギュレーターＲＧ２と、第１の電源電圧ＶＤＤＡが供給され、通常動作モード及び低消費電力動作モードにおいて動作する第１のロジック回路ＬＧ１と、第２の電源電圧ＶＤＤＢが供給され、通常動作モードにおいて動作し、低消費電力動作モードでは非動作になる第２のロジック回路ＬＧ２を含む。 （もっと読む）

【課題】差動入力信号の振幅中心電圧が高い場合でも、差動出力信号の振幅変動やジッタを抑制することができるドライバ回路を提供することである。
【解決手段】本発明にかかるドライバ回路は、トランジスタＭ１と、トランジスタＭ１のソースと電源端子との間に接続された負荷素子Ｒ１と、トランジスタＭ１とカレントミラー回路を構成するトランジスタＭ２と、入力された差動入力信号に応じた差動出力信号を出力すると共に、トランジスタＭ２によりソースにバイアス電流が供給される一対のトランジスタを備える差動対と、トランジスタＭ２のソースと電源端子との間に接続された負荷素子Ｒ２と、非反転入力端子がトランジスタＭ１のソースと接続され、反転入力端子がトランジスタＭ２のソースと接続され、出力が差動対を構成する一対のトランジスタのバックゲートに接続されたオペアンプＡＭＰ１と、を有する。 （もっと読む）

【課題】並列接続された複数の出力アンプ回路において所望の駆動能力を実現することができる駆動装置、及び表示装置を提供すること。
【解決手段】本発明に係る駆動装置（ソースドライバ１）は、並列接続された複数の出力アンプ回路１０と、複数の出力アンプ回路１０に、バイアス電圧供給源２５からバイアス電圧を供給するバイアス配線（幹バイアス配線２２）と、複数の出力アンプ回路１０に、電源電圧供給源３５から電源電圧を供給する電源配線３１と、複数の出力アンプ回路１０に供給される電源電圧とバイアス電圧との差が所望となるように、バイアス電圧にオフセット電圧を重畳する補正手段（バッファ２６）とを備えた。 （もっと読む）

【課題】差動の電流スイッチ回路においてグリッチを効果的に低減とする。
【解決手段】相補的にレベルが変化する信号Ｄ，Ｄ＿によりスイッチＭ１，Ｍ２において入力電流Iinをスイッチングして２つのスイッチ電流に分流し、分流されたスイッチ電流にスイッチングの遷移期間に生じるグリッチ成分をグリッチ同相化回路１５により出力電流Iom，Iopにおいて同相にし、出力電流Iom，Iopを差動信号として観測したときにグリッチ成分をキャンセルする。 （もっと読む）

【課題】ゲート面積を増大させることなく、電界効果トランジスタ間のしきい値電圧のバラツキを自律的に補正させる。
【解決手段】補正回路１２は、電子回路１１に含まれる半導体素子間の電気的特性の差が所定の周期内の電気的特性の劣化量より大きい場合、その電気的特性の劣化量の小さい方の半導体素子の劣化を進行させ、電子回路１１に含まれる半導体素子間の電気的特性の差が所定の周期内の電気的特性の劣化量より小さい場合、その電気的特性に差のある半導体素子の劣化を所定の周期ごとに交互に進行させる。 （もっと読む）

【課題】電流加算型Ｄ／Ａコンバータに用いられる電流スイッチ回路において、低電源電圧時にしきい値電圧の低いトランジスタを用いた際に課題となるダイナミックレンジの低下を改善し、出力電圧範囲を大きく取る。
【解決手段】電流スイッチ回路１は、差動スイッチ１２を構成する第１及び第２のトランジスタＴｒ１２１、Ｔｒ１２２を有する。しきい値電圧制御回路５は、その出力端子Ｖｂｏｕｔから前記差動スイッチ１２を構成する２個のトランジスタＴｒ１２１、Ｔｒ１２２のサブストレート端子に出力するサブストレート電圧を制御して、前記差動スイッチの２個のトランジスタのしきい値電圧を制御する。従って、電流スイッチ回路１の電源電圧を低減させても、特性劣化を生じることなく、差動スイッチ１２内の２個のトランジスタのしきい値に依存する電流スイッチ回路１の出力電圧範囲を大きく取ることができる。 （もっと読む）

【課題】専用回路部が誤動作を起こすことを防止する半導体集積回路を提供することを目的とする。
【解決手段】電源部１１と、制御回路部１２と、専用回路部１３を有する半導体集積回路であって、前記電源部に設けられ第１電源を生成して前記専用回路部に供給する第１電源回路１１ａと、前記電源部に設けられ前記第１電源より電圧の低い第２電源を生成して前記制御回路部に供給する第２電源回路１１ｂと、前記電源部に設けられ前記第２電源が立ち上がったのちリセット解除を指示するリセット信号を生成して前記専用回路部に供給するリセット回路１１ｃとを有し、前記制御回路部が動作を開始したのち前記専用回路部のリセットを解除する。 （もっと読む）

【課題】コストおよび消費電力の増大をともなう高速の演算増幅器に依存することなく、ＩＣ化に適した回路でもって、高い周波数領域での静電容量挙動を高感度かつ高確度に検出できるようにし、これにより、高周波領域での誘電率挙動による物性の検査や分析を的確に行うことを可能にする。
【解決手段】２つのセンサ容量素子Ｃｘ１，Ｃｘ２を高周波クロック信号＋Φ１に同期して相補的に充放電させる通電回路５０と、その２つのセンサ容量素子の通電電流差分ΔＩｘと上記高周波クロック信号＋Φ１とのアナログ乗算操作によって、上記通電電流差分に応じた直流成分を有する電圧Ｖｏ１を出力する同期検波回路１０と、この同期検波回路１０の検波出力電圧を平滑処理しながら増幅する演算増幅器３０とを備え、この演算増幅器３０の出力から上記２つのセンサ容量素子の静電容量差分ΔＣｘに対応する直流出力電圧を得る。 （もっと読む）