【課題】バッテリ逆接続でのリレー動作防止を実現するとともに、リレー回路の駆動電流経路の電圧降下を抑制する技術を提供する。
【解決手段】リレー装置１００では、電源電圧ＶｂａｔｔからグランドＧＮＤに向けて、逆流防止回路１５０、リレー駆動回路１１０及びリレー回路ＲＬＹが直列に配置されている。逆流防止回路１５０は、ショットキーダイオードＤ１０１とツェナーダイオードＺＤ１０１とを備えている。ショットキーダイオードＤ１０１とツェナーダイオードＺＤ１０１とは並列に接続されており、順方向が同じである。 （もっと読む）

【課題】高速スイッチング性能を低下させることなく、パワー半導体素子のサージ耐量向上と過電圧保護を図る。
【解決手段】ドレイン端子１ｂから所定距離離間した位置にゲート制御端子５を備え、サージ発生時にドレイン端子１ｂとゲート制御端子５との間に放電が起こるようにする。この放電現象に伴ってゲート制御端子５にサージ電圧が印加されることで、パワー半導体素子１のゲートを充電し、パワー半導体素子１をオンさせることでサージエネルギーを吸収する。これにより、ドレイン端子１ｂに印加されるサージ電圧を抑制することが可能となり、パワー半導体素子１が破壊に至ることを抑制することが可能となる。 （もっと読む）

【課題】半導体スイッチにおいて、エネルギー効率を高くする。
【解決手段】半導体スイッチ１は、ＬＥＤ２を駆動回路３により駆動して発光させ、ＬＥＤ２から発光された光を受光部４により受光する。駆動回路３は、バイポーラトランジスタ３１と、コイル３２と、ダイオード３３等を有する。バイポーラトランジスタ３１は、導通状態と非導通状態とに切換えられ、導通状態のときに、電源からＬＥＤ２に電流が供給される状態にし、非導通状態のときに、電源からＬＥＤ２に電流が供給されない状態にする。コイル３２は、ＬＥＤ２に直列に接続されており、バイポーラトランジスタ３１が導通状態から非導通状態になったときに、自己誘導作用によって誘導起電力を発生する。ダイオード３３は、ＬＥＤ２及びコイル３２に並列に接続されており、バイポーラトランジスタ３１が非導通状態のときに、コイル３２が発生する誘導起電力によって、ＬＥＤ２に電流を還流させる。 （もっと読む）

【課題】主に自動車内の各種電子機器の操作に用いられる入力装置に関し、誤検出がなく、確実な操作が可能なものを提供することを目的とする。
【解決手段】第一の端子１７と第二の端子１８の間に複数のダイオード１３〜１６を直列に接続すると共に、第一の端子１７とダイオード１３〜１６に複数のスイッチ５〜８を接続し、制御手段１９がスイッチ５〜８の操作に応じた第一の端子１７と第二の端子１８からの電圧を減算して、操作されたスイッチを検出することによって、接続された電子機器３０が異なる抵抗値の抵抗３１や３２が設けられた機器に取替えられた場合でも、制御手段１９がどのスイッチが操作されたかを、値が一定のダイオードの電圧降下によって検出しているため、誤検出がなく、確実な操作が可能な入力装置を得ることができる。 （もっと読む）

【課題】サージ印加時における内部回路の誤動作を防止する。
【解決手段】半導体チップ（１０）は、複数のパッド（Ｐ１１、Ｐ１２）と、複数のパッド（Ｐ１１、Ｐ１２）と電源ライン（１５、１６）との間に接続された複数の静電破壊保護素子（１１Ｈ、１１Ｌ、１２Ｈ、１２Ｌ）と、複数のパッドのうち少なくとも２つのパッド（Ｐ１１、Ｐ１２）に現れる印加電圧（Ｓ１１、Ｓ１２）が同一の論理レベルか否かを監視するサージ検出部（１３）と、サージ検出部（１３）の検出結果（Ｓ１３）に応じてその動作が許可／禁止される内部回路（１４）と、を有する。 （もっと読む）

【課題】互いにオンオフ状態が反転するように制御すべき２つのスイッチング素子の特性に応じて容易にデッドタイムを調整可能なスイッチ制御装置を提供する。
【解決手段】互いにオンオフ状態が反転するように制御する第１及び第２のスイッチング素子を備えるスイッチ制御装置であって、前記第１及び第２のスイッチング素子の内、一方のスイッチング素子に出力する制御信号をオフレベルに切替えた時点から、コンデンサの容量で設定される設定期間後に他方のスイッチング素子に出力する制御信号をオンレベルに切替える信号を出力する制御信号生成回路を備える。 （もっと読む）

【課題】安定動作させながら、ＲＦパルス信号の波形を高速に立ち下げることができるＲＦパルス信号生成用スイッチング回路を提供することにある。
【解決手段】ドレインスイッチング回路２１は、ｎ型からなる第１、第２、第３のＦＥＴ２１１，２１２，２１３を備える。第１、第３のＦＥＴ２１１，２１３のゲートには、制御パルスが印加され、ソースは接地されている。第１のＦＥＴ２１１のドレインは、第２のＦＥＴ２１２のゲートに接続し、第２のＦＥＴ２１２のドレインには、駆動電圧Ｖｄｓが印加される。第２のＦＥＴ２１２のソースと第３のＦＥＴ２１３のドレインは接続され、接続点がパワーＦＥＴ３１のドレインに接続されている。第２のＦＥＴ２１２のゲートソース間には、第２のＦＥＴ２１２がオフ状態からオン状態へ遷移する際のゲート電圧を補償するための電荷を供給するコンデンサ２１５が接続されている。 （もっと読む）

【課題】絶縁ゲート電界効果トランジスタ構造を有するトランジスタのスクリーニングを可能として、出力端子にサージ電圧が印加された場合のサージ電圧のエネルギー吸収能力を改善する。
【解決手段】集積回路ＩＣは、トランジスタ２を含む出力バッファ回路１００とプリドライバ３００とを具備する出力回路１０を内蔵する。出力バッファ回路１００の出力ＯＵＴは、ＩＣ外部と接続可能である。プリドライバ３００の出力はトランジスタ２の絶縁ゲート電界効果トランジスタ構造の制御ゲートに接続され、ソース領域と基板領域は第１接地線Ｄ＿ＧＮＤに接続され、プリドライバ３００は第２接地線Ｌ＿ＧＮＤに接続される。第１と第２の接地線Ｄ＿ＧＮＤ、Ｌ＿ＧＮＤは第１と第２の接地端子ＰＡＤ＿Ｇ１、Ｇ２を介してＩＣ外部と接続可能とされる。出力回路１０は、第１と第２の接地線Ｄ＿ＧＮＤ、Ｌ＿ＧＮＤの間に接続された出力保護ダイオード１１を更に具備する。 （もっと読む）

【課題】電子機器装置において、減電圧状態になった場合及び過電圧状態になった場合に、より確実に回路を保護する。
【解決手段】電子機器装置１は、第１の規定電圧値以下の電圧が電子機器装置１に供給される減電圧状態になった場合に、マイコン８をリセットさせ、第２の規定電圧値以上の電圧が電子機器装置１に供給される過電圧状態になった場合に、ヒューズ１０を溶断させる減電圧／過電圧検出回路１１を備える。減電圧／過電圧検出回路１１は、平滑用のコンデンサ４により平滑化された電圧（１次側電圧出力ラインＬ１から出力された電圧）を監視し、平滑用のコンデンサ４により平滑化された電圧に基いて、減電圧状態、及び過電圧状態を検出する。そして、減電圧／過電圧検出回路１１は、過電圧状態を検出した場合には、マイコン８をリセットさせ、過電圧状態を検出した場合には、ヒューズ１０を溶断させる。 （もっと読む）

【課題】負荷電流検出手段により検出された負荷電流を用いてリーク故障を確実に検出する。
【解決手段】駆動回路３３ａ、３３ｂの出力端子Ｔａ２、Ｔｂ２から電源線６に至る還流経路内にシャント抵抗９ａ、９ｂを接続し、電源線５と給電分岐点Ｎｓとの間に共通のシャント抵抗２４を接続する。駆動制御回路３２は、ＭＯＳＦＥＴ７ａ、７ｂをＰＷＭ駆動し、負荷電流検出回路１２ａ、１２ｂから負荷電流Ｉａ、Ｉｂを入力し、総電流検出回路２３から総電流Ｉｓを入力する。検出負荷電流Ｉａ、Ｉｂに対しそれぞれ対応するＰＷＭ駆動信号のオフ駆動期間をマスク処理し、マスク処理した検出負荷電流Ｉａｍ、Ｉｂｍを加算した加算電流Ｉｃｍと検出総電流Ｉｓとを比較する。両者が等しい場合には正常状態と判定し、異なる場合にはショート故障またはリーク故障が生じたと判定する。 （もっと読む）

【課題】トランジスタのゲートへの電流を防ぐ。
【解決手段】ノーマリーオン型の第１トランジスタと、ドレインが、第１トランジスタのソースと接続され、第１トランジスタとカスコード接続されたノーマリーオフ型の第２トランジスタと、第２トランジスタのソースと第１トランジスタのゲートとの間に設けられた、第２トランジスタのソースから第１トランジスタのゲートへと流れる電流を抑制する第１電流抑制部とを備えるトランジスタ回路を提供する。 （もっと読む）

【課題】双方向に導通可能なスイッチング素子に逆電流が流れた場合であってもスイッチング素子の損失を低減させることができるゲート駆動回路。
【解決手段】双方向に導通可能なスイッチング素子ＳＷと、スイッチング素子のオンオフを制御する制御部１１と、スイッチング素子に流れる電流を検出する電流検出部１２と、電流検出部によってスイッチング素子に逆方向の電流が流れたことが検出された時に、制御部によるオンオフの制御とは独立に、スイッチング素子をオン制御するゲート駆動部１３とを備える。 （もっと読む）

【課題】マイコンのリセット端子をトランジスタによってグランドに接続することによりマイコンにリセットをかけるリセット回路において、リセット動作不能な電源電圧の領域を無くす。
【解決手段】リセット回路１０は、マイコン１１のリセット端子１３を電源電圧（以下、ＶＭ）にプルアップする抵抗Ｒ１と、ＶＭが所定値未満のときにトランジスタＴ１をオンしてリセット端子１３を０Ｖにするリセット信号出力回路１５とに加え、オンすることで抵抗Ｒ１の上流側にＶＭを供給するトランジスタＴ２と、抵抗Ｒ１の上流側とグランドとの間に接続された抵抗Ｒ２と、トランジスタＴ１がオン可能なＶＭの最低値（Ｖｂｅ）より高く、上記所定値よりは低い電圧（Ｖｂｅ＋ダイオードＤ１のＶｆ）を動作閾値電圧とし、ＶＭがその動作閾値電圧未満である場合にトランジスタＴ２をオフさせておいて、マイコン１１のリセットを確保する回路Ｔ３，Ｄ１，Ｒ３，Ｒ４とを備える。 （もっと読む）

【課題】高いＥＳＤ保護耐圧を確保しつつ、ＥＳＤ保護素子の静電容量を極力小さくし、しかも、集積化の際における占有サイズを小さくする。
【解決手段】ＥＳＤ保護回路１０３は、共通端子４１とグランドとの間に設けられており、共通端子４１側から順に、ＥＳＤ保護スイッチ素子としての複数の直列接続された電界効果トランジスタ３１−１〜３１−４と、逆接続された一組のＥＳＤ保護素子としてのダイオード３２−１，３２−２が直列接続されると共に、電界効果トランジスタ３１−１〜３１−４は、ゲートが相互に接続されてグランドに接続されており、ＥＳＤ保護素子のダイオード３２−１，３２−２による静電容量を低減し、高いＥＳＤ保護耐圧の確保が可能となっている。 （もっと読む）

【課題】より簡単な構成で、出力トランジスタを確実にオフ状態に維持できるトランジスタ駆動回路を提供する。
【解決手段】ＮチャネルＭＯＳＦＥＴ５とコイル２との共通接続点；出力端子ＯＵＴとグランドとの間にフライホイールダイオード３を接続する。ＦＥＴ５のゲートには、ＮＰＮトランジスタ６及びＰＮＰトランジスタ７のプッシュプル回路により制御信号を出力し、トランジスタ７のベースとグランドとの間にＮＰＮトランジスタ１１を接続し、トランジスタ１１のベースとグランドとの間にＮチャネルＭＯＳＦＥＴ１４を接続して、ＦＥＴ１４にＰＷＭ信号を入力する。ダイオード１３は、ＦＥＴ１４がオフ状態になるとトランジスタ１１のベースにベース電流を供給し、ダイオード１５をダイオード１３のアノードとトランジスタ６及び７のベースとの間に接続する。ＮＰＮトランジスタ２２をＦＥＴ５のゲートと出力端子との間に接続し、トランジスタ２２をＰＷＭ信号に応じてＦＥＴ５がオフする際にオンさせる。 （もっと読む）

【課題】高周波特性を改善した半導体スイッチ及び無線機器を提供する。
【解決手段】スイッチ部と、駆動回路と、電源回路と、を備えた半導体スイッチが供給される。前記スイッチ部は、共通端子と複数の高周波端子との接続を切り替える。前記駆動回路は、端子切替信号に基づいて前記スイッチ部に制御信号を出力する。前記電源回路は、温度に応じて変化する基準電位基づいて、前記制御信号の電位であって温度制御された第１の電位を生成して前記駆動回路に出力する。 （もっと読む）

【課題】スイッチング損失の増大を抑制しつつ、より高い周波数帯で発生するスイッチングノイズを抑制できるスイッチング素子の駆動装置を提供する。
【解決手段】スルーレート調整部は、ＮチャネルＭＯＳＦＥＴを介してＤＣモータに出力される電圧波形のスルーレートを変化させ、キャリア周波数によって決まる周波数帯よりも高い周波数帯域に現れるスイッチングノイズの周波数成分を分散させてピークレベルを低下させる。 （もっと読む）

【課題】スイッチング制御する制御回路の負担を軽減するスイッチング回路を提供する。
【解決手段】第１のスイッチング素子の制御電極と第１のスイッチング素子をスイッチング制御する制御回路との間に接続される抵抗と、第１のスイッチング素子の制御電極と第１のスイッチング素子の低電位側電極との間に接続される第１のコンデンサと、第１のコンデンサと直列に接続される第２のスイッチング素子とを備え、第２のスイッチング素子の高電位側電極は、第１のスイッチング素子の制御電極に電気的に接続され、第２のスイッチング素子の低電位側電極は第１のスイッチング素子の低電位側電力端子に電気的に接続され、第２のスイッチング素子の制御電極は、抵抗と制御回路の間に接続されている。 （もっと読む）

【課題】良好な逆回復特性と良好なＥＭＣとを同時に実現することが出来て、かつ、従来の半導体装置よりも安価である半導体装置及び電子機器を提供する。
【解決手段】半導体装置１は、ＦＥＴ３のソースとＭＯＳＦＥＴ４のドレインとが接続されるとともに、一端が、ＦＥＴ３のゲートに接続され、他端が、ＭＯＳＦＥＴ４のソースに接続される抵抗Ｒｇｓと、アノードが、ＦＥＴ３のゲートに接続され、カソードが、ＭＯＳＦＥＴ４ソースに接続されるダイオードＤ１とを備える。 （もっと読む）

【課題】充電対象素子へ充電電流を効率的に供給することが可能な半導体装置を提供する。
【解決手段】充電対象素子Ｃに充電電流を供給する半導体装置１は、第１導電型の半導体層１と、充電対象素子Ｃの第１電極に結合される第１ノードＮ１を有し、半導体層１の主表面上に形成される第２導電型の第１の半導体領域２と、電源電圧が供給される電源電位ノードＮＬ１に結合される第２ノードＮ３および第３ノードＮ４を有し、第１の半導体領域２の表面において半導体層１と間隔をあけて形成される第１導電型の第２の半導体領域３と、第２ノードＮ３および第３ノードＮ４から半導体層１への電荷キャリアの移動を制限する電荷キャリア移動制限部とを備える。 （もっと読む）