スイッチング素子の駆動装置及びスイッチング素子の駆動方法
【課題】スイッチング損失の増大を抑制しつつ、より高い周波数帯で発生するスイッチングノイズを抑制できるスイッチング素子の駆動装置を提供する。
【解決手段】スルーレート調整部は、NチャネルMOSFETを介してDCモータに出力される電圧波形のスルーレートを変化させ、キャリア周波数によって決まる周波数帯よりも高い周波数帯域に現れるスイッチングノイズの周波数成分を分散させてピークレベルを低下させる。
【解決手段】スルーレート調整部は、NチャネルMOSFETを介してDCモータに出力される電圧波形のスルーレートを変化させ、キャリア周波数によって決まる周波数帯よりも高い周波数帯域に現れるスイッチングノイズの周波数成分を分散させてピークレベルを低下させる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、駆動信号を生成して、駆動対象スイッチング素子の制御端子に出力する駆動装置及び駆動方法に関する。
【背景技術】
【0002】
例えばDCモータなどの負荷を、直列に接続されたパワーMOSFETなどのスイッチング素子によりPWM駆動する場合は、スイッチング動作に伴い発生するノイズが問題となる。PWM制御のキャリア周波数は、一般にkHzオーダーに設定されるが、例えば車載モータを駆動する場合には、カーラジオにノイズの影響が及ぶことを回避する必要がある。この問題を解決するため、特許文献1では、キャリア周波数を一定の幅で変動させるようにして、ノイズのピークが1つの周波数に集中することを回避する技術が提案されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2008−5682号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献1の技術は、AM帯のラジオに対して及ぶノイズを軽減することはできるものの、FM帯のラジオに対して及ぶノイズは軽減できない。MHz帯で発生するノイズは、スイッチング素子がターンオン,ターンオフする際の駆動電圧波形の傾き,いわゆるスルーレートが問題となる。波形の傾きを緩和すれば、発生するノイズの周波数を低下させることはできる。ところが、それに伴いターンオン,ターンオフ期間が長引くと、スイッチング損失が増加することになり好ましくない。
【0005】
本発明は上記事情に鑑みてなされたものであり、その目的は、スイッチング損失の増大を抑制しつつ、より高い周波数帯で発生するスイッチングノイズを抑制できるスイッチング素子の駆動装置及びスイッチング素子の駆動方法を提供することにある。
【課題を解決するための手段】
【0006】
請求項1記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、駆動対象スイッチング素子を介して出力される電圧波形のスルーレートを変化させる。すなわち、出力電圧波形のスルーレートを変化させることで、駆動信号周期の周波数帯よりも高い周波数帯域に現れるスイッチングノイズの周波数成分を分散させてピークレベルを低下させることができる。
【0007】
請求項2記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、電圧波形が変化する時間を、基準値Δtに対し、Δt−αからΔt+αまでその平均値が基準値Δtとなるように切り替えて変化させる。この場合、切り替えについては所定のパターンを繰り返すように切り替えても良いし、所定期間に亘る平均が基準値Δtとなるようにランダムに切り替えても良い。すなわち、スルーレートを変化させることにより電圧波形の変化時間が長くなるとスイッチング損失が増加するが、請求項2によれば、スルーレートを変化させたとしても変化時間の平均値が基準値Δtとなるので、スイッチング損失の増加を防止できる。
【0008】
請求項3記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、駆動信号波形のスルーレートを変化させる。これにより、駆動対象スイッチング素子を介して出力される電圧波形のスルーレートを変化させることができる。
【0009】
請求項4記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、電源と、プッシュプル型の出力段を構成する電源側スイッチング素子との間,並びにグランド側スイッチング素子とグランドとの間にそれぞれ接続されるスイッチ及び抵抗素子の複数の直列回路を備え、駆動信号の入力タイミングに同期して複数のスイッチのオンオフを電源側,グランド側のそれぞれについて切り替える。
このように構成すれば、電源側,並びにグランド側スイッチング素子の何れか一方をオンさせて、駆動対象スイッチング素子によるスイッチングを制御する際に、電源,グランドと、駆動対象スイッチング素子の制御端子との間の抵抗値を変化させると、前記制御端子部分の容量も合わせた充放電時定数が変化する。それにより、前記制御端子に係る充放電電圧波形の傾き、すなわち、駆動信号波形のスルーレートを変化させることができる。
【0010】
請求項5記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、プッシュプル型の出力段を構成する電源側スイッチング素子の電源側導通端子と、電圧が異なる複数の電源との間に複数のスイッチを接続する。また、前記出力段を構成するグランド側スイッチング素子のグランド側導通端子と、電圧が異なる複数の電位付与手段との間にも複数のスイッチを接続する。そして、駆動信号の入力タイミングに同期して複数のスイッチのオンオフを、電源側,グランド側のそれぞれについて切り替える。
すなわち、電源側,グランド側のそれぞれに配置される複数のスイッチの1つだけを選択してオンさせれば、駆動対象スイッチング素子の制御端子に付与されるハイレベル,ローレベルの電位が変化する。したがって、その電位変化により駆動信号波形のスルーレートを変化させることができる。
【0011】
請求項6記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、請求項5と同様に、プッシュプル型の出力段を構成する電源側スイッチング素子の電源側導通端子と、電圧が異なる複数の電源との間に複数のスイッチを接続する。また、前記出力段を構成するグランド側スイッチング素子のグランド側導通端子と、電圧が異なる複数の電位付与手段との間にも複数のスイッチを接続する。そして、駆動信号の入力タイミングに同期し、且つ駆動対象スイッチング素子に供給される導通端子間電圧又は電源電圧の検出レベルに応じて、複数のスイッチのオンオフを、電源側,グランド側のそれぞれについて切り替える。
このように構成すれば、スルーレート調整手段は、実際の導通端子間電圧又は電源電圧の変化状態に応じてスルーレートをダイナミックに変化させ、スイッチングノイズの発生状態を調整することができる。例えば、導通端子間電圧又は電源電圧が低下した場合には、駆動信号電圧をより低く設定するように調整すればスルーレートを低下させることになり、スイッチング損失を増大させることなくスイッチングノイズの発生レベルを抑制できる。
【0012】
請求項7記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、駆動対象スイッチング素子の制御端子と電位基準導通端子との間に、スイッチ及びコンデンサの直列回路を複数備え、駆動信号の入力タイミングに同期して複数のスイッチのオンオフを切り替える。これにより、駆動対象スイッチング素子の制御端子−電位基準導通端子間容量を変化させ、出力電圧波形のスルーレートを変化させることができる。
【0013】
請求項8記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、並列接続される複数の駆動対象スイッチング素子の制御端子に、遅延時間を付与して駆動信号を出力する複数の遅延回路を備える。そして、遅延回路を、偶数個のインバータゲートを直列接続してなる直列回路と、インバータゲートの入力端子に奇数個おきに、且つ最終段のインバータゲートの出力端子に接続されるスイッチとで構成し、駆動信号の入力タイミングに同期してスイッチのオンオフを切り替える。
【0014】
すなわち、並列接続される複数の駆動対象スイッチング素子が同時にオンする数が増えると、電源と負荷との間は駆動対象スイッチング素子が有するオン抵抗の並列接続数が増えるため、抵抗値が低下して通電電流量が増加する。また、遅延回路を構成するインバータゲートの直列回路中に接続される複数のスイッチの1つを選択してオンすれば、その間の直列接続数に応じて駆動信号に遅延時間を付与することができる。そして、複数の駆動対象スイッチング素子をオン/オフさせるタイミングを、各遅延回路において付与される遅延時間により変化させれば、通電電流量の変化により、出力電圧波形の立ち上り期間,立下り期間における波形の傾きが変化してスルーレートを変化させることができる。
【0015】
請求項9記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、請求項8と同様に、駆動対象スイッチング素子を複数並列に接続した並列回路を備え、また、一端が共通に駆動信号生成手段の出力端子に接続され、他端が複数の駆動対象スイッチング素子の制御端子にそれぞれ接続される複数のスイッチを備える。そして、駆動信号の入力タイミングに同期して複数のスイッチのオンオフを変化させる。このように構成すれば、複数のスイッチのオンオフにより同時にスイッチングされる駆動対象スイッチング素子の数が変化するので、通電電流量を変化させて、出力電圧波形の立ち上り期間,立下り期間における波形の傾きが変化してスルーレートを変化させることができる。
【図面の簡単な説明】
【0016】
【図1】第1実施例であり、PWM信号のスルーレートを変化させる状態を示す図
【図2】(a)PWM信号波形のスルーレートと、(b)MOSFETをスイッチングした場合に発生するノイズの周波数スペクトルとの関係を示す図
【図3】シミュレーション結果の一例を示す図
【図4】図3のシミュレーション条件を示す図
【図5】DCモータを駆動する構成を概略的に示す機能ブロック図
【図6】第2実施例であり、駆動装置の構成を示す図
【図7】第3実施例を示す図6相当図
【図8】第4実施例を示す図6相当図
【図9】信号処理回路を中心とする処理内容を示すフローチャート
【図10】第5実施例を示す図6相当図
【図11】第6実施例を示す図6相当図
【図12】遅延時間発生回路の構成を示す図
【図13】第7実施例を示す図6相当図
【発明を実施するための形態】
【0017】
(第1実施例)
以下、第1実施例について図1ないし図5を参照して説明する。図5は、DCモータを駆動する構成を概略的に示す機能ブロック図である。電源(バッテリ)1の正側端子(+B)と負側端子(グランド)との間には、NチャネルMOSFET2(駆動対象スイッチング素子)とDCモータ3(負荷)との直列回路が接続されている。また、DCモータ3に対して並列にNチャネルMOSFET4が接続されているが、そのゲートはグランドに直結されており常時オフである。すなわち、NチャネルMOSFET4は、寄生ダイオード4Dをフライホイールダイオードとして使用するために接続されている。
【0018】
NチャネルMOSFET2のゲート(制御端子)には、ゲート駆動回路5(駆動装置)よりゲート信号が与えられており、ゲート駆動回路5は、PWM(Pulse Width Modulation)信号生成回路6(駆動信号生成手段)及びスルーレート調整部7(スルーレート調整手段)で構成されている。スルーレート調整部7は、PWM信号生成回路6により生成出力されるPWM信号のスルーレートを変化させて、NチャネルMOSFET2のゲートにゲート信号(駆動信号)を出力する。
【0019】
ここで、図2には、(a)PWM信号波形のスルーレートと、(b)PWM信号によりMOSFETをスイッチングした場合に発生するスイッチングノイズの周波数スペクトルとの関係を示す。尚、ここでのスルーレートΔtは、PWM信号レベルがローからハイに変化する立ち上り時間,又はPWM信号レベルがハイからローに変化する立ち下がり時間と同じ意味で用いている。PWM信号のハイレベルパルス幅をτとすると、(b)に示す横軸;周波数の中域におけるスペクトルはパルス幅τに応じて決まり、より高い領域はスルーレートΔtに応じて決まる。したがって、上記中域がラジオのAM帯に該当する場合、より高い領域はFM帯に該当する。
【0020】
スルーレート調整部7は、例えば図1に示すように、基準とするスルーレート(レベル変化時間)Δtに対し、次の周期ではΔt+α,その次の周期ではΔt−αとするように周期的に変化させる。すなわち、単位時間当たりのレベル変化で言えば、前者は小さく、後者は大きくなる。以上の変化を周期的に繰り返すことで、スルーレート(時間)の平均値はΔtとなる。
【0021】
図3は、シミュレーション結果の一例を示すもので、図4はシミュレーションの条件を示す。キャリア周波数は500kHz,デューティ50%,スルーレートを、Δt=50nsを基準として、その1/2倍である20nsと、2倍である100nsとに周期的に変化させる。その変化(変調)周波数はキャリア周波数の1/3となる約167kHzである。このようにして、NチャネルMOSFET2のゲートに出力するPWM信号のスルーレートを変化させ、それに従いNチャネルMOSFET2がスイッチング動作してDCモータ3の巻線(図示せず)に通電を行うと、出力電圧波形はPWM信号と同様の変化を示すので、出力電圧波形のスルーレートも同様に変化する。
【0022】
図3に示す「拡散無し」(薄く示されている波形のピーク)は、スルーレートΔtを50nsで一定にした場合であり、「拡散あり」(濃く示されている波形のピーク)は、スルーレートΔtを25ns,50ns,100nsに周期的に変化させた場合である。何れの場合も、周波数40MHz及び80MHz付近に顕著なピークが表れているが、概して「拡散あり」の方が「拡散無し」よりもノイズ電圧スペクトル[dBV]が低下していることは明らかである。
尚、上記シミュレーションについては、スイッチング損失の平均が基準値のΔt=50ns相当値に一致するようになっていないが、前記相当値に一致させるのであれば、100nsに替えて75nsに変化させれば良い(すなわち、α=25nsとなる)。
【0023】
以上のように本実施例によれば、スルーレート調整部7は、NチャネルMOSFET2を介してDCモータ3に出力される電圧波形のスルーレートを変化させるので、キャリア周波数によって決まる周波数帯よりも高い周波数帯域に現れるスイッチングノイズの周波数成分を分散させてピークレベルを低下させることができる。したがって、DCモータ3が車載用途である場合には、カーラジオが受信するFM放送にノイズの影響が及ぶことを防止できる。
【0024】
また、スルーレート調整部7は、電圧波形が変化する時間を、基準値Δtに対し、Δt−αからΔt+αまでその平均値が基準値Δtとなるように切り替えて変化させる。したがって、スルーレートを変化させても変化時間の平均値が基準値Δtに等しくなるように調整することで、スイッチング損失の増加を防止できる。
【0025】
(第2実施例)
図6は第2実施例であり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第2実施例は、スルーレート調整部11(スルーレート調整手段)をより具体的な構成としたゲート駆動回路(駆動装置)12を示す。スルーレート調整部11は、出力段がPチャネルMOSFET13(電源側スイッチング素子)及びNチャネルMOSFET14(グランド側スイッチング素子)を直列に接続したプッシュプル型で構成されている。そして、両者の共通接続点であるドレイン(非基準側導通端子)は、NチャネルMOSFET2のゲートに接続されている。また、両者のゲートには、PWM信号生成回路6が出力するPWM信号が与えられている。
【0026】
電源VccとPチャネルMOSFET13のソース(電位基準側導通端子)との間には、スイッチS1及び抵抗素子R1,スイッチS2及び抵抗素子R2,…,スイッチSn及び抵抗素子Rnの各直列回路が並列に接続されて、電源側抵抗回路15を構成している。また、NチャネルMOSFET14のソースとグランドとの間には、抵抗素子R11及びスイッチS21,抵抗素子R22及びスイッチS22,…,抵抗素子Rnn及びスイッチSnnの各直列回路が並列に接続されて、グランド側抵抗回路16を構成している。
【0027】
また、スルーレート調整部11は、電源側信号処理回路17,グランド側信号処理回路18を備えており、これらの信号処理回路17及び18には、PWM信号生成回路6が出力するPWM信号,若しくはPWMキャリアが入力されている。信号処理回路17及び18は、PWM信号生成回路6が出力する例えばPWM信号の出力数を循環的にカウントすることで、そのカウント値をステートとして電源側抵抗回路15のスイッチS1〜Sn,グランド側抵抗回路16のスイッチS11〜Snnのオンオフ制御を行う。
【0028】
次に、第2実施例の作用について説明する。例えば、抵抗素子R1〜Rnの抵抗値が何れも異なり、抵抗素子R11〜Rnnの抵抗値が抵抗素子R1〜Rnとそれぞれ等しい値に設定されているものとする。信号処理回路17及び18のカウント値は、初期状態でリセットされており、スイッチS1〜Sn,スイッチS11〜Snnは何れもオフであるとする。そして、PWM信号生成回路6がPWM信号の出力を開始すると、信号処理回路17及び18はその出力パルス数をカウントし、例えば1パルス目をカウントするとスイッチS1及びS11のみをオンさせ、2パルス目をカウントするとスイッチS2及びS12のみをオンさせる、というように順次切り替えを行うようにする。
【0029】
PWM信号がローレベルであれば、出力段を構成するPチャネルMOSFET13がオンしてNチャネルMOSFET2のゲート電位がハイレベルとなり、NチャネルMOSFET2はオンする。また、PWM信号がハイレベルであれば、NチャネルMOSFET14がオンしてNチャネルMOSFET2のゲート電位がローレベルとなり、NチャネルMOSFET2はオフする。すなわち、この場合の出力電圧波形は、PWM信号波形の反転となる。
【0030】
そして、信号処理回路17及び18がPWM周期毎に抵抗回路15のスイッチS1〜Sn及び抵抗回路16のスイッチS11〜Snnを順次オンオフ制御することで、NチャネルMOSFET2のゲートと、電源Vcc及びグランドとの間の抵抗値が順次変化する。すると、NチャネルMOSFET2のゲート容量も合わせた充放電時定数が変化するため、充放電電圧波形の傾き、すなわち、NチャネルMOSFET2のゲートに出力されるPWM信号波形のスルーレートが変化する。したがって、NチャネルMOSFET2を介してDCモータ3に印加される電圧波形のスルーレートが周期的に変化する。
【0031】
以上のように第2実施例によれば、スルーレート調整部11は、PWM信号波形のスルーレートを変化させることで、NチャネルMOSFET2を介して出力される電圧波形のスルーレートを変化させる。具体的には、電源VccとPチャネルMOSFET13との間,並びにNチャネルMOSFET14とグランドとの間にそれぞれ電源側抵抗回路15
及びグランド側抵抗回路16を備え、PWM信号の入力タイミングに同期してスイッチS1〜Sn,及びS11〜Snnのオンオフ制御を行うようにした。
【0032】
したがって、NチャネルMOSFET2のゲートと、電源Vcc及びグランドとの間の抵抗値を順次変化させて充放電時定数を変化させ、PWM信号波形のスルーレートを変化させることができる。尚、信号処理回路17及び18については、PWM信号の入力に同期して必ずしも所定のパターンに従ってスイッチS1〜Sn及びS11〜Snnのオンオフ制御を行う必要はなく、例えば乱数を発生させてランダムにオンオフを切り替えても良い。
【0033】
(第3実施例)
図7は第3実施例であり、第2実施例と異なる部分について説明する。第3実施例は、スルーレート調整部11を新たなスルーレート調整部21(スルーレート調整手段)に置き換えて、ゲート駆動回路22(駆動装置)を構成している。PチャネルMOSFET13のソース(電源側導通端子)には、1つの抵抗素子RPを介してスイッチS1〜Snが接続されており、スイッチS1〜Snの他端には、それぞれ電圧が異なる電源Vcc1,Vcc2,…,Vccnが接続されている。
【0034】
また、NチャネルMOSFET14のソース(グランド側導通端子)には、1つの抵抗素子RNを介してスイッチS11〜Snnが接続されており、スイッチS11〜Snnの他端とグランドとの間には、それぞれ電圧が異なる電源V1,V2,…,Vn(電位付与手段)が接続されている。そして、スイッチS1〜Sn及びスイッチS11〜Snnのオンオフは、共通の信号処理回路23によって行われる。
【0035】
すなわち、第3実施例では、第2実施例のように電源側,グランド側の抵抗値を変化させることに替えて、スルーレート調整部21内の電源電圧とグランド側の電位とを変化させる。信号処理回路23は、PWM信号の入力タイミングに同期してスイッチS1〜Sn及びスイッチS11〜Snnのオンオフを順次切り替えて、PチャネルMOSFET13のソース電位並びにNチャネルMOSFET14のソース電位を切り替える。
【0036】
以上のように構成される第3実施例によれば、スルーレート調整部21は、PWM信号の入力タイミングに同期して複数のスイッチS1〜Sn及びS11〜Snnのオンオフを切り替え、PチャネルMOSFET13及びNチャネルMOSFET14のソース電位を切り替えるようにした。したがって、その電位変化によりPWM信号波形のスルーレートを第2実施例と同様に変化させることができる。
【0037】
(第4実施例)
図8は及び図9は第4実施例であり、第3実施例と異なる部分のみ説明する。第4実施例のゲート駆動回路24(駆動装置)は、第3実施例のスルーレート調整部21において、信号処理回路23を新たな信号処理回路25に置き換え、更に素子間電圧監視部26(電圧検出手段)を追加して新たなスルーレート調整部27(スルーレート調整手段)としたものである。素子間電圧監視部26は、NチャネルMOSFET2がオフ状態にある場合のドレイン(D)−ソース(S)間電圧(導通端子間電圧,負荷駆動電圧)を検出し、その検出結果を信号処理回路25に出力する。そして、信号処理回路25は、上記D−S間電圧のレベルに応じて第3実施例における制御内容を修正して実行する。
【0038】
図9は、信号処理回路25を中心とする処理内容を示すフローチャートである。尚、信号処理回路25の機能は、ハードウェアロジックで構成しても良いし、マイクロコンピュータのソフトウェアによって実現しても良い。先ず、信号処理回路25は、内部のカウンタによりカウントされたPWM信号パルスの出力数;ステートナンバを参照すると(ステップS1)、続いて素子間電圧監視部26により検出されるD−S間電圧を参照する(ステップS2)。そして、上記D−S間電圧が通常範囲内にあるか否かを判断する(ステップS3)。
【0039】
上記電圧が通常範囲内であれば(YES)、信号処理回路25は、ステップS1で取得したステートナンバに従い第3実施例と同様にスイッチS1〜Sn等を切り替え制御する(ステップS4)。一方、上記電圧が通常範囲内になければ(NO)、通常範囲よりも低下しているか否かを判断し(ステップS5)、低下していれば(YES)スルーレート時間(変化時間)を、ステップS4の処理で定まる時間よりも延長するように調整する(ステップS6)。
【0040】
ここでの処理は、例えば電源1の電圧+Bが低下することで、NチャネルMOSFET2のD−S間電圧が低下している状態では、NチャネルMOSFET2のスイッチング動作に伴い発生する損失も減少する。したがって、この場合は、スルーレート調整部27内部の駆動信号電圧,すなわちPWM信号振幅を低下させてスルーレートを低下させても、スイッチング損失が増加することがなく、しかもスイッチングノイズの発生レベルを抑制できる。
【0041】
また、ステップS5において、D−S間電圧が通常範囲よりも上昇していれば(NO)上記と逆の状態になるので、スルーレート時間(変化時間)を、ステップS4の処理で定まる時間よりも短縮するように調整する(ステップS7)。したがって、素子間電圧監視部26は、検出した電圧が所定範囲内にあるか否かを判定出力するウインドウコンパレータで構成しても良いし、検出した電圧をデータ値で出力するA/D変換回路で構成しても良い。
【0042】
以上のように第4実施例によれば、スルーレート調整部27は、PWM信号の入力タイミングに同期し、且つNチャネルMOSFET2のD−S間電圧の検出レベルに応じて、スイッチS1〜Sn及びS11〜Snnのオンオフを切り替えるようにした。したがって、電源1の電圧変化に応じて、スイッチング損失を増大させることなくスイッチングノイズの発生レベルを抑制するように調整できる。
【0043】
(第5実施例)
図10は第5実施例である。第5実施例のゲート駆動回路31(駆動装置)では、PWM信号生成回路6より出力されるPWM信号が、NチャネルMOSFET2のゲートに直列出力されている。また、NチャネルMOSFET2のゲート,ソース間に、スイッチS1及びコンデンサC1,スイッチS2及びコンデンサC2,…,スイッチSn及びコンデンサCnの直列回路が並列に接続されている。そして、信号処理回路32は、入力されるPWM信号に同期してスイッチS1〜Snのオンオフを切り替える。上記並列回路と信号処理回路32とは、スルーレート調整部33(スルーレート調整手段)を構成している。
【0044】
すなわち、スイッチS1〜Snの内、同時にオンしている数が多くなれば、NチャネルMOSFET2のゲート,ソース間容量が大きくなり、スルーレート(時間)は長くなり、同時にオンしている数が少なくなればゲート,ソース間容量が小さくなり、スルーレート(時間)は短くなる。したがって、斯様な構成による場合も、第1実施例等と同様の制御を行うことができる。
【0045】
以上のように第5実施例によれば、NチャネルMOSFET2のゲートとソースとの間に、スイッチS及びコンデンサCの直列回路を複数備え、PWM信号の入力タイミングに同期して複数のスイッチS1〜Snのオンオフを切り替えるようにした。これにより、NチャネルMOSFET2のゲート−ソース間容量を変化させ、出力電圧波形のスルーレートを変化させることができる。
【0046】
(第6実施例)
図11及び図12は第6実施例である。第6実施例では、駆動対象スイッチング素子として、n個のNチャネルMOSFET2(1〜n)が並列に接続されている。PWM信号生成回路6より出力されるPWM信号は、各NチャネルMOSFET2(1〜n)のゲートに遅延時間発生回路(遅延回路)34(1〜n)を介して与えられる。
【0047】
図12は遅延時間発生回路34の構成を示しており、遅延時間発生回路34は、偶数2x個のインバータゲート35を直列に接続した回路と、各インバータゲート35の入力端子に1個(奇数個)おきに、また最終段のインバータゲート35の出力端子に接続されるスイッチS1〜S(x+1)とで構成されている。それらのスイッチS1〜S(x+1)の他端側には、PWM信号生成回路6より出力されるPWM信号が与えられる。そして、信号処理回路36は、遅延時間発生回路34(1〜n)における各スイッチS1〜S(x+1)のオンオフを切り替える制御信号を出力する。ここで、遅延時間発生回路34及び信号処理回路36はゲート駆動回路(駆動装置)37を構成しており、NチャネルMOSFET2(1〜n)とゲート駆動回路37は、スルーレート調整手段38を構成している。
【0048】
遅延時間発生回路34は、スイッチS1〜S(x+1)のうち何れか1つを選択的にオンすることで、入力されるPWM信号にインバータゲート35の伝搬遅延時間を2個分ずつ増減して付与する。したがって、信号処理回路36がスイッチS1〜S(x+1)のオンオフを制御することで、共通のPWM信号によりn個のNチャネルMOSFET2(1〜n)がターンオン,ターンオフするタイミングにずれが生じるように調整される。これにより、NチャネルMOSFET2(1〜n)を介してDCモータ3に印加される電圧波形のスルーレートが調整される。
【0049】
以上のように第6実施例によれば、スルーレート調整手段38は、並列接続される複数のNチャネルMOSFET2(1〜n)のゲートに、遅延時間を付与してPWM信号を出力する複数の遅延時間発生回路34を備える。そして、遅延時間発生回路34を、偶数個のインバータゲート35を直列接続してなる直列回路と、インバータゲート35の入力端子又は出力端子に接続されるスイッチS1〜S(x+1)とで構成し、PWM信号の入力タイミングに同期してスイッチS1〜S(x+1)のオンオフを切り替えるようにした。
【0050】
すなわち、並列接続される複数のNチャネルMOSFET2が同時にオンする数が増えれば、電源1とDCモータ3との間においてNチャネルMOSFET2が有するオン抵抗の並列接続数が増えるため、抵抗値が低下して通電電流量が増加する。そして、NチャネルMOSFET2(1〜n)をオン/オフさせるタイミングを、各遅延時間発生回路34において付与される遅延時間により変化させることで、出力電圧波形の立ち上り期間,立下り期間における波形の傾きが変化してスルーレートを変化させることができる。
【0051】
(第7実施例)
図13は第7実施例であり、第6実施例と異なる部分のみ説明する。第7実施例では、第6実施例と同様に、並列接続される複数のNチャネルMOSFET2(1〜n)を使用する。そして、PWM信号生成回路6より出力されるPWM信号は、各NチャネルMOSFET2(1〜n)のゲートにスイッチS(1〜n)を介して与えられる。そして、信号処理回路39は、各スイッチS1〜Snのオンオフを切り替える制御信号を出力する。ここで、信号処理回路39とスイッチS(1〜n)とはゲート駆動回路(駆動装置)40を構成しており、NチャネルMOSFET2(1〜n)とゲート駆動回路39は、スルーレート調整手段41を構成している。
【0052】
すなわち、スイッチS1〜Snを同時にオンさせる数が多くなると、DCモータ3に対して供給される負荷電流が、抵抗値の低下により増加する。したがって、通電電流量を変化させることにより、出力電圧波形の立ち上り期間,立下り期間における波形の傾きを変化させ、スルーレートを変化させることができる。
【0053】
本発明は上記し又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
キャリア周波数やスルーレートの具体数値について、個別の設計に応じて適宜変更すれば良い。
スルーレートの調整は、必ずしも、基準値Δtに対し、Δt−αからΔt+αまでその平均値が前記基準値Δtとなるように変化させる必要はない。その変化については、ノイズレベルの突出したピークレベルを低下させるものであればその他のパターンでも、或いはパターンがないランダムな変化でも良い。
【0054】
駆動対象スイッチング素子は、PチャネルMOSFETやIGBTなどでも良い。
電圧検出手段は、電源1の電圧(+B)を負荷駆動電圧として検出しても良い。
ハイサイド駆動方式についても同様に適用できる。
負荷はDCモータに限ることはない。
車載用の負荷を通電制御するものに限らない。
【符号の説明】
【0055】
図面中、2はNチャネルMOSFET(駆動対象スイッチング素子)、5はゲート駆動回路(駆動装置)、6はPWM信号生成回路(駆動信号生成手段)、7はスルーレート調整部(スルーレート調整手段)、11はスルーレート調整部(スルーレート調整手段)、12はゲート駆動回路(駆動装置)、13はPチャネルMOSFET(電源側スイッチング素子)、14はNチャネルMOSFET(グランド側スイッチング素子)、21はスルーレート調整部(スルーレート調整手段)、22,24はゲート駆動回路(駆動装置)、26は素子間電圧監視部(電圧検出手段)、27はスルーレート調整部(スルーレート調整手段)、31はゲート駆動回路(駆動装置)、33はスルーレート調整部(スルーレート調整手段)、34は遅延時間発生回路(遅延回路)、37はゲート駆動回路(駆動装置)、38はスルーレート調整手段、40はゲート駆動回路(駆動装置)、41はスルーレート調整手段、Vcc1,Vcc2,…,Vccnは電源、V1,V2,…,Vnは電位付与手段を示す。
【技術分野】
【0001】
本発明は、駆動信号を生成して、駆動対象スイッチング素子の制御端子に出力する駆動装置及び駆動方法に関する。
【背景技術】
【0002】
例えばDCモータなどの負荷を、直列に接続されたパワーMOSFETなどのスイッチング素子によりPWM駆動する場合は、スイッチング動作に伴い発生するノイズが問題となる。PWM制御のキャリア周波数は、一般にkHzオーダーに設定されるが、例えば車載モータを駆動する場合には、カーラジオにノイズの影響が及ぶことを回避する必要がある。この問題を解決するため、特許文献1では、キャリア周波数を一定の幅で変動させるようにして、ノイズのピークが1つの周波数に集中することを回避する技術が提案されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2008−5682号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献1の技術は、AM帯のラジオに対して及ぶノイズを軽減することはできるものの、FM帯のラジオに対して及ぶノイズは軽減できない。MHz帯で発生するノイズは、スイッチング素子がターンオン,ターンオフする際の駆動電圧波形の傾き,いわゆるスルーレートが問題となる。波形の傾きを緩和すれば、発生するノイズの周波数を低下させることはできる。ところが、それに伴いターンオン,ターンオフ期間が長引くと、スイッチング損失が増加することになり好ましくない。
【0005】
本発明は上記事情に鑑みてなされたものであり、その目的は、スイッチング損失の増大を抑制しつつ、より高い周波数帯で発生するスイッチングノイズを抑制できるスイッチング素子の駆動装置及びスイッチング素子の駆動方法を提供することにある。
【課題を解決するための手段】
【0006】
請求項1記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、駆動対象スイッチング素子を介して出力される電圧波形のスルーレートを変化させる。すなわち、出力電圧波形のスルーレートを変化させることで、駆動信号周期の周波数帯よりも高い周波数帯域に現れるスイッチングノイズの周波数成分を分散させてピークレベルを低下させることができる。
【0007】
請求項2記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、電圧波形が変化する時間を、基準値Δtに対し、Δt−αからΔt+αまでその平均値が基準値Δtとなるように切り替えて変化させる。この場合、切り替えについては所定のパターンを繰り返すように切り替えても良いし、所定期間に亘る平均が基準値Δtとなるようにランダムに切り替えても良い。すなわち、スルーレートを変化させることにより電圧波形の変化時間が長くなるとスイッチング損失が増加するが、請求項2によれば、スルーレートを変化させたとしても変化時間の平均値が基準値Δtとなるので、スイッチング損失の増加を防止できる。
【0008】
請求項3記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、駆動信号波形のスルーレートを変化させる。これにより、駆動対象スイッチング素子を介して出力される電圧波形のスルーレートを変化させることができる。
【0009】
請求項4記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、電源と、プッシュプル型の出力段を構成する電源側スイッチング素子との間,並びにグランド側スイッチング素子とグランドとの間にそれぞれ接続されるスイッチ及び抵抗素子の複数の直列回路を備え、駆動信号の入力タイミングに同期して複数のスイッチのオンオフを電源側,グランド側のそれぞれについて切り替える。
このように構成すれば、電源側,並びにグランド側スイッチング素子の何れか一方をオンさせて、駆動対象スイッチング素子によるスイッチングを制御する際に、電源,グランドと、駆動対象スイッチング素子の制御端子との間の抵抗値を変化させると、前記制御端子部分の容量も合わせた充放電時定数が変化する。それにより、前記制御端子に係る充放電電圧波形の傾き、すなわち、駆動信号波形のスルーレートを変化させることができる。
【0010】
請求項5記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、プッシュプル型の出力段を構成する電源側スイッチング素子の電源側導通端子と、電圧が異なる複数の電源との間に複数のスイッチを接続する。また、前記出力段を構成するグランド側スイッチング素子のグランド側導通端子と、電圧が異なる複数の電位付与手段との間にも複数のスイッチを接続する。そして、駆動信号の入力タイミングに同期して複数のスイッチのオンオフを、電源側,グランド側のそれぞれについて切り替える。
すなわち、電源側,グランド側のそれぞれに配置される複数のスイッチの1つだけを選択してオンさせれば、駆動対象スイッチング素子の制御端子に付与されるハイレベル,ローレベルの電位が変化する。したがって、その電位変化により駆動信号波形のスルーレートを変化させることができる。
【0011】
請求項6記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、請求項5と同様に、プッシュプル型の出力段を構成する電源側スイッチング素子の電源側導通端子と、電圧が異なる複数の電源との間に複数のスイッチを接続する。また、前記出力段を構成するグランド側スイッチング素子のグランド側導通端子と、電圧が異なる複数の電位付与手段との間にも複数のスイッチを接続する。そして、駆動信号の入力タイミングに同期し、且つ駆動対象スイッチング素子に供給される導通端子間電圧又は電源電圧の検出レベルに応じて、複数のスイッチのオンオフを、電源側,グランド側のそれぞれについて切り替える。
このように構成すれば、スルーレート調整手段は、実際の導通端子間電圧又は電源電圧の変化状態に応じてスルーレートをダイナミックに変化させ、スイッチングノイズの発生状態を調整することができる。例えば、導通端子間電圧又は電源電圧が低下した場合には、駆動信号電圧をより低く設定するように調整すればスルーレートを低下させることになり、スイッチング損失を増大させることなくスイッチングノイズの発生レベルを抑制できる。
【0012】
請求項7記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、駆動対象スイッチング素子の制御端子と電位基準導通端子との間に、スイッチ及びコンデンサの直列回路を複数備え、駆動信号の入力タイミングに同期して複数のスイッチのオンオフを切り替える。これにより、駆動対象スイッチング素子の制御端子−電位基準導通端子間容量を変化させ、出力電圧波形のスルーレートを変化させることができる。
【0013】
請求項8記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、並列接続される複数の駆動対象スイッチング素子の制御端子に、遅延時間を付与して駆動信号を出力する複数の遅延回路を備える。そして、遅延回路を、偶数個のインバータゲートを直列接続してなる直列回路と、インバータゲートの入力端子に奇数個おきに、且つ最終段のインバータゲートの出力端子に接続されるスイッチとで構成し、駆動信号の入力タイミングに同期してスイッチのオンオフを切り替える。
【0014】
すなわち、並列接続される複数の駆動対象スイッチング素子が同時にオンする数が増えると、電源と負荷との間は駆動対象スイッチング素子が有するオン抵抗の並列接続数が増えるため、抵抗値が低下して通電電流量が増加する。また、遅延回路を構成するインバータゲートの直列回路中に接続される複数のスイッチの1つを選択してオンすれば、その間の直列接続数に応じて駆動信号に遅延時間を付与することができる。そして、複数の駆動対象スイッチング素子をオン/オフさせるタイミングを、各遅延回路において付与される遅延時間により変化させれば、通電電流量の変化により、出力電圧波形の立ち上り期間,立下り期間における波形の傾きが変化してスルーレートを変化させることができる。
【0015】
請求項9記載のスイッチング素子の駆動装置によれば、スルーレート調整手段は、請求項8と同様に、駆動対象スイッチング素子を複数並列に接続した並列回路を備え、また、一端が共通に駆動信号生成手段の出力端子に接続され、他端が複数の駆動対象スイッチング素子の制御端子にそれぞれ接続される複数のスイッチを備える。そして、駆動信号の入力タイミングに同期して複数のスイッチのオンオフを変化させる。このように構成すれば、複数のスイッチのオンオフにより同時にスイッチングされる駆動対象スイッチング素子の数が変化するので、通電電流量を変化させて、出力電圧波形の立ち上り期間,立下り期間における波形の傾きが変化してスルーレートを変化させることができる。
【図面の簡単な説明】
【0016】
【図1】第1実施例であり、PWM信号のスルーレートを変化させる状態を示す図
【図2】(a)PWM信号波形のスルーレートと、(b)MOSFETをスイッチングした場合に発生するノイズの周波数スペクトルとの関係を示す図
【図3】シミュレーション結果の一例を示す図
【図4】図3のシミュレーション条件を示す図
【図5】DCモータを駆動する構成を概略的に示す機能ブロック図
【図6】第2実施例であり、駆動装置の構成を示す図
【図7】第3実施例を示す図6相当図
【図8】第4実施例を示す図6相当図
【図9】信号処理回路を中心とする処理内容を示すフローチャート
【図10】第5実施例を示す図6相当図
【図11】第6実施例を示す図6相当図
【図12】遅延時間発生回路の構成を示す図
【図13】第7実施例を示す図6相当図
【発明を実施するための形態】
【0017】
(第1実施例)
以下、第1実施例について図1ないし図5を参照して説明する。図5は、DCモータを駆動する構成を概略的に示す機能ブロック図である。電源(バッテリ)1の正側端子(+B)と負側端子(グランド)との間には、NチャネルMOSFET2(駆動対象スイッチング素子)とDCモータ3(負荷)との直列回路が接続されている。また、DCモータ3に対して並列にNチャネルMOSFET4が接続されているが、そのゲートはグランドに直結されており常時オフである。すなわち、NチャネルMOSFET4は、寄生ダイオード4Dをフライホイールダイオードとして使用するために接続されている。
【0018】
NチャネルMOSFET2のゲート(制御端子)には、ゲート駆動回路5(駆動装置)よりゲート信号が与えられており、ゲート駆動回路5は、PWM(Pulse Width Modulation)信号生成回路6(駆動信号生成手段)及びスルーレート調整部7(スルーレート調整手段)で構成されている。スルーレート調整部7は、PWM信号生成回路6により生成出力されるPWM信号のスルーレートを変化させて、NチャネルMOSFET2のゲートにゲート信号(駆動信号)を出力する。
【0019】
ここで、図2には、(a)PWM信号波形のスルーレートと、(b)PWM信号によりMOSFETをスイッチングした場合に発生するスイッチングノイズの周波数スペクトルとの関係を示す。尚、ここでのスルーレートΔtは、PWM信号レベルがローからハイに変化する立ち上り時間,又はPWM信号レベルがハイからローに変化する立ち下がり時間と同じ意味で用いている。PWM信号のハイレベルパルス幅をτとすると、(b)に示す横軸;周波数の中域におけるスペクトルはパルス幅τに応じて決まり、より高い領域はスルーレートΔtに応じて決まる。したがって、上記中域がラジオのAM帯に該当する場合、より高い領域はFM帯に該当する。
【0020】
スルーレート調整部7は、例えば図1に示すように、基準とするスルーレート(レベル変化時間)Δtに対し、次の周期ではΔt+α,その次の周期ではΔt−αとするように周期的に変化させる。すなわち、単位時間当たりのレベル変化で言えば、前者は小さく、後者は大きくなる。以上の変化を周期的に繰り返すことで、スルーレート(時間)の平均値はΔtとなる。
【0021】
図3は、シミュレーション結果の一例を示すもので、図4はシミュレーションの条件を示す。キャリア周波数は500kHz,デューティ50%,スルーレートを、Δt=50nsを基準として、その1/2倍である20nsと、2倍である100nsとに周期的に変化させる。その変化(変調)周波数はキャリア周波数の1/3となる約167kHzである。このようにして、NチャネルMOSFET2のゲートに出力するPWM信号のスルーレートを変化させ、それに従いNチャネルMOSFET2がスイッチング動作してDCモータ3の巻線(図示せず)に通電を行うと、出力電圧波形はPWM信号と同様の変化を示すので、出力電圧波形のスルーレートも同様に変化する。
【0022】
図3に示す「拡散無し」(薄く示されている波形のピーク)は、スルーレートΔtを50nsで一定にした場合であり、「拡散あり」(濃く示されている波形のピーク)は、スルーレートΔtを25ns,50ns,100nsに周期的に変化させた場合である。何れの場合も、周波数40MHz及び80MHz付近に顕著なピークが表れているが、概して「拡散あり」の方が「拡散無し」よりもノイズ電圧スペクトル[dBV]が低下していることは明らかである。
尚、上記シミュレーションについては、スイッチング損失の平均が基準値のΔt=50ns相当値に一致するようになっていないが、前記相当値に一致させるのであれば、100nsに替えて75nsに変化させれば良い(すなわち、α=25nsとなる)。
【0023】
以上のように本実施例によれば、スルーレート調整部7は、NチャネルMOSFET2を介してDCモータ3に出力される電圧波形のスルーレートを変化させるので、キャリア周波数によって決まる周波数帯よりも高い周波数帯域に現れるスイッチングノイズの周波数成分を分散させてピークレベルを低下させることができる。したがって、DCモータ3が車載用途である場合には、カーラジオが受信するFM放送にノイズの影響が及ぶことを防止できる。
【0024】
また、スルーレート調整部7は、電圧波形が変化する時間を、基準値Δtに対し、Δt−αからΔt+αまでその平均値が基準値Δtとなるように切り替えて変化させる。したがって、スルーレートを変化させても変化時間の平均値が基準値Δtに等しくなるように調整することで、スイッチング損失の増加を防止できる。
【0025】
(第2実施例)
図6は第2実施例であり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第2実施例は、スルーレート調整部11(スルーレート調整手段)をより具体的な構成としたゲート駆動回路(駆動装置)12を示す。スルーレート調整部11は、出力段がPチャネルMOSFET13(電源側スイッチング素子)及びNチャネルMOSFET14(グランド側スイッチング素子)を直列に接続したプッシュプル型で構成されている。そして、両者の共通接続点であるドレイン(非基準側導通端子)は、NチャネルMOSFET2のゲートに接続されている。また、両者のゲートには、PWM信号生成回路6が出力するPWM信号が与えられている。
【0026】
電源VccとPチャネルMOSFET13のソース(電位基準側導通端子)との間には、スイッチS1及び抵抗素子R1,スイッチS2及び抵抗素子R2,…,スイッチSn及び抵抗素子Rnの各直列回路が並列に接続されて、電源側抵抗回路15を構成している。また、NチャネルMOSFET14のソースとグランドとの間には、抵抗素子R11及びスイッチS21,抵抗素子R22及びスイッチS22,…,抵抗素子Rnn及びスイッチSnnの各直列回路が並列に接続されて、グランド側抵抗回路16を構成している。
【0027】
また、スルーレート調整部11は、電源側信号処理回路17,グランド側信号処理回路18を備えており、これらの信号処理回路17及び18には、PWM信号生成回路6が出力するPWM信号,若しくはPWMキャリアが入力されている。信号処理回路17及び18は、PWM信号生成回路6が出力する例えばPWM信号の出力数を循環的にカウントすることで、そのカウント値をステートとして電源側抵抗回路15のスイッチS1〜Sn,グランド側抵抗回路16のスイッチS11〜Snnのオンオフ制御を行う。
【0028】
次に、第2実施例の作用について説明する。例えば、抵抗素子R1〜Rnの抵抗値が何れも異なり、抵抗素子R11〜Rnnの抵抗値が抵抗素子R1〜Rnとそれぞれ等しい値に設定されているものとする。信号処理回路17及び18のカウント値は、初期状態でリセットされており、スイッチS1〜Sn,スイッチS11〜Snnは何れもオフであるとする。そして、PWM信号生成回路6がPWM信号の出力を開始すると、信号処理回路17及び18はその出力パルス数をカウントし、例えば1パルス目をカウントするとスイッチS1及びS11のみをオンさせ、2パルス目をカウントするとスイッチS2及びS12のみをオンさせる、というように順次切り替えを行うようにする。
【0029】
PWM信号がローレベルであれば、出力段を構成するPチャネルMOSFET13がオンしてNチャネルMOSFET2のゲート電位がハイレベルとなり、NチャネルMOSFET2はオンする。また、PWM信号がハイレベルであれば、NチャネルMOSFET14がオンしてNチャネルMOSFET2のゲート電位がローレベルとなり、NチャネルMOSFET2はオフする。すなわち、この場合の出力電圧波形は、PWM信号波形の反転となる。
【0030】
そして、信号処理回路17及び18がPWM周期毎に抵抗回路15のスイッチS1〜Sn及び抵抗回路16のスイッチS11〜Snnを順次オンオフ制御することで、NチャネルMOSFET2のゲートと、電源Vcc及びグランドとの間の抵抗値が順次変化する。すると、NチャネルMOSFET2のゲート容量も合わせた充放電時定数が変化するため、充放電電圧波形の傾き、すなわち、NチャネルMOSFET2のゲートに出力されるPWM信号波形のスルーレートが変化する。したがって、NチャネルMOSFET2を介してDCモータ3に印加される電圧波形のスルーレートが周期的に変化する。
【0031】
以上のように第2実施例によれば、スルーレート調整部11は、PWM信号波形のスルーレートを変化させることで、NチャネルMOSFET2を介して出力される電圧波形のスルーレートを変化させる。具体的には、電源VccとPチャネルMOSFET13との間,並びにNチャネルMOSFET14とグランドとの間にそれぞれ電源側抵抗回路15
及びグランド側抵抗回路16を備え、PWM信号の入力タイミングに同期してスイッチS1〜Sn,及びS11〜Snnのオンオフ制御を行うようにした。
【0032】
したがって、NチャネルMOSFET2のゲートと、電源Vcc及びグランドとの間の抵抗値を順次変化させて充放電時定数を変化させ、PWM信号波形のスルーレートを変化させることができる。尚、信号処理回路17及び18については、PWM信号の入力に同期して必ずしも所定のパターンに従ってスイッチS1〜Sn及びS11〜Snnのオンオフ制御を行う必要はなく、例えば乱数を発生させてランダムにオンオフを切り替えても良い。
【0033】
(第3実施例)
図7は第3実施例であり、第2実施例と異なる部分について説明する。第3実施例は、スルーレート調整部11を新たなスルーレート調整部21(スルーレート調整手段)に置き換えて、ゲート駆動回路22(駆動装置)を構成している。PチャネルMOSFET13のソース(電源側導通端子)には、1つの抵抗素子RPを介してスイッチS1〜Snが接続されており、スイッチS1〜Snの他端には、それぞれ電圧が異なる電源Vcc1,Vcc2,…,Vccnが接続されている。
【0034】
また、NチャネルMOSFET14のソース(グランド側導通端子)には、1つの抵抗素子RNを介してスイッチS11〜Snnが接続されており、スイッチS11〜Snnの他端とグランドとの間には、それぞれ電圧が異なる電源V1,V2,…,Vn(電位付与手段)が接続されている。そして、スイッチS1〜Sn及びスイッチS11〜Snnのオンオフは、共通の信号処理回路23によって行われる。
【0035】
すなわち、第3実施例では、第2実施例のように電源側,グランド側の抵抗値を変化させることに替えて、スルーレート調整部21内の電源電圧とグランド側の電位とを変化させる。信号処理回路23は、PWM信号の入力タイミングに同期してスイッチS1〜Sn及びスイッチS11〜Snnのオンオフを順次切り替えて、PチャネルMOSFET13のソース電位並びにNチャネルMOSFET14のソース電位を切り替える。
【0036】
以上のように構成される第3実施例によれば、スルーレート調整部21は、PWM信号の入力タイミングに同期して複数のスイッチS1〜Sn及びS11〜Snnのオンオフを切り替え、PチャネルMOSFET13及びNチャネルMOSFET14のソース電位を切り替えるようにした。したがって、その電位変化によりPWM信号波形のスルーレートを第2実施例と同様に変化させることができる。
【0037】
(第4実施例)
図8は及び図9は第4実施例であり、第3実施例と異なる部分のみ説明する。第4実施例のゲート駆動回路24(駆動装置)は、第3実施例のスルーレート調整部21において、信号処理回路23を新たな信号処理回路25に置き換え、更に素子間電圧監視部26(電圧検出手段)を追加して新たなスルーレート調整部27(スルーレート調整手段)としたものである。素子間電圧監視部26は、NチャネルMOSFET2がオフ状態にある場合のドレイン(D)−ソース(S)間電圧(導通端子間電圧,負荷駆動電圧)を検出し、その検出結果を信号処理回路25に出力する。そして、信号処理回路25は、上記D−S間電圧のレベルに応じて第3実施例における制御内容を修正して実行する。
【0038】
図9は、信号処理回路25を中心とする処理内容を示すフローチャートである。尚、信号処理回路25の機能は、ハードウェアロジックで構成しても良いし、マイクロコンピュータのソフトウェアによって実現しても良い。先ず、信号処理回路25は、内部のカウンタによりカウントされたPWM信号パルスの出力数;ステートナンバを参照すると(ステップS1)、続いて素子間電圧監視部26により検出されるD−S間電圧を参照する(ステップS2)。そして、上記D−S間電圧が通常範囲内にあるか否かを判断する(ステップS3)。
【0039】
上記電圧が通常範囲内であれば(YES)、信号処理回路25は、ステップS1で取得したステートナンバに従い第3実施例と同様にスイッチS1〜Sn等を切り替え制御する(ステップS4)。一方、上記電圧が通常範囲内になければ(NO)、通常範囲よりも低下しているか否かを判断し(ステップS5)、低下していれば(YES)スルーレート時間(変化時間)を、ステップS4の処理で定まる時間よりも延長するように調整する(ステップS6)。
【0040】
ここでの処理は、例えば電源1の電圧+Bが低下することで、NチャネルMOSFET2のD−S間電圧が低下している状態では、NチャネルMOSFET2のスイッチング動作に伴い発生する損失も減少する。したがって、この場合は、スルーレート調整部27内部の駆動信号電圧,すなわちPWM信号振幅を低下させてスルーレートを低下させても、スイッチング損失が増加することがなく、しかもスイッチングノイズの発生レベルを抑制できる。
【0041】
また、ステップS5において、D−S間電圧が通常範囲よりも上昇していれば(NO)上記と逆の状態になるので、スルーレート時間(変化時間)を、ステップS4の処理で定まる時間よりも短縮するように調整する(ステップS7)。したがって、素子間電圧監視部26は、検出した電圧が所定範囲内にあるか否かを判定出力するウインドウコンパレータで構成しても良いし、検出した電圧をデータ値で出力するA/D変換回路で構成しても良い。
【0042】
以上のように第4実施例によれば、スルーレート調整部27は、PWM信号の入力タイミングに同期し、且つNチャネルMOSFET2のD−S間電圧の検出レベルに応じて、スイッチS1〜Sn及びS11〜Snnのオンオフを切り替えるようにした。したがって、電源1の電圧変化に応じて、スイッチング損失を増大させることなくスイッチングノイズの発生レベルを抑制するように調整できる。
【0043】
(第5実施例)
図10は第5実施例である。第5実施例のゲート駆動回路31(駆動装置)では、PWM信号生成回路6より出力されるPWM信号が、NチャネルMOSFET2のゲートに直列出力されている。また、NチャネルMOSFET2のゲート,ソース間に、スイッチS1及びコンデンサC1,スイッチS2及びコンデンサC2,…,スイッチSn及びコンデンサCnの直列回路が並列に接続されている。そして、信号処理回路32は、入力されるPWM信号に同期してスイッチS1〜Snのオンオフを切り替える。上記並列回路と信号処理回路32とは、スルーレート調整部33(スルーレート調整手段)を構成している。
【0044】
すなわち、スイッチS1〜Snの内、同時にオンしている数が多くなれば、NチャネルMOSFET2のゲート,ソース間容量が大きくなり、スルーレート(時間)は長くなり、同時にオンしている数が少なくなればゲート,ソース間容量が小さくなり、スルーレート(時間)は短くなる。したがって、斯様な構成による場合も、第1実施例等と同様の制御を行うことができる。
【0045】
以上のように第5実施例によれば、NチャネルMOSFET2のゲートとソースとの間に、スイッチS及びコンデンサCの直列回路を複数備え、PWM信号の入力タイミングに同期して複数のスイッチS1〜Snのオンオフを切り替えるようにした。これにより、NチャネルMOSFET2のゲート−ソース間容量を変化させ、出力電圧波形のスルーレートを変化させることができる。
【0046】
(第6実施例)
図11及び図12は第6実施例である。第6実施例では、駆動対象スイッチング素子として、n個のNチャネルMOSFET2(1〜n)が並列に接続されている。PWM信号生成回路6より出力されるPWM信号は、各NチャネルMOSFET2(1〜n)のゲートに遅延時間発生回路(遅延回路)34(1〜n)を介して与えられる。
【0047】
図12は遅延時間発生回路34の構成を示しており、遅延時間発生回路34は、偶数2x個のインバータゲート35を直列に接続した回路と、各インバータゲート35の入力端子に1個(奇数個)おきに、また最終段のインバータゲート35の出力端子に接続されるスイッチS1〜S(x+1)とで構成されている。それらのスイッチS1〜S(x+1)の他端側には、PWM信号生成回路6より出力されるPWM信号が与えられる。そして、信号処理回路36は、遅延時間発生回路34(1〜n)における各スイッチS1〜S(x+1)のオンオフを切り替える制御信号を出力する。ここで、遅延時間発生回路34及び信号処理回路36はゲート駆動回路(駆動装置)37を構成しており、NチャネルMOSFET2(1〜n)とゲート駆動回路37は、スルーレート調整手段38を構成している。
【0048】
遅延時間発生回路34は、スイッチS1〜S(x+1)のうち何れか1つを選択的にオンすることで、入力されるPWM信号にインバータゲート35の伝搬遅延時間を2個分ずつ増減して付与する。したがって、信号処理回路36がスイッチS1〜S(x+1)のオンオフを制御することで、共通のPWM信号によりn個のNチャネルMOSFET2(1〜n)がターンオン,ターンオフするタイミングにずれが生じるように調整される。これにより、NチャネルMOSFET2(1〜n)を介してDCモータ3に印加される電圧波形のスルーレートが調整される。
【0049】
以上のように第6実施例によれば、スルーレート調整手段38は、並列接続される複数のNチャネルMOSFET2(1〜n)のゲートに、遅延時間を付与してPWM信号を出力する複数の遅延時間発生回路34を備える。そして、遅延時間発生回路34を、偶数個のインバータゲート35を直列接続してなる直列回路と、インバータゲート35の入力端子又は出力端子に接続されるスイッチS1〜S(x+1)とで構成し、PWM信号の入力タイミングに同期してスイッチS1〜S(x+1)のオンオフを切り替えるようにした。
【0050】
すなわち、並列接続される複数のNチャネルMOSFET2が同時にオンする数が増えれば、電源1とDCモータ3との間においてNチャネルMOSFET2が有するオン抵抗の並列接続数が増えるため、抵抗値が低下して通電電流量が増加する。そして、NチャネルMOSFET2(1〜n)をオン/オフさせるタイミングを、各遅延時間発生回路34において付与される遅延時間により変化させることで、出力電圧波形の立ち上り期間,立下り期間における波形の傾きが変化してスルーレートを変化させることができる。
【0051】
(第7実施例)
図13は第7実施例であり、第6実施例と異なる部分のみ説明する。第7実施例では、第6実施例と同様に、並列接続される複数のNチャネルMOSFET2(1〜n)を使用する。そして、PWM信号生成回路6より出力されるPWM信号は、各NチャネルMOSFET2(1〜n)のゲートにスイッチS(1〜n)を介して与えられる。そして、信号処理回路39は、各スイッチS1〜Snのオンオフを切り替える制御信号を出力する。ここで、信号処理回路39とスイッチS(1〜n)とはゲート駆動回路(駆動装置)40を構成しており、NチャネルMOSFET2(1〜n)とゲート駆動回路39は、スルーレート調整手段41を構成している。
【0052】
すなわち、スイッチS1〜Snを同時にオンさせる数が多くなると、DCモータ3に対して供給される負荷電流が、抵抗値の低下により増加する。したがって、通電電流量を変化させることにより、出力電圧波形の立ち上り期間,立下り期間における波形の傾きを変化させ、スルーレートを変化させることができる。
【0053】
本発明は上記し又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
キャリア周波数やスルーレートの具体数値について、個別の設計に応じて適宜変更すれば良い。
スルーレートの調整は、必ずしも、基準値Δtに対し、Δt−αからΔt+αまでその平均値が前記基準値Δtとなるように変化させる必要はない。その変化については、ノイズレベルの突出したピークレベルを低下させるものであればその他のパターンでも、或いはパターンがないランダムな変化でも良い。
【0054】
駆動対象スイッチング素子は、PチャネルMOSFETやIGBTなどでも良い。
電圧検出手段は、電源1の電圧(+B)を負荷駆動電圧として検出しても良い。
ハイサイド駆動方式についても同様に適用できる。
負荷はDCモータに限ることはない。
車載用の負荷を通電制御するものに限らない。
【符号の説明】
【0055】
図面中、2はNチャネルMOSFET(駆動対象スイッチング素子)、5はゲート駆動回路(駆動装置)、6はPWM信号生成回路(駆動信号生成手段)、7はスルーレート調整部(スルーレート調整手段)、11はスルーレート調整部(スルーレート調整手段)、12はゲート駆動回路(駆動装置)、13はPチャネルMOSFET(電源側スイッチング素子)、14はNチャネルMOSFET(グランド側スイッチング素子)、21はスルーレート調整部(スルーレート調整手段)、22,24はゲート駆動回路(駆動装置)、26は素子間電圧監視部(電圧検出手段)、27はスルーレート調整部(スルーレート調整手段)、31はゲート駆動回路(駆動装置)、33はスルーレート調整部(スルーレート調整手段)、34は遅延時間発生回路(遅延回路)、37はゲート駆動回路(駆動装置)、38はスルーレート調整手段、40はゲート駆動回路(駆動装置)、41はスルーレート調整手段、Vcc1,Vcc2,…,Vccnは電源、V1,V2,…,Vnは電位付与手段を示す。
【特許請求の範囲】
【請求項1】
駆動信号を生成して、駆動対象スイッチング素子の制御端子に出力する駆動信号生成手段と、
前記駆動対象スイッチング素子を介して出力される電圧波形のスルーレートを変化させるスルーレート調整手段とを備えることを特徴とするスイッチング素子の駆動装置。
【請求項2】
前記スルーレート調整手段は、電圧波形が変化する時間を、基準値Δtに対し、Δt−αからΔt+αまでその平均値が前記基準値Δtとなるように切り替えて変化させることを特徴とする請求項1記載のスイッチング素子の駆動装置。
【請求項3】
前記スルーレート調整手段は、前記駆動信号波形のスルーレートを変化させることを特徴とする請求項1又は2記載のスイッチング素子の駆動装置。
【請求項4】
前記スルーレート調整手段は、電源とグランドとの間に直列接続され、前記駆動信号のレベル変化に応じて排他的に導通する電源側,グランド側スイッチング素子からなるプッシュプル型の出力段と、
前記電源と前記電源側スイッチング素子との間,並びに前記グランド側スイッチング素子と前記グランドとの間にそれぞれ接続されるスイッチ及び抵抗素子の複数の直列回路とを備え、
前記駆動信号の入力タイミングに同期して、前記複数のスイッチのオンオフを、電源側,グランド側のそれぞれについて切り替えることを特徴とする請求項3記載のスイッチング素子の駆動装置。
【請求項5】
前記スルーレート調整手段は、電源とグランドとの間に直列接続され、前記駆動信号のレベル変化に応じて排他的に導通する電源側,グランド側スイッチング素子からなるプッシュプル型の出力段と、
前記電源側スイッチング素子の電源側導通端子と、電圧が異なる複数の電源との間に接続される複数のスイッチと、
前記グランド側スイッチング素子のグランド側導通端子と、前記グランド側に配置され、電圧が異なる複数の電位付与手段との間に接続される複数のスイッチとを備え、
前記駆動信号の入力タイミングに同期して、前記複数のスイッチのオンオフを、電源側,グランド側のそれぞれについて切り替えることを特徴とする請求項3記載のスイッチング素子の駆動装置。
【請求項6】
前記スルーレート調整手段は、電源とグランドとの間に直列接続され、前記駆動信号のレベル変化に応じて排他的に導通する電源側,グランド側スイッチング素子からなるプッシュプル型の出力段と、
前記電源側スイッチング素子の電源側導通端子と、電圧が異なる複数の電源との間に接続される複数のスイッチと、
前記グランド側スイッチング素子のグランド側導通端子と、前記グランド側に配置され、電圧が異なる複数の電位付与手段との間に接続される複数のスイッチと、
前記駆動対象スイッチング素子に供給される導通端子間電圧又は電源電圧を検出する電圧検出手段とを備え、
前記駆動信号の入力タイミングに同期して、前記複数のスイッチのオンオフを、電源側,グランド側のそれぞれについて、前記導通端子間電圧又は電源電圧の検出レベルに応じて切り替えることを特徴とする請求項3記載のスイッチング素子の駆動装置。
【請求項7】
前記スルーレート調整手段は、前記駆動対象スイッチング素子の制御端子と電位基準導通端子との間に接続される、スイッチ及びコンデンサの直列回路を複数備え、
前記駆動信号の入力タイミングに同期して、前記複数のスイッチのオンオフを切り替えることを特徴とする請求項3記載のスイッチング素子の駆動装置。
【請求項8】
前記スルーレート調整手段は、前記駆動対象スイッチング素子を複数並列に接続した並列回路と、
前記複数の駆動対象スイッチング素子に対応して設けられ、前記駆動信号に遅延時間を付与して、対応する駆動対象スイッチング素子の制御端子に出力する複数の遅延回路とを備え、
前記複数の遅延回路は、偶数個のインバータゲートを直列接続してなる直列回路と、前記インバータゲートの入力端子に奇数個おきに、且つ最終段のインバータゲートの出力端子に接続されるスイッチとで構成され、
前記駆動信号の入力タイミングに同期して、前記スイッチのオンオフを切り替えることを特徴とする請求項1又は2記載のスイッチング素子の駆動装置。
【請求項9】
前記スルーレート調整手段は、前記駆動対象スイッチング素子を複数並列に接続した並列回路と、
一端が共通に前記駆動信号生成手段の出力端子に接続され、他端が前記複数の駆動対象スイッチング素子の制御端子にそれぞれ接続される複数のスイッチとを備え、
前記駆動信号の入力タイミングに同期して、前記複数のスイッチのオンオフを変化させることを特徴とする請求項1又は2記載のスイッチング素子の駆動装置。
【請求項10】
駆動信号を生成して、駆動対象スイッチング素子の制御端子に出力する構成において、
前記駆動対象スイッチング素子を介して出力される電圧波形のスルーレートを変化させることを特徴とするスイッチング素子の駆動方法。
【請求項11】
電圧波形が変化する時間を、基準値Δtに対し、Δt−αからΔt+αまでその平均値が前記基準値Δtとなるように切り替えて変化させることを特徴とする請求項10記載のスイッチング素子の駆動方法。
【請求項1】
駆動信号を生成して、駆動対象スイッチング素子の制御端子に出力する駆動信号生成手段と、
前記駆動対象スイッチング素子を介して出力される電圧波形のスルーレートを変化させるスルーレート調整手段とを備えることを特徴とするスイッチング素子の駆動装置。
【請求項2】
前記スルーレート調整手段は、電圧波形が変化する時間を、基準値Δtに対し、Δt−αからΔt+αまでその平均値が前記基準値Δtとなるように切り替えて変化させることを特徴とする請求項1記載のスイッチング素子の駆動装置。
【請求項3】
前記スルーレート調整手段は、前記駆動信号波形のスルーレートを変化させることを特徴とする請求項1又は2記載のスイッチング素子の駆動装置。
【請求項4】
前記スルーレート調整手段は、電源とグランドとの間に直列接続され、前記駆動信号のレベル変化に応じて排他的に導通する電源側,グランド側スイッチング素子からなるプッシュプル型の出力段と、
前記電源と前記電源側スイッチング素子との間,並びに前記グランド側スイッチング素子と前記グランドとの間にそれぞれ接続されるスイッチ及び抵抗素子の複数の直列回路とを備え、
前記駆動信号の入力タイミングに同期して、前記複数のスイッチのオンオフを、電源側,グランド側のそれぞれについて切り替えることを特徴とする請求項3記載のスイッチング素子の駆動装置。
【請求項5】
前記スルーレート調整手段は、電源とグランドとの間に直列接続され、前記駆動信号のレベル変化に応じて排他的に導通する電源側,グランド側スイッチング素子からなるプッシュプル型の出力段と、
前記電源側スイッチング素子の電源側導通端子と、電圧が異なる複数の電源との間に接続される複数のスイッチと、
前記グランド側スイッチング素子のグランド側導通端子と、前記グランド側に配置され、電圧が異なる複数の電位付与手段との間に接続される複数のスイッチとを備え、
前記駆動信号の入力タイミングに同期して、前記複数のスイッチのオンオフを、電源側,グランド側のそれぞれについて切り替えることを特徴とする請求項3記載のスイッチング素子の駆動装置。
【請求項6】
前記スルーレート調整手段は、電源とグランドとの間に直列接続され、前記駆動信号のレベル変化に応じて排他的に導通する電源側,グランド側スイッチング素子からなるプッシュプル型の出力段と、
前記電源側スイッチング素子の電源側導通端子と、電圧が異なる複数の電源との間に接続される複数のスイッチと、
前記グランド側スイッチング素子のグランド側導通端子と、前記グランド側に配置され、電圧が異なる複数の電位付与手段との間に接続される複数のスイッチと、
前記駆動対象スイッチング素子に供給される導通端子間電圧又は電源電圧を検出する電圧検出手段とを備え、
前記駆動信号の入力タイミングに同期して、前記複数のスイッチのオンオフを、電源側,グランド側のそれぞれについて、前記導通端子間電圧又は電源電圧の検出レベルに応じて切り替えることを特徴とする請求項3記載のスイッチング素子の駆動装置。
【請求項7】
前記スルーレート調整手段は、前記駆動対象スイッチング素子の制御端子と電位基準導通端子との間に接続される、スイッチ及びコンデンサの直列回路を複数備え、
前記駆動信号の入力タイミングに同期して、前記複数のスイッチのオンオフを切り替えることを特徴とする請求項3記載のスイッチング素子の駆動装置。
【請求項8】
前記スルーレート調整手段は、前記駆動対象スイッチング素子を複数並列に接続した並列回路と、
前記複数の駆動対象スイッチング素子に対応して設けられ、前記駆動信号に遅延時間を付与して、対応する駆動対象スイッチング素子の制御端子に出力する複数の遅延回路とを備え、
前記複数の遅延回路は、偶数個のインバータゲートを直列接続してなる直列回路と、前記インバータゲートの入力端子に奇数個おきに、且つ最終段のインバータゲートの出力端子に接続されるスイッチとで構成され、
前記駆動信号の入力タイミングに同期して、前記スイッチのオンオフを切り替えることを特徴とする請求項1又は2記載のスイッチング素子の駆動装置。
【請求項9】
前記スルーレート調整手段は、前記駆動対象スイッチング素子を複数並列に接続した並列回路と、
一端が共通に前記駆動信号生成手段の出力端子に接続され、他端が前記複数の駆動対象スイッチング素子の制御端子にそれぞれ接続される複数のスイッチとを備え、
前記駆動信号の入力タイミングに同期して、前記複数のスイッチのオンオフを変化させることを特徴とする請求項1又は2記載のスイッチング素子の駆動装置。
【請求項10】
駆動信号を生成して、駆動対象スイッチング素子の制御端子に出力する構成において、
前記駆動対象スイッチング素子を介して出力される電圧波形のスルーレートを変化させることを特徴とするスイッチング素子の駆動方法。
【請求項11】
電圧波形が変化する時間を、基準値Δtに対し、Δt−αからΔt+αまでその平均値が前記基準値Δtとなるように切り替えて変化させることを特徴とする請求項10記載のスイッチング素子の駆動方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2013−17078(P2013−17078A)
【公開日】平成25年1月24日(2013.1.24)
【国際特許分類】
【出願番号】特願2011−149126(P2011−149126)
【出願日】平成23年7月5日(2011.7.5)
【出願人】(000004695)株式会社日本自動車部品総合研究所 (1,981)
【出願人】(000004260)株式会社デンソー (27,639)
【Fターム(参考)】
【公開日】平成25年1月24日(2013.1.24)
【国際特許分類】
【出願日】平成23年7月5日(2011.7.5)
【出願人】(000004695)株式会社日本自動車部品総合研究所 (1,981)
【出願人】(000004260)株式会社デンソー (27,639)
【Fターム(参考)】
[ Back to top ]