【課題】主素子の出力静電容量の増大を防止し、接合容量充電電流に起因するターンオン損失を抑制する半導体スイッチを提供する。
【解決手段】逆導通性能を有し、高耐圧な電圧駆動型スイッチング素子である主素子１と、主素子１に比べ耐圧が低い逆流防止素子３と、主素子１の負極と逆流防止素子３の負極とを接続して主素子１の正極を正極端子とし、逆流防止素子３の正極を負極端子とし、正極端子と負極端子間に負極端子から正極端子に向かう方向が順方向となるように接続し、主素子１と同等の耐圧を有する高速還流ダイオード４と、主素子１の正極に正電圧が印加される方向に接続し、少なくとも主素子１の耐圧より低い電圧パルスを発生するとともに主素子１又は逆流防止素子３がオフする時期と略同期して電圧パルスを出力する予備電圧印加回路５と、を備えた半導体スイッチ。 （もっと読む）

【課題】ノーマリーオフ化したＧａＮ−ＨＥＭＴを電源回路に用いた場合、長期間電源をオフしている間にノーマリーオンに戻るのを防止する制御回路を提供する。
【解決手段】制御回路は、ソース、ゲート及びドレインを有する第１のスイッチング素子と、第２のスイッチング素子を介して前記ゲートに電圧を供給するバッテリーと、第３のスイッチング素子を介して前記ゲートにＰＷＭ信号を供給するＰＷＭ信号発生回路と、電源がオフの状態で、前記第２のスイッチング素子をオンして前記ゲートに前記バッテリーの電圧を供給すると共に、前記第３のスイッチング素子をオフし、電源がオンの状態で、前記第３のスイッチング素子をオンして前記ゲートに前記ＰＷＭ信号電圧を供給すると共に、前記第２のスイッチング素子をオフするゲート制御回路とを有する。 （もっと読む）

【課題】電圧偏差量または電位量をフィードバックすることなく、複数直列接続された各半導体スイッチング素子の電圧分担を均等化させる。
【解決手段】電圧検出回路７により、直列接続された２つの半導体スイッチング素子Ａ，Ｂの電圧を、そのうちの片方の半導体スイッチング素子Ａの電位を基準にして検出し、比較器１０において、半導体スイッチング素子Ａ，Ｂの電圧を比較し、電圧偏差極性信号をフィードバックする。タイミング制御演算回路１２により、１回のスイッチング毎に、前記電圧偏差極性信号に基づいて制御方向を決定し、次回のスイッチング時のゲート信号に対する制御量に対して、決定した制御方向に固定値の制御量を加算し、加算後の制御量を出力すると共に、その加算後の制御量を保持する。そして、タイミング制御回路１３により、前記制御量に基づいて、ゲート信号の変化のタイミングを調整する。 （もっと読む）

【課題】電圧制御形の駆動対象スイッチング素子を駆動して且つ集積回路を備える新たな駆動回路およびその製造方法を提供する。
【解決手段】電圧制御形の駆動対象スイッチング素子を駆動して且つ集積回路を備える駆動回路において、前記駆動対象スイッチング素子の開閉制御端子に電荷を充電するための充電経路を備え、前記集積回路には、電流量を規制する内側流通規制要素と、前記充電経路を介した電流の流通および遮断を制御する制御手段と、前記制御手段の出力端子を前記集積回路内の部材に接続することで前記内側流通規制要素を前記充電経路として用いるか前記集積回路の備える外部出力端子に接続するかを切り替える切替回路と、前記集積回路の外部入力端子からの信号に基づき前記切替回路を操作することで前記切り替えを行う操作手段とを備えることを特徴とするスイッチング素子の駆動回路。 （もっと読む）

【課題】双方向に導通可能なスイッチング素子に逆電流が流れた場合であってもスイッチング素子の損失を低減できるゲート駆動回路を提供する。
【解決手段】双方向に導通可能なスイッチング素子Ｑ１のゲートに正電圧を印加してオンさせ、ゲートに負電圧を印加してオフさせる駆動部２と、スイッチング素子Ｑ１に逆方向電流が流れる前にゲートへの負電圧の印加を解除する負電圧解除部３とを備える。 （もっと読む）

【課題】簡単な回路構成により誤動作を防止できる半導体装置を得る。
【解決手段】パワー素子Ｑ１とパワー素子Ｑ２がトーテムポール接続されている。駆動回路１が入力信号ＩＮに応じてパワー素子Ｑ２を駆動し、駆動回路２が入力信号／ＩＮに応じてパワー素子Ｑ１を駆動する。駆動回路１は、電源に接続された高圧端子と、低圧端子とを有する。抵抗Ｒ１の一端がパワー素子Ｑ２のエミッタに接続され、抵抗Ｒ１の他端が駆動回路１の低圧端子に接続されている。スイッチング素子Ｑ３が駆動回路１の高圧端子と抵抗Ｒ１の一端との間に接続されている。スイッチング素子Ｑ３は入力信号ＩＮに応じてオン・オフする。入力信号ＩＮがオフ信号の場合に、駆動回路１は低圧端子の電圧ＶＧＮＤをパワー素子Ｑ２のゲートに供給してパワー素子Ｑ２はオフする。入力信号ＩＮがオフ信号の場合に、スイッチング素子Ｑ３はオンする。 （もっと読む）

【課題】ターンオフスイッチング時に発生するノイズとスイッチング損失のトレードオフ特性を改善する。
【解決手段】半導体素子をターンオフさせるとき、半導体素子のコレクタ・エミッタ間電圧がコレクタ・エミッタ間に印加された直流電圧に達するまでは、前記コレクタ・エミッタ間電圧の変化率を大きくし、半導体素子のコレクタ・エミッタ間電圧が直流電圧に達した後は、前記コレクタ・エミッタ間電圧の変化率を小さくする。 （もっと読む）

【課題】商用交流電源に重畳するノイズや電圧波形歪みの影響を受けず、正確にゼロクロスタイミングを検知する。
【解決手段】交流電源４０１から電力供給されるセラミックヒータ１０９ｃと、交流電源からセラミックヒータへの給電制御を行うエンジンコントローラ１２６と、交流電源の電流値を検知し、電流検知信号を出力するフォトカプラ５１０と、交流電源の電圧のゼロクロスを検知し、ゼロクロス検知信号を出力するフォトカプラ５１８を備え、エンジンコントローラは、電流検知信号に基づいて、ゼロクロス検知信号のエッジの検出を行わないマスキング区間と前記ゼロクロス検知信号のエッジの検出を行う非マスキング区間を有するマスクパターンを生成し、マスクパターンの非マスキング区間におけるゼロクロス検知信号のエッジをゼロクロスタイミングとして、給電制御を行う。 （もっと読む）

【課題】過電流から電源スイッチ回路を適切に保護する技術を提供する。
【解決手段】電源スイッチ保護回路は、電源スイッチ回路と、第１回路素子及び第２回路素子の両方がオン状態を示す場合に電源スイッチ回路をオン状態とし、第１回路素子及び第２回路素子の少なくとも一方がオフ状態を示す場合に電源スイッチ回路をオフ状態とする電源スイッチ制御回路と、電源スイッチ回路の出力側の短絡を検出し、短絡が検出されているか否かを示しかつ第１回路素子のオフ状態及びオン状態を切り換えるための短絡検出信号を出力する短絡検出回路と、所定時間内における短絡検出信号の状態変化に応じて、短絡が発生しているか否かを判定し、短絡が発生していると判定すると、第２回路素子がオフ状態を維持するように電源スイッチ制御回路を制御する制御部と、を備える。 （もっと読む）

【課題】ノイズ耐性が高く、且つ、製造プロセス、電源、及び電源電圧が変動するような場合においても精度が高い、出力トランジスタに対する電流制限回路を提供する。
【解決手段】電流制限回路が、基準トランジスタと、基準トランジスタに所定の電流を流す電流源と、出力トランジスタがオンした時の両端の第１の電位差と基準トランジスタの両端の第２の電位差を比較する比較器であって、第１の電位差が第２の電位差よりも大きくなった場合に、出力トランジスタをオフするように制御する電流制限信号を出力する、比較器とを備える。基準トランジスタは、出力トランジスタとは素子サイズの異なる同型のトランジスタであり、基準トランジスタがオンした時のオン抵抗は、出力トランジスタがオンした時のオン抵抗の１／Ｎの大きさ（Ｎは１より大きい数）であり、更に、基準トランジスタがオンするように基準トランジスタのゲートにバイアスがかけられている。 （もっと読む）

【課題】ターンオン時のスイッチング特性が変動せず、また、電流回生時の電力損失を発生せずにスイッチング素子を安定してターンオンさせることができるゲート駆動回路。
【解決手段】ドレインとソースとゲートとを有し且つワイドバンドギャップ半導体かなるノーマリオフ型スイッチグ素子Ｑ１のゲートに制御回路からの制御信号を印加することによりスイッチング素子をオンオフ駆動させるゲート駆動回路であって、制御回路とスイッチング素子のゲートとの間に接続され、コンデンサＣ１と抵抗Ｒ１との直列回路と並列にノーマリオン型スイッチグ素子Ｑ２が接続され、スイッチング素子Ｑ２のゲートはＧＮＤに接続され、スイッチング素子Ｑ１のゲート電圧に応じたゲートバイアス電流を供給し、スイッチング素子Ｑ１のオフ時にはゲート・ソース間を短絡する。 （もっと読む）

【課題】パワーデバイスの誤動作を防ぐ。
【解決手段】直列に接続された２つのパワーデバイスのうち高電位側のパワーデバイスを駆動制御する半導体装置であって、高電位側のパワーデバイスの導通を示す第１状態及び高電位側のパワーデバイスの非導通を示す第２状態を有する入力信号の第１，第２状態へのレベル遷移に対応して、それぞれ第１，第２のパルス信号を発生させるパルス発生回路と、第１，第２のパルス信号を高電位側へレベルシフトして、それぞれ第１，第２のレベルシフト済みパルス信号を得るレベルシフト回路と、第１，第２のレベルシフト済みパルス信号を少なくとも第１，第２のパルス信号のパルス幅分遅延させて、それぞれ第１，第２の遅延済みパルス信号を得る遅延回路と、第１の遅延済みパルス信号をセット入力から入力し、第２の遅延済みパルス信号をリセット入力から入力するＳＲ型フリップフロップとを備える。 （もっと読む）

【課題】遷移期間においてハイサイドトランジスタQ1がオンしないようにする。
【解決手段】高電位電源ラインと低電位電源ラインとの間に直列に接続されたハイサイドトランジスタとロウサイドトランジスタと，両トランジスタの接続ノードと出力端子との間に設けられたインダクタとを有する電源装置の前記両トランジスタを駆動する駆動回路であって，前記ハイサイドトランジスタのゲートを駆動する第１のゲートドライバと，前記ロウサイドトランジスタのゲートを駆動する第２のゲートドライバとを有し，前記ハイサイドトランジスタがオンでロウサイドトランジスタがオフの第１の状態から，前記ハイサイドトランジスタがオフでロウサイドトランジスタがオンの第２の状態に遷移する遷移期間で，前記第１のゲートドライバは前記ハイサイドトランジスタのゲートを前記低電位電源ラインの電位より低い第１の電圧に駆動する電源装置の駆動回路。 （もっと読む）

【課題】主スイッチング素子の面積を大きくすることなく、ゲートの容量に蓄積された電荷を引き抜く引き抜き期間を短くすることができる電源回路を提供する。
【解決手段】Ｎチャネル型の主スイッチング素子１０と、主スイッチング素子１０を制御する駆動回路３０と、主スイッチング素子１０の第２電極端子に接続される負バイアス回路２０とを備える。そして、負バイアス回路２０を、接地された第１抵抗２１と、当該第１抵抗２１と第２電極端子との間に配置されて第２電極端子との接続点の電位を第１抵抗２１との接続点の電位より低くする電位降下手段２２、２３とを有するものとする。また、駆動回路３０を第１抵抗２１と電位降下手段２２、２３との接続点に接続する。そして、主スイッチング素子１０がオフされたとき、ゲートの容量に蓄積された電荷を駆動回路３０および第１抵抗２１と電位降下手段２２、２３との接続点を介して引き抜くようにする。 （もっと読む）

【課題】電源に対して並列に接続された昇圧部およびスイッチ部から成る並列回路においてスイッチ部の故障の有無を的確に検知する。
【解決手段】制御ＥＣＵ３４は、直結スイッチ１３のオン及び昇圧回路１４の昇圧動作を指示する制御パルスを出力したときに、第１及び第２電圧センサ１５，１６により検出された入力側電圧および出力側電圧に基づき、出力側電圧が昇圧されている場合、直結スイッチ１３はオープン故障であると判定するオープン故障検知モードを有する。制御ＥＣＵ３４は、直結スイッチ１３のオフ及び昇圧回路１４の昇圧動作を指示する制御パルスを出力したときに出力側電圧が昇圧されていない場合、直結スイッチ１３はショート故障または昇圧回路１４は故障であると判定するショート故障検知モードを有する。制御ＥＣＵ３４はショート故障検知モードをオープン故障検知モードの実行に先立って実行する。 （もっと読む）

【課題】同時オン防止回路を有し、かつ3レベル電力変換装置の構成部品を少なくし信頼性を向上した3レベル電力変換装置のゲート駆動装置を提供する。
【解決手段】3レベル電力変換装置は、一対の直流電源端子間に順次直列に接続された第一ないし第四の半導体スイッチング素子4〜7をそれぞれ、第一ないし第四のゲート駆動回路28〜31により駆動し、第一及び第二の半導体スイッチング素子4、5のみをオンしたときプラス出力、第二及び第三の半導体スイッチング素子5、6のみをオンしたとき零出力、そして、第三及び第四の半導体スイッチング素子6、7のみをオンしたときマイナス出力を出力する。その際、第一の駆動回路28と第三の駆動回路29、第二の駆動回路30と第四の駆動回路31をそれぞれ同一の基板に実装し、各基板上において、通信線を介して相互に論理回路に接続し、いずれか一方のゲート駆動回路がオンしている時に他方のゲート駆動回路をオフする。 （もっと読む）

【課題】貫通電流の発生を防止することのできる出力回路を提供する。
【解決手段】実施形態の出力回路は、出力用ＮＭＯＳトランジスタＮ１００のドレイン端子に入力電圧ＶＤＩＮが印加され、ソース端子ＯＵＴにＬＣ回路およびダイオードＤが接続される。この出力回路は、ＮＭＯＳトランジスタＮ１およびＮ２が、出力用ＮＭＯＳトランジスタＮ１００のソース端子ＯＵＴとゲート端子との間に直列に接続され、ＮＭＯＳトランジスタＮ３が、ＮＭＯＳトランジスタＮ１とＮＭＯＳトランジスタＮ２の接続点と接地電位端子ＧＮＤとの間に接続され、制御回路１が、出力用ＮＭＯＳトランジスタＮ１００が非導通のときに出力用ＮＭＯＳトランジスタＮ１００のソース端子ＯＵＴとゲート端子との間に短絡経路が形成されるようＮＭＯＳトランジスタＮ１〜Ｎ３の導通を制御する。 （もっと読む）

【課題】簡単な構成で負荷オープン状態を検出することができる負荷駆動回路を提供する。
【解決手段】電源端子Ｔ１に入力される入力電圧Ｖｉｎよりも低い基準電圧Ｖ１と出力端子Ｔ２の電圧Ｖｏｕｔとを比較する第１のコンパレータ８と、スイッチング素子２がオフ状態で、且つ負荷オープン状態である場合に、出力端子Ｔ２の電圧Ｖｏｕｔを基準電圧Ｖ１よりも高く、且つ入力電圧Ｖｉｎよりも低いｃｌａｍｐ電圧にクランプするクランプ回路７とを備えることにより、第１のコンパレータの出力によって、負荷オープン状態を検出する。また、入力電圧Ｖｉｎよりも低く且つｃｌａｍｐ電圧よりも高い基準電圧Ｖ２と出力端子Ｔ２の電圧Ｖｏｕｔとを比較する第２のコンパレータ９を備えることにより、第１のコンパレータ及び第２のコンパレータ９の出力によって、負荷オープン状態と出力天絡状態とを検出する。 （もっと読む）

【課題】デッドオフ時間中の還流電流の損失を小さくすると共に、寄生ダイオードの逆回復時間を短くすることが可能なインバータ装置を提供する。
【解決手段】４つの双方向スイッチ素子Ｑ１〜Ｑ４でブリッジ回路を構成し、互いに直列接続されていない２組のスイッチ素子Ｑ１とＱ４及びＱ２とＱ４を、デッドオフ時間ΔＴを介して交互にオン及びオフさせる。デッドオフ時間中ΔＴ、そのデッドオフ時間の直前に非導通であったスイッチ素子の組を一時的に導通させて還流電流を流す。 （もっと読む）