負荷駆動回路
【課題】簡単な構成で負荷オープン状態を検出することができる負荷駆動回路を提供する。
【解決手段】電源端子Ｔ１に入力される入力電圧Ｖｉｎよりも低い基準電圧Ｖ１と出力端子Ｔ２の電圧Ｖｏｕｔとを比較する第１のコンパレータ８と、スイッチング素子２がオフ状態で、且つ負荷オープン状態である場合に、出力端子Ｔ２の電圧Ｖｏｕｔを基準電圧Ｖ１よりも高く、且つ入力電圧Ｖｉｎよりも低いｃｌａｍｐ電圧にクランプするクランプ回路７とを備えることにより、第１のコンパレータの出力によって、負荷オープン状態を検出する。また、入力電圧Ｖｉｎよりも低く且つｃｌａｍｐ電圧よりも高い基準電圧Ｖ２と出力端子Ｔ２の電圧Ｖｏｕｔとを比較する第２のコンパレータ９を備えることにより、第１のコンパレータ及び第２のコンパレータ９の出力によって、負荷オープン状態と出力天絡状態とを検出する。
【解決手段】電源端子Ｔ１に入力される入力電圧Ｖｉｎよりも低い基準電圧Ｖ１と出力端子Ｔ２の電圧Ｖｏｕｔとを比較する第１のコンパレータ８と、スイッチング素子２がオフ状態で、且つ負荷オープン状態である場合に、出力端子Ｔ２の電圧Ｖｏｕｔを基準電圧Ｖ１よりも高く、且つ入力電圧Ｖｉｎよりも低いｃｌａｍｐ電圧にクランプするクランプ回路７とを備えることにより、第１のコンパレータの出力によって、負荷オープン状態を検出する。また、入力電圧Ｖｉｎよりも低く且つｃｌａｍｐ電圧よりも高い基準電圧Ｖ２と出力端子Ｔ２の電圧Ｖｏｕｔとを比較する第２のコンパレータ９を備えることにより、第１のコンパレータ及び第２のコンパレータ９の出力によって、負荷オープン状態と出力天絡状態とを検出する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ソレノイド等の負荷を駆動する負荷駆動回路に関する。
【背景技術】
【０００２】
従来、ＦＥＴ（Field Effect Transistor）等のスイッチング素子を用いてソレノイド等の負荷を駆動させる負荷駆動回路が様々な分野で用いられている（例えば、特許文献１参照）。特許文献１には、ソレノイドへの通電がオフの際にソレノイドへの通電を継続させ、モニタ電流値及びモニタ電圧値に基づいて、温度検知回路を有さない素子の温度を検出する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２２８７９６号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来技術では、出力端子と負荷とを接続する配線が切断される等の原因で、負荷が出力端子に接続されていない負荷オープン状態を検出することができないという問題点があった。
【０００５】
本発明の目的は、上記問題点に鑑み、従来技術の問題を解決し、簡単な構成で負荷オープン状態を検出することができる負荷駆動回路を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の負荷駆動回路は、電源に接続される第１の端子と、負荷に接続される第２の端子と、前記第１の端子と前記第２の端子との間に接続されたスイッチング素子とを備えた負荷駆動回路であって、前記第１の端子に入力される入力電圧よりも低い第１の基準電圧と前記第２の端子の電圧とを比較する第１のコンパレータと、前記スイッチング素子がオフ状態で、且つ前記第２の端子に前記負荷が接続されていない負荷オープン状態である場合に、前記第２の端子の電圧を前記第１の基準電圧よりも高く、且つ前記入力電圧よりも低いクランプ電圧にクランプするクランプ回路とを具備することを特微とする。
さらに、本発明の負荷駆動回路において、前記入力電圧よりも低く且つ前記クランプ電圧よりも高い第２の基準電圧と前記第２の端子の電圧とを比較する第２のコンパレータを具備することを特徴とする。
さらに、本発明の負荷駆動回路において、前記クランプ回路は、前記スイッチング素子の制御端子とグランド電位との間に接続されたスイッチを具備することを特徴とする。
さらに、本発明の負荷駆動回路において、前記スイッチング素子がオフ状態で、前記第２の端子に接続された前記負荷と前記クランプ回路とに定電流を流す定電流回路を具備することを特徴とする。
さらに、本発明の負荷駆動回路において、前記クランプ回路のインピーダンスは、前記負荷のインピーダンスの１０倍以上に設定されていることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、第１の端子に入力される入力電圧よりも低い第１の基準電圧と第２の端子の電圧とを比較する第１のコンパレータと、スイッチング素子がオフ状態で、且つ第２の端子に負荷が接続されていない負荷オープン状態である場合に、第２の端子の電圧を第１の基準電圧よりも高く、且つ入力電圧よりも低いクランプ電圧にクランプするクランプ回路とを備えているため、スイッチング素子がオフ状態での第１のコンパレータの出力によって、負荷オープン状態を検出することができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】本発明に係る負荷駆動回路の第１の実施の形態の回路構成を示す回路構成図である。
【図２】図１に示すクランプ回路の回路構成例を示す回路構成図である。
【図３】図１に示す負荷駆動回路の動作を説明するための説明図である。
【図４】本発明に係る負荷駆動回路の第２の実施の形態の回路構成を示す回路構成図である。
【発明を実施するための形態】
【０００９】
次に、本発明の実施の形態を、図面を参照して具体的に説明する。
（第１の実施の形態）
第１の実施の形態の負荷駆動回路１は、図１を参照すると、電源端子Ｔ１と、スイッチング素子２と、制御回路３と、昇圧回路４と、出力端子Ｔ２と、定電流回路６と、クランプ回路７と、第１のコンパレータ８と、第２のコンパレータ９とを備え、電源端子Ｔ１に接続された電源３０から入力される電力を用いて、出力端子Ｔ２に接続された負荷４０を駆動する。
【００１０】
スイッチング素子２は、電源端子Ｔ１から出力端子Ｔ２に到る電力供給経路をオン／オフする手段であり、オン／オフ動作により負荷４０に流れる電流を制御する。本実施の形態において、スイッチング素子２は、ハイサイドスイッチとしてＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）が用いられ、スイッチング素子２のドレインが電源端子Ｔ１に、スイッチング素子２のソースが出力端子Ｔ２に接続されている。なお、スイッチング素子２としてバイポーラトランジスタを用いることもできる。なお、また、スイッチング素子２のゲート・ソース間には、抵抗１０とゲート保護用定電圧ダイオード１１とが並列接続される。
【００１１】
制御回路３は、昇圧回路４と接続され、図示しない信号入力端子から入力される制御信号に応じて、スイッチング素子２のオン／オフ動作を制御する制御信号を出力する手段である。制御回路３から出力される制御信号は、入力電圧Ｖｉｎを昇圧する昇圧回路４によって入力電圧Ｖｉｎよりも高い電圧に昇圧されてスイッチング素子２のゲートに印加され、スイッチング素子２のオン／オフ動作が制御される。
【００１２】
定電流回路６は、スイッチング素子２と並列に、電源端子Ｔ１と出力端子Ｔ２との間に接続され、負荷４０が駆動されない程度（例えば、数十μＡ〜１００μＡ）の定電流Ｉ１を流す回路である。
【００１３】
クランプ回路７は、負荷４０のインピーダンスの１０倍以上、好ましくは１００倍以上のインピーダンスを有し、負荷４０と並列に接続されている。クランプ回路７は、スイッチング素子２がオフ状態で、且つ出力端子Ｔ２と負荷４０とを接続する配線が切断される等の原因で、負荷４０が出力端子Ｔ２に接続されていない状態（以下、負荷オープン状態と称す）である場合に、出力端子Ｔ２の電圧Ｖｏｕｔをｃｌａｍｐ電圧（クランプ電圧）にクランプする。すなわち、スイッチング素子２がオフで、且つ負荷オープン状態では、定電流回路６が流す定電流Ｉ１がクランプ回路７のみに流れる。従って、ｃｌａｍｐ電圧は、定電流回路６が流す定電流Ｉ１とクランプ回路７のインピーダンスとによって決定され、グランド電位よりも高く、且つ入力電圧よりも低い値となる。なお、スイッチング素子２がオフで、且つ負荷オープン状態でない場合には、定電流回路６が流す定電流Ｉ１のほとんどが負荷４０を流れ、出力端子Ｔ２の電圧Ｖｏｕｔは、ほぼグランド電位となる。
【００１４】
図２に、抵抗７１とスイッチ素子７２とを備えたクランプ回路７の例を示す。抵抗７１とスイッチ素子７２とが負荷４０と並列に接続され、スイッチ素子７２は、スイッチング素子２がオン状態では、オフ制御され、スイッチング素子２がオフ状態では、オン制御される。これにより、スイッチング素子２がオン状態では、クランプ回路７にリーク電流が流れることなく、スイッチング素子２がオフ状態のみに、定電流回路６が流す定電流Ｉ１が流れることになる。なお、クランプ回路７に流れるリーク電流を許容することができる場合には、クランプ回路７を抵抗７１のみで構成することもできる。
【００１５】
第１のコンパレータ８は、負荷オープン状態を検出するための負荷オープン検出用コンパレータであり、非反転入力端子が定電流回路６とクランプ回路７との接続点、すなわち出力端子Ｔ２に接続され、反転入力端子が基準電圧Ｖ１に接続されている。基準電圧Ｖ１は、スイッチング素子２がオフ状態、且つ負荷オープン状態で、クランプ回路７によってクランプされるｃｌａｍｐ電圧よりも低く、且つグランド電位よりも高く設定されている。これにより、第１のコンパレータ８は、出力端子Ｔ２の電圧Ｖｏｕｔが基準電圧Ｖ２を上回るとハイレベル信号を出力し、当該信号によって負荷オープン状態が検出される。
【００１６】
第２のコンパレータ９は、何らかの理由により出力端子Ｔ２が電源３０に誤接続された状態（以下、出力天絡状態と称す）を検出するための出力天絡検出用コンパレータであり、非反転入力端子が定電流回路６とクランプ回路７との接続点、すなわち出力端子Ｔ２に接続され、反転入力端子が基準電圧Ｖ２に接続されている。基準電圧Ｖ２は、スイッチング素子２がオフ状態、且つ負荷オープン状態で、クランプ回路７によってクランプされるｃｌａｍｐ電圧よりも高く、且つ入力電圧Ｖｉｎよりも低く設定されている。これにより、第２のコンパレータ９は、出力端子Ｔ２の電圧Ｖｏｕｔが基準電圧Ｖ１を上回るとハイレベル信号を出力し、当該信号によって出力天絡状態が検出される。
【００１７】
次に、負荷駆動回路１の動作について図３を参照して詳細に説明する。
正常時、すなわち負荷オープン状態及び出力天絡状態でない場合には、スイッチング素子２がオン状態になると、負荷４０に電流が流れ、出力端子Ｔ２の電圧Ｖｏｕｔは、図３（ａ）に示すように入力電圧Ｖｉｎとなる。正常時、スイッチング素子２がオフ状態になると、定電流回路６が流す定電流Ｉ１のほとんどが負荷４０を流れる。従って、スイッチング素子２がオフ状態の出力端子Ｔ２の電圧Ｖｏｕｔは、ほぼグランド電位となり、基準電圧Ｖ１及び基準電圧Ｖ２のいずれをも下回る。これにより、第１のコンパレータ８及び第２のコンパレータ９の出力はいずれもローレベル信号となり、負荷オープン状態及び出力天絡状態が検出されることがない。
【００１８】
負荷オープン状態である場合にも、スイッチング素子２がオン状態になると、出力端子Ｔ２の電圧Ｖｏｕｔは、図３（ｂ）に示すように入力電圧Ｖｉｎとなる。負荷オープン状態である場合に、スイッチング素子２がオフ状態になると、定電流回路６が流す定電流Ｉ１がクランプ回路７を流れ、出力端子Ｔ２の電圧Ｖｏｕｔは、クランプ回路７によってｃｌａｍｐ電圧にクランプされる。従って、スイッチング素子２がオフ状態の出力端子Ｔ２の電圧Ｖｏｕｔは、基準電圧Ｖ１を下回り、且つ基準電圧Ｖ２を上回る。これにより、第１のコンパレータ８の出力はハイレベル信号となると共に、第２のコンパレータ９の出力はローレベル信号となり、負荷オープン状態が検出される。
【００１９】
出力天絡状態である場合には、スイッチング素子２のオン／オフにかかわらず、出力端子Ｔ２の電圧Ｖｏｕｔは、図３（ｃ）に示すように入力電圧Ｖｉｎとなる。従って、スイッチング素子２がオフ状態の出力端子Ｔ２の電圧Ｖｏｕｔは、基準電圧Ｖ１及び基準電圧Ｖ２のいずれをも上回る。これにより、第１のコンパレータ８及び第２のコンパレータ９の出力はいずれもハイレベル信号となり、出力天絡状態が検出される。
（第２の実施の形態）
第２の実施の形態の負荷駆動回路１ａは、図４を参照すると、クランプ回路７がスイッチング素子２のゲートとグランド電位との間に接続されている点で、第１の実施の形態と異なっている。この構成を採用することにより、スイッチング素子２のゲートの電荷を引き抜くための回路をクランプ回路７として用いることができる。
【００２０】
図４に点線矢印で示す経路は、負荷オープン状態で、且つスイッチング素子２がオフ状態である場合に、定電流回路６による定電流Ｉ１が流れる経路である。従って、第２の実施の形態においても、負荷オープン状態で、且つスイッチング素子２がオフ状態である場合に、出力端子Ｔ２の電圧Ｖｏｕｔがｃｌａｍｐ電圧にクランプされることになり、第１のコンパレータ８によって負荷オープン状態を検出することができる。
【００２１】
以上説明したように、本実施の形態によれば、電源端子Ｔ１に入力される入力電圧Ｖｉｎよりも低い基準電圧Ｖ１と出力端子Ｔ２の電圧Ｖｏｕｔとを比較する第１のコンパレータ８と、スイッチング素子２がオフ状態で、且つ負荷オープン状態である場合に、出力端子Ｔ２の電圧Ｖｏｕｔを基準電圧Ｖ１よりも高く、且つ入力電圧Ｖｉｎよりも低いｃｌａｍｐ電圧にクランプするクランプ回路７とを備えることにより、スイッチング素子２がオフ状態での第１のコンパレータの出力によって、負荷オープン状態を検出することができるという効果を奏する。
【００２２】
さらに、本実施の形態によれば、入力電圧Ｖｉｎよりも低く且つｃｌａｍｐ電圧よりも高い基準電圧Ｖ２と出力端子Ｔ２の電圧Ｖｏｕｔとを比較する第２のコンパレータ９を備えることにより、スイッチング素子がオフ状態での第１のコンパレータ及び第２のコンパレータ９の出力によって、負荷オープン状態と出力天絡状態とを選択的に検出することができるという効果を奏する。
【００２３】
さらに、本実施の形態によれば、クランプ回路７にスイッチング素子２のゲートとグランド電位との間に接続されたスイッチ素子７２を備えることにより、スイッチング素子２のゲートの電荷を引き抜くための回路をクランプ回路７として用いることができるという効果を奏する。
【００２４】
さらに、本実施の形態によれば、スイッチング素子２がオフ状態で、出力端子Ｔ２に接続された負荷４０とクランプ回路７とに定電流を流す定電流回路６をも受け、クランプ回路７のインピーダンスを、負荷４０のインピーダンスの１０倍以上に構成することにより、正常時におけるスイッチング素子２がオフ状態の出力端子Ｔ２の電圧Ｖｏｕｔと、スイッチング素子２がオフ状態で、且つ負荷オープン状態である場合のｃｌａｍｐ電圧とを明確に区別することができ、負荷オープン状態を精度良く検出することができるという効果を奏する。
【００２５】
なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。なお、各図において、同一構成要素には同一符号を付している。
【符号の説明】
【００２６】
１ 負荷駆動回路（第１の実施の形態）
１ａ 負荷駆動回路（第２の実施の形態）
２ スイッチング素子
３ 制御回路
４ 昇圧回路
６ 定電流回路
７ クランプ回路
８ 第１のコンパレータ
９ 第２のコンパレータ
３０ 電源
４０ 負荷
７１ 抵抗
７２ スイッチ素子
Ｔ１ 電源端子（第１の端子）
Ｔ２ 出力端子（第２の端子）
【技術分野】
【０００１】
本発明は、ソレノイド等の負荷を駆動する負荷駆動回路に関する。
【背景技術】
【０００２】
従来、ＦＥＴ（Field Effect Transistor）等のスイッチング素子を用いてソレノイド等の負荷を駆動させる負荷駆動回路が様々な分野で用いられている（例えば、特許文献１参照）。特許文献１には、ソレノイドへの通電がオフの際にソレノイドへの通電を継続させ、モニタ電流値及びモニタ電圧値に基づいて、温度検知回路を有さない素子の温度を検出する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２２８７９６号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来技術では、出力端子と負荷とを接続する配線が切断される等の原因で、負荷が出力端子に接続されていない負荷オープン状態を検出することができないという問題点があった。
【０００５】
本発明の目的は、上記問題点に鑑み、従来技術の問題を解決し、簡単な構成で負荷オープン状態を検出することができる負荷駆動回路を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の負荷駆動回路は、電源に接続される第１の端子と、負荷に接続される第２の端子と、前記第１の端子と前記第２の端子との間に接続されたスイッチング素子とを備えた負荷駆動回路であって、前記第１の端子に入力される入力電圧よりも低い第１の基準電圧と前記第２の端子の電圧とを比較する第１のコンパレータと、前記スイッチング素子がオフ状態で、且つ前記第２の端子に前記負荷が接続されていない負荷オープン状態である場合に、前記第２の端子の電圧を前記第１の基準電圧よりも高く、且つ前記入力電圧よりも低いクランプ電圧にクランプするクランプ回路とを具備することを特微とする。
さらに、本発明の負荷駆動回路において、前記入力電圧よりも低く且つ前記クランプ電圧よりも高い第２の基準電圧と前記第２の端子の電圧とを比較する第２のコンパレータを具備することを特徴とする。
さらに、本発明の負荷駆動回路において、前記クランプ回路は、前記スイッチング素子の制御端子とグランド電位との間に接続されたスイッチを具備することを特徴とする。
さらに、本発明の負荷駆動回路において、前記スイッチング素子がオフ状態で、前記第２の端子に接続された前記負荷と前記クランプ回路とに定電流を流す定電流回路を具備することを特徴とする。
さらに、本発明の負荷駆動回路において、前記クランプ回路のインピーダンスは、前記負荷のインピーダンスの１０倍以上に設定されていることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、第１の端子に入力される入力電圧よりも低い第１の基準電圧と第２の端子の電圧とを比較する第１のコンパレータと、スイッチング素子がオフ状態で、且つ第２の端子に負荷が接続されていない負荷オープン状態である場合に、第２の端子の電圧を第１の基準電圧よりも高く、且つ入力電圧よりも低いクランプ電圧にクランプするクランプ回路とを備えているため、スイッチング素子がオフ状態での第１のコンパレータの出力によって、負荷オープン状態を検出することができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】本発明に係る負荷駆動回路の第１の実施の形態の回路構成を示す回路構成図である。
【図２】図１に示すクランプ回路の回路構成例を示す回路構成図である。
【図３】図１に示す負荷駆動回路の動作を説明するための説明図である。
【図４】本発明に係る負荷駆動回路の第２の実施の形態の回路構成を示す回路構成図である。
【発明を実施するための形態】
【０００９】
次に、本発明の実施の形態を、図面を参照して具体的に説明する。
（第１の実施の形態）
第１の実施の形態の負荷駆動回路１は、図１を参照すると、電源端子Ｔ１と、スイッチング素子２と、制御回路３と、昇圧回路４と、出力端子Ｔ２と、定電流回路６と、クランプ回路７と、第１のコンパレータ８と、第２のコンパレータ９とを備え、電源端子Ｔ１に接続された電源３０から入力される電力を用いて、出力端子Ｔ２に接続された負荷４０を駆動する。
【００１０】
スイッチング素子２は、電源端子Ｔ１から出力端子Ｔ２に到る電力供給経路をオン／オフする手段であり、オン／オフ動作により負荷４０に流れる電流を制御する。本実施の形態において、スイッチング素子２は、ハイサイドスイッチとしてＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）が用いられ、スイッチング素子２のドレインが電源端子Ｔ１に、スイッチング素子２のソースが出力端子Ｔ２に接続されている。なお、スイッチング素子２としてバイポーラトランジスタを用いることもできる。なお、また、スイッチング素子２のゲート・ソース間には、抵抗１０とゲート保護用定電圧ダイオード１１とが並列接続される。
【００１１】
制御回路３は、昇圧回路４と接続され、図示しない信号入力端子から入力される制御信号に応じて、スイッチング素子２のオン／オフ動作を制御する制御信号を出力する手段である。制御回路３から出力される制御信号は、入力電圧Ｖｉｎを昇圧する昇圧回路４によって入力電圧Ｖｉｎよりも高い電圧に昇圧されてスイッチング素子２のゲートに印加され、スイッチング素子２のオン／オフ動作が制御される。
【００１２】
定電流回路６は、スイッチング素子２と並列に、電源端子Ｔ１と出力端子Ｔ２との間に接続され、負荷４０が駆動されない程度（例えば、数十μＡ〜１００μＡ）の定電流Ｉ１を流す回路である。
【００１３】
クランプ回路７は、負荷４０のインピーダンスの１０倍以上、好ましくは１００倍以上のインピーダンスを有し、負荷４０と並列に接続されている。クランプ回路７は、スイッチング素子２がオフ状態で、且つ出力端子Ｔ２と負荷４０とを接続する配線が切断される等の原因で、負荷４０が出力端子Ｔ２に接続されていない状態（以下、負荷オープン状態と称す）である場合に、出力端子Ｔ２の電圧Ｖｏｕｔをｃｌａｍｐ電圧（クランプ電圧）にクランプする。すなわち、スイッチング素子２がオフで、且つ負荷オープン状態では、定電流回路６が流す定電流Ｉ１がクランプ回路７のみに流れる。従って、ｃｌａｍｐ電圧は、定電流回路６が流す定電流Ｉ１とクランプ回路７のインピーダンスとによって決定され、グランド電位よりも高く、且つ入力電圧よりも低い値となる。なお、スイッチング素子２がオフで、且つ負荷オープン状態でない場合には、定電流回路６が流す定電流Ｉ１のほとんどが負荷４０を流れ、出力端子Ｔ２の電圧Ｖｏｕｔは、ほぼグランド電位となる。
【００１４】
図２に、抵抗７１とスイッチ素子７２とを備えたクランプ回路７の例を示す。抵抗７１とスイッチ素子７２とが負荷４０と並列に接続され、スイッチ素子７２は、スイッチング素子２がオン状態では、オフ制御され、スイッチング素子２がオフ状態では、オン制御される。これにより、スイッチング素子２がオン状態では、クランプ回路７にリーク電流が流れることなく、スイッチング素子２がオフ状態のみに、定電流回路６が流す定電流Ｉ１が流れることになる。なお、クランプ回路７に流れるリーク電流を許容することができる場合には、クランプ回路７を抵抗７１のみで構成することもできる。
【００１５】
第１のコンパレータ８は、負荷オープン状態を検出するための負荷オープン検出用コンパレータであり、非反転入力端子が定電流回路６とクランプ回路７との接続点、すなわち出力端子Ｔ２に接続され、反転入力端子が基準電圧Ｖ１に接続されている。基準電圧Ｖ１は、スイッチング素子２がオフ状態、且つ負荷オープン状態で、クランプ回路７によってクランプされるｃｌａｍｐ電圧よりも低く、且つグランド電位よりも高く設定されている。これにより、第１のコンパレータ８は、出力端子Ｔ２の電圧Ｖｏｕｔが基準電圧Ｖ２を上回るとハイレベル信号を出力し、当該信号によって負荷オープン状態が検出される。
【００１６】
第２のコンパレータ９は、何らかの理由により出力端子Ｔ２が電源３０に誤接続された状態（以下、出力天絡状態と称す）を検出するための出力天絡検出用コンパレータであり、非反転入力端子が定電流回路６とクランプ回路７との接続点、すなわち出力端子Ｔ２に接続され、反転入力端子が基準電圧Ｖ２に接続されている。基準電圧Ｖ２は、スイッチング素子２がオフ状態、且つ負荷オープン状態で、クランプ回路７によってクランプされるｃｌａｍｐ電圧よりも高く、且つ入力電圧Ｖｉｎよりも低く設定されている。これにより、第２のコンパレータ９は、出力端子Ｔ２の電圧Ｖｏｕｔが基準電圧Ｖ１を上回るとハイレベル信号を出力し、当該信号によって出力天絡状態が検出される。
【００１７】
次に、負荷駆動回路１の動作について図３を参照して詳細に説明する。
正常時、すなわち負荷オープン状態及び出力天絡状態でない場合には、スイッチング素子２がオン状態になると、負荷４０に電流が流れ、出力端子Ｔ２の電圧Ｖｏｕｔは、図３（ａ）に示すように入力電圧Ｖｉｎとなる。正常時、スイッチング素子２がオフ状態になると、定電流回路６が流す定電流Ｉ１のほとんどが負荷４０を流れる。従って、スイッチング素子２がオフ状態の出力端子Ｔ２の電圧Ｖｏｕｔは、ほぼグランド電位となり、基準電圧Ｖ１及び基準電圧Ｖ２のいずれをも下回る。これにより、第１のコンパレータ８及び第２のコンパレータ９の出力はいずれもローレベル信号となり、負荷オープン状態及び出力天絡状態が検出されることがない。
【００１８】
負荷オープン状態である場合にも、スイッチング素子２がオン状態になると、出力端子Ｔ２の電圧Ｖｏｕｔは、図３（ｂ）に示すように入力電圧Ｖｉｎとなる。負荷オープン状態である場合に、スイッチング素子２がオフ状態になると、定電流回路６が流す定電流Ｉ１がクランプ回路７を流れ、出力端子Ｔ２の電圧Ｖｏｕｔは、クランプ回路７によってｃｌａｍｐ電圧にクランプされる。従って、スイッチング素子２がオフ状態の出力端子Ｔ２の電圧Ｖｏｕｔは、基準電圧Ｖ１を下回り、且つ基準電圧Ｖ２を上回る。これにより、第１のコンパレータ８の出力はハイレベル信号となると共に、第２のコンパレータ９の出力はローレベル信号となり、負荷オープン状態が検出される。
【００１９】
出力天絡状態である場合には、スイッチング素子２のオン／オフにかかわらず、出力端子Ｔ２の電圧Ｖｏｕｔは、図３（ｃ）に示すように入力電圧Ｖｉｎとなる。従って、スイッチング素子２がオフ状態の出力端子Ｔ２の電圧Ｖｏｕｔは、基準電圧Ｖ１及び基準電圧Ｖ２のいずれをも上回る。これにより、第１のコンパレータ８及び第２のコンパレータ９の出力はいずれもハイレベル信号となり、出力天絡状態が検出される。
（第２の実施の形態）
第２の実施の形態の負荷駆動回路１ａは、図４を参照すると、クランプ回路７がスイッチング素子２のゲートとグランド電位との間に接続されている点で、第１の実施の形態と異なっている。この構成を採用することにより、スイッチング素子２のゲートの電荷を引き抜くための回路をクランプ回路７として用いることができる。
【００２０】
図４に点線矢印で示す経路は、負荷オープン状態で、且つスイッチング素子２がオフ状態である場合に、定電流回路６による定電流Ｉ１が流れる経路である。従って、第２の実施の形態においても、負荷オープン状態で、且つスイッチング素子２がオフ状態である場合に、出力端子Ｔ２の電圧Ｖｏｕｔがｃｌａｍｐ電圧にクランプされることになり、第１のコンパレータ８によって負荷オープン状態を検出することができる。
【００２１】
以上説明したように、本実施の形態によれば、電源端子Ｔ１に入力される入力電圧Ｖｉｎよりも低い基準電圧Ｖ１と出力端子Ｔ２の電圧Ｖｏｕｔとを比較する第１のコンパレータ８と、スイッチング素子２がオフ状態で、且つ負荷オープン状態である場合に、出力端子Ｔ２の電圧Ｖｏｕｔを基準電圧Ｖ１よりも高く、且つ入力電圧Ｖｉｎよりも低いｃｌａｍｐ電圧にクランプするクランプ回路７とを備えることにより、スイッチング素子２がオフ状態での第１のコンパレータの出力によって、負荷オープン状態を検出することができるという効果を奏する。
【００２２】
さらに、本実施の形態によれば、入力電圧Ｖｉｎよりも低く且つｃｌａｍｐ電圧よりも高い基準電圧Ｖ２と出力端子Ｔ２の電圧Ｖｏｕｔとを比較する第２のコンパレータ９を備えることにより、スイッチング素子がオフ状態での第１のコンパレータ及び第２のコンパレータ９の出力によって、負荷オープン状態と出力天絡状態とを選択的に検出することができるという効果を奏する。
【００２３】
さらに、本実施の形態によれば、クランプ回路７にスイッチング素子２のゲートとグランド電位との間に接続されたスイッチ素子７２を備えることにより、スイッチング素子２のゲートの電荷を引き抜くための回路をクランプ回路７として用いることができるという効果を奏する。
【００２４】
さらに、本実施の形態によれば、スイッチング素子２がオフ状態で、出力端子Ｔ２に接続された負荷４０とクランプ回路７とに定電流を流す定電流回路６をも受け、クランプ回路７のインピーダンスを、負荷４０のインピーダンスの１０倍以上に構成することにより、正常時におけるスイッチング素子２がオフ状態の出力端子Ｔ２の電圧Ｖｏｕｔと、スイッチング素子２がオフ状態で、且つ負荷オープン状態である場合のｃｌａｍｐ電圧とを明確に区別することができ、負荷オープン状態を精度良く検出することができるという効果を奏する。
【００２５】
なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。なお、各図において、同一構成要素には同一符号を付している。
【符号の説明】
【００２６】
１ 負荷駆動回路（第１の実施の形態）
１ａ 負荷駆動回路（第２の実施の形態）
２ スイッチング素子
３ 制御回路
４ 昇圧回路
６ 定電流回路
７ クランプ回路
８ 第１のコンパレータ
９ 第２のコンパレータ
３０ 電源
４０ 負荷
７１ 抵抗
７２ スイッチ素子
Ｔ１ 電源端子（第１の端子）
Ｔ２ 出力端子（第２の端子）
【特許請求の範囲】
【請求項１】
電源に接続される第１の端子と、負荷に接続される第２の端子と、前記第１の端子と前記第２の端子との間に接続されたスイッチング素子とを備えた負荷駆動回路であって、
前記第１の端子に入力される入力電圧よりも低い第１の基準電圧と前記第２の端子の電圧とを比較する第１のコンパレータと、
前記スイッチング素子がオフ状態で、且つ前記第２の端子に前記負荷が接続されていない負荷オープン状態である場合に、前記第２の端子の電圧を前記第１の基準電圧よりも高く、且つ前記入力電圧よりも低いクランプ電圧にクランプするクランプ回路とを具備することを特微とする負荷駆動回路。
【請求項２】
前記入力電圧よりも低く且つ前記クランプ電圧よりも高い第２の基準電圧と前記第２の端子の電圧とを比較する第２のコンパレータを具備することを特徴とする請求項１記載の負荷駆動回路。
【請求項３】
前記クランプ回路は、前記スイッチング素子の制御端子とグランド電位との間に接続されたスイッチを具備することを特徴とする請求項１又は２記載の負荷駆動回路。
【請求項４】
前記スイッチング素子がオフ状態で、前記第２の端子に接続された前記負荷と前記クランプ回路とに定電流を流す定電流回路を具備することを特徴とする請求項１乃至３のいずれかに記載の負荷駆動回路。
【請求項５】
前記クランプ回路のインピーダンスは、前記負荷のインピーダンスの１０倍以上に設定されていることを特徴とする請求項４記載の負荷駆動回路。
【請求項１】
電源に接続される第１の端子と、負荷に接続される第２の端子と、前記第１の端子と前記第２の端子との間に接続されたスイッチング素子とを備えた負荷駆動回路であって、
前記第１の端子に入力される入力電圧よりも低い第１の基準電圧と前記第２の端子の電圧とを比較する第１のコンパレータと、
前記スイッチング素子がオフ状態で、且つ前記第２の端子に前記負荷が接続されていない負荷オープン状態である場合に、前記第２の端子の電圧を前記第１の基準電圧よりも高く、且つ前記入力電圧よりも低いクランプ電圧にクランプするクランプ回路とを具備することを特微とする負荷駆動回路。
【請求項２】
前記入力電圧よりも低く且つ前記クランプ電圧よりも高い第２の基準電圧と前記第２の端子の電圧とを比較する第２のコンパレータを具備することを特徴とする請求項１記載の負荷駆動回路。
【請求項３】
前記クランプ回路は、前記スイッチング素子の制御端子とグランド電位との間に接続されたスイッチを具備することを特徴とする請求項１又は２記載の負荷駆動回路。
【請求項４】
前記スイッチング素子がオフ状態で、前記第２の端子に接続された前記負荷と前記クランプ回路とに定電流を流す定電流回路を具備することを特徴とする請求項１乃至３のいずれかに記載の負荷駆動回路。
【請求項５】
前記クランプ回路のインピーダンスは、前記負荷のインピーダンスの１０倍以上に設定されていることを特徴とする請求項４記載の負荷駆動回路。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１３−１６９５９（Ｐ２０１３−１６９５９Ａ）
【公開日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願番号】特願２０１１−１４７１１１（Ｐ２０１１−１４７１１１）
【出願日】平成２３年７月１日（２０１１．７．１）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
【公開日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願日】平成２３年７月１日（２０１１．７．１）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
[ Back to top ]