【課題】 簡易な構成で、急激な電流変化を回避してノイズの発生や不要輻射の放出を抑えると共に、ユーザの使用態様の多様性に柔軟に対応できるようにする。
【解決手段】 デューティ比を変えることをもってして、パルスの立ち上がりのタイミングをずらす、すなわち、ドライバトランジスタのオンするタイミングをずらす。また、いくつかの出力端子を束ねる構成とする場合には、それらの出力端子に対応する各ドライバトランジスタについては、デューティ比を同じとすることをもってして、各ドライバトランジスタを同時オンさせて個々のオーバーロードを回避する。言い換えれば、出力端子を束ねない限りにおいては、デューティ比を変えてパルスの立ち上がりのタイミングをずらすことが得策となる。 （もっと読む）

【課題】電流回生ルートから電流還流ルートへの切替時におけるホールドコンデンサの電荷抜けを抑制して電流検出精度の向上を実現可能な誘導性負荷駆動装置を提供する。
【解決手段】第１のスイッチング素子と、第２のスイッチング素子と、還流回路と、逆起電流回生回路と、第２のスイッチング素子とアースとの間に介挿されたシャント抵抗とを備えた誘導性負荷駆動回路から誘導性負荷に供給される駆動電流を検出する誘導性負荷駆動装置であって、シャント抵抗の両端に接続された差動増幅器と、第１及び第２のスイッチング素子を制御するプロセッサと差動増幅器の出力端子とを結ぶ配線に介挿されたサンプルスイッチと、プロセッサから第２のスイッチング素子に出力される制御信号がオンレベルに遷移してから所定の遅延時間の経過後にサンプルスイッチをオンにさせる遅延回路とを備える。 （もっと読む）

【課題】多くの個別素子による回路を用いることなく、容易に簡素な回路構成で端子外れ検出を行うことが可能なスイッチ回路の提供。
【解決手段】ゲートがセンサ回路に接続され、ドレインが第１の電圧制限抵抗に接続された第１の出力ドライバと、物理量検出信号出力端子と接地端子の間に接続された第２の電圧制限抵抗と、非反転入力端子が第１の基準電圧回路に接続され、反転入力端子が前記物理量検出信号出力端子に接続され、出力が論理回路に接続された第１の比較器と、反転入力端子が第２の基準電圧回路に接続され、非反転入力端子が前記物理量検出信号出力端子に接続され、出力が論理回路に接続された第２の比較器と、ゲートが前記論理回路の出力に接続され、ドレインが断線診断信号出力端子に接続された第２の出力ドライバで構成した。 （もっと読む）

【課題】スタンバイ状態時にＳＲＡＭにデータを保持できる電圧が与えられている場合に、パワーオンリセットがかからないようにすることができる半導体装置を提供する。
【解決手段】ＣＰＵ５は、スタンバイ状態に遷移することを通知する。電源制御回路１１は、スタンバイ状態時に、ＳＲＡＭ４における電力消費を低減させる。ＰＯＲ回路２は、外部電源電圧の値と、現在の状態がスタンバイ状態であるかに応じて、パワーオンリセット信号の活性化を制御する。 （もっと読む）

【課題】出力信号の電圧レベルの遷移の方向に応じて、電源線や接地線を通らず寄生インダクタンス成分の影響を受けない電流を加算して信号の電圧レベルの遷移をアシストすることにより、ＳＳＯノイズを抑制することが可能な電子回路および実装基板の制御方法を提供すること。
【解決手段】出力回路１は、出力バッファ４と、出力バッファ４から出力される出力信号が伝搬する出力線と、出力バッファ４に電源を供給する電源線ＶｄｅＬあるいは接地線ＶｇＬの少なくとも何れか一方と、出力線と電源線ＶｄｅＬあるいは接地線ＶｇＬとにより囲まれる磁心５０と、磁心５０に巻回される制御コイル５１と、出力信号の遷移を前もって検出し検出結果に応じて制御コイル５１への電流供給を制御するコイル電流制御回路３とを備え、出力信号の遷移方向に応じて、制御コイル５１からの電磁誘導により出力線の信号遷移をアシストするアシスト電流を流す。 （もっと読む）

【課題】駆動用のスイッチ素子によって出力端子からの出力を制御する半導体装置において、端子に静電気が印加されたときに、スイッチ素子をより確実に保護し得る構成を、装置構成の大型化を抑えて実現する。
【解決手段】半導体装置１は、高電位側電源又は低電位側電源の一方からなる基準部にスイッチ素子の第１端子が接続され、出力端子Ｐ１にスイッチ素子の第２端子が接続されている。また、スイッチ素子と並列に第１保護素子が設けられている。また、基準部とは逆側の電源（他方部）と出力端子の間には第２保護素子が接続されている。そして、基準部とは逆側の電源（他方部）側には無効化手段が接続され、出力端子へのサージ電圧の印加によって駆動電圧が発生した場合に、当該駆動電圧の発生後の所定時間、制御入力端子への通電信号の入力を無効化し、所定時間の経過後に無効化を解除するように機能している。 （もっと読む）

【課題】簡単な構成で負荷オープン状態を検出することができる負荷駆動回路を提供する。
【解決手段】電源端子Ｔ１に入力される入力電圧Ｖｉｎよりも低い基準電圧Ｖ１と出力端子Ｔ２の電圧Ｖｏｕｔとを比較する第１のコンパレータ８と、スイッチング素子２がオフ状態で、且つ負荷オープン状態である場合に、出力端子Ｔ２の電圧Ｖｏｕｔを基準電圧Ｖ１よりも高く、且つ入力電圧Ｖｉｎよりも低いｃｌａｍｐ電圧にクランプするクランプ回路７とを備えることにより、第１のコンパレータの出力によって、負荷オープン状態を検出する。また、入力電圧Ｖｉｎよりも低く且つｃｌａｍｐ電圧よりも高い基準電圧Ｖ２と出力端子Ｔ２の電圧Ｖｏｕｔとを比較する第２のコンパレータ９を備えることにより、第１のコンパレータ及び第２のコンパレータ９の出力によって、負荷オープン状態と出力天絡状態とを検出する。 （もっと読む）

【課題】ターンオン時のスイッチング特性が変動せず、電力損失を発生せずにスイッチング素子を安定してターンオンさせることができるゲートドライブ回路。
【解決手段】ドレインとソースとゲートとを有し且つワイドバンドギャップ半導体かなるスイッチグ素子Ｑ１のゲートに制御回路からの制御信号を印加することによりスイッチング素子をオンオフ駆動させるゲートドライブ回路であって、制御回路とスイッチング素子のゲートとの間に接続され、第1のコンデンサＣ１と第1の抵抗Ｒ１とからなる並列回路と、スイッチング素子のゲートとソースとの間に接続され、制御信号のオフ信号に対して遅延させてゲートとソースとの間を短絡する短絡手段Ｓ４とを備える。 （もっと読む）

【課題】ハーフブリッジ回路のメインスイッチング素子が同時オンになることを確実に防止する。
【解決手段】ローサイド側の入力信号を遅延させてローサイド側遅延信号として出力する遅延回路２０と、ハイサイド側の入力信号からハイサイド側セット出力信号と予備リセット信号とを生成して出力するパルス発生回路１２と、ローサイド側の入力信号がアクティブになってからローサイド側遅延信号がアクティブになるまでの期間、又は予備リセット信号がアクティブである期間にハイサイド側リセット出力信号をアクティブにするリセット信号生成回路３０と、を備えるハーフブリッジドライバとする。 （もっと読む）

【課題】パワーデバイス（メインスイッチＭ）のゲートの印加電圧をバッテリ１２の正電圧より高い電圧と負電圧との双方の電圧とする場合、電源装置の小型化が困難なこと。
【解決手段】バッテリ１２、端子Ｔ３、スイッチング素子ＳＷ１、コンデンサＣ、スイッチング素子ＳＷ２、逆流防止用ダイオードＤ１、端子Ｔ１および充電用抵抗体１４によって、メインスイッチＭのゲート充電経路が構成される。また、放電用抵抗体１６、端子Ｔ２、逆流防止用ダイオードＤ２、スイッチング素子ＳＷ３、コンデンサＣ，スイッチング素子ＳＷ４、および端子Ｔ４によって、メインスイッチＭのゲート放電経路が構成される。さらに、端子Ｔ３、スイッチング素子ＳＷ６、逆流防止用ダイオードＤ４、コンデンサＣ、逆流防止用ダイオードＤ３、スイッチング素子ＳＷ５および端子Ｔ４によって、コンデンサＣの充電経路が構成される。 （もっと読む）

【課題】半導体スイッチ，負荷電流，温度，主回路構成等によるサージ電圧の波形に応じて半導体スイッチの動作タイミングを調整することなく、各半導体スイッチの電圧分担を均等化させる。
【解決手段】直列接続された複数の半導体スイッチＡ，Ｂに出力されるゲート信号のタイミングを調整するゲートタイミング制御回路３において、コンパレータ４，４により、各半導体スイッチＡ，ＢのＶｃｅ検出（Ａ），（Ｂ）と、予め設定されたしきい値とを比較してＶｃｅ検出における立ち上がりのタイミングを示すＶｃｅ信号（Ａ），（Ｂ）を出力する。そして、時間差制御部８において、ゲート信号に基づいて、前記各Ｖｃｅ信号（Ａ），（Ｂ）の変化のタイミングが整合するように生成されたゲート出力（Ａ），（Ｂ）をゲートドライバ２に出力する。 （もっと読む）

【課題】スイッチング素子の動作に起因するノイズの大きさが低減された、小型で製造コストの低いスイッチング回路を提供する。
【解決手段】スイッチング素子と、一定周期でパルス波のドライバ信号を出力するドライバ信号出力回路と、ドライバ信号のパルス波の周期を複数含む一定期間内において駆動力を変化させながら、ドライバ信号の周期に同期してスイッチング素子を駆動する駆動回路とを備える。 （もっと読む）

【課題】単電源駆動で、歪が小さく、大振幅の信号出力電圧が得られるドライバ回路を提供する。
【解決手段】１は入力端子、２、３は出力端子、４は第１の反転型オペアンプ、５は第２の反転型オペアンプ、６は非反転型オペアンプ、７はトランス、８は正電源電圧ＶＣＣ、９はアナロググランドＡＧＮＤ（ＶＣＣ／２）、１０はグランドＧＮＤ（０Ｖ）を示す。第１の反転型のドライバ用オペアンプの出力を第２の反転型のドライバ用オペアンプと非反転型のドライバ用オペアンプで受け、それらの出力を差動構成とすることで、低電圧での単電源駆動でも大振幅で、歪の小さい出力信号電圧が得られる構成とした。 （もっと読む）

【課題】電圧駆動型素子のスイッチング特性におけるトレードオフ関係を改善する駆動回路を提供すること。
【解決手段】駆動回路１は、ゲート抵抗Ｒ１とそのゲート抵抗Ｒ１に対して並列に接続されている分岐回路部２３を備えている。分岐回路部２３は、分岐ゲート抵抗Ｒ３とツェナーダイオードＺＤ１を有するとともに、分岐ゲート抵抗Ｒ３とツェナーダイオードＺＤ１が直列に接続されている。ツェナーダイオードＺＤ１のカソードが駆動電源Ｖ１の正極端子１４側に接続されており、ツェナーダイオードＺＤ１のアノードがトランジスタＴｒ１の制御端子１２側に接続されている。 （もっと読む）

【課題】オンオフ動作させる外部機器のＥＭＩによる誤作動を確実に防ぐスイッチング駆動回路を提供する。
【解決手段】スイッチング駆動回路１は、ＬＥＤ４をオンオフ動作させるスイッチ素子であるｐＭＯＳトランジスタＴ１と、ｐＭＯＳトランジスタＴ１のゲートソース間の抵抗１０と、抵抗１０に制御電流を供給するｎｐｎトランジスタＴ４を含むカレントミラー回路と、抵抗１０及びｎｐｎトランジスタＴ４との間に設けられる遮断回路としてのｎＭＯＳトランジスタＴ５とを備える。制御信号がＬＥＤ４を消灯制御するローレベルＬのときにｎＭＯＳトランジスタＴ５を同時にオフすることで、ＥＭＩの影響により抵抗１０から流れ込出す電流を遮断する。これにより、ＬＥＤ４の誤点灯を確実に防ぐ。 （もっと読む）

【課題】インバータなどの遅延が無視できない高速動作時において、クロックフィールドスルーの影響を改善するのが困難
【解決手段】ＭＯＳＴ４はソース端子に入力されるアナログ入力信号を矩形波パルスのサンプル信号によりオンオフしてサンプリングする。ＭＯＳＴ５はＭＯＳＴ４のドレイン端子にソース端子およびドレイン端子が接続されサンプル信号の極性を反転した反転サンプル信号によりオンオフしてＭＯＳＴ４の寄生容量を補償する。論理回路10,11はサンプル信号と反転サンプル信号の位相差を検出して誤差信号を出力する。ＭＯＳＴ６,７はＭＯＳＴ５のソース端子およびドレイン端子にソース端子およびドレイン端子が接続され、位相差を補償する。 （もっと読む）

【課題】保護回路を内蔵した半導体スイッチ及び充電回路を提供する。
【解決手段】実施形態によれば、スイッチ素子と駆動回路と保護回路と制御回路とを備えた半導体スイッチが提供される。スイッチ素子は、電源線と出力線との間に接続される。駆動回路は、入力信号に応じて前記スイッチ素子をオンまたはオフに駆動する。保護回路は、前記スイッチ素子の過電流を検出したとき前記スイッチ素子の電流を上限値に制限するクランプモードと、前記スイッチ素子を交互にオンとオフとに切り替えるスイッチングモードと、を有する。制御回路は、前記スイッチ素子がオンしたとき前記保護回路を前記クランプモードに制御し、前記スイッチ素子がオンしてから規定時間経過後に前記出力線の短絡を検出したとき、または前記出力線の短絡を検出せずに前記出力線の電圧が規定値に達したとき前記保護回路をスイッチングモードに制御することを特徴とする。 （もっと読む）

【課題】最小限の突入電流の発生にとどめることを課題としている。
【解決手段】
本発明は、誘導負荷、特に発電機（１２）の巻き線（１３）を所定の交流中間電圧に接続するための方法に関し、誘導負荷は、ブレーカー（１７）を用いて中間電圧に接続されている。突入電流を減少させるために、中間電圧が所定の位相にある場合に、接続がなされるように調節される。 （もっと読む）

【課題】電圧比較器を用いることなく、電源遮断ブロックの電源復帰を検出する。
【解決手段】電源遮断ブロック１に配置された信号遅延回路１１と、電源が常時供給される常時オンブロック９に配置された測定パターン生成回路１３、測定パターン検出回路１５及び遅延時間測定回路１７を備えている。遅延時間測定回路１７は、測定パターン生成回路１３から送信された測定パターンが信号遅延回路１１を介して測定パターン検出回路１５に到達するまでの遅延時間を測定する。電源遮断ブロック１の電源が遮断状態から投入状態に切り替えられた後、上記遅延時間が信号遅延回路１１の設計値に基づく所定の遅延量以内になったときに、電源遮断ブロック１の電源が復帰したと判断する。 （もっと読む）

【課題】トランジスタの駆動電力の損失を防ぎ且つスイッチング時間の高速化を図る。
【解決手段】接合型トランジスタ２の駆動に必要な基準駆動能力レベル電圧からなる基準波形Ｓｇ′及び駆動能力のより高い高駆動能力レベル電圧からなる重畳パルスＳｐを生成し、重畳パルスＳｐのパルス幅を、接合型トランジスタ２のスイッチング時間に、若しくはドレイン電位ＶＤの遷移収束タイミングを表す閾値により設定する。基準波形Ｓｇ′と重畳パルスＳｐとを重畳しこれを、接合型トランジスタ２のゲート駆動信号Ｓｇとする。ゲート駆動信号Ｓｇは、接合型トランジスタ２の遷移終了とみなすことの可能なタイミングで基準駆動能力レベル電圧に切り換わることになるため、遷移終了後も高駆動能力レベル電圧で駆動されることにより、接合型トランジスタ２に形成されるダイオードに順方向電流が流れることに伴う電力損失の発生を回避することができる。 （もっと読む）