ゲート駆動回路及びゲート駆動方法
【課題】トランジスタの駆動電力の損失を防ぎ且つスイッチング時間の高速化を図る。
【解決手段】接合型トランジスタ2の駆動に必要な基準駆動能力レベル電圧からなる基準波形Sg′及び駆動能力のより高い高駆動能力レベル電圧からなる重畳パルスSpを生成し、重畳パルスSpのパルス幅を、接合型トランジスタ2のスイッチング時間に、若しくはドレイン電位VDの遷移収束タイミングを表す閾値により設定する。基準波形Sg′と重畳パルスSpとを重畳しこれを、接合型トランジスタ2のゲート駆動信号Sgとする。ゲート駆動信号Sgは、接合型トランジスタ2の遷移終了とみなすことの可能なタイミングで基準駆動能力レベル電圧に切り換わることになるため、遷移終了後も高駆動能力レベル電圧で駆動されることにより、接合型トランジスタ2に形成されるダイオードに順方向電流が流れることに伴う電力損失の発生を回避することができる。
【解決手段】接合型トランジスタ2の駆動に必要な基準駆動能力レベル電圧からなる基準波形Sg′及び駆動能力のより高い高駆動能力レベル電圧からなる重畳パルスSpを生成し、重畳パルスSpのパルス幅を、接合型トランジスタ2のスイッチング時間に、若しくはドレイン電位VDの遷移収束タイミングを表す閾値により設定する。基準波形Sg′と重畳パルスSpとを重畳しこれを、接合型トランジスタ2のゲート駆動信号Sgとする。ゲート駆動信号Sgは、接合型トランジスタ2の遷移終了とみなすことの可能なタイミングで基準駆動能力レベル電圧に切り換わることになるため、遷移終了後も高駆動能力レベル電圧で駆動されることにより、接合型トランジスタ2に形成されるダイオードに順方向電流が流れることに伴う電力損失の発生を回避することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ゲート−ドレイン間に接合容量が存在する接合型トランジスタ(Field Effect Transistor)のゲート駆動回路及びゲート駆動方法に関する。
【背景技術】
【0002】
炭化ケイ素(SiC、シリコンカーバイト)等からなる接合型トランジスタ或いは、SIT(Static Induction Transistor 静電誘導トランジスタ)等ともいわれる、ゲート−ドレイン間に接合容量が存在するトランジスタ(以後、接合型トランジスタという)においては、ゲート駆動時にミラー効果により、ゲート−ドレイン間の容量が大きく見え、この容量のためにスイッチング動作が遅くなることが知られている。
このようにゲート−ドレイン間に接合容量が存在する接合型トランジタの駆動方式として、例えば図15に示すように、接合型トランジスタを駆動する際にゲート駆動能力を高くするようにしたものが知られている(例えば、非特許文献1参照)。
【0003】
図15は、トランジスタ(SiC JFET)を矩形波からなる駆動信号Smでオン/オフするゲート駆動回路を表したものであって、トランジスタ(SiC JFET)のターンオン時にゲートを駆動する経路を2つ有している。すなわち、トランジスタS1のドレインが電源“+V1”に接続されソースが抵抗R2を介してトランジスタ(SiC JFET)のゲートに接続される経路と、トランジスタS2のドレインが電源“+V2”に接続されソースが抵抗R1を介してトランジスタ(SiC JFET)のゲートに接続される経路とを備えている。
【0004】
トランジスタS2及び抵抗R1からなる経路は、トランジスタ(SiC JFET)のゲート駆動電圧として必要な電圧レベルである通常のゲート駆動電圧レベルを印加するための駆動経路である。一方、トランジスタS1及び抵抗R2からなる経路は、通常のゲート駆動電圧レベルよりもゲート駆動能力を上げるための駆動経路である。このトランジスタS1のゲートには、Pulse Generator回路PGで生成される駆動パルスが入力される。Pulse Generator回路PGは、駆動信号Smの立ち上がり変化が生じた時点から短時間の間、HIGHレベルとなる駆動パルスを作成する。この駆動パルスがトランジスタS1のゲートに印加されることによって、トランジスタS1及び抵抗R2からなる経路により、通常のゲート駆動電圧レベルよりもゲート駆動能力を上げるための電圧レベルが生成される。この電圧レベルが通常のゲート駆動電圧レベルに重畳され、これにより、駆動信号Smの立ち上がりから短時間の間、ゲート駆動能力を上げることによって、ミラー効果によるスイッチング時間の遅れを減少させている。
【0005】
このように、ミラー効果によるスイッチング時間の遅れを減少させる方法として、例えば、図16に示すように、トランジスタのゲート駆動電流を制御する方法も提案されている(例えば、特許文献1参照)。
図16は、接合型トランジスタからなるトランジスタ181のゲート駆動回路であって、トランジスタ181側から負荷側に流れる電流値をカレントトランス116でセンシングしたセンシング情報や、各トランジスタ181のゲート電位の情報を取得し、これら各種情報をもとに、各トランジスタ181の変化状態、例えばミラー効果の起きている期間に入ったかどうかを信号生成手段113で判断し、信号生成手段113により、定電流回路114を制御することによって、トランジスタ181のゲート駆動能力を変化させている。すなわち、ゲート電流をミラー期間に増大させることによって、スイッチング時間の遅れを抑制するようにしている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2007−228447号公報
【非特許文献】
【0007】
【非特許文献1】“Application Notes”、Silicon Carbide Enhancement−Mode Junction Field Effect Transistor and Recommendations for Use、[online]、SemiSouth、[平成22年2月10日検索]、インターネット<URL:http://www.semisouth.com/application/application.html>
【発明の概要】
【発明が解決しようとする課題】
【0008】
ところで、上述のように、接合型トランジスタは、ゲート−ドレイン間に、接合容量によるミラー効果が発生するため、スイッチング時間が遅くなるという問題がある。これを解決するためには、駆動時に一定期間、ゲート駆動電流やゲート駆動電圧などのゲート駆動能力を高くするという手法が有効である。このゲート駆動能力を高く保つ期間は、駆動対象である接合型トランジスタの個々の接合容量に依存するため、トランジスタ毎にゲート駆動能力を高く保つ期間を設定する必要がある。若しくは、ほぼ同等のスイッチング時間の改善を与える一定のゲート駆動能力を高く保つ期間を設定する必要がある。
【0009】
ここで、接合型トランジスタでは、その構造上、IGBTやパワーMOSトランジスタと異なり、ゲート−ソース間、ゲート−ドレイン間のpn接合特性に留意した駆動が必要である。すなわち本出願人は、ゲート駆動能力を上げるためにゲート駆動電圧を上げる場合、pn接合を順方向にする駆動を続けると、大きなダイオード順方向電流が流れ、電力損失となることを見出した。
そのため、接合型トランジスタにおいて各接合型トランジスタのゲート駆動能力を的確に制御し、且つ電力損失を低減することの可能な駆動方法が望まれていた。
本発明は、このような課題に鑑みてなされたものであり、その目的とするところは、接合型トランジスタの駆動電力の損失を防ぎ、且つスイッチング時間を高速化することの可能なゲート駆動回路及びゲート駆動方法を提供することにある。
【課題を解決するための手段】
【0010】
上記目的を達成するために、本発明の請求項1にかかるゲート駆動回路は、接合型トランジスタのゲート駆動回路において、前記接合型トランジスタのスイッチング時に、前記接合型トランジスタを、当該接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い高駆動能力レベルで駆動した後、前記基準駆動能力レベルで駆動する駆動手段と、前記高駆動能力レベルで駆動する駆動時間を設定する駆動時間設定手段と、を備え、前記駆動時間は、前記接合型トランジスタのスイッチング時間、若しくは、それより短い時間に設定されることを特徴としている。
【0011】
また、本発明の請求項2にかかるゲート駆動回路は、接合型トランジスタのゲート駆動回路において、前記接合型トランジスタのスイッチング時に、前記接合型トランジスタを、当該接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い高駆動能力レベルで駆動した後、前記基準駆動能力レベルで駆動する駆動手段と、前記接合型トランジスタのドレイン電位を検出するドレイン電位検出手段と、を備え、前記駆動手段は、前記ドレイン電位検出手段で検出した前記ドレイン電位をもとに前記高駆動能力レベルから前記基準駆動能力レベルへの切り換えタイミングを決定することを特徴としている。
【0012】
また、請求項3にかかるゲート駆動回路は、前記駆動手段は、前記接合型トランジスタの遷移終了とみなすことの可能なターンオン時の閾値を有し、前記ドレイン電位が前記ターンオン時の閾値以下となるタイミング以前のタイミングを、ターンオン時の前記切り換えタイミングとして設定することを特徴としている。
また、請求項4にかかるゲート駆動回路は、前記駆動手段は、前記接合型トランジスタの遷移終了とみなすことの可能なターンオフ時の閾値を有し、前記ドレイン電位が前記ターンオフ時の閾値以上となるタイミング以前のタイミングを、ターンオフ時の前記切り換えタイミングとして設定することを特徴としている。
【0013】
さらに、請求項5にかかるゲート駆動回路は、前記切り換えタイミングとなった時点から、前記接合型トランジスタを駆動する駆動能力レベルが実際に前記基準駆動能力レベルとなるまでの所要時間を反応時間とし、前記ターンオン時の閾値は、前記接合型トランジスタの遷移終了とみなすことの可能なタイミングよりも前記反応時間だけ早いタイミングに相当する値に設定されることを特徴としている。
【0014】
さらにまた、請求項6にかかるゲート駆動回路は、前記切り換えタイミングとなった時点から、前記接合型トランジスタを駆動する駆動能力レベルが実際に前記基準駆動能力レベルとなるまでの所要時間を反応時間とし、前記ターンオフ時の閾値は、前記接合型トランジスタの遷移終了とみなすことの可能なタイミングよりも前記反応時間だけ早いタイミングに相当する値に設定されることを特徴としている。
【0015】
また、本発明の請求項7にかかるゲート駆動方法は、接合型トランジスタのゲート駆動方法であって、前記接合型トランジスタのスイッチング時に、前記接合型トランジスタを、当該接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い高駆動能力レベルで駆動し、前記接合型トランジスタのスイッチング時間、若しくは、それより短い時間、前記高駆動能力レベルで駆動した後、前記基準駆動能力レベルに切り替えることを特徴としている。
【0016】
また、本発明の請求項8にかかるゲート駆動方法は、接合型トランジスタのゲート駆動方法であって、前記接合型トランジスタのスイッチング時に、前記接合型トランジスタを、当該接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い高駆動能力レベルで駆動し、前記接合型トランジスタのドレイン電位から決定されるタイミングで、前記高駆動能力レベルから前記基準駆動能力レベルに切り換えることを特徴としている。
【0017】
また、請求項9にかかるゲート駆動方法は、前記接合型トランジスタの遷移終了とみなすことの可能なターンオン時の閾値を予め設定しておき、前記ドレイン電位が前記ターンオン時の閾値以下となるタイミング以前に前記基準駆動能力レベルでの駆動に切り換えることを特徴としている。
また、請求項10にかかるゲート駆動方法は、前記接合型トランジスタの遷移終了とみなすことの可能なターンオフ時の閾値を予め設定しておき、前記ドレイン電位が前記ターンオフ時の閾値以上となるタイミング以前に前記基準駆動能力レベルでの駆動に切り換えることを特徴としている。
【0018】
さらに、請求項11にかかるゲート駆動方法は、前記切り換えタイミングとなった時点から、前記接合型トランジスタを駆動する駆動能力レベルが実際に前記基準駆動能力レベルとなるまでの所要時間を反応時間とし、前記ターンオン時の閾値は、前記接合型トランジスタの遷移終了とみなすことの可能なタイミングよりも前記反応時間だけ早いタイミングで前記基準駆動能力レベルでの駆動への切り換えが開始されるように設定されることを特徴としている。
【0019】
さらにまた、請求項12にかかるゲート駆動方法は、前記切り換えタイミングとなった時点から、前記接合型トランジスタを駆動する駆動能力レベルが実際に前記基準駆動能力レベルとなるまでの所要時間を反応時間とし、前記ターンオフ時の閾値は、前記接合型トランジスタの遷移終了とみなすことの可能なタイミングよりも前記反応時間だけ早いタイミングで前記基準駆動能力レベルでの駆動への切り換えが開始されるように設定されることを特徴としている。
【発明の効果】
【0020】
本発明によれば、接合型トランジスタのスイッチング時に、接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い、高駆動能力レベルで駆動した後、基準駆動能力レベルに切り換えるため、接合型トランジスタのミラー効果によりスイッチング時間が長くなることを抑制することができる。また、基準駆動能力レベルへの切り換えタイミングを、接合型トランジスタのスイッチング時間に基づいて設定し、スイッチング時間相当またスイッチング時間よりも短い時間相当だけ高駆動能力レベルで駆動した時点で、基準駆動能力レベルに切り換えるようにしたため、接合型トランジスタのスイッチング期間が終了する以前のタイミングで、基準駆動能力レベルへの切り換えを行なうことができる。
【0021】
前記接合型トランジスタのスイッチング期間はミラー期間と同等程度であるため、接合型トランジスタのスイッチング期間が終了する以前のタイミング、すなわち、ミラー期間が終了する以前のタイミングで基準駆動能力レベルへの切り換えを行なうことができることになる。そのため、ミラー期間終了後も高駆動能力レベルで駆動されることに起因して接合型トランジスタのpn接合により形成されるダイオードに不要な順方向電流が流れることを回避し、接合型トランジスタの駆動電力の損失を低減することができる。
【0022】
特に、接合型トランジスタのドレイン電位を検出し、この検出したドレイン電位をもとに高駆動能力レベルから前記基準駆動能力レベルへの切換タイミングを決定することにより、ドレイン電位からミラー期間が終了するタイミングを判断することができ、ミラー期間の終了タイミングを的確に検出して、基準駆動能力レベルへの切り換えを行なうことができる。そのため、接合型トランジスタの駆動電力の損失をより確実に低減することができる。
【図面の簡単な説明】
【0023】
【図1】本発明の第1の実施の形態におけるゲート駆動回路を含むシステム構成例である。
【図2】接合型トランジスタがターンオンする場合のドレイン電位VD、ゲート電位VG、ドレイン電流IDの時間変化を表す波形図の一例である。
【図3】接合型トランジスタがターンオフする場合のドレイン電位VD、ゲート電位VG、ドレイン電流IDの時間変化を表す波形図の一例である。
【図4】(a)は接合型トランジスタの要素構造を表す説明図、(b)は(a)の要素構造と等価な回路モデルである。
【図5】高電位駆動をした場合及び非高電位駆動とした場合の各部の電位の時間変化を表す波形図の一例である。
【図6】第1の実施の形態におけるゲート駆動回路の一例を示す機能構成図である。
【図7】図6のパルス幅設定部の一例を示す構成図である。
【図8】高駆動パルス幅とドレイン電圧の立ち下がり時間との対応を表す特性図である。
【図9】駆動電圧生成部の一例を示す構成図である。
【図10】ゲート駆動信号の一例を示す波形図である。
【図11】重畳パルス生成部の一例を示す構成図である。
【図12】本発明の第2の実施の形態におけるゲート駆動回路を含むシステム構成例である。
【図13】第2の実施の形態におけるゲート駆動回路の一例を示す機能構成図である。
【図14】ターンオン閾値Vthonの設定方法を説明するための説明図である。
【図15】従来の接合型トランジスタのゲート駆動方式によるゲート駆動回路の一例である。
【図16】従来のゲート駆動方式によるゲート駆動回路の一例である。
【発明を実施するための形態】
【0024】
以下、図面を参照して本発明の実施の形態を説明する。
まず、第1の実施の形態を説明する。
初めに、本発明によるゲート駆動回路の動作原理を説明する。
図1は、接合型トランジスタ及びこの接合型トランジスタを駆動するゲート駆動回路を備えたシステムの一例を示す構成図である。
図1において、1はゲート駆動回路、2はゲート駆動回路1の駆動対象である接合型トランジスタであって、接合型トランジスタ、或いはSIT等ともいわれるトランジスタである。また、3は主電源、4は、主電源3と接合型トランジスタ2のドレインとの間に接続される負荷、5は、ゲート駆動回路1と接合型トランジスタ2のゲートとの間に介挿される外付け抵抗であって、接合型トランジスタ2のソースはGND電位に接続されている。
【0025】
ゲート駆動回路1は、図示しない上位装置から接合型トランジスタ2をオン/オフするためのゲート制御信号Scを入力し、ゲート制御信号Scに応じて接合型トランジスタ2のゲートを駆動するためのゲート駆動信号Sgを生成する。そして、生成したゲート駆動信号Sgを、外付け抵抗5を介して接合型トランジスタ2のゲートに供給する。これにより、接合型トランジスタ2がオン/オフ駆動され、接合型トランジスタ2がオン状態となることにより、主電源3に接続された負荷4が駆動される。
接合型トランジスタ2のドレイン電位VDは、接合型トランジスタ2がオン/オフすることにより、主電源3の電源電位である高電位VDDと、グランド電位GNDとの間を遷移する。
【0026】
図2及び図3は、接合型トランジスタ2がスイッチング動作するときの各部の状態を表した波形図である。
図2は、接合型トランジスタ2がターンオンする場合、図3はターンオフする場合の、接合型トランジスタ2のドレイン電位VD(一点鎖線)、ゲート電位VG(破線)、ドレイン電流ID(実線)の時間変化を表したものであり、横軸は時間、縦軸は電圧〔V〕及び電流〔A〕である。なお、図2及び図3は、接合型トランジスタ2として、ドレイン電位が400〔V〕であるときに、4〔A〕程度の電流駆動を行うことの可能な接合型トランジスタを適用したものであって、横軸の最小メモリは10〔ns〕である。また、ターンオン時にはゲートオン電位として例えば“2.5〔V〕”をゲートに印加し、ターンオフ時にはゲートオフ電位として例えば“−5〔V〕”をゲートに印加した。
【0027】
図2に示すように、ターンオン時には、ゲート電位VGの信号波形は、ゲートオフ電位から上昇するが、上昇の途中でフラットな期間(時点t1〜t2)が発生している。このフラットな期間(時点t1〜t2)がミラー効果の起こっている期間、すなわちミラー期間である。
また、ドレイン電流IDは、ターンオンに伴い零電流から急激に増加し、多少増減した後、一定電流に収束している。
【0028】
一方、ドレイン電位VDの波形は、ターンオンに伴い高電位から緩やかに減少し、ほぼゼロ電位に収束する。このドレイン電位VDの変化は、前記ゲート電位VGのミラー期間にほぼ対応して、高電位から緩やかにゼロ電位へと遷移しているのが分かる。
そして、ミラー期間が終了し、ミラー効果が生じる要因となるミラー容量へのチャージアップが終了すると、ゲート電位VGは、ゲート駆動信号Sgに応じた電位すなわち、ゲートオン電位まで上昇する。このとき、接合型トランジスタ2自体の状態遷移は、ドレイン電位VDがほぼゼロ電位に達するところで終了する。
【0029】
同様に図3に示すように、ターンオフ時のゲート電位VGも、ターンオフに伴いゲート電位VGをゲート駆動回路1側で引き下げようとしても、ミラー容量の放電が行われるミラー期間(時点t5〜t6)でフラットとなる特性を示す。このミラー期間に対応してドレイン電位VDが緩やかに高電位に上昇する。そして、ミラー期間の終了とほぼ対応して、ドレイン電位VDは高電位に収束する。
【0030】
また、ドレイン電流IDは、ドレイン電位VDが高電位に収束するのと同等のタイミングで一定電流が流れる状態から零電流に切り換わっている。
このように、ミラー期間と接合型トランジスタ2のスイッチング期間とドレイン電位VDのスイッチング期間とはほぼ対応している。そこで、本発明のゲート駆動回路1では、これら期間がほぼ対応し、ミラー期間の継続時間と接合型トランジスタ2のスイッチング時間とドレイン電位VDのスイッチング時間とがほぼ一致することを利用して、接合型トランジスタ2を駆動制御する。
【0031】
なおここでいう接合型トランジスタのスイッチング期間とは、ゲートにゲート駆動電圧が印加された時点から、このゲートへのゲート駆動電圧の印加に伴うドレイン電位VD及びドレイン電流IDの変化が収束するまでの期間をいう。前記接合型トランジスタのスイッチング時間とは、接合型トランジスタのスイッチング期間の継続時間のことをいう。また、ドレイン電位VDのスイッチング期間とは、ゲートへのゲート駆動電圧の印加に伴うドレイン電位VDの変化の開始時点から変化の終了時点までの期間をいう。前記ドレイン電位VDのスイッチング時間とは、ドレイン電位VDのスイッチング期間の継続時間をいう。
【0032】
前記ミラー期間の継続、終了などの状態は、前記図2や図3に示す各部の波形変化に基づき検出することができる。例えば、ドレイン電位VDのゼロ電位、若しくは高電位への収束状態に基づき、ミラー期間の継続、終了等の状態把握を行なうことができる。また、ゲート電位VGは、ミラー期間はゲート電位VDの変化率が小さくなること、またゲート電位VGは、ミラー期間終了後には大きな変化を示すことなどを利用することで、ミラー期間の状態把握を行なうことができる。
【0033】
図4(a)は、接合型トランジスタ2の要素構造を示した図であって、図4(b)は図4(a)の要素構造と等価な回路モデルである。
接合型トランジスタ2は、図4(a)に示すように、ソース電極14及びドレイン電極15と接続される、対向して設けられた“n+型”領域11a、11bと、“n+型”領域11aと“n+型”領域11bとの間に設けられた“n−型”領域12と、ゲート電極16と接続される“p+型”領域13a、13bとから構成される。図4(a)に示すように、ゲート電極16とソース電極14との間及びゲート電極16とドレイン電極15との間にそれぞれpn接合があり、このpn接合は、図4(b)の回路モデルでは、それぞれダイオードD2、D1で表現される。
【0034】
そして、接合型トランジスタ2は、図4(b)に示すように、ゲート電極16と抵抗Rを介してダイオードD1及びD2のアノードが接続され、ダイオードD1及びD2のカソードが、ドレイン電極15及びソース電極14間に介挿された定電流源M1の両端に接続された回路と等価な回路として表すことができる。
前記ゲート電極16とソース電極14との間、及びゲート電極16とドレイン電極15との間のpn接合のpn接合容量は、ダイオードD1、D2のもつ容量成分として扱われる。
【0035】
ターンオン時には、ドレイン電位VDの低下とともに、このゲート電極16及びドレイン電極15間のpn接合容量成分が接合型トランジスタ2によるゲイン倍の容量の大きさに見えるミラー効果が発生することになる。接合型トランジスタ2のスイッチング時間を短縮するためには、この容量、すなわちミラー容量を高速にチャージする必要がある。
ミラー容量を高速にチャージする方法として、例えば、ゲート駆動電流を増やすためにゲート駆動電圧を、pn接合が順方向駆動となる程度に大きくすることが考えられる。しかしながら、本出願人は、このようにゲート駆動電圧を大きくする方法を採用した場合、pn接合容量がチャージアップされた後も、ゲート駆動電圧が大きな状態で引き続きゲートを駆動することは、ゲート電極16及びソース電極14間のpn接合により形成されるダイオードD2に大きな順方向電流を流す効果があることを見出した。このように順方向電流を流すことはすなわち、電力損失につながる。
【0036】
そこで、本実施形態では、接合型トランジスタを、ゲート駆動能力レベルの高い高駆動能力レベル電圧で所定期間駆動した後、この高駆動能力レベル電圧よりもゲート駆動能力レベルの低い基準駆動能力レベル電圧で駆動する。前記高駆動能力レベル電圧で駆動する期間は、駆動対象の接合型トランジスタのスイッチング特性に応じて設定する。
すなわち、駆動対象の接合型トランジスタのスイッチング特性を事前に調べる。具体的には、高駆動能力レベル電圧で駆動した場合の接合型トランジスタのミラー容量のチャージアップに要する所要時間を求める。そして、この所要時間の間は、ゲート駆動電圧レベルを高駆動能力レベル電圧とし、ミラー容量のチャージアップが完了した時点で基準駆動能力レベル電圧に切り換える。
【0037】
前記基準駆動能力レベル電圧は、前記接合型トランジスタのpn接合に大きな順方向電流を流す順方向駆動にならない電圧レベルであり、且つ、接合型トランジスタ2のターンオンを保つ電圧レベルに設定される。また、前記高駆動能力レベル電圧は、基準駆動能力レベル電圧よりも高く、且つゲート駆動電圧の定格範囲内の値に設定される。なお、後述のように、この高駆動能力レベル電圧の大きさによってミラー期間の継続時間が決定される。
【0038】
前記高駆動能力レベル電圧及び基準駆動能力レベル電圧、高駆動能力レベル電圧を印加する期間を、上記のように設定することによって、前記順方向駆動となることが回避されることになる。また、接合型トランジスタ2の遷移が終了した後もゲート電位VGを高電位に保つことは電力的に無駄であり、次のターンオフ制御の際に、電位変化に時間を要することにもなるため、この点からもゲート電位VGを下げることが望ましい。
【0039】
図5は、ターンオン時にゲートを、接合型トランジスタ2のpn接合が順方向駆動になる程度に大きな電圧で駆動する高電圧駆動の場合(実線)、すなわちゲート駆動能力を高めた場合と、高電圧駆動しない場合(破線)、すなわちゲート駆動信号としてゲートオフ電位からゲートオン電位に変化する矩形波からなる駆動電圧で駆動した場合(通常のゲート駆動能力の場合)の、各部の電圧波形の変化例を示したものある。なお、横軸は時間、縦軸は電圧〔V〕である。なお、この図5においても、接合型トランジスタ2として、ドレイン電位が400〔V〕であるときに、4〔A〕程度の電流駆動を行うことの可能な接合型トランジスタを適用した。横軸の最小メモリは50〔ns〕である。また、ゲートオン電位は“2.5〔V〕”、ゲートオフ電位は“−5〔V〕”とした。
【0040】
図5において、Sgov及びSgxは、それぞれ、高電圧駆動した場合と高電圧駆動しない場合のゲート駆動回路1の出力信号、すなわちゲート駆動信号である。高電圧駆動する場合には、ゲート駆動信号Sgovを、ゲートオフ電位の“−5〔V〕”から立ち上がり“4.5〔V〕”で駆動し、高電圧駆動終了後は、“2.5〔V〕”に下がるように変化させている。高電圧駆動をしない場合は、ゲート駆動信号Sgxを、ゲートオフ電位の、“−5〔V〕から立ち上がり、そのままゲートオン電位の“2.5〔V〕”を維持するように変化させている。
【0041】
図5において、VGov及びVGxは、それぞれ、高電圧駆動をした場合(実線)と高電圧駆動しない場合(破線)の、接合型トランジスタ2のゲート電位である。高電圧駆動をした場合、ゲート電位VGovは、ゲート駆動回路1からのゲート駆動信号Sgovの増加に伴って増加し、ゲート電位VGovの変化がフラットとなるミラー期間t11〜t12を経て再度上昇する。高電圧駆動をしない場合も同様に、ゲート電位VGxは、ゲート駆動信号Sgxの増加に伴って増加し、ゲート電位VGxの変化がフラットとなるミラー期間t11〜t13を経て再度上昇する。
【0042】
図5において、VDov及びVDxは、それぞれ高電圧駆動をした場合(実線)と高電圧駆動しない場合(破線)の、接合型トランジスタ2のドレイン電位である。高電圧駆動をした場合、ドレイン電位VDovは、ゲート駆動信号Sgovの立ち上がりに伴って緩やかに減少する。同様に、高電圧駆動をしない場合も、ドレイン電位VDxは、ゲート駆動信号Sgxの立ち上がりに伴って緩やかに減少する。
ここで、高電圧駆動をした場合と高電圧駆動をしない場合とにおいて、ミラー期間を比較すると、高電圧駆動をした場合には、ミラー期間はt11〜t12間の期間L1(約80〔ns〕程度)であるのに対し、高電圧駆動をしない場合には、ミラー期間はt11〜t13間の期間L1よりも長い期間L2(約180〔ns〕程度)となっている。つまり、高電圧駆動をすることによりミラー期間が短くなっていることがわかる。
【0043】
このミラー期間の長さは高電圧駆動する際の、駆動電圧に依存する。高電圧駆動をし続けると、ミラー期間終了後に、ゲート電位VGovはゲート駆動信号Sgovに依存した電圧レベルに到達し、ゲート駆動信号Sgovが下げられると、それに応じてゲート電位VGovも低下する。
ここで、このミラー期間(t11〜t12)終了後の、高電圧駆動となっている期間のゲート電位VGovは、図5の場合、4〔V〕程度であり、図4に示す、接合型トランジスタ2のゲート電極16及びソース電極14間のpn接合からなるダイオードD1、D2の順方向電圧(例えば2.8〔V〕−3.0〔V〕程度)よりも大きい。このように、高電圧駆動となっている期間の電圧が、接合型トランジスタ2のpn接合からなるダイオードD1、D2の順方向電圧よりも高い場合には、ミラー期間終了後、ダイオードD2に大きな順方向電流が流れることになる。
【0044】
一方、ターンオフ時もミラー容量を高速放電するために、ゲート駆動電圧を大きく引き下げる必要がある。この場合も、放電終了後もさらにゲート駆動電圧を大きく引き下げた状態での駆動(すなわちゲート駆動能力を高めた状態での駆動)を続け、ターンオフのためにゲート電位VGをより低い値に保つことは、ターンオン時と同様の理由で電力的に無駄である。また、次のターンオン時には、ゲート電位VGを低いレベルから立ち上げることになり、スイッチング時間がかかることになる。
このため、本実施形態では、ターンオフ時もミラー容量の放電終了後、速やかにゲート電位VGを接合型トランジスタ2のオフ状態を保つことの可能な電圧レベルに戻し、通常のゲート駆動能力での駆動を行う。
【0045】
以下、図面を参照して本発明によるゲート駆動回路の実施形態を説明する。
図6は本発明を適用したゲート駆動回路1の一例を示す構成図である。
このゲート駆動回路1は、図示しない上位装置からのゲート制御信号Scを入力とし、ゲート駆動能力を高めた状態での駆動、すなわち高駆動能力レベルで駆動するための電圧(以下、高駆動能力レベル電圧という)と通常のゲート駆動能力レベル(以下、基準駆動能力レベルともいう。)で駆動するための電圧(以下、基準駆動能力レベル電圧という)とからなるゲート駆動信号Sgを生成し、これを、外付け抵抗5を介して接合型トランジスタ2のゲート電極に印加する。
【0046】
なお、前記基準駆動能力レベルとは、ターンオン時には、接合型トランジスタ2がオン状態に遷移後もオン状態を継続し且つゲートソース間のダイオードを順方向に駆動しないゲート駆動電圧の電圧レベルをいう。本実施の形態における接合型トランジスタ2では、ターンオン時の基準駆動能力レベルを“2.5V”としており、温度環境が200℃であっても、前記ゲートソース間のダイオードを順方向駆動しない電圧レベルとしている。
【0047】
一方、ターンオフ時の基準駆動能力レベルとは、接合型トランジスタ2がオフ状態にあるときの耐圧を所望の耐圧にし得る電圧レベルであり、且つノイズ耐性を考慮して決定されるゲート駆動電圧の電圧レベルをいう。本実施の形態における接合型トランジスタ2では、ゲート駆動電圧が“−3V”でオフ状態にあるときの耐圧が“1000V”以上となるように、ノイズ耐性を考慮して、ターンオフ時の基準駆動能力レベルを、“−5V”としている。
ゲート制御信号Scは、図示しない上位装置から、例えばフォトカプラーを介して入力されるトランジスタのオン/オフ信号である。
【0048】
本ゲート駆動回路1は、パルス幅設定部20及び駆動電圧生成部25から構成される。
パルス幅設定部20は高駆動能力レベル電圧の継続時間を決める機能をもつ。このパルス幅設定部20は、ゲートをオン/オフするためのゲート制御信号Scを入力とし、このゲート制御信号Scの立ち上がり、及び立下りのタイミングで、一定時間幅のパルスを発生するワンショット回路で構成される。このワンショット回路で発生されるパルスは駆動電圧生成部25において、高駆動能力レベル電圧から基準駆動能力レベル電圧への切り換えの際の、電圧切り換えのタイミング信号として使われる。このパルス幅設定部20の出力信号を駆動電圧切換信号Stとする。
【0049】
ゲート制御信号Scの立ち上がり及び立下りタイミングで1ショットの一定時間幅のパルスを発生する前記ワンショット回路の一例を図7に示す。
このワンショット回路は、排他的論理和EXOR回路を備えており、ゲート制御信号Scを2つに分岐し、一方は、そのまま排他的論理和EXOR回路20aに入力し、他方は、インバータ回路20bで遅延させた後、排他的論理和EXOR回路20aに入力し、排他的論理和EXOR回路20aから、インバータ回路20bでの遅延相当分に相当したパルス幅のパルス波形を得るようになっている。そして、この排他的論理和EXOR回路20aの反転出力をインバータ20cで反転した信号が、駆動電圧切換信号Stとして出力される。
【0050】
なお、図7において、インバータ回路20bを構成する2つのインバータを括弧ではさんでいるところの“n”は2個のインバータのセットをn個接続するという意味であって、複数段のインバータを設けることによって遅延量を大きくすることができるようになっている。
なお、これに限らず、例えば、1セットのインバータどうしの間に、抵抗Rと容量Cとを入れてローパスフィルタを構成し、この抵抗Rと容量Cの時定数で遅延量、つまりパルス幅を設定することも可能である。
パルス幅設定部20はターンオンとターンオフの場合に同じパルス幅となるように駆動電圧切換信号Stを生成するが、ターンオンとターンオフの場合とでパルス幅を異ならせることも可能である。この場合には、もう一系統同様の回路を設ければよい。
【0051】
次に、インバータ回路20bによる遅延量、駆動電圧切換信号Stのパルス幅の長さを決める方法の一例を説明する。
同一仕様を有する接合型トランジスタをゲート駆動する場合、事前にサンプリングを行って、そのスイッチング特性を調べる。具体的には、接合型トランジスタの短時間でのスイッチング動作を実現するために、高駆動能力レベル電圧でゲート駆動し、接合型トランジスタのスイッチングが完全に終了するまでゲート駆動を継続する。その継続時間を計測する。
【0052】
ここで、上述のようにミラー容量の充放電に要する時間が接合型トランジスタのスイッチング時間をほぼ決定し、ドレイン電圧VDのスイッチング時間が、このミラー容量の充放電に要する時間とほぼ同等の値をとる。そして、高駆動能力レベル電圧で駆動した場合のドレイン電圧VDのスイッチング時間が、高駆動能力レベル電圧で駆動すべき最長の時間となる。ドレイン電圧VDのスイッチング時間以上長い時間高駆動能力レベル電圧で駆動すると、ミラー容量の充放電に要する時間以上高駆動能力レベル電圧で駆動することになるため、ゲート−ソース間のダイオードに順方向電流を流すことになる。
【0053】
また、サンプリングした接合型トランジスタ毎に、スイッチング時間はばらつく可能性がある。そのため、高駆動能力レベル電圧での駆動時間を、ある接合型トランジスタのスイッチング特性に基づいて設定したとしても、他の接合型トランジスタのスイッチング特性と設定された高駆動能力レベル電圧での駆動時間との関係によっては、ゲート−ソース間のダイオードに順方向電流が流れる可能性がある。
このように、ゲート−ソース間のダイオードに順方向電流を流さないようにする1つの方法として、サンプリングした複数の接合型トランジスタのスイッチング時間のデータ分布よりも短い時間をスイッチング時間の代表値とし、これを、高駆動能力レベル電圧での駆動時間として、前記駆動電圧切換信号Stのパルス幅を設定する方法が挙げられる。
【0054】
この場合、パルス幅相当の接合型トランジスタのスイッチング時間よりも、より長いスイッチング時間を有する接合型トランジスタ、すなわち、スイッチング動作がより遅いスイッチング特性を持つ接合型トランジスタにとっては、高駆動能力レベル電圧での駆動時間は、この接合型トランジスタのスイッチング時間よりも短くなるため、スイッチング動作完了前、すなわち、ミラー容量の充放電が完了する前の時点で高駆動能力レベル電圧での駆動が終了することになる。しかしながら、高駆動能力レベル電圧での駆動に伴うスイッチング時間の短縮という改善により得られる効果は大きいため、これに比較すれば、ミラー容量の充放電が完了する前の時点で高駆動能力レベル電圧での駆動が終了することに伴う影響は小さい。このように、駆動対象の接合型トランジスタのスイッチング特性を検出し、接合型トランジスタのスイッチング時間に応じてパルス幅を設定する方法は、ダイオード順方向電流が流れることを避けながら、スイッチング時間の短縮を図ることができるので有効な方法である。
【0055】
ここで、高駆動能力レベル電圧での駆動時間を、スイッチング特性として検出したスイッチング時間相当よりも短くした場合の、この接合型トランジスタの実際のスイッチング時間は一般に図8に示すようになる。
なお、図8は、接合型トランジスタのターンオン時のドレイン電圧の立ち下がり時間VD(Tf)(縦軸)の、高駆動能力レベル電圧での駆動時間を表す高駆動パルス幅(ns)(横軸)依存性を示した一例である。
【0056】
高駆動能力レベル電圧が5〔V〕、基準駆動能力レベル電圧が2.5〔V〕で、高駆動能力レベル電圧での駆動が高駆動パルス幅時間続いた後に2.5〔V〕に立ち下がる条件での接合型トランジスタのスイッチング時間の変化を表している。
図8に示すように、高駆動パルス幅が50〔ns〕のとき、ドレイン電圧の立ち下がり時間VD(Tf)はほぼ50〔ns〕となっている。これに対し、高駆動能力レベル電圧での駆動を行わない場合、すなわち、高駆動パルス幅が零のときには、ドレイン電圧の立ち下がり時間VD(Tf)は略80〔ns〕となっており、高駆動能力レベル電圧での駆動を行うことにより、30〔ns〕のスイッチング時間の短縮効果が得られたことがわかる。
【0057】
そして、高駆動パルス幅を短くしていくと、ドレイン電圧の立ち下り時間VD(Tf)が増加していくが、この場合の変化はリニア的で高駆動パルス幅が半分になっても高駆動能力レベル電圧で駆動しない場合のスイッチング時間よりも15〔ns〕程度もスイッチング時間が短くなっており、スイッチングによるパワーロスの減少を考慮すると高駆動能力レベルでの駆動による効果を期待することができる。
【0058】
そのため、高駆動能力レベルでの駆動から基準駆動能力レベルでの駆動への切り換えを、スイッチング特性から得られる接合型トランジスタのスイッチング時間よりも前のタイミングで行なうことも可能である。
なお、ここでは接合型トランジスタのスイッチング時間を、ドレイン電圧VDから推測する場合について説明したが、これに限るものではなく、ゲート電圧VGの変化、若しくはゲート電流値の変化、接合型トランジスタのソース電流値の変化などからも知ることができる。
また、ここでは、ターンオン時について説明したが、ターンオフ時についても同様である。
【0059】
次に、図9により駆動電圧生成部25について説明する。
駆動電圧生成部25は、図示しない上位装置からのゲート制御信号Scと、パルス幅設定部20からの駆動電圧切換信号Stとを入力とし、図10に示すターンオン時及びターンオフ時の各駆動電圧レベルが2つの電位からなるゲート駆動信号Sgを生成し、これを、外付け抵抗5を介して接合型トランジスタ2のゲート電極に印加する。
ここで、図10の破線で示すゲート駆動信号Sg′の信号波形はターンオン時及びターンオフ時の駆動電圧レベルがそれぞれ一律に固定された駆動波形であり、ここではこの波形を基準波形と呼ぶ。
【0060】
一方、本発明におけるゲート駆動信号Sgの信号波形を表す図10の実線で表される波形は、前記基準波形Sg′に、ターンオン駆動時の重畳部Pon及びターンオフ駆動時の重畳部Poffを有する重畳パルスSpを重畳させた波形である。
本発明におけるゲート駆動信号Sgの信号波形は、図10に実線で示すように、ターンオン駆動時に、基準波形Sg′における基準電位Von1よりも電位の高い、高駆動能力レベル電圧Von2となり、一定の時間経過のタイミングで基準駆動能力レベル電圧Von1に戻る。
同様に、ターンオフ駆動時には、基準波形Sg′における基準駆動能力レベル電圧Voff1よりも電位の低い、高駆動能力レベル電圧Voff2となり、一定の時間経過のタイミングで基準駆動能力レベル電圧Voff1に戻る。
【0061】
図9は、駆動電圧生成部25の一例を示す機能構成図である。
駆動電圧生成部25は、基準波形生成部31と、重畳パルス生成部32と、合成部33と、バッファ34とを備える。
基準波形生成部31は、図示しない上位装置からのオン/オフのゲート制御信号Scをもとに、ゲート制御信号Scの立ち上がり及び立ち上がりのタイミングに同期した図10に破線で示す基準波形Sg′を生成する。重畳パルス生成部32は、前記ゲート制御信号Scをもとに、その立ち上がり及び立ち下がりに同期したタイミングで、前記図10に示す重畳パルスSpを生成する。重畳パルスSpのパルス幅は、駆動電圧切換信号Stにより決定される。
【0062】
合成部33は、基準波形生成部31で生成した基準波形Sg′と重畳パルス生成部32で生成した重畳パルスSpとをアナログ合成し、合成した信号がバッファ34を介してゲート駆動信号Sgとして出力される。
図11は、重畳パルス生成部32の一例を示す構成図である。
重畳パルス生成部32は、ターンオン時の重畳部Ponを生成する重畳パルス生成部32aとターンオフ時の重畳部Poffを生成する重畳パルス生成部32bとを備える。そして、重畳パルス生成部32は、図示しない上位装置からのオン/オフのゲート制御信号Scによりターンオンが指示されるときには重畳パルス生成部32aの出力を選択し、ターンオフが指示されるときには重畳パルス生成部32bの出力を選択し、これら重畳パルス生成部32a及び重畳パルス生成部32bの出力からなる信号を重畳パルスSpとして出力する。
【0063】
重畳パルス生成部32aは、例えば、R−Sフリップフロップ回路41aと、電圧セレクタ42aとで構成される。R−Sフリップフロップ回路41aは、ゲート制御信号Scと駆動電圧切換信号Stとを入力し、ゲート制御信号Scのパルスの立ち上がりタイミングでR−Sフリップフロップ回路41aをセット状態にし、駆動電圧切換信号Stの立ち上がりタイミングでR−Sフリップフロップ回路41aをリセット状態とする。
【0064】
電圧セレクタ42aは、ゲート駆動信号Sgの高駆動能力レベル電圧Von2から基準駆動能力レベル電圧Von1を減算した重畳レベルまたは零レベルを、R−Sフリップフロップ回路41aからの出力信号に応じて選択する。すなわち電圧セレクタ42aはR−Sフリップフロップ回路41aの出力がHIGHレベルである場合には、高駆動能力レベル電圧Von2から基準駆動能力レベル電圧Von1を減算した重畳レベルを選択し、LOWレベルである場合には零レベルを選択する。
【0065】
これによって、R−Sフリップフロップ回路41aにゲート制御信号Scの立ち上がりに伴いセット信号が入力されたときには、電圧セレクタ42aで重畳レベルが選択され、これが合成部33に出力されるため、基準駆動能力レベル電圧Von1に重畳レベルが合成された電位、すなわち高駆動能力レベル電圧Von2が合成信号として出力される。R−Sフリップフロップ回路41aに、駆動電圧切換信号Stの立ち上がりに伴いリセット信号が入力されたときには、電圧セレクタ42aで零レベルが選択され、これが合成部33に出力されるため、基準駆動能力レベル電圧Von1が合成信号として出力される。
【0066】
一方、重畳パルス生成部32bも、同様に、R−Sフリップフロップ回路41bと、電圧セレクタ42bとで構成される。R−Sフリップフロップ回路41bは、ゲート制御信号Scの反転信号と駆動電圧切換信号Stとを入力し、ゲート制御信号Scのパルスの立ち下がりに伴いR−Sフリップフロップ回路41bをセット状態にし、駆動電圧切換信号Stの立ち上がりに伴いR−Sフリップフロップ回路41bをリセット状態とする。そして、電圧セレクタ42aは、ゲート駆動信号Sgの、基準駆動能力レベル電圧Voff1の絶対値から高駆動能力レベル電圧Voff2の絶対値を減算した重畳レベルと、零レベルとの何れかを、R−Sフリップフロップ回路41bの出力信号に応じて切り換え、R−Sフリップフロップ回路41bの出力がHIGHレベルである場合には、基準駆動能力レベル電圧Voff1の絶対値から高駆動能力レベル電圧Voff2の絶対値を減算した重畳レベルを選択し、LOWレベルである場合には零レベルを選択する。
【0067】
これによって、R−Sフリップフロップ回路41bにゲート制御信号Scの立ち下がりに伴いセット信号が入力されたときには、電圧セレクタ42bで重畳レベルが選択され、これが合成部33に出力されるため、基準駆動能力レベル電圧Voff1に重畳レベルが合成された信号、すなわち高駆動能力レベル電圧Voff2が合成信号として出力される。R−Sフリップフロップ回路41bに、駆動電圧切換信号Stの立ち上がりに伴いリセット信号が入力されたときには、電圧セレクタ42bで零レベルが選択され、これが合成部33に出力されるため、基準駆動能力レベル電圧Voff1が合成信号として出力される。
【0068】
なお、上記高駆動能力レベル電圧Von2及びVoff2は、これら高駆動能力レベル電圧Von2及びVoff2の駆動能力が高いときほど、接合型トランジスタのスイッチング時間をより短縮することができるが、接合型トランジスタのゲート駆動電圧の許容範囲内で、接合型トランジスタのスイッチング時間として所望とする時間に応じて設定すればよい。
以上の構成により、ゲート制御信号Scのオン/オフに応じて、図10に実線で示すゲート駆動信号Sgが生成され、このゲート駆動信号Sgがゲート駆動回路1から外付け抵抗5を介して接合型トランジスタ2のゲート電極に印加されて接合型トランジスタが駆動されることになる。
【0069】
このため、ターンオン時及びターンオフ時には、接合型トランジスタ2をターンオンまたはターンオフするために必要な基準ゲート駆動能力よりも駆動能力が高い高駆動能力レベル電圧で駆動するため、ターンオン時にはミラー容量が速やかに充電されることによりミラー期間が短縮され、逆にターンオフ時にはミラー容量が速やかに放電されることによりミラー期間が短縮され、結果的に接合型トランジスタ2のスイッチング時間の短縮を図ることができる。したがって、スイッチング損失の低減を図ることができる。
【0070】
また、IGBTやパワーMOSトランジスタの場合には問題はないが、特に、接合型トランジスタの場合には、ミラー期間終了後も高駆動能力レベル電圧で引き続き駆動すると、pn接合に形成されるダイオードに順方向電流が流れ、電力損失につながることを本出願人は見出している。したがって、図5に一点鎖線で示すように、ターンオン時に高駆動能力レベル電圧で駆動した後、ミラー期間の終了に合わせて高駆動能力レベル電圧での駆動を終了することによってゲート電流による電力損失を低減することができる。また、特に接合型トランジスタの場合には、短時間ならそれほど影響を及ぼさないが、必要以上にゲート駆動電圧を高くすることは好ましくないため、上述のように、高電圧駆動が必要なミラー期間のみ高駆動能力レベル電圧で駆動することは効果的である。
【0071】
また、本実施の形態では高駆動能力レベル電圧で駆動する継続時間、つまり、パルス幅設定部20で設定される駆動電圧信号Stのパルス幅を固定としているため簡素な回路構成で可能である。
また、本実施の形態ではゲート駆動回路1をパルス幅設定部20と駆動電圧生成部25との2つの回路部に分けているが、パルス幅設定部20は、高駆動能力レベル電圧での駆動時間に相当するパルス幅を有する信号を発生することができればどのような回路であってもよく、また、他の回路内に組み込むことも可能である。
【0072】
例えば、駆動電圧生成部25の中の重畳パルス生成部32に、固定幅の重畳パルスを生成する回路の一部として、組み込むことも可能である。図11の重畳パルス生成部32はゲート制御信号Scの立ち上がり、立下りに応じて重畳パルスを作成し始めるが、制御信号Scを用いて、重畳パルスのパルス幅を設定する機能をもつ回路、つまりパルス幅設定回路を構成し、このパルス幅設定回路で設定されるパルス幅のタイミングでR−Sフリップフロップ回路41a、41bに対してリセットをかけるように構成することも可能である。
【0073】
次に本発明の第2の実施の形態を説明する。
なお、上記第1の実施の形態と同一部には同一符号を付与し、その詳細な説明は省略する。
図12は、接合型トランジスタ2及びこの接合型トランジスタ2を駆動する第2の実施の形態におけるゲート駆動回路1aを備えたシステムの一例を示す構成図である。この第2の実施の形態におけるゲート駆動回路を備えたシステム構成は、図1に示すシステムにおいて、ゲート駆動回路1に替えてゲート駆動回路1aを備えたものであって、ゲート駆動回路1aには、さらに、ドレイン電位信号Svdが入力されるようになっている。
【0074】
すなわち図12に示すように、第2の実施の形態におけるゲート駆動回路1aは、図示しない上位装置から接合型トランジスタ2をオン/オフするためのゲート制御信号Scを入力すると共に、接合型トランジスタ2のドレイン電位信号Svdを入力し、ゲート制御信号Sc及びドレイン電位信号Svdに応じて接合型トランジスタ2のゲートを駆動するためのゲート駆動信号Sgを生成する。そして、生成したゲート駆動信号Sgを、外付け抵抗5を介して接合型トランジスタ2のゲートに供給する。これにより、接合型トランジスタ2がオン/オフ駆動され、接合型トランジスタ2がオン状態となることにより、主電源3に接続された負荷4が駆動される。
【0075】
図13は、第2の実施の形態におけるゲート駆動回路1aの一例を示す構成図である。
本ゲート駆動回路1aは、ドレイン電位監視部21、ターンオン閾値保持部22、ターンオフ閾値保持部23、駆動電圧切換信号生成部24、及び駆動電圧生成部25から構成される。
ドレイン電位監視部21は、接合型トランジスタ2のドレイン電位VDを表すドレイン電位信号Svdから、ターンオン、ターンオフ時のドレイン電位VDの変化状況を反映するドレイン電位信号Svd′を生成する。例えば、ターンオン判別用とターンオフ判別用に2つの抵抗分割を使うことでドレイン電位VDを反映するドレイン電位信号Svd′を生成することができる。すなわち、ターンオン時にはドレイン電位信号Svdからゼロ電位付近の信号を生成し、ターンオフ時にはドレイン電位VDが主電源3の電源電圧VDD付近の高電位となるため、この高電位をゲート駆動回路1aで扱うことの可能な電位レベルに抵抗分割してレベルダウンさせることで、ドレイン電位信号Svd′を生成する。
【0076】
駆動電圧切換信号生成部24は、接合型トランジスタ2のターンオンまたはターンオフの遷移がほぼ終了したタイミングを示す信号を生成する。この遷移終了のタイミングでゲート駆動電圧のレベルを変えるので、以後、この信号を駆動電圧切換信号Stと呼ぶ。
前記図2及び図3で説明したように、ターンオン時は、ドレイン電位VDはゼロ電位に収束し、ターンオフ時は、ドレイン電位VDは主電源3の電源電圧レベルの高電位に収束する。したがって、ターンオン時及びターンオフ時に、ドレイン電位VDがそれぞれゼロ電位または電源電圧レベルに収束することを利用して、遷移終了のタイミングを決定する。すなわち、ドレイン電位VDがそれぞれゼロ電位または電源電圧レベルに収束したとみなすことの可能な閾値レベルをそれぞれ設定し、ドレイン電位VDが、その閾値を越えたところで遷移がほぼ終了したと判断する。
【0077】
この駆動電圧切換信号生成部24は、図示しない上位装置からの接合型トランジスタ2をオン/オフ制御するためのゲート制御信号Scと、ドレイン電位監視部21で生成したドレイン電位信号Svd′と、ターンオン閾値保持部22及びターンオフ閾値保持部23で保持するターンオン閾値Vthon、ターンオフ閾値Vthoffとを入力し、これらをもとに、ゲート制御信号Scでターンオンが指示されるときには、ドレイン電位信号Svd′がターンオン閾値Vthon以下となるタイミングでHIGHレベルに切り換わる駆動電圧切換信号Stを生成し、ゲート制御信号Scでターンオフが指示されるときには、ドレイン電位信号Svd′がターンオフ閾値Vthoff以上となるタイミングでHIGHレベルに切り換わる駆動電圧切換信号Stを生成する。
なお、ターンオン閾値保持部22とターンオフ閾値保持部23には遷移終了を判定するための電位閾値として、ターンオン閾値Vthon、ターンオフ閾値Vthoffを予め設定しておく。
【0078】
前記駆動電圧切換信号生成部24は、例えば、2つのコンパレータとセレクタとを含んで構成され、ターンオン閾値Vthonとドレイン電位信号Svd′とを第1のコンパレータで比較し、ドレイン電位信号Svd′がターンオン閾値Vthon以下であるときHIGHレベルとなるオンタイミング信号を出力する。同様に、ターンオフ閾値Vthoffとドレイン電位信号Svd′とを第2のコンパレータで比較し、ドレイン電位信号Svd′がターンオフ閾値Vthoff以上であるときHIGHレベルとなるオフタイミング信号を出力する。そして、セレクタにより、ゲート制御信号Scがターンオンを指示する信号である場合にはオンタイミング信号を選択し、ゲート制御信号Scがターンオフを指示する信号である場合にはオフタイミング信号を選択し、選択したオンタイミング信号またはオフタイミング信号を駆動電圧切換信号Stとして駆動電圧生成部25に出力する。
【0079】
次に、ターンオン閾値Vthon及びターンオフ閾値Vthoffの設定方法を説明する。
ターンオン閾値Vthon及びターンオフ閾値Vthoffは、ドレイン電位VDがターンオン電位またはターンオフ電位に収束するまでのスイッチング時間に基づいて設定する。
またその際、接合型トランジスタ2を、通常よりも高駆動電圧(ターンオン時)、または通常よりも低駆動電圧(ターンオフ時)で駆動する、ゲート駆動能力を高めた状態(高駆動能力レベル)での駆動を行った後、通常のゲート駆動能力(基準駆動能力レベル)での駆動に切り換える場合に、ゲート駆動能力の切換タイミングが検出された時点から、接合型トランジスタ2のゲートに実際に印加される電位、つまりゲート電位VGが、通常のゲート駆動能力レベル(基準駆動能力レベル)の電位に切り換わるまでの信号処理時間、すなわち反応時間を考慮してターンオン閾値Vthon及びターンオフ閾値Vthoffを設定する。
【0080】
ここで、接合型トランジスタ2のドレイン電位VDが、ゲートオン電位とゲートオフ電位との間で遷移するために必要なスイッチング時間は、同一条件で高電圧駆動を行ったとしても、接合型トランジスタ2の個々の特性のばらつきにより異なる。
例えば、図14に示すように、ドレイン電位VD1(一点鎖線)の場合のように、ゲートオフ電位からゲートオン電位に比較的速やかに遷移する場合や、ドレイン電位VD2(実線)の場合のように、ゲートオフ電位からゲートオン電位に遷移するまでに比較的時間を要する場合もあり、接合型トランジスタ毎に遷移時間にばらつくことが有り得る。
【0081】
このため、個々の接合型トランジスタの特性に関係なく、高電圧駆動を行うタイミングとして同一のターンオン閾値Vthonを用いて駆動制御する場合には、各接合型トランジスタの特性に応じたスイッチング時間を満足するように高駆動電圧を行う期間を設定する必要がある。
そのためには、例えば、同一仕様を有する多数の接合型トランジスタをサンプリング対象として特性測定を行い、ドレイン電位VDのスイッチング時間が最も遅い接合型トランジスタ及び最も早い接合型トランジスタのスイッチング時間から、ドレイン電位VDのスイッチング時間の最大値及び最小値を把握する。そして、このドレイン電位VDのスイッチング時間の最大値及び最小値を考慮してターンオン閾値Vthonを設定する。
【0082】
例えば、接合型トランジスタのpn接合により形成されるダイオードに順方向電流が流れないようにするには、ドレイン電位VDのスイッチング時間が最小となる接合型トランジスタの特性に基づき、ターンオン閾値Vthonを設定し、このターンオン閾値Vthonを用いて接合型トランジスタに対して高駆動電圧を行う期間を設定すればよい。
つまり、図14の場合には、スイッチング時間がより短いドレイン電位VD1の特性に基づきターンオン閾値Vthonを設定し、例えば、ターンオン閾値Vthon=電位Vt1(>0)として設定する。
【0083】
これにより、ドレイン電位VD1が零に到達する以前に高電圧駆動(高駆動能力レベルでの駆動)は終了し、通常の電圧駆動(基準駆動能力レベルでの駆動)が行われるため、ドレイン電位VD1が零に収束した後も高電圧駆動が行われることはなく、この接合型トランジスタのpn接合により形成されるダイオードに順方向電流が流れることを回避することができる。
【0084】
前記電位Vt1は、以下の手順で設定する。すなわち、ゲート駆動回路1aにおいて、ドレイン電位VD(ドレイン電位信号Svd)とターンオン閾値Vthonとから駆動電圧切換信号生成部24においてドレイン電位VDの遷移終了と判定した時点から、この遷移終了との判定を受けて、駆動電圧生成部25から出力されるゲート駆動信号Sgが基準駆動能力レベル電圧に実際に切り替わるまでの所要時間、すなわち、ドレイン電位VD(ドレイン電位信号Svd)がターンオン閾値Vthonに達したことに対するゲート駆動回路1aの反応時間をTdly〔ns〕とする。そして、ドレイン電位VDのスイッチング時間が最小となる特性を有する接合型トランジスタをターンオン閾値Vthonとし、図14に示すように、このターンオン閾値Vthon設定用の接合型トランジスタのドレイン電位VD1が略零となる時刻をT1としたとき、時刻“T1−Tdly”のときのドレイン電位VD1の値Vt1を、ターンオン閾値Vthonとする。
【0085】
このようにして設定したターンオン閾値Vthonを用いて、図14のドレイン電位VD1の特性を有する接合型トランジスタ及びドレイン電位VD2の特性を有する接合型トランジスタを駆動制御すると、ドレイン電位VD1の特性を有する接合型トランジスタの場合には、ドレイン電位VD1がVt1以下となった時点で高駆動能力レベルでの駆動から基準駆動能力レベルでの駆動への切り換えが開始されることになり、この時点から反応時間Tdly〔ns〕が経過した時刻T1で、ドレイン電位VD1は略零に収束し、且つ、ゲート駆動信号Sgは実際に基準駆動能力レベル電圧に切り換わる。したがって、ドレイン電位VDの遷移が終了し接合型トランジスタのスイッチング動作が終了した後の時点で、ゲート駆動信号Sgの応答遅れのために、ゲート駆動信号Sgが基準駆動能力レベル電圧に切り換わっておらず、そのため、接合型トランジスタのスイッチング動作は終了しているにも関わらず、基準駆動能力レベル電圧よりも高い高駆動能力レベル電圧がゲートに印加されることによって、接合型トランジスタのpn接合により形成されるダイオードに順方向電流が流れることを回避することができる。
【0086】
一方、ドレイン電位VD2の特性を有する接合型トランジスタの場合には、ドレイン電位VD2がVt1以下となった時刻T1′で、高駆動能力レベルでの駆動から基準駆動能力レベルでの駆動への切り換えが開始され、ドレイン電位VD2がVt1以下となった時刻T1′から反応時間Tdly〔ns〕が経過した時点で、ゲート駆動信号Sgが基準駆動能力レベル電圧に切り換わることになる。
このドレイン電位VD2の特性を有する接合型トランジスタの場合、ドレイン電位VD2は時刻T2で略零に収束するため、反応時間Tdly〔ns〕を考慮すると、ゲート駆動信号Sgの基準駆動能力レベル電圧への切り換えは、時刻“T2−Tdly”に相当する時刻T2′で開始すればよいことになる。しかしながら、上述のように、ドレイン電位VD2がVt1以下となった時刻T1′で基準駆動能力レベル電圧への切り換えが開始されるため、Δtだけ早いタイミングで切り換えが開始されることになる。
【0087】
このため、ドレイン電位VDの遷移終了よりもΔtだけ前の時点で、ゲート駆動信号Sgが基準駆動能力レベル電圧に切り換わるが、遷移終了後に基準駆動能力レベル電圧よりも高い高駆動能力レベル電圧となることはないため、接合型トランジスタのpn接合により形成されるダイオードに順方向電流が流れることはない。
また、この場合早めにゲートの高電圧駆動が終了するため、結果的に接合型トランジスタのスイッチング終了は多少遅くなるが、高電圧駆動による接合型トランジスタ全体のスイッチング時間の改善に比較すると大きな問題とはならない。一方、このような早めに切換が終了する閾値の設定は順方向電流を流さないことを確実にする効果がある。
【0088】
また、接合型トランジスタにおいて、ドレイン電位VDが零に収束するまでのスイッチング時間の短縮、すなわち接合型トランジスタのスイッチング時間の短縮を優先する場合には、ドレイン電位VDのスイッチング時間が最大となる特性を有する接合型トランジスタのスイッチング特性に基づきターンオン閾値Vthonを設定し、このターンオン閾値Vthonを用いて接合型トランジスタに対して高駆動電圧を行う期間を設定すればよいが、この場合は、スイッチング時間が短いものに対して順方向電流を流す可能性がでてくるため、これを考慮してターンオン閾値Vthonを設定する必要がある。
【0089】
また、ターンオン閾値Vthonは、複数の接合型トランジスタをサンプリング対象とし、ドレイン電位VDのスイッチング時間が最小または最大となる接合型トランジスタのドレイン電位VDの特性に応じてターンオン閾値Vthonを設定する場合に限るものではない。例えば、ドレイン電位VDのスイッチング時間がほぼ同等とみなすことのできる接合型トランジスタの数が最多となる接合型トランジスタのドレイン電位VDの特性、或いは、複数の接合型トランジスタの各ドレイン電位VDのスイッチング時間の平均値とほぼ同等のドレイン電位VDのスイッチング時間を有する接合型トランジスタのドレイン電位VDの特性等に基づき、ターンオン閾値Vthonを設定するようにしてもよい。
また、同一仕様の複数の接合型トランジスタをサンプリング対象とし、これら複数の接合型トランジスタの特性から閾値を設定する場合に限るものではなく、接合型トランジスタ個別に特性を検出し、検出した特性を用いて接合型トランジスタ毎に適切な閾値を設定する構成とすることも可能である。
【0090】
例えば、ターンオン時のドレイン電位VDの減少過程をモニタする。そして、主電源3の電源電圧VDDに対し、ドレイン電位VDが、例えば“(2/3)×VDD”から“(1/2)×VDD”に変化するまでの所要時間を計測する。この計測は、例えば、コンパレータで、ドレイン電位VDと“(2/3)×VDD”及び“(1/2)×VDD”をそれぞれ比較することで、ドレイン電位VDが“(2/3)×VDD”となるタイミング及びドレイン電位VDが“(1/2)×VDD”となるタイミングを検出する。そして、ドレイン電位VDが“(2/3)×VDD”となるタイミングを開始タイミング、ドレイン電位VDが“(1/2)×VDD”となるタイミングを終了タイミングとして、開始タイミングから終了タイミング間の時間を積分回路で電圧変換する。このようにして積分回路で変換される電圧値から、図14のドレイン電位VD1の波形の傾きが分かる。つまり、このドレイン電位波形の傾きから、ターンオン時のドレイン電位VD1のスイッチング時間、すなわち、図14の時刻T1を予測・演算することができる。
したがって、この時刻T1と前述のようにして検出したゲート駆動回路1aの反応時間Tdly〔ns〕とから、“T1−Tdly”におけるドレイン電位VDを求め、これをターンオン閾値Vthonとして設定すればよい。
なお、ここでは、ターンオン閾値Vthonの設定方法を説明したが、ターンオフ閾値Vthoffの場合も同様の手順で設定すればよい。
【0091】
次に、駆動電圧生成部25について説明する。
駆動電圧生成部25は、上記第1の実施の形態における駆動電圧生成部25と同一であって、図示しない上位装置からのゲート制御信号Scと、駆動電圧切換信号生成部24からの駆動電圧切換信号Stとを入力とし、図10に示すターンオン時及びターンオフ時の各駆動電圧レベルが2つの電位からなるゲート駆動信号Sgを生成し、これを、外付け抵抗5を介して接合型トランジスタ2のゲート電極に印加する。
【0092】
以上の構成により、ゲート制御信号Scのオン/オフに応じて、図10に実線で示すゲート駆動信号Sgが生成され、このゲート駆動信号Sgがゲート駆動回路1aから外付け抵抗5を介して接合型トランジスタ2のゲート電極に印加されて接合型トランジスタが駆動されることになる。
このため、ターンオン時及びターンオフ時には、接合型トランジスタ2をターンオンまたはターンオフするために必要な基準駆動能力レベル電圧よりも駆動能力が高い高駆動能力レベル電圧で駆動するため、ターンオン時にはミラー容量が速やかに充電されることによりミラー期間が短縮され、逆にターンオフ時にはミラー容量が速やかに放電されることによりミラー期間が短縮され、結果的に接合型トランジスタ2のスイッチング時間の短縮を図ることができる。したがって、スイッチング損失の低減を図ることができる。
【0093】
また、ミラー期間の長さは、接合型トランジスタの仕様や駆動条件などによって予測することはできるが、上述のように、実際のドレイン電位VDに基づいてミラー期間の終了タイミングを推測しているため、より精度よくミラー期間の終了タイミングを推測することができる。この推測したミラー期間の終了タイミングに基づいて高駆動能力レベル電圧から基準駆動能力レベル電圧への切り換えを行なうことによって、より確実にダイオードの順方向電流が流れることを回避することができる。
【0094】
また、高駆動能力レベル電圧から基準駆動能力レベル電圧への切り換えタイミングを、駆動対象の接合型トランジスタ毎に設定することができ、すなわち接合型トランジスタ毎にそのスイッチング特性に応じて設定することができるため、駆動能力レベルのレベル設定を個別に行なうことができ、且つそれぞれに適した高レベルに設定することも可能であるため、スイッチング時間を短縮化しやすい。
【0095】
また、ゲート駆動電圧の電圧レベルに応じて、接合型トラジスタのスイッチング時間は変化し、すなわちミラー期間も変化するため、これに応じて高駆動能力レベル電圧での駆動時間も変化させる必要がある。しかしながら、この第2の実施の形態では、実際のドレイン電位VDに基づいてミラー期間の終了タイミングを推測し、これに基づき高駆動能力レベル電圧から基準駆動能力レベル電圧への切り換えを行なっているため、高駆動能力レベル電圧を増減させた場合であっても、これに適した的確なタイミングで基準駆動能力レベルへの切り換えを行なうことができる。
【0096】
ここで、第1の実施の形態では、高駆動能力レベル電圧での駆動時間が固定であるため、高駆動能力レベル電圧のレベル調整を行なう場合には高駆動能力レベル電圧での駆動時間を考慮する必要があるが、第2の実施の形態では、高駆動能力レベル電圧の大きさに応じて高駆動能力レベル電圧での駆動時間が自動的に調整され、高駆動能力レベル電圧の大きさに応じて高駆動能力レベル電圧での駆動時間が決定されることになるため、高駆動能力レベル電圧での駆動時間よりも優先して高駆動能力レベル電圧を調整することができる。よって、高駆動能力レベル電圧を、より高レベル化することが可能となり、スイッチング時間のさらなる短縮化を図ることができる。
【0097】
また、このように、駆動能力レベルを増減させた場合であってもこれに適した的確なタイミングで基準駆動能力レベルへの切り換えが自動的に行なわれるため、駆動能力レベルを調整するだけで、接合型トランジスタのスイッチング時間の調整を容易に行なうことができる。
また、上記第2の実施の形態においては、ゲートオン時、ゲートオフ時に遷移終了とみなすことの可能なドレイン電位信号Svd′をターンオン閾値、ターンオフ閾値として設定し、ドレイン電位信号Svd′がターンオン閾値以下、またはターンオフ閾値以上となるタイミングで、高駆動能力レベル電圧から基準駆動能力レベル電圧での駆動に切り換える場合について説明したがこれに限るものではない。
【0098】
上述のように、ゲート駆動時に高駆動能力レベル電圧で駆動を行うことより、ドレイン電位VDのスイッチング時間を大きく改善することができるため、ターンオン閾値、ターンオフ閾値の増減変化が接合型トランジスタのスイッチング時間の変化に与える影響は比較的小さいと考えられる。
そのため、高駆動能力レベル電圧から基準駆動能力レベル電圧への切り換えを、ドレイン電位信号Svd′が、遷移終了とみなすことの可能なターンオン閾値以下となるタイミング或いはターンオフ閾値以上となるタイミングよりも前のタイミングで行うことも可能であり、例えば接合型トランジスタのスイッチング時間として要求される時間を考慮して切り換えタイミングを設定すればよい。ドレイン電位信号Svd′が、遷移終了とみなすことの可能なターンオン閾値以下となるタイミング或いはターンオフ閾値以上となるタイミングよりも前のタイミングで、駆動能力レベルの切り換えを行なうことは、接合型トランジスタのスイッチング特性のバラツキを考慮するとダイオードに順方向電流を流さない方向となるので有効である。
【0099】
また、上記第2の実施の形態ではミラー期間が終了したかどうか、すなわちミラー容量の充放電の終了タイミングを、ドレイン電位VDに基づき検出している。
ここで、ミラー容量の充放電が終了したかどうかの判断は、例えば、ゲート電極のゲート電位VGや、接合型トランジスタ2のソース側にシャント抵抗を設けることによりシャント抵抗の電圧値からも、予測することができる。
しかしながら、ゲート電位VGは比較的振動しやすく、ミラー期間の終了を的確に検出することが難しい。また、ミラー容量の充放電の終了タイミングを、ゲート電位VGの変化から判定する場合、これはミラー期間が終了した状態を検知することになる。すなわちpn接合により形成されるダイオードの順方向電流が流れ始め、ゲート電位VGが変化した段階でミラー期間の終了と判断されてこの時点で、高速に順方向電流を遮断することになる。
【0100】
また、接合型トランジスタのソース側にシャント抵抗を設けた場合も同様に、ミラー期間が終了し、pn接合のダイオードに順方向電流が流れ始めたときこの電流によるシャント抵抗の電圧増加を検出することになるため、この時点では既に順方向電流が流れ始めている。つまり電力損失が発生し始めた後に、順方向電流が遮断されることになる。
これに対し、ドレイン電位VDからミラー期間の終了を判断する方法の場合には、ドレイン電位VDは、ターンオン及びターンオフ時には、主電源3の電源電位である高電位VDDと、グランド電位GND(図7の場合0〔V〕)との間を遷移することから、ドレイン電位VDが高電位VDDまたはグランド電位GNDに収束したか否かを判断することによりミラー期間の終了を判断しているため、ドレイン電位VDが高電位VDDまたはグランド電位GNDに達する前に、ミラー期間が終了する時点を予測することができる。
【0101】
そして、第2の実施の形態では、このドレイン電位VDに基づくタイミングで、ゲート駆動電圧を高駆動能力レベル電圧から基準駆動能力レベル電圧に切り換えているため、ミラー期間が終了する以前、すなわち順方向電流が流れ始める以前に基準駆動能力レベル電圧への切り換えを開始することができるため、順方向電流が流れる前に対応することができ、制御遅れにより順方向電流が流れることに伴う、電力損失の発生を防ぐことができる。
【0102】
なお、上記第2の実施の形態においては、ゲート駆動信号Sgの応答遅れを考慮して、基準駆動能力レベル電圧への切り換えタイミングを設定しているが、上記第1の実施の形態においても同様に、ゲート駆動信号Sgの応答遅れを考慮することも可能である。第1の実施の形態に適用する場合には、パルス幅設定部20で設定される、駆動電圧切換信号Stのパルス幅を、ゲート駆動回路1aの反応時間Tdly〔ns〕相当だけ短くなるように設定すればよい。
【0103】
また、上記各実施の形態においては、ゲート駆動能力を、ゲート駆動電圧の電圧値を異ならせることによって変えているが、ゲート駆動能力を変化させる方法として、電流駆動経路を複数用意し、その経路を選択することでゲート駆動能力を変える回路構成とすることも可能である。
また、上記各実施の形態においては、ゲート駆動時、例えば、ターンオン時には、電圧レベルを、ターンオフ時の基準駆動能力レベル電圧からターンオン時の高駆動能力レベル電圧に変化させることになり、電圧レベルの変化幅が大きくなるが、この駆動能力レベルを変化させることに伴うドレイン電流の変化が急激となりノイズ発生が大きい場合には、高駆動能力レベルへの変化を、複数段階にわけて、電圧レベルを段階的に変化させることで、ノイズ削減を図ることも可能である。
【0104】
また、上記各実施の形態においては、基準波形生成部31で生成した基準波形Sg′と、重畳パルス生成部32で生成した重畳パルスSpとを合成部33で重畳して図10に示すゲート駆動信号Sgを生成する場合について説明したが、このように重畳させる場合に限るものではなく、高駆動能力電位Von2及びVoff2からなる矩形波信号を生成し、この矩形波信号と基準波形Sg′とを、駆動電圧切換信号Stに基づき切り換えることで、結果的に図10に示すゲート駆動信号Sgが、ゲートに印加される構成とすることも可能である。
【0105】
また、ゲート駆動電圧を、例えば、ターンオフ時の基準駆動能力レベル電圧からターンオン時の高駆動能力レベル電圧まで変化させる際に、スルーレートを小さくし、ノイズ発生を防ぎながらスイッチング時間の短縮を図ることも可能である。
また、上記各実施の形態においては、ターンオン時及びターンオフ時共に高駆動能力レベル電圧で駆動した後、基準駆動能力レベル電圧に切り換える場合について説明したが、必ずしもターンオン時及びターンオフ時共に、高駆動能力レベル電圧で駆動する必要はない。
【0106】
つまり、接合型トランジスタのスイッチング時間は、ターンオン時とターンオフ時とで異なる。そのため、ターンオン時及びターンオフ時のうち一方はスイッチング時間が長いため、スイッチング時間の短縮を図るために高駆動能力レベル電圧での駆動が必要であるが、他方はスイッチング時間が短いため高駆動能力レベル電圧での駆動を行う必要のない状況が生じる可能性がある。よって、必要に応じてターンオン時のみまたはターンオフ時のみの、何れか一方の場合にのみ高駆動能力レベル電圧で駆動するようにすることも可能である。
【0107】
また、上記各実施の形態においては、接合型トランジスタ2として、図4に示すように、縦型の接合型トランジスタを適用した場合について説明したが、横型の接合型トランジスタであっても適用することができ、要は、ゲート及びドレイン間に、pn接合容量が存在し、このpn接合容量によって、ミラー期間が発生するトランジスタであれば適用することができる。
【0108】
また、上記各実施の形態においては、接合型トンラジスタ単体を駆動する場合について説明したが、複数の接合型トランジスタを、ドレイン、ゲート、ソースを共通にして電流能力を上げるようにしたモジュールに適用することも可能である。
モジュールの場合は、モジュールに用いる接合型トランジスタのスイッチング特性を事前に評価し、その評価結果に基づきスイッチング特性が近似している接合型トランジスタを組み合わせる等の処理を行なってモジュールを構成することも可能である。
【0109】
上記第1の実施の形態に記載のゲート駆動回路をモジュールに適用する場合には、上記第1の実施の形態におけるパルス幅設定部20でのパルス幅の設定のために、上述のように、モジュールのスイッチング特性をサンプリング計測しパルス幅を決めてもよい。また、前記モジュールを構成する接合型トランジスタの評価を行なった際に得たスイッチング特性を利用してパルス幅を設定してもよい。
また、第2の実施の形態を適用した場合も共通化されたドレイン電位に応じて高駆動能力レベル電圧から基準駆動能力レベル電圧に切り換えることにより、不要な順方向電流を流すことを回避することができる。
ここで、上記実施の形態において、パルス設定部20が駆動時間設定手段に対応し、駆動電圧生成部25が駆動手段に対応し、ドレイン電位監視部21がドレイン電位検出手段に対応している。
【符号の説明】
【0110】
1、1a ゲート駆動回路
2 接合型トランジスタ
3 主電源
4 負荷
5 外付け抵抗
20 パルス幅設定部
21 ドレイン電位監視部
22 ターンオン閾値保持部
23 ターンオフ閾値保持部
24 駆動電圧切換信号生成部
25 駆動電圧生成部
31 基準波形生成部
32 重畳パルス生成部
33 合成部
34 バッファ
41a、41b R−Sフリップフロップ
42a、42b 電圧セレクタ
【技術分野】
【0001】
本発明は、ゲート−ドレイン間に接合容量が存在する接合型トランジスタ(Field Effect Transistor)のゲート駆動回路及びゲート駆動方法に関する。
【背景技術】
【0002】
炭化ケイ素(SiC、シリコンカーバイト)等からなる接合型トランジスタ或いは、SIT(Static Induction Transistor 静電誘導トランジスタ)等ともいわれる、ゲート−ドレイン間に接合容量が存在するトランジスタ(以後、接合型トランジスタという)においては、ゲート駆動時にミラー効果により、ゲート−ドレイン間の容量が大きく見え、この容量のためにスイッチング動作が遅くなることが知られている。
このようにゲート−ドレイン間に接合容量が存在する接合型トランジタの駆動方式として、例えば図15に示すように、接合型トランジスタを駆動する際にゲート駆動能力を高くするようにしたものが知られている(例えば、非特許文献1参照)。
【0003】
図15は、トランジスタ(SiC JFET)を矩形波からなる駆動信号Smでオン/オフするゲート駆動回路を表したものであって、トランジスタ(SiC JFET)のターンオン時にゲートを駆動する経路を2つ有している。すなわち、トランジスタS1のドレインが電源“+V1”に接続されソースが抵抗R2を介してトランジスタ(SiC JFET)のゲートに接続される経路と、トランジスタS2のドレインが電源“+V2”に接続されソースが抵抗R1を介してトランジスタ(SiC JFET)のゲートに接続される経路とを備えている。
【0004】
トランジスタS2及び抵抗R1からなる経路は、トランジスタ(SiC JFET)のゲート駆動電圧として必要な電圧レベルである通常のゲート駆動電圧レベルを印加するための駆動経路である。一方、トランジスタS1及び抵抗R2からなる経路は、通常のゲート駆動電圧レベルよりもゲート駆動能力を上げるための駆動経路である。このトランジスタS1のゲートには、Pulse Generator回路PGで生成される駆動パルスが入力される。Pulse Generator回路PGは、駆動信号Smの立ち上がり変化が生じた時点から短時間の間、HIGHレベルとなる駆動パルスを作成する。この駆動パルスがトランジスタS1のゲートに印加されることによって、トランジスタS1及び抵抗R2からなる経路により、通常のゲート駆動電圧レベルよりもゲート駆動能力を上げるための電圧レベルが生成される。この電圧レベルが通常のゲート駆動電圧レベルに重畳され、これにより、駆動信号Smの立ち上がりから短時間の間、ゲート駆動能力を上げることによって、ミラー効果によるスイッチング時間の遅れを減少させている。
【0005】
このように、ミラー効果によるスイッチング時間の遅れを減少させる方法として、例えば、図16に示すように、トランジスタのゲート駆動電流を制御する方法も提案されている(例えば、特許文献1参照)。
図16は、接合型トランジスタからなるトランジスタ181のゲート駆動回路であって、トランジスタ181側から負荷側に流れる電流値をカレントトランス116でセンシングしたセンシング情報や、各トランジスタ181のゲート電位の情報を取得し、これら各種情報をもとに、各トランジスタ181の変化状態、例えばミラー効果の起きている期間に入ったかどうかを信号生成手段113で判断し、信号生成手段113により、定電流回路114を制御することによって、トランジスタ181のゲート駆動能力を変化させている。すなわち、ゲート電流をミラー期間に増大させることによって、スイッチング時間の遅れを抑制するようにしている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2007−228447号公報
【非特許文献】
【0007】
【非特許文献1】“Application Notes”、Silicon Carbide Enhancement−Mode Junction Field Effect Transistor and Recommendations for Use、[online]、SemiSouth、[平成22年2月10日検索]、インターネット<URL:http://www.semisouth.com/application/application.html>
【発明の概要】
【発明が解決しようとする課題】
【0008】
ところで、上述のように、接合型トランジスタは、ゲート−ドレイン間に、接合容量によるミラー効果が発生するため、スイッチング時間が遅くなるという問題がある。これを解決するためには、駆動時に一定期間、ゲート駆動電流やゲート駆動電圧などのゲート駆動能力を高くするという手法が有効である。このゲート駆動能力を高く保つ期間は、駆動対象である接合型トランジスタの個々の接合容量に依存するため、トランジスタ毎にゲート駆動能力を高く保つ期間を設定する必要がある。若しくは、ほぼ同等のスイッチング時間の改善を与える一定のゲート駆動能力を高く保つ期間を設定する必要がある。
【0009】
ここで、接合型トランジスタでは、その構造上、IGBTやパワーMOSトランジスタと異なり、ゲート−ソース間、ゲート−ドレイン間のpn接合特性に留意した駆動が必要である。すなわち本出願人は、ゲート駆動能力を上げるためにゲート駆動電圧を上げる場合、pn接合を順方向にする駆動を続けると、大きなダイオード順方向電流が流れ、電力損失となることを見出した。
そのため、接合型トランジスタにおいて各接合型トランジスタのゲート駆動能力を的確に制御し、且つ電力損失を低減することの可能な駆動方法が望まれていた。
本発明は、このような課題に鑑みてなされたものであり、その目的とするところは、接合型トランジスタの駆動電力の損失を防ぎ、且つスイッチング時間を高速化することの可能なゲート駆動回路及びゲート駆動方法を提供することにある。
【課題を解決するための手段】
【0010】
上記目的を達成するために、本発明の請求項1にかかるゲート駆動回路は、接合型トランジスタのゲート駆動回路において、前記接合型トランジスタのスイッチング時に、前記接合型トランジスタを、当該接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い高駆動能力レベルで駆動した後、前記基準駆動能力レベルで駆動する駆動手段と、前記高駆動能力レベルで駆動する駆動時間を設定する駆動時間設定手段と、を備え、前記駆動時間は、前記接合型トランジスタのスイッチング時間、若しくは、それより短い時間に設定されることを特徴としている。
【0011】
また、本発明の請求項2にかかるゲート駆動回路は、接合型トランジスタのゲート駆動回路において、前記接合型トランジスタのスイッチング時に、前記接合型トランジスタを、当該接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い高駆動能力レベルで駆動した後、前記基準駆動能力レベルで駆動する駆動手段と、前記接合型トランジスタのドレイン電位を検出するドレイン電位検出手段と、を備え、前記駆動手段は、前記ドレイン電位検出手段で検出した前記ドレイン電位をもとに前記高駆動能力レベルから前記基準駆動能力レベルへの切り換えタイミングを決定することを特徴としている。
【0012】
また、請求項3にかかるゲート駆動回路は、前記駆動手段は、前記接合型トランジスタの遷移終了とみなすことの可能なターンオン時の閾値を有し、前記ドレイン電位が前記ターンオン時の閾値以下となるタイミング以前のタイミングを、ターンオン時の前記切り換えタイミングとして設定することを特徴としている。
また、請求項4にかかるゲート駆動回路は、前記駆動手段は、前記接合型トランジスタの遷移終了とみなすことの可能なターンオフ時の閾値を有し、前記ドレイン電位が前記ターンオフ時の閾値以上となるタイミング以前のタイミングを、ターンオフ時の前記切り換えタイミングとして設定することを特徴としている。
【0013】
さらに、請求項5にかかるゲート駆動回路は、前記切り換えタイミングとなった時点から、前記接合型トランジスタを駆動する駆動能力レベルが実際に前記基準駆動能力レベルとなるまでの所要時間を反応時間とし、前記ターンオン時の閾値は、前記接合型トランジスタの遷移終了とみなすことの可能なタイミングよりも前記反応時間だけ早いタイミングに相当する値に設定されることを特徴としている。
【0014】
さらにまた、請求項6にかかるゲート駆動回路は、前記切り換えタイミングとなった時点から、前記接合型トランジスタを駆動する駆動能力レベルが実際に前記基準駆動能力レベルとなるまでの所要時間を反応時間とし、前記ターンオフ時の閾値は、前記接合型トランジスタの遷移終了とみなすことの可能なタイミングよりも前記反応時間だけ早いタイミングに相当する値に設定されることを特徴としている。
【0015】
また、本発明の請求項7にかかるゲート駆動方法は、接合型トランジスタのゲート駆動方法であって、前記接合型トランジスタのスイッチング時に、前記接合型トランジスタを、当該接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い高駆動能力レベルで駆動し、前記接合型トランジスタのスイッチング時間、若しくは、それより短い時間、前記高駆動能力レベルで駆動した後、前記基準駆動能力レベルに切り替えることを特徴としている。
【0016】
また、本発明の請求項8にかかるゲート駆動方法は、接合型トランジスタのゲート駆動方法であって、前記接合型トランジスタのスイッチング時に、前記接合型トランジスタを、当該接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い高駆動能力レベルで駆動し、前記接合型トランジスタのドレイン電位から決定されるタイミングで、前記高駆動能力レベルから前記基準駆動能力レベルに切り換えることを特徴としている。
【0017】
また、請求項9にかかるゲート駆動方法は、前記接合型トランジスタの遷移終了とみなすことの可能なターンオン時の閾値を予め設定しておき、前記ドレイン電位が前記ターンオン時の閾値以下となるタイミング以前に前記基準駆動能力レベルでの駆動に切り換えることを特徴としている。
また、請求項10にかかるゲート駆動方法は、前記接合型トランジスタの遷移終了とみなすことの可能なターンオフ時の閾値を予め設定しておき、前記ドレイン電位が前記ターンオフ時の閾値以上となるタイミング以前に前記基準駆動能力レベルでの駆動に切り換えることを特徴としている。
【0018】
さらに、請求項11にかかるゲート駆動方法は、前記切り換えタイミングとなった時点から、前記接合型トランジスタを駆動する駆動能力レベルが実際に前記基準駆動能力レベルとなるまでの所要時間を反応時間とし、前記ターンオン時の閾値は、前記接合型トランジスタの遷移終了とみなすことの可能なタイミングよりも前記反応時間だけ早いタイミングで前記基準駆動能力レベルでの駆動への切り換えが開始されるように設定されることを特徴としている。
【0019】
さらにまた、請求項12にかかるゲート駆動方法は、前記切り換えタイミングとなった時点から、前記接合型トランジスタを駆動する駆動能力レベルが実際に前記基準駆動能力レベルとなるまでの所要時間を反応時間とし、前記ターンオフ時の閾値は、前記接合型トランジスタの遷移終了とみなすことの可能なタイミングよりも前記反応時間だけ早いタイミングで前記基準駆動能力レベルでの駆動への切り換えが開始されるように設定されることを特徴としている。
【発明の効果】
【0020】
本発明によれば、接合型トランジスタのスイッチング時に、接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い、高駆動能力レベルで駆動した後、基準駆動能力レベルに切り換えるため、接合型トランジスタのミラー効果によりスイッチング時間が長くなることを抑制することができる。また、基準駆動能力レベルへの切り換えタイミングを、接合型トランジスタのスイッチング時間に基づいて設定し、スイッチング時間相当またスイッチング時間よりも短い時間相当だけ高駆動能力レベルで駆動した時点で、基準駆動能力レベルに切り換えるようにしたため、接合型トランジスタのスイッチング期間が終了する以前のタイミングで、基準駆動能力レベルへの切り換えを行なうことができる。
【0021】
前記接合型トランジスタのスイッチング期間はミラー期間と同等程度であるため、接合型トランジスタのスイッチング期間が終了する以前のタイミング、すなわち、ミラー期間が終了する以前のタイミングで基準駆動能力レベルへの切り換えを行なうことができることになる。そのため、ミラー期間終了後も高駆動能力レベルで駆動されることに起因して接合型トランジスタのpn接合により形成されるダイオードに不要な順方向電流が流れることを回避し、接合型トランジスタの駆動電力の損失を低減することができる。
【0022】
特に、接合型トランジスタのドレイン電位を検出し、この検出したドレイン電位をもとに高駆動能力レベルから前記基準駆動能力レベルへの切換タイミングを決定することにより、ドレイン電位からミラー期間が終了するタイミングを判断することができ、ミラー期間の終了タイミングを的確に検出して、基準駆動能力レベルへの切り換えを行なうことができる。そのため、接合型トランジスタの駆動電力の損失をより確実に低減することができる。
【図面の簡単な説明】
【0023】
【図1】本発明の第1の実施の形態におけるゲート駆動回路を含むシステム構成例である。
【図2】接合型トランジスタがターンオンする場合のドレイン電位VD、ゲート電位VG、ドレイン電流IDの時間変化を表す波形図の一例である。
【図3】接合型トランジスタがターンオフする場合のドレイン電位VD、ゲート電位VG、ドレイン電流IDの時間変化を表す波形図の一例である。
【図4】(a)は接合型トランジスタの要素構造を表す説明図、(b)は(a)の要素構造と等価な回路モデルである。
【図5】高電位駆動をした場合及び非高電位駆動とした場合の各部の電位の時間変化を表す波形図の一例である。
【図6】第1の実施の形態におけるゲート駆動回路の一例を示す機能構成図である。
【図7】図6のパルス幅設定部の一例を示す構成図である。
【図8】高駆動パルス幅とドレイン電圧の立ち下がり時間との対応を表す特性図である。
【図9】駆動電圧生成部の一例を示す構成図である。
【図10】ゲート駆動信号の一例を示す波形図である。
【図11】重畳パルス生成部の一例を示す構成図である。
【図12】本発明の第2の実施の形態におけるゲート駆動回路を含むシステム構成例である。
【図13】第2の実施の形態におけるゲート駆動回路の一例を示す機能構成図である。
【図14】ターンオン閾値Vthonの設定方法を説明するための説明図である。
【図15】従来の接合型トランジスタのゲート駆動方式によるゲート駆動回路の一例である。
【図16】従来のゲート駆動方式によるゲート駆動回路の一例である。
【発明を実施するための形態】
【0024】
以下、図面を参照して本発明の実施の形態を説明する。
まず、第1の実施の形態を説明する。
初めに、本発明によるゲート駆動回路の動作原理を説明する。
図1は、接合型トランジスタ及びこの接合型トランジスタを駆動するゲート駆動回路を備えたシステムの一例を示す構成図である。
図1において、1はゲート駆動回路、2はゲート駆動回路1の駆動対象である接合型トランジスタであって、接合型トランジスタ、或いはSIT等ともいわれるトランジスタである。また、3は主電源、4は、主電源3と接合型トランジスタ2のドレインとの間に接続される負荷、5は、ゲート駆動回路1と接合型トランジスタ2のゲートとの間に介挿される外付け抵抗であって、接合型トランジスタ2のソースはGND電位に接続されている。
【0025】
ゲート駆動回路1は、図示しない上位装置から接合型トランジスタ2をオン/オフするためのゲート制御信号Scを入力し、ゲート制御信号Scに応じて接合型トランジスタ2のゲートを駆動するためのゲート駆動信号Sgを生成する。そして、生成したゲート駆動信号Sgを、外付け抵抗5を介して接合型トランジスタ2のゲートに供給する。これにより、接合型トランジスタ2がオン/オフ駆動され、接合型トランジスタ2がオン状態となることにより、主電源3に接続された負荷4が駆動される。
接合型トランジスタ2のドレイン電位VDは、接合型トランジスタ2がオン/オフすることにより、主電源3の電源電位である高電位VDDと、グランド電位GNDとの間を遷移する。
【0026】
図2及び図3は、接合型トランジスタ2がスイッチング動作するときの各部の状態を表した波形図である。
図2は、接合型トランジスタ2がターンオンする場合、図3はターンオフする場合の、接合型トランジスタ2のドレイン電位VD(一点鎖線)、ゲート電位VG(破線)、ドレイン電流ID(実線)の時間変化を表したものであり、横軸は時間、縦軸は電圧〔V〕及び電流〔A〕である。なお、図2及び図3は、接合型トランジスタ2として、ドレイン電位が400〔V〕であるときに、4〔A〕程度の電流駆動を行うことの可能な接合型トランジスタを適用したものであって、横軸の最小メモリは10〔ns〕である。また、ターンオン時にはゲートオン電位として例えば“2.5〔V〕”をゲートに印加し、ターンオフ時にはゲートオフ電位として例えば“−5〔V〕”をゲートに印加した。
【0027】
図2に示すように、ターンオン時には、ゲート電位VGの信号波形は、ゲートオフ電位から上昇するが、上昇の途中でフラットな期間(時点t1〜t2)が発生している。このフラットな期間(時点t1〜t2)がミラー効果の起こっている期間、すなわちミラー期間である。
また、ドレイン電流IDは、ターンオンに伴い零電流から急激に増加し、多少増減した後、一定電流に収束している。
【0028】
一方、ドレイン電位VDの波形は、ターンオンに伴い高電位から緩やかに減少し、ほぼゼロ電位に収束する。このドレイン電位VDの変化は、前記ゲート電位VGのミラー期間にほぼ対応して、高電位から緩やかにゼロ電位へと遷移しているのが分かる。
そして、ミラー期間が終了し、ミラー効果が生じる要因となるミラー容量へのチャージアップが終了すると、ゲート電位VGは、ゲート駆動信号Sgに応じた電位すなわち、ゲートオン電位まで上昇する。このとき、接合型トランジスタ2自体の状態遷移は、ドレイン電位VDがほぼゼロ電位に達するところで終了する。
【0029】
同様に図3に示すように、ターンオフ時のゲート電位VGも、ターンオフに伴いゲート電位VGをゲート駆動回路1側で引き下げようとしても、ミラー容量の放電が行われるミラー期間(時点t5〜t6)でフラットとなる特性を示す。このミラー期間に対応してドレイン電位VDが緩やかに高電位に上昇する。そして、ミラー期間の終了とほぼ対応して、ドレイン電位VDは高電位に収束する。
【0030】
また、ドレイン電流IDは、ドレイン電位VDが高電位に収束するのと同等のタイミングで一定電流が流れる状態から零電流に切り換わっている。
このように、ミラー期間と接合型トランジスタ2のスイッチング期間とドレイン電位VDのスイッチング期間とはほぼ対応している。そこで、本発明のゲート駆動回路1では、これら期間がほぼ対応し、ミラー期間の継続時間と接合型トランジスタ2のスイッチング時間とドレイン電位VDのスイッチング時間とがほぼ一致することを利用して、接合型トランジスタ2を駆動制御する。
【0031】
なおここでいう接合型トランジスタのスイッチング期間とは、ゲートにゲート駆動電圧が印加された時点から、このゲートへのゲート駆動電圧の印加に伴うドレイン電位VD及びドレイン電流IDの変化が収束するまでの期間をいう。前記接合型トランジスタのスイッチング時間とは、接合型トランジスタのスイッチング期間の継続時間のことをいう。また、ドレイン電位VDのスイッチング期間とは、ゲートへのゲート駆動電圧の印加に伴うドレイン電位VDの変化の開始時点から変化の終了時点までの期間をいう。前記ドレイン電位VDのスイッチング時間とは、ドレイン電位VDのスイッチング期間の継続時間をいう。
【0032】
前記ミラー期間の継続、終了などの状態は、前記図2や図3に示す各部の波形変化に基づき検出することができる。例えば、ドレイン電位VDのゼロ電位、若しくは高電位への収束状態に基づき、ミラー期間の継続、終了等の状態把握を行なうことができる。また、ゲート電位VGは、ミラー期間はゲート電位VDの変化率が小さくなること、またゲート電位VGは、ミラー期間終了後には大きな変化を示すことなどを利用することで、ミラー期間の状態把握を行なうことができる。
【0033】
図4(a)は、接合型トランジスタ2の要素構造を示した図であって、図4(b)は図4(a)の要素構造と等価な回路モデルである。
接合型トランジスタ2は、図4(a)に示すように、ソース電極14及びドレイン電極15と接続される、対向して設けられた“n+型”領域11a、11bと、“n+型”領域11aと“n+型”領域11bとの間に設けられた“n−型”領域12と、ゲート電極16と接続される“p+型”領域13a、13bとから構成される。図4(a)に示すように、ゲート電極16とソース電極14との間及びゲート電極16とドレイン電極15との間にそれぞれpn接合があり、このpn接合は、図4(b)の回路モデルでは、それぞれダイオードD2、D1で表現される。
【0034】
そして、接合型トランジスタ2は、図4(b)に示すように、ゲート電極16と抵抗Rを介してダイオードD1及びD2のアノードが接続され、ダイオードD1及びD2のカソードが、ドレイン電極15及びソース電極14間に介挿された定電流源M1の両端に接続された回路と等価な回路として表すことができる。
前記ゲート電極16とソース電極14との間、及びゲート電極16とドレイン電極15との間のpn接合のpn接合容量は、ダイオードD1、D2のもつ容量成分として扱われる。
【0035】
ターンオン時には、ドレイン電位VDの低下とともに、このゲート電極16及びドレイン電極15間のpn接合容量成分が接合型トランジスタ2によるゲイン倍の容量の大きさに見えるミラー効果が発生することになる。接合型トランジスタ2のスイッチング時間を短縮するためには、この容量、すなわちミラー容量を高速にチャージする必要がある。
ミラー容量を高速にチャージする方法として、例えば、ゲート駆動電流を増やすためにゲート駆動電圧を、pn接合が順方向駆動となる程度に大きくすることが考えられる。しかしながら、本出願人は、このようにゲート駆動電圧を大きくする方法を採用した場合、pn接合容量がチャージアップされた後も、ゲート駆動電圧が大きな状態で引き続きゲートを駆動することは、ゲート電極16及びソース電極14間のpn接合により形成されるダイオードD2に大きな順方向電流を流す効果があることを見出した。このように順方向電流を流すことはすなわち、電力損失につながる。
【0036】
そこで、本実施形態では、接合型トランジスタを、ゲート駆動能力レベルの高い高駆動能力レベル電圧で所定期間駆動した後、この高駆動能力レベル電圧よりもゲート駆動能力レベルの低い基準駆動能力レベル電圧で駆動する。前記高駆動能力レベル電圧で駆動する期間は、駆動対象の接合型トランジスタのスイッチング特性に応じて設定する。
すなわち、駆動対象の接合型トランジスタのスイッチング特性を事前に調べる。具体的には、高駆動能力レベル電圧で駆動した場合の接合型トランジスタのミラー容量のチャージアップに要する所要時間を求める。そして、この所要時間の間は、ゲート駆動電圧レベルを高駆動能力レベル電圧とし、ミラー容量のチャージアップが完了した時点で基準駆動能力レベル電圧に切り換える。
【0037】
前記基準駆動能力レベル電圧は、前記接合型トランジスタのpn接合に大きな順方向電流を流す順方向駆動にならない電圧レベルであり、且つ、接合型トランジスタ2のターンオンを保つ電圧レベルに設定される。また、前記高駆動能力レベル電圧は、基準駆動能力レベル電圧よりも高く、且つゲート駆動電圧の定格範囲内の値に設定される。なお、後述のように、この高駆動能力レベル電圧の大きさによってミラー期間の継続時間が決定される。
【0038】
前記高駆動能力レベル電圧及び基準駆動能力レベル電圧、高駆動能力レベル電圧を印加する期間を、上記のように設定することによって、前記順方向駆動となることが回避されることになる。また、接合型トランジスタ2の遷移が終了した後もゲート電位VGを高電位に保つことは電力的に無駄であり、次のターンオフ制御の際に、電位変化に時間を要することにもなるため、この点からもゲート電位VGを下げることが望ましい。
【0039】
図5は、ターンオン時にゲートを、接合型トランジスタ2のpn接合が順方向駆動になる程度に大きな電圧で駆動する高電圧駆動の場合(実線)、すなわちゲート駆動能力を高めた場合と、高電圧駆動しない場合(破線)、すなわちゲート駆動信号としてゲートオフ電位からゲートオン電位に変化する矩形波からなる駆動電圧で駆動した場合(通常のゲート駆動能力の場合)の、各部の電圧波形の変化例を示したものある。なお、横軸は時間、縦軸は電圧〔V〕である。なお、この図5においても、接合型トランジスタ2として、ドレイン電位が400〔V〕であるときに、4〔A〕程度の電流駆動を行うことの可能な接合型トランジスタを適用した。横軸の最小メモリは50〔ns〕である。また、ゲートオン電位は“2.5〔V〕”、ゲートオフ電位は“−5〔V〕”とした。
【0040】
図5において、Sgov及びSgxは、それぞれ、高電圧駆動した場合と高電圧駆動しない場合のゲート駆動回路1の出力信号、すなわちゲート駆動信号である。高電圧駆動する場合には、ゲート駆動信号Sgovを、ゲートオフ電位の“−5〔V〕”から立ち上がり“4.5〔V〕”で駆動し、高電圧駆動終了後は、“2.5〔V〕”に下がるように変化させている。高電圧駆動をしない場合は、ゲート駆動信号Sgxを、ゲートオフ電位の、“−5〔V〕から立ち上がり、そのままゲートオン電位の“2.5〔V〕”を維持するように変化させている。
【0041】
図5において、VGov及びVGxは、それぞれ、高電圧駆動をした場合(実線)と高電圧駆動しない場合(破線)の、接合型トランジスタ2のゲート電位である。高電圧駆動をした場合、ゲート電位VGovは、ゲート駆動回路1からのゲート駆動信号Sgovの増加に伴って増加し、ゲート電位VGovの変化がフラットとなるミラー期間t11〜t12を経て再度上昇する。高電圧駆動をしない場合も同様に、ゲート電位VGxは、ゲート駆動信号Sgxの増加に伴って増加し、ゲート電位VGxの変化がフラットとなるミラー期間t11〜t13を経て再度上昇する。
【0042】
図5において、VDov及びVDxは、それぞれ高電圧駆動をした場合(実線)と高電圧駆動しない場合(破線)の、接合型トランジスタ2のドレイン電位である。高電圧駆動をした場合、ドレイン電位VDovは、ゲート駆動信号Sgovの立ち上がりに伴って緩やかに減少する。同様に、高電圧駆動をしない場合も、ドレイン電位VDxは、ゲート駆動信号Sgxの立ち上がりに伴って緩やかに減少する。
ここで、高電圧駆動をした場合と高電圧駆動をしない場合とにおいて、ミラー期間を比較すると、高電圧駆動をした場合には、ミラー期間はt11〜t12間の期間L1(約80〔ns〕程度)であるのに対し、高電圧駆動をしない場合には、ミラー期間はt11〜t13間の期間L1よりも長い期間L2(約180〔ns〕程度)となっている。つまり、高電圧駆動をすることによりミラー期間が短くなっていることがわかる。
【0043】
このミラー期間の長さは高電圧駆動する際の、駆動電圧に依存する。高電圧駆動をし続けると、ミラー期間終了後に、ゲート電位VGovはゲート駆動信号Sgovに依存した電圧レベルに到達し、ゲート駆動信号Sgovが下げられると、それに応じてゲート電位VGovも低下する。
ここで、このミラー期間(t11〜t12)終了後の、高電圧駆動となっている期間のゲート電位VGovは、図5の場合、4〔V〕程度であり、図4に示す、接合型トランジスタ2のゲート電極16及びソース電極14間のpn接合からなるダイオードD1、D2の順方向電圧(例えば2.8〔V〕−3.0〔V〕程度)よりも大きい。このように、高電圧駆動となっている期間の電圧が、接合型トランジスタ2のpn接合からなるダイオードD1、D2の順方向電圧よりも高い場合には、ミラー期間終了後、ダイオードD2に大きな順方向電流が流れることになる。
【0044】
一方、ターンオフ時もミラー容量を高速放電するために、ゲート駆動電圧を大きく引き下げる必要がある。この場合も、放電終了後もさらにゲート駆動電圧を大きく引き下げた状態での駆動(すなわちゲート駆動能力を高めた状態での駆動)を続け、ターンオフのためにゲート電位VGをより低い値に保つことは、ターンオン時と同様の理由で電力的に無駄である。また、次のターンオン時には、ゲート電位VGを低いレベルから立ち上げることになり、スイッチング時間がかかることになる。
このため、本実施形態では、ターンオフ時もミラー容量の放電終了後、速やかにゲート電位VGを接合型トランジスタ2のオフ状態を保つことの可能な電圧レベルに戻し、通常のゲート駆動能力での駆動を行う。
【0045】
以下、図面を参照して本発明によるゲート駆動回路の実施形態を説明する。
図6は本発明を適用したゲート駆動回路1の一例を示す構成図である。
このゲート駆動回路1は、図示しない上位装置からのゲート制御信号Scを入力とし、ゲート駆動能力を高めた状態での駆動、すなわち高駆動能力レベルで駆動するための電圧(以下、高駆動能力レベル電圧という)と通常のゲート駆動能力レベル(以下、基準駆動能力レベルともいう。)で駆動するための電圧(以下、基準駆動能力レベル電圧という)とからなるゲート駆動信号Sgを生成し、これを、外付け抵抗5を介して接合型トランジスタ2のゲート電極に印加する。
【0046】
なお、前記基準駆動能力レベルとは、ターンオン時には、接合型トランジスタ2がオン状態に遷移後もオン状態を継続し且つゲートソース間のダイオードを順方向に駆動しないゲート駆動電圧の電圧レベルをいう。本実施の形態における接合型トランジスタ2では、ターンオン時の基準駆動能力レベルを“2.5V”としており、温度環境が200℃であっても、前記ゲートソース間のダイオードを順方向駆動しない電圧レベルとしている。
【0047】
一方、ターンオフ時の基準駆動能力レベルとは、接合型トランジスタ2がオフ状態にあるときの耐圧を所望の耐圧にし得る電圧レベルであり、且つノイズ耐性を考慮して決定されるゲート駆動電圧の電圧レベルをいう。本実施の形態における接合型トランジスタ2では、ゲート駆動電圧が“−3V”でオフ状態にあるときの耐圧が“1000V”以上となるように、ノイズ耐性を考慮して、ターンオフ時の基準駆動能力レベルを、“−5V”としている。
ゲート制御信号Scは、図示しない上位装置から、例えばフォトカプラーを介して入力されるトランジスタのオン/オフ信号である。
【0048】
本ゲート駆動回路1は、パルス幅設定部20及び駆動電圧生成部25から構成される。
パルス幅設定部20は高駆動能力レベル電圧の継続時間を決める機能をもつ。このパルス幅設定部20は、ゲートをオン/オフするためのゲート制御信号Scを入力とし、このゲート制御信号Scの立ち上がり、及び立下りのタイミングで、一定時間幅のパルスを発生するワンショット回路で構成される。このワンショット回路で発生されるパルスは駆動電圧生成部25において、高駆動能力レベル電圧から基準駆動能力レベル電圧への切り換えの際の、電圧切り換えのタイミング信号として使われる。このパルス幅設定部20の出力信号を駆動電圧切換信号Stとする。
【0049】
ゲート制御信号Scの立ち上がり及び立下りタイミングで1ショットの一定時間幅のパルスを発生する前記ワンショット回路の一例を図7に示す。
このワンショット回路は、排他的論理和EXOR回路を備えており、ゲート制御信号Scを2つに分岐し、一方は、そのまま排他的論理和EXOR回路20aに入力し、他方は、インバータ回路20bで遅延させた後、排他的論理和EXOR回路20aに入力し、排他的論理和EXOR回路20aから、インバータ回路20bでの遅延相当分に相当したパルス幅のパルス波形を得るようになっている。そして、この排他的論理和EXOR回路20aの反転出力をインバータ20cで反転した信号が、駆動電圧切換信号Stとして出力される。
【0050】
なお、図7において、インバータ回路20bを構成する2つのインバータを括弧ではさんでいるところの“n”は2個のインバータのセットをn個接続するという意味であって、複数段のインバータを設けることによって遅延量を大きくすることができるようになっている。
なお、これに限らず、例えば、1セットのインバータどうしの間に、抵抗Rと容量Cとを入れてローパスフィルタを構成し、この抵抗Rと容量Cの時定数で遅延量、つまりパルス幅を設定することも可能である。
パルス幅設定部20はターンオンとターンオフの場合に同じパルス幅となるように駆動電圧切換信号Stを生成するが、ターンオンとターンオフの場合とでパルス幅を異ならせることも可能である。この場合には、もう一系統同様の回路を設ければよい。
【0051】
次に、インバータ回路20bによる遅延量、駆動電圧切換信号Stのパルス幅の長さを決める方法の一例を説明する。
同一仕様を有する接合型トランジスタをゲート駆動する場合、事前にサンプリングを行って、そのスイッチング特性を調べる。具体的には、接合型トランジスタの短時間でのスイッチング動作を実現するために、高駆動能力レベル電圧でゲート駆動し、接合型トランジスタのスイッチングが完全に終了するまでゲート駆動を継続する。その継続時間を計測する。
【0052】
ここで、上述のようにミラー容量の充放電に要する時間が接合型トランジスタのスイッチング時間をほぼ決定し、ドレイン電圧VDのスイッチング時間が、このミラー容量の充放電に要する時間とほぼ同等の値をとる。そして、高駆動能力レベル電圧で駆動した場合のドレイン電圧VDのスイッチング時間が、高駆動能力レベル電圧で駆動すべき最長の時間となる。ドレイン電圧VDのスイッチング時間以上長い時間高駆動能力レベル電圧で駆動すると、ミラー容量の充放電に要する時間以上高駆動能力レベル電圧で駆動することになるため、ゲート−ソース間のダイオードに順方向電流を流すことになる。
【0053】
また、サンプリングした接合型トランジスタ毎に、スイッチング時間はばらつく可能性がある。そのため、高駆動能力レベル電圧での駆動時間を、ある接合型トランジスタのスイッチング特性に基づいて設定したとしても、他の接合型トランジスタのスイッチング特性と設定された高駆動能力レベル電圧での駆動時間との関係によっては、ゲート−ソース間のダイオードに順方向電流が流れる可能性がある。
このように、ゲート−ソース間のダイオードに順方向電流を流さないようにする1つの方法として、サンプリングした複数の接合型トランジスタのスイッチング時間のデータ分布よりも短い時間をスイッチング時間の代表値とし、これを、高駆動能力レベル電圧での駆動時間として、前記駆動電圧切換信号Stのパルス幅を設定する方法が挙げられる。
【0054】
この場合、パルス幅相当の接合型トランジスタのスイッチング時間よりも、より長いスイッチング時間を有する接合型トランジスタ、すなわち、スイッチング動作がより遅いスイッチング特性を持つ接合型トランジスタにとっては、高駆動能力レベル電圧での駆動時間は、この接合型トランジスタのスイッチング時間よりも短くなるため、スイッチング動作完了前、すなわち、ミラー容量の充放電が完了する前の時点で高駆動能力レベル電圧での駆動が終了することになる。しかしながら、高駆動能力レベル電圧での駆動に伴うスイッチング時間の短縮という改善により得られる効果は大きいため、これに比較すれば、ミラー容量の充放電が完了する前の時点で高駆動能力レベル電圧での駆動が終了することに伴う影響は小さい。このように、駆動対象の接合型トランジスタのスイッチング特性を検出し、接合型トランジスタのスイッチング時間に応じてパルス幅を設定する方法は、ダイオード順方向電流が流れることを避けながら、スイッチング時間の短縮を図ることができるので有効な方法である。
【0055】
ここで、高駆動能力レベル電圧での駆動時間を、スイッチング特性として検出したスイッチング時間相当よりも短くした場合の、この接合型トランジスタの実際のスイッチング時間は一般に図8に示すようになる。
なお、図8は、接合型トランジスタのターンオン時のドレイン電圧の立ち下がり時間VD(Tf)(縦軸)の、高駆動能力レベル電圧での駆動時間を表す高駆動パルス幅(ns)(横軸)依存性を示した一例である。
【0056】
高駆動能力レベル電圧が5〔V〕、基準駆動能力レベル電圧が2.5〔V〕で、高駆動能力レベル電圧での駆動が高駆動パルス幅時間続いた後に2.5〔V〕に立ち下がる条件での接合型トランジスタのスイッチング時間の変化を表している。
図8に示すように、高駆動パルス幅が50〔ns〕のとき、ドレイン電圧の立ち下がり時間VD(Tf)はほぼ50〔ns〕となっている。これに対し、高駆動能力レベル電圧での駆動を行わない場合、すなわち、高駆動パルス幅が零のときには、ドレイン電圧の立ち下がり時間VD(Tf)は略80〔ns〕となっており、高駆動能力レベル電圧での駆動を行うことにより、30〔ns〕のスイッチング時間の短縮効果が得られたことがわかる。
【0057】
そして、高駆動パルス幅を短くしていくと、ドレイン電圧の立ち下り時間VD(Tf)が増加していくが、この場合の変化はリニア的で高駆動パルス幅が半分になっても高駆動能力レベル電圧で駆動しない場合のスイッチング時間よりも15〔ns〕程度もスイッチング時間が短くなっており、スイッチングによるパワーロスの減少を考慮すると高駆動能力レベルでの駆動による効果を期待することができる。
【0058】
そのため、高駆動能力レベルでの駆動から基準駆動能力レベルでの駆動への切り換えを、スイッチング特性から得られる接合型トランジスタのスイッチング時間よりも前のタイミングで行なうことも可能である。
なお、ここでは接合型トランジスタのスイッチング時間を、ドレイン電圧VDから推測する場合について説明したが、これに限るものではなく、ゲート電圧VGの変化、若しくはゲート電流値の変化、接合型トランジスタのソース電流値の変化などからも知ることができる。
また、ここでは、ターンオン時について説明したが、ターンオフ時についても同様である。
【0059】
次に、図9により駆動電圧生成部25について説明する。
駆動電圧生成部25は、図示しない上位装置からのゲート制御信号Scと、パルス幅設定部20からの駆動電圧切換信号Stとを入力とし、図10に示すターンオン時及びターンオフ時の各駆動電圧レベルが2つの電位からなるゲート駆動信号Sgを生成し、これを、外付け抵抗5を介して接合型トランジスタ2のゲート電極に印加する。
ここで、図10の破線で示すゲート駆動信号Sg′の信号波形はターンオン時及びターンオフ時の駆動電圧レベルがそれぞれ一律に固定された駆動波形であり、ここではこの波形を基準波形と呼ぶ。
【0060】
一方、本発明におけるゲート駆動信号Sgの信号波形を表す図10の実線で表される波形は、前記基準波形Sg′に、ターンオン駆動時の重畳部Pon及びターンオフ駆動時の重畳部Poffを有する重畳パルスSpを重畳させた波形である。
本発明におけるゲート駆動信号Sgの信号波形は、図10に実線で示すように、ターンオン駆動時に、基準波形Sg′における基準電位Von1よりも電位の高い、高駆動能力レベル電圧Von2となり、一定の時間経過のタイミングで基準駆動能力レベル電圧Von1に戻る。
同様に、ターンオフ駆動時には、基準波形Sg′における基準駆動能力レベル電圧Voff1よりも電位の低い、高駆動能力レベル電圧Voff2となり、一定の時間経過のタイミングで基準駆動能力レベル電圧Voff1に戻る。
【0061】
図9は、駆動電圧生成部25の一例を示す機能構成図である。
駆動電圧生成部25は、基準波形生成部31と、重畳パルス生成部32と、合成部33と、バッファ34とを備える。
基準波形生成部31は、図示しない上位装置からのオン/オフのゲート制御信号Scをもとに、ゲート制御信号Scの立ち上がり及び立ち上がりのタイミングに同期した図10に破線で示す基準波形Sg′を生成する。重畳パルス生成部32は、前記ゲート制御信号Scをもとに、その立ち上がり及び立ち下がりに同期したタイミングで、前記図10に示す重畳パルスSpを生成する。重畳パルスSpのパルス幅は、駆動電圧切換信号Stにより決定される。
【0062】
合成部33は、基準波形生成部31で生成した基準波形Sg′と重畳パルス生成部32で生成した重畳パルスSpとをアナログ合成し、合成した信号がバッファ34を介してゲート駆動信号Sgとして出力される。
図11は、重畳パルス生成部32の一例を示す構成図である。
重畳パルス生成部32は、ターンオン時の重畳部Ponを生成する重畳パルス生成部32aとターンオフ時の重畳部Poffを生成する重畳パルス生成部32bとを備える。そして、重畳パルス生成部32は、図示しない上位装置からのオン/オフのゲート制御信号Scによりターンオンが指示されるときには重畳パルス生成部32aの出力を選択し、ターンオフが指示されるときには重畳パルス生成部32bの出力を選択し、これら重畳パルス生成部32a及び重畳パルス生成部32bの出力からなる信号を重畳パルスSpとして出力する。
【0063】
重畳パルス生成部32aは、例えば、R−Sフリップフロップ回路41aと、電圧セレクタ42aとで構成される。R−Sフリップフロップ回路41aは、ゲート制御信号Scと駆動電圧切換信号Stとを入力し、ゲート制御信号Scのパルスの立ち上がりタイミングでR−Sフリップフロップ回路41aをセット状態にし、駆動電圧切換信号Stの立ち上がりタイミングでR−Sフリップフロップ回路41aをリセット状態とする。
【0064】
電圧セレクタ42aは、ゲート駆動信号Sgの高駆動能力レベル電圧Von2から基準駆動能力レベル電圧Von1を減算した重畳レベルまたは零レベルを、R−Sフリップフロップ回路41aからの出力信号に応じて選択する。すなわち電圧セレクタ42aはR−Sフリップフロップ回路41aの出力がHIGHレベルである場合には、高駆動能力レベル電圧Von2から基準駆動能力レベル電圧Von1を減算した重畳レベルを選択し、LOWレベルである場合には零レベルを選択する。
【0065】
これによって、R−Sフリップフロップ回路41aにゲート制御信号Scの立ち上がりに伴いセット信号が入力されたときには、電圧セレクタ42aで重畳レベルが選択され、これが合成部33に出力されるため、基準駆動能力レベル電圧Von1に重畳レベルが合成された電位、すなわち高駆動能力レベル電圧Von2が合成信号として出力される。R−Sフリップフロップ回路41aに、駆動電圧切換信号Stの立ち上がりに伴いリセット信号が入力されたときには、電圧セレクタ42aで零レベルが選択され、これが合成部33に出力されるため、基準駆動能力レベル電圧Von1が合成信号として出力される。
【0066】
一方、重畳パルス生成部32bも、同様に、R−Sフリップフロップ回路41bと、電圧セレクタ42bとで構成される。R−Sフリップフロップ回路41bは、ゲート制御信号Scの反転信号と駆動電圧切換信号Stとを入力し、ゲート制御信号Scのパルスの立ち下がりに伴いR−Sフリップフロップ回路41bをセット状態にし、駆動電圧切換信号Stの立ち上がりに伴いR−Sフリップフロップ回路41bをリセット状態とする。そして、電圧セレクタ42aは、ゲート駆動信号Sgの、基準駆動能力レベル電圧Voff1の絶対値から高駆動能力レベル電圧Voff2の絶対値を減算した重畳レベルと、零レベルとの何れかを、R−Sフリップフロップ回路41bの出力信号に応じて切り換え、R−Sフリップフロップ回路41bの出力がHIGHレベルである場合には、基準駆動能力レベル電圧Voff1の絶対値から高駆動能力レベル電圧Voff2の絶対値を減算した重畳レベルを選択し、LOWレベルである場合には零レベルを選択する。
【0067】
これによって、R−Sフリップフロップ回路41bにゲート制御信号Scの立ち下がりに伴いセット信号が入力されたときには、電圧セレクタ42bで重畳レベルが選択され、これが合成部33に出力されるため、基準駆動能力レベル電圧Voff1に重畳レベルが合成された信号、すなわち高駆動能力レベル電圧Voff2が合成信号として出力される。R−Sフリップフロップ回路41bに、駆動電圧切換信号Stの立ち上がりに伴いリセット信号が入力されたときには、電圧セレクタ42bで零レベルが選択され、これが合成部33に出力されるため、基準駆動能力レベル電圧Voff1が合成信号として出力される。
【0068】
なお、上記高駆動能力レベル電圧Von2及びVoff2は、これら高駆動能力レベル電圧Von2及びVoff2の駆動能力が高いときほど、接合型トランジスタのスイッチング時間をより短縮することができるが、接合型トランジスタのゲート駆動電圧の許容範囲内で、接合型トランジスタのスイッチング時間として所望とする時間に応じて設定すればよい。
以上の構成により、ゲート制御信号Scのオン/オフに応じて、図10に実線で示すゲート駆動信号Sgが生成され、このゲート駆動信号Sgがゲート駆動回路1から外付け抵抗5を介して接合型トランジスタ2のゲート電極に印加されて接合型トランジスタが駆動されることになる。
【0069】
このため、ターンオン時及びターンオフ時には、接合型トランジスタ2をターンオンまたはターンオフするために必要な基準ゲート駆動能力よりも駆動能力が高い高駆動能力レベル電圧で駆動するため、ターンオン時にはミラー容量が速やかに充電されることによりミラー期間が短縮され、逆にターンオフ時にはミラー容量が速やかに放電されることによりミラー期間が短縮され、結果的に接合型トランジスタ2のスイッチング時間の短縮を図ることができる。したがって、スイッチング損失の低減を図ることができる。
【0070】
また、IGBTやパワーMOSトランジスタの場合には問題はないが、特に、接合型トランジスタの場合には、ミラー期間終了後も高駆動能力レベル電圧で引き続き駆動すると、pn接合に形成されるダイオードに順方向電流が流れ、電力損失につながることを本出願人は見出している。したがって、図5に一点鎖線で示すように、ターンオン時に高駆動能力レベル電圧で駆動した後、ミラー期間の終了に合わせて高駆動能力レベル電圧での駆動を終了することによってゲート電流による電力損失を低減することができる。また、特に接合型トランジスタの場合には、短時間ならそれほど影響を及ぼさないが、必要以上にゲート駆動電圧を高くすることは好ましくないため、上述のように、高電圧駆動が必要なミラー期間のみ高駆動能力レベル電圧で駆動することは効果的である。
【0071】
また、本実施の形態では高駆動能力レベル電圧で駆動する継続時間、つまり、パルス幅設定部20で設定される駆動電圧信号Stのパルス幅を固定としているため簡素な回路構成で可能である。
また、本実施の形態ではゲート駆動回路1をパルス幅設定部20と駆動電圧生成部25との2つの回路部に分けているが、パルス幅設定部20は、高駆動能力レベル電圧での駆動時間に相当するパルス幅を有する信号を発生することができればどのような回路であってもよく、また、他の回路内に組み込むことも可能である。
【0072】
例えば、駆動電圧生成部25の中の重畳パルス生成部32に、固定幅の重畳パルスを生成する回路の一部として、組み込むことも可能である。図11の重畳パルス生成部32はゲート制御信号Scの立ち上がり、立下りに応じて重畳パルスを作成し始めるが、制御信号Scを用いて、重畳パルスのパルス幅を設定する機能をもつ回路、つまりパルス幅設定回路を構成し、このパルス幅設定回路で設定されるパルス幅のタイミングでR−Sフリップフロップ回路41a、41bに対してリセットをかけるように構成することも可能である。
【0073】
次に本発明の第2の実施の形態を説明する。
なお、上記第1の実施の形態と同一部には同一符号を付与し、その詳細な説明は省略する。
図12は、接合型トランジスタ2及びこの接合型トランジスタ2を駆動する第2の実施の形態におけるゲート駆動回路1aを備えたシステムの一例を示す構成図である。この第2の実施の形態におけるゲート駆動回路を備えたシステム構成は、図1に示すシステムにおいて、ゲート駆動回路1に替えてゲート駆動回路1aを備えたものであって、ゲート駆動回路1aには、さらに、ドレイン電位信号Svdが入力されるようになっている。
【0074】
すなわち図12に示すように、第2の実施の形態におけるゲート駆動回路1aは、図示しない上位装置から接合型トランジスタ2をオン/オフするためのゲート制御信号Scを入力すると共に、接合型トランジスタ2のドレイン電位信号Svdを入力し、ゲート制御信号Sc及びドレイン電位信号Svdに応じて接合型トランジスタ2のゲートを駆動するためのゲート駆動信号Sgを生成する。そして、生成したゲート駆動信号Sgを、外付け抵抗5を介して接合型トランジスタ2のゲートに供給する。これにより、接合型トランジスタ2がオン/オフ駆動され、接合型トランジスタ2がオン状態となることにより、主電源3に接続された負荷4が駆動される。
【0075】
図13は、第2の実施の形態におけるゲート駆動回路1aの一例を示す構成図である。
本ゲート駆動回路1aは、ドレイン電位監視部21、ターンオン閾値保持部22、ターンオフ閾値保持部23、駆動電圧切換信号生成部24、及び駆動電圧生成部25から構成される。
ドレイン電位監視部21は、接合型トランジスタ2のドレイン電位VDを表すドレイン電位信号Svdから、ターンオン、ターンオフ時のドレイン電位VDの変化状況を反映するドレイン電位信号Svd′を生成する。例えば、ターンオン判別用とターンオフ判別用に2つの抵抗分割を使うことでドレイン電位VDを反映するドレイン電位信号Svd′を生成することができる。すなわち、ターンオン時にはドレイン電位信号Svdからゼロ電位付近の信号を生成し、ターンオフ時にはドレイン電位VDが主電源3の電源電圧VDD付近の高電位となるため、この高電位をゲート駆動回路1aで扱うことの可能な電位レベルに抵抗分割してレベルダウンさせることで、ドレイン電位信号Svd′を生成する。
【0076】
駆動電圧切換信号生成部24は、接合型トランジスタ2のターンオンまたはターンオフの遷移がほぼ終了したタイミングを示す信号を生成する。この遷移終了のタイミングでゲート駆動電圧のレベルを変えるので、以後、この信号を駆動電圧切換信号Stと呼ぶ。
前記図2及び図3で説明したように、ターンオン時は、ドレイン電位VDはゼロ電位に収束し、ターンオフ時は、ドレイン電位VDは主電源3の電源電圧レベルの高電位に収束する。したがって、ターンオン時及びターンオフ時に、ドレイン電位VDがそれぞれゼロ電位または電源電圧レベルに収束することを利用して、遷移終了のタイミングを決定する。すなわち、ドレイン電位VDがそれぞれゼロ電位または電源電圧レベルに収束したとみなすことの可能な閾値レベルをそれぞれ設定し、ドレイン電位VDが、その閾値を越えたところで遷移がほぼ終了したと判断する。
【0077】
この駆動電圧切換信号生成部24は、図示しない上位装置からの接合型トランジスタ2をオン/オフ制御するためのゲート制御信号Scと、ドレイン電位監視部21で生成したドレイン電位信号Svd′と、ターンオン閾値保持部22及びターンオフ閾値保持部23で保持するターンオン閾値Vthon、ターンオフ閾値Vthoffとを入力し、これらをもとに、ゲート制御信号Scでターンオンが指示されるときには、ドレイン電位信号Svd′がターンオン閾値Vthon以下となるタイミングでHIGHレベルに切り換わる駆動電圧切換信号Stを生成し、ゲート制御信号Scでターンオフが指示されるときには、ドレイン電位信号Svd′がターンオフ閾値Vthoff以上となるタイミングでHIGHレベルに切り換わる駆動電圧切換信号Stを生成する。
なお、ターンオン閾値保持部22とターンオフ閾値保持部23には遷移終了を判定するための電位閾値として、ターンオン閾値Vthon、ターンオフ閾値Vthoffを予め設定しておく。
【0078】
前記駆動電圧切換信号生成部24は、例えば、2つのコンパレータとセレクタとを含んで構成され、ターンオン閾値Vthonとドレイン電位信号Svd′とを第1のコンパレータで比較し、ドレイン電位信号Svd′がターンオン閾値Vthon以下であるときHIGHレベルとなるオンタイミング信号を出力する。同様に、ターンオフ閾値Vthoffとドレイン電位信号Svd′とを第2のコンパレータで比較し、ドレイン電位信号Svd′がターンオフ閾値Vthoff以上であるときHIGHレベルとなるオフタイミング信号を出力する。そして、セレクタにより、ゲート制御信号Scがターンオンを指示する信号である場合にはオンタイミング信号を選択し、ゲート制御信号Scがターンオフを指示する信号である場合にはオフタイミング信号を選択し、選択したオンタイミング信号またはオフタイミング信号を駆動電圧切換信号Stとして駆動電圧生成部25に出力する。
【0079】
次に、ターンオン閾値Vthon及びターンオフ閾値Vthoffの設定方法を説明する。
ターンオン閾値Vthon及びターンオフ閾値Vthoffは、ドレイン電位VDがターンオン電位またはターンオフ電位に収束するまでのスイッチング時間に基づいて設定する。
またその際、接合型トランジスタ2を、通常よりも高駆動電圧(ターンオン時)、または通常よりも低駆動電圧(ターンオフ時)で駆動する、ゲート駆動能力を高めた状態(高駆動能力レベル)での駆動を行った後、通常のゲート駆動能力(基準駆動能力レベル)での駆動に切り換える場合に、ゲート駆動能力の切換タイミングが検出された時点から、接合型トランジスタ2のゲートに実際に印加される電位、つまりゲート電位VGが、通常のゲート駆動能力レベル(基準駆動能力レベル)の電位に切り換わるまでの信号処理時間、すなわち反応時間を考慮してターンオン閾値Vthon及びターンオフ閾値Vthoffを設定する。
【0080】
ここで、接合型トランジスタ2のドレイン電位VDが、ゲートオン電位とゲートオフ電位との間で遷移するために必要なスイッチング時間は、同一条件で高電圧駆動を行ったとしても、接合型トランジスタ2の個々の特性のばらつきにより異なる。
例えば、図14に示すように、ドレイン電位VD1(一点鎖線)の場合のように、ゲートオフ電位からゲートオン電位に比較的速やかに遷移する場合や、ドレイン電位VD2(実線)の場合のように、ゲートオフ電位からゲートオン電位に遷移するまでに比較的時間を要する場合もあり、接合型トランジスタ毎に遷移時間にばらつくことが有り得る。
【0081】
このため、個々の接合型トランジスタの特性に関係なく、高電圧駆動を行うタイミングとして同一のターンオン閾値Vthonを用いて駆動制御する場合には、各接合型トランジスタの特性に応じたスイッチング時間を満足するように高駆動電圧を行う期間を設定する必要がある。
そのためには、例えば、同一仕様を有する多数の接合型トランジスタをサンプリング対象として特性測定を行い、ドレイン電位VDのスイッチング時間が最も遅い接合型トランジスタ及び最も早い接合型トランジスタのスイッチング時間から、ドレイン電位VDのスイッチング時間の最大値及び最小値を把握する。そして、このドレイン電位VDのスイッチング時間の最大値及び最小値を考慮してターンオン閾値Vthonを設定する。
【0082】
例えば、接合型トランジスタのpn接合により形成されるダイオードに順方向電流が流れないようにするには、ドレイン電位VDのスイッチング時間が最小となる接合型トランジスタの特性に基づき、ターンオン閾値Vthonを設定し、このターンオン閾値Vthonを用いて接合型トランジスタに対して高駆動電圧を行う期間を設定すればよい。
つまり、図14の場合には、スイッチング時間がより短いドレイン電位VD1の特性に基づきターンオン閾値Vthonを設定し、例えば、ターンオン閾値Vthon=電位Vt1(>0)として設定する。
【0083】
これにより、ドレイン電位VD1が零に到達する以前に高電圧駆動(高駆動能力レベルでの駆動)は終了し、通常の電圧駆動(基準駆動能力レベルでの駆動)が行われるため、ドレイン電位VD1が零に収束した後も高電圧駆動が行われることはなく、この接合型トランジスタのpn接合により形成されるダイオードに順方向電流が流れることを回避することができる。
【0084】
前記電位Vt1は、以下の手順で設定する。すなわち、ゲート駆動回路1aにおいて、ドレイン電位VD(ドレイン電位信号Svd)とターンオン閾値Vthonとから駆動電圧切換信号生成部24においてドレイン電位VDの遷移終了と判定した時点から、この遷移終了との判定を受けて、駆動電圧生成部25から出力されるゲート駆動信号Sgが基準駆動能力レベル電圧に実際に切り替わるまでの所要時間、すなわち、ドレイン電位VD(ドレイン電位信号Svd)がターンオン閾値Vthonに達したことに対するゲート駆動回路1aの反応時間をTdly〔ns〕とする。そして、ドレイン電位VDのスイッチング時間が最小となる特性を有する接合型トランジスタをターンオン閾値Vthonとし、図14に示すように、このターンオン閾値Vthon設定用の接合型トランジスタのドレイン電位VD1が略零となる時刻をT1としたとき、時刻“T1−Tdly”のときのドレイン電位VD1の値Vt1を、ターンオン閾値Vthonとする。
【0085】
このようにして設定したターンオン閾値Vthonを用いて、図14のドレイン電位VD1の特性を有する接合型トランジスタ及びドレイン電位VD2の特性を有する接合型トランジスタを駆動制御すると、ドレイン電位VD1の特性を有する接合型トランジスタの場合には、ドレイン電位VD1がVt1以下となった時点で高駆動能力レベルでの駆動から基準駆動能力レベルでの駆動への切り換えが開始されることになり、この時点から反応時間Tdly〔ns〕が経過した時刻T1で、ドレイン電位VD1は略零に収束し、且つ、ゲート駆動信号Sgは実際に基準駆動能力レベル電圧に切り換わる。したがって、ドレイン電位VDの遷移が終了し接合型トランジスタのスイッチング動作が終了した後の時点で、ゲート駆動信号Sgの応答遅れのために、ゲート駆動信号Sgが基準駆動能力レベル電圧に切り換わっておらず、そのため、接合型トランジスタのスイッチング動作は終了しているにも関わらず、基準駆動能力レベル電圧よりも高い高駆動能力レベル電圧がゲートに印加されることによって、接合型トランジスタのpn接合により形成されるダイオードに順方向電流が流れることを回避することができる。
【0086】
一方、ドレイン電位VD2の特性を有する接合型トランジスタの場合には、ドレイン電位VD2がVt1以下となった時刻T1′で、高駆動能力レベルでの駆動から基準駆動能力レベルでの駆動への切り換えが開始され、ドレイン電位VD2がVt1以下となった時刻T1′から反応時間Tdly〔ns〕が経過した時点で、ゲート駆動信号Sgが基準駆動能力レベル電圧に切り換わることになる。
このドレイン電位VD2の特性を有する接合型トランジスタの場合、ドレイン電位VD2は時刻T2で略零に収束するため、反応時間Tdly〔ns〕を考慮すると、ゲート駆動信号Sgの基準駆動能力レベル電圧への切り換えは、時刻“T2−Tdly”に相当する時刻T2′で開始すればよいことになる。しかしながら、上述のように、ドレイン電位VD2がVt1以下となった時刻T1′で基準駆動能力レベル電圧への切り換えが開始されるため、Δtだけ早いタイミングで切り換えが開始されることになる。
【0087】
このため、ドレイン電位VDの遷移終了よりもΔtだけ前の時点で、ゲート駆動信号Sgが基準駆動能力レベル電圧に切り換わるが、遷移終了後に基準駆動能力レベル電圧よりも高い高駆動能力レベル電圧となることはないため、接合型トランジスタのpn接合により形成されるダイオードに順方向電流が流れることはない。
また、この場合早めにゲートの高電圧駆動が終了するため、結果的に接合型トランジスタのスイッチング終了は多少遅くなるが、高電圧駆動による接合型トランジスタ全体のスイッチング時間の改善に比較すると大きな問題とはならない。一方、このような早めに切換が終了する閾値の設定は順方向電流を流さないことを確実にする効果がある。
【0088】
また、接合型トランジスタにおいて、ドレイン電位VDが零に収束するまでのスイッチング時間の短縮、すなわち接合型トランジスタのスイッチング時間の短縮を優先する場合には、ドレイン電位VDのスイッチング時間が最大となる特性を有する接合型トランジスタのスイッチング特性に基づきターンオン閾値Vthonを設定し、このターンオン閾値Vthonを用いて接合型トランジスタに対して高駆動電圧を行う期間を設定すればよいが、この場合は、スイッチング時間が短いものに対して順方向電流を流す可能性がでてくるため、これを考慮してターンオン閾値Vthonを設定する必要がある。
【0089】
また、ターンオン閾値Vthonは、複数の接合型トランジスタをサンプリング対象とし、ドレイン電位VDのスイッチング時間が最小または最大となる接合型トランジスタのドレイン電位VDの特性に応じてターンオン閾値Vthonを設定する場合に限るものではない。例えば、ドレイン電位VDのスイッチング時間がほぼ同等とみなすことのできる接合型トランジスタの数が最多となる接合型トランジスタのドレイン電位VDの特性、或いは、複数の接合型トランジスタの各ドレイン電位VDのスイッチング時間の平均値とほぼ同等のドレイン電位VDのスイッチング時間を有する接合型トランジスタのドレイン電位VDの特性等に基づき、ターンオン閾値Vthonを設定するようにしてもよい。
また、同一仕様の複数の接合型トランジスタをサンプリング対象とし、これら複数の接合型トランジスタの特性から閾値を設定する場合に限るものではなく、接合型トランジスタ個別に特性を検出し、検出した特性を用いて接合型トランジスタ毎に適切な閾値を設定する構成とすることも可能である。
【0090】
例えば、ターンオン時のドレイン電位VDの減少過程をモニタする。そして、主電源3の電源電圧VDDに対し、ドレイン電位VDが、例えば“(2/3)×VDD”から“(1/2)×VDD”に変化するまでの所要時間を計測する。この計測は、例えば、コンパレータで、ドレイン電位VDと“(2/3)×VDD”及び“(1/2)×VDD”をそれぞれ比較することで、ドレイン電位VDが“(2/3)×VDD”となるタイミング及びドレイン電位VDが“(1/2)×VDD”となるタイミングを検出する。そして、ドレイン電位VDが“(2/3)×VDD”となるタイミングを開始タイミング、ドレイン電位VDが“(1/2)×VDD”となるタイミングを終了タイミングとして、開始タイミングから終了タイミング間の時間を積分回路で電圧変換する。このようにして積分回路で変換される電圧値から、図14のドレイン電位VD1の波形の傾きが分かる。つまり、このドレイン電位波形の傾きから、ターンオン時のドレイン電位VD1のスイッチング時間、すなわち、図14の時刻T1を予測・演算することができる。
したがって、この時刻T1と前述のようにして検出したゲート駆動回路1aの反応時間Tdly〔ns〕とから、“T1−Tdly”におけるドレイン電位VDを求め、これをターンオン閾値Vthonとして設定すればよい。
なお、ここでは、ターンオン閾値Vthonの設定方法を説明したが、ターンオフ閾値Vthoffの場合も同様の手順で設定すればよい。
【0091】
次に、駆動電圧生成部25について説明する。
駆動電圧生成部25は、上記第1の実施の形態における駆動電圧生成部25と同一であって、図示しない上位装置からのゲート制御信号Scと、駆動電圧切換信号生成部24からの駆動電圧切換信号Stとを入力とし、図10に示すターンオン時及びターンオフ時の各駆動電圧レベルが2つの電位からなるゲート駆動信号Sgを生成し、これを、外付け抵抗5を介して接合型トランジスタ2のゲート電極に印加する。
【0092】
以上の構成により、ゲート制御信号Scのオン/オフに応じて、図10に実線で示すゲート駆動信号Sgが生成され、このゲート駆動信号Sgがゲート駆動回路1aから外付け抵抗5を介して接合型トランジスタ2のゲート電極に印加されて接合型トランジスタが駆動されることになる。
このため、ターンオン時及びターンオフ時には、接合型トランジスタ2をターンオンまたはターンオフするために必要な基準駆動能力レベル電圧よりも駆動能力が高い高駆動能力レベル電圧で駆動するため、ターンオン時にはミラー容量が速やかに充電されることによりミラー期間が短縮され、逆にターンオフ時にはミラー容量が速やかに放電されることによりミラー期間が短縮され、結果的に接合型トランジスタ2のスイッチング時間の短縮を図ることができる。したがって、スイッチング損失の低減を図ることができる。
【0093】
また、ミラー期間の長さは、接合型トランジスタの仕様や駆動条件などによって予測することはできるが、上述のように、実際のドレイン電位VDに基づいてミラー期間の終了タイミングを推測しているため、より精度よくミラー期間の終了タイミングを推測することができる。この推測したミラー期間の終了タイミングに基づいて高駆動能力レベル電圧から基準駆動能力レベル電圧への切り換えを行なうことによって、より確実にダイオードの順方向電流が流れることを回避することができる。
【0094】
また、高駆動能力レベル電圧から基準駆動能力レベル電圧への切り換えタイミングを、駆動対象の接合型トランジスタ毎に設定することができ、すなわち接合型トランジスタ毎にそのスイッチング特性に応じて設定することができるため、駆動能力レベルのレベル設定を個別に行なうことができ、且つそれぞれに適した高レベルに設定することも可能であるため、スイッチング時間を短縮化しやすい。
【0095】
また、ゲート駆動電圧の電圧レベルに応じて、接合型トラジスタのスイッチング時間は変化し、すなわちミラー期間も変化するため、これに応じて高駆動能力レベル電圧での駆動時間も変化させる必要がある。しかしながら、この第2の実施の形態では、実際のドレイン電位VDに基づいてミラー期間の終了タイミングを推測し、これに基づき高駆動能力レベル電圧から基準駆動能力レベル電圧への切り換えを行なっているため、高駆動能力レベル電圧を増減させた場合であっても、これに適した的確なタイミングで基準駆動能力レベルへの切り換えを行なうことができる。
【0096】
ここで、第1の実施の形態では、高駆動能力レベル電圧での駆動時間が固定であるため、高駆動能力レベル電圧のレベル調整を行なう場合には高駆動能力レベル電圧での駆動時間を考慮する必要があるが、第2の実施の形態では、高駆動能力レベル電圧の大きさに応じて高駆動能力レベル電圧での駆動時間が自動的に調整され、高駆動能力レベル電圧の大きさに応じて高駆動能力レベル電圧での駆動時間が決定されることになるため、高駆動能力レベル電圧での駆動時間よりも優先して高駆動能力レベル電圧を調整することができる。よって、高駆動能力レベル電圧を、より高レベル化することが可能となり、スイッチング時間のさらなる短縮化を図ることができる。
【0097】
また、このように、駆動能力レベルを増減させた場合であってもこれに適した的確なタイミングで基準駆動能力レベルへの切り換えが自動的に行なわれるため、駆動能力レベルを調整するだけで、接合型トランジスタのスイッチング時間の調整を容易に行なうことができる。
また、上記第2の実施の形態においては、ゲートオン時、ゲートオフ時に遷移終了とみなすことの可能なドレイン電位信号Svd′をターンオン閾値、ターンオフ閾値として設定し、ドレイン電位信号Svd′がターンオン閾値以下、またはターンオフ閾値以上となるタイミングで、高駆動能力レベル電圧から基準駆動能力レベル電圧での駆動に切り換える場合について説明したがこれに限るものではない。
【0098】
上述のように、ゲート駆動時に高駆動能力レベル電圧で駆動を行うことより、ドレイン電位VDのスイッチング時間を大きく改善することができるため、ターンオン閾値、ターンオフ閾値の増減変化が接合型トランジスタのスイッチング時間の変化に与える影響は比較的小さいと考えられる。
そのため、高駆動能力レベル電圧から基準駆動能力レベル電圧への切り換えを、ドレイン電位信号Svd′が、遷移終了とみなすことの可能なターンオン閾値以下となるタイミング或いはターンオフ閾値以上となるタイミングよりも前のタイミングで行うことも可能であり、例えば接合型トランジスタのスイッチング時間として要求される時間を考慮して切り換えタイミングを設定すればよい。ドレイン電位信号Svd′が、遷移終了とみなすことの可能なターンオン閾値以下となるタイミング或いはターンオフ閾値以上となるタイミングよりも前のタイミングで、駆動能力レベルの切り換えを行なうことは、接合型トランジスタのスイッチング特性のバラツキを考慮するとダイオードに順方向電流を流さない方向となるので有効である。
【0099】
また、上記第2の実施の形態ではミラー期間が終了したかどうか、すなわちミラー容量の充放電の終了タイミングを、ドレイン電位VDに基づき検出している。
ここで、ミラー容量の充放電が終了したかどうかの判断は、例えば、ゲート電極のゲート電位VGや、接合型トランジスタ2のソース側にシャント抵抗を設けることによりシャント抵抗の電圧値からも、予測することができる。
しかしながら、ゲート電位VGは比較的振動しやすく、ミラー期間の終了を的確に検出することが難しい。また、ミラー容量の充放電の終了タイミングを、ゲート電位VGの変化から判定する場合、これはミラー期間が終了した状態を検知することになる。すなわちpn接合により形成されるダイオードの順方向電流が流れ始め、ゲート電位VGが変化した段階でミラー期間の終了と判断されてこの時点で、高速に順方向電流を遮断することになる。
【0100】
また、接合型トランジスタのソース側にシャント抵抗を設けた場合も同様に、ミラー期間が終了し、pn接合のダイオードに順方向電流が流れ始めたときこの電流によるシャント抵抗の電圧増加を検出することになるため、この時点では既に順方向電流が流れ始めている。つまり電力損失が発生し始めた後に、順方向電流が遮断されることになる。
これに対し、ドレイン電位VDからミラー期間の終了を判断する方法の場合には、ドレイン電位VDは、ターンオン及びターンオフ時には、主電源3の電源電位である高電位VDDと、グランド電位GND(図7の場合0〔V〕)との間を遷移することから、ドレイン電位VDが高電位VDDまたはグランド電位GNDに収束したか否かを判断することによりミラー期間の終了を判断しているため、ドレイン電位VDが高電位VDDまたはグランド電位GNDに達する前に、ミラー期間が終了する時点を予測することができる。
【0101】
そして、第2の実施の形態では、このドレイン電位VDに基づくタイミングで、ゲート駆動電圧を高駆動能力レベル電圧から基準駆動能力レベル電圧に切り換えているため、ミラー期間が終了する以前、すなわち順方向電流が流れ始める以前に基準駆動能力レベル電圧への切り換えを開始することができるため、順方向電流が流れる前に対応することができ、制御遅れにより順方向電流が流れることに伴う、電力損失の発生を防ぐことができる。
【0102】
なお、上記第2の実施の形態においては、ゲート駆動信号Sgの応答遅れを考慮して、基準駆動能力レベル電圧への切り換えタイミングを設定しているが、上記第1の実施の形態においても同様に、ゲート駆動信号Sgの応答遅れを考慮することも可能である。第1の実施の形態に適用する場合には、パルス幅設定部20で設定される、駆動電圧切換信号Stのパルス幅を、ゲート駆動回路1aの反応時間Tdly〔ns〕相当だけ短くなるように設定すればよい。
【0103】
また、上記各実施の形態においては、ゲート駆動能力を、ゲート駆動電圧の電圧値を異ならせることによって変えているが、ゲート駆動能力を変化させる方法として、電流駆動経路を複数用意し、その経路を選択することでゲート駆動能力を変える回路構成とすることも可能である。
また、上記各実施の形態においては、ゲート駆動時、例えば、ターンオン時には、電圧レベルを、ターンオフ時の基準駆動能力レベル電圧からターンオン時の高駆動能力レベル電圧に変化させることになり、電圧レベルの変化幅が大きくなるが、この駆動能力レベルを変化させることに伴うドレイン電流の変化が急激となりノイズ発生が大きい場合には、高駆動能力レベルへの変化を、複数段階にわけて、電圧レベルを段階的に変化させることで、ノイズ削減を図ることも可能である。
【0104】
また、上記各実施の形態においては、基準波形生成部31で生成した基準波形Sg′と、重畳パルス生成部32で生成した重畳パルスSpとを合成部33で重畳して図10に示すゲート駆動信号Sgを生成する場合について説明したが、このように重畳させる場合に限るものではなく、高駆動能力電位Von2及びVoff2からなる矩形波信号を生成し、この矩形波信号と基準波形Sg′とを、駆動電圧切換信号Stに基づき切り換えることで、結果的に図10に示すゲート駆動信号Sgが、ゲートに印加される構成とすることも可能である。
【0105】
また、ゲート駆動電圧を、例えば、ターンオフ時の基準駆動能力レベル電圧からターンオン時の高駆動能力レベル電圧まで変化させる際に、スルーレートを小さくし、ノイズ発生を防ぎながらスイッチング時間の短縮を図ることも可能である。
また、上記各実施の形態においては、ターンオン時及びターンオフ時共に高駆動能力レベル電圧で駆動した後、基準駆動能力レベル電圧に切り換える場合について説明したが、必ずしもターンオン時及びターンオフ時共に、高駆動能力レベル電圧で駆動する必要はない。
【0106】
つまり、接合型トランジスタのスイッチング時間は、ターンオン時とターンオフ時とで異なる。そのため、ターンオン時及びターンオフ時のうち一方はスイッチング時間が長いため、スイッチング時間の短縮を図るために高駆動能力レベル電圧での駆動が必要であるが、他方はスイッチング時間が短いため高駆動能力レベル電圧での駆動を行う必要のない状況が生じる可能性がある。よって、必要に応じてターンオン時のみまたはターンオフ時のみの、何れか一方の場合にのみ高駆動能力レベル電圧で駆動するようにすることも可能である。
【0107】
また、上記各実施の形態においては、接合型トランジスタ2として、図4に示すように、縦型の接合型トランジスタを適用した場合について説明したが、横型の接合型トランジスタであっても適用することができ、要は、ゲート及びドレイン間に、pn接合容量が存在し、このpn接合容量によって、ミラー期間が発生するトランジスタであれば適用することができる。
【0108】
また、上記各実施の形態においては、接合型トンラジスタ単体を駆動する場合について説明したが、複数の接合型トランジスタを、ドレイン、ゲート、ソースを共通にして電流能力を上げるようにしたモジュールに適用することも可能である。
モジュールの場合は、モジュールに用いる接合型トランジスタのスイッチング特性を事前に評価し、その評価結果に基づきスイッチング特性が近似している接合型トランジスタを組み合わせる等の処理を行なってモジュールを構成することも可能である。
【0109】
上記第1の実施の形態に記載のゲート駆動回路をモジュールに適用する場合には、上記第1の実施の形態におけるパルス幅設定部20でのパルス幅の設定のために、上述のように、モジュールのスイッチング特性をサンプリング計測しパルス幅を決めてもよい。また、前記モジュールを構成する接合型トランジスタの評価を行なった際に得たスイッチング特性を利用してパルス幅を設定してもよい。
また、第2の実施の形態を適用した場合も共通化されたドレイン電位に応じて高駆動能力レベル電圧から基準駆動能力レベル電圧に切り換えることにより、不要な順方向電流を流すことを回避することができる。
ここで、上記実施の形態において、パルス設定部20が駆動時間設定手段に対応し、駆動電圧生成部25が駆動手段に対応し、ドレイン電位監視部21がドレイン電位検出手段に対応している。
【符号の説明】
【0110】
1、1a ゲート駆動回路
2 接合型トランジスタ
3 主電源
4 負荷
5 外付け抵抗
20 パルス幅設定部
21 ドレイン電位監視部
22 ターンオン閾値保持部
23 ターンオフ閾値保持部
24 駆動電圧切換信号生成部
25 駆動電圧生成部
31 基準波形生成部
32 重畳パルス生成部
33 合成部
34 バッファ
41a、41b R−Sフリップフロップ
42a、42b 電圧セレクタ
【特許請求の範囲】
【請求項1】
接合型トランジスタのゲート駆動回路において、
前記接合型トランジスタのスイッチング時に、前記接合型トランジスタを、当該接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い高駆動能力レベルで駆動した後、前記基準駆動能力レベルで駆動する駆動手段と、
前記高駆動能力レベルで駆動する駆動時間を設定する駆動時間設定手段と、を備え、
前記駆動時間は、前記接合型トランジスタのスイッチング時間、若しくは、それより短い時間に設定されることを特徴とするゲート駆動回路。
【請求項2】
接合型トランジスタのゲート駆動回路において、
前記接合型トランジスタのスイッチング時に、前記接合型トランジスタを、当該接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い高駆動能力レベルで駆動した後、前記基準駆動能力レベルで駆動する駆動手段と、
前記接合型トランジスタのドレイン電位を検出するドレイン電位検出手段と、を備え、
前記駆動手段は、前記ドレイン電位検出手段で検出した前記ドレイン電位をもとに前記高駆動能力レベルから前記基準駆動能力レベルへの切り換えタイミングを決定することを特徴とするゲート駆動回路。
【請求項3】
前記駆動手段は、前記接合型トランジスタの遷移終了とみなすことの可能なターンオン時の閾値を有し、
前記ドレイン電位が前記ターンオン時の閾値以下となるタイミング以前のタイミングを、ターンオン時の前記切り換えタイミングとして設定することを特徴とする請求項2記載のゲート駆動回路。
【請求項4】
前記駆動手段は、前記接合型トランジスタの遷移終了とみなすことの可能なターンオフ時の閾値を有し、
前記ドレイン電位が前記ターンオフ時の閾値以上となるタイミング以前のタイミングを、ターンオフ時の前記切り換えタイミングとして設定することを特徴とする請求項2又は請求項3記載のゲート駆動回路。
【請求項5】
前記切り換えタイミングとなった時点から、前記接合型トランジスタを駆動する駆動能力レベルが実際に前記基準駆動能力レベルとなるまでの所要時間を反応時間とし、
前記ターンオン時の閾値は、前記接合型トランジスタの遷移終了とみなすことの可能なタイミングよりも前記反応時間だけ早いタイミングに相当する値に設定されることを特徴とする請求項3記載のゲート駆動回路。
【請求項6】
前記切り換えタイミングとなった時点から、前記接合型トランジスタを駆動する駆動能力レベルが実際に前記基準駆動能力レベルとなるまでの所要時間を反応時間とし、
前記ターンオフ時の閾値は、前記接合型トランジスタの遷移終了とみなすことの可能なタイミングよりも前記反応時間だけ早いタイミングに相当する値に設定されることを特徴とする請求項4記載のゲート駆動回路。
【請求項7】
接合型トランジスタのゲート駆動方法であって、
前記接合型トランジスタのスイッチング時に、前記接合型トランジスタを、当該接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い高駆動能力レベルで駆動し、
前記接合型トランジスタのスイッチング時間、若しくは、それより短い時間、前記高駆動能力レベルで駆動した後、前記基準駆動能力レベルに切り替えることを特徴とするゲート駆動方法。
【請求項8】
接合型トランジスタのゲート駆動方法であって、
前記接合型トランジスタのスイッチング時に、前記接合型トランジスタを、当該接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い高駆動能力レベルで駆動し、
前記接合型トランジスタのドレイン電位から決定されるタイミングで、前記高駆動能力レベルから前記基準駆動能力レベルに切り換えることを特徴とするゲート駆動方法。
【請求項9】
前記接合型トランジスタの遷移終了とみなすことの可能なターンオン時の閾値を予め設定しておき、
前記ドレイン電位が前記ターンオン時の閾値以下となるタイミング以前に前記基準駆動能力レベルでの駆動に切り換えることを特徴とする請求項8記載のゲート駆動方法。
【請求項10】
前記接合型トランジスタの遷移終了とみなすことの可能なターンオフ時の閾値を予め設定しておき、
前記ドレイン電位が前記ターンオフ時の閾値以上となるタイミング以前に前記基準駆動能力レベルでの駆動に切り換えることを特徴とする請求項8又は請求項9記載のゲート駆動方法。
【請求項11】
前記切り換えタイミングとなった時点から、前記接合型トランジスタを駆動する駆動能力レベルが実際に前記基準駆動能力レベルとなるまでの所要時間を反応時間とし、
前記ターンオン時の閾値は、前記接合型トランジスタの遷移終了とみなすことの可能なタイミングよりも前記反応時間だけ早いタイミングで前記基準駆動能力レベルでの駆動への切り換えが開始されるように設定されることを特徴とする請求項9記載のゲート駆動方法。
【請求項12】
前記切り換えタイミングとなった時点から、前記接合型トランジスタを駆動する駆動能力レベルが実際に前記基準駆動能力レベルとなるまでの所要時間を反応時間とし、
前記ターンオフ時の閾値は、前記接合型トランジスタの遷移終了とみなすことの可能なタイミングよりも前記反応時間だけ早いタイミングで前記基準駆動能力レベルでの駆動への切り換えが開始されるように設定されることを特徴とする請求項10記載のゲート駆動方法。
【請求項1】
接合型トランジスタのゲート駆動回路において、
前記接合型トランジスタのスイッチング時に、前記接合型トランジスタを、当該接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い高駆動能力レベルで駆動した後、前記基準駆動能力レベルで駆動する駆動手段と、
前記高駆動能力レベルで駆動する駆動時間を設定する駆動時間設定手段と、を備え、
前記駆動時間は、前記接合型トランジスタのスイッチング時間、若しくは、それより短い時間に設定されることを特徴とするゲート駆動回路。
【請求項2】
接合型トランジスタのゲート駆動回路において、
前記接合型トランジスタのスイッチング時に、前記接合型トランジスタを、当該接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い高駆動能力レベルで駆動した後、前記基準駆動能力レベルで駆動する駆動手段と、
前記接合型トランジスタのドレイン電位を検出するドレイン電位検出手段と、を備え、
前記駆動手段は、前記ドレイン電位検出手段で検出した前記ドレイン電位をもとに前記高駆動能力レベルから前記基準駆動能力レベルへの切り換えタイミングを決定することを特徴とするゲート駆動回路。
【請求項3】
前記駆動手段は、前記接合型トランジスタの遷移終了とみなすことの可能なターンオン時の閾値を有し、
前記ドレイン電位が前記ターンオン時の閾値以下となるタイミング以前のタイミングを、ターンオン時の前記切り換えタイミングとして設定することを特徴とする請求項2記載のゲート駆動回路。
【請求項4】
前記駆動手段は、前記接合型トランジスタの遷移終了とみなすことの可能なターンオフ時の閾値を有し、
前記ドレイン電位が前記ターンオフ時の閾値以上となるタイミング以前のタイミングを、ターンオフ時の前記切り換えタイミングとして設定することを特徴とする請求項2又は請求項3記載のゲート駆動回路。
【請求項5】
前記切り換えタイミングとなった時点から、前記接合型トランジスタを駆動する駆動能力レベルが実際に前記基準駆動能力レベルとなるまでの所要時間を反応時間とし、
前記ターンオン時の閾値は、前記接合型トランジスタの遷移終了とみなすことの可能なタイミングよりも前記反応時間だけ早いタイミングに相当する値に設定されることを特徴とする請求項3記載のゲート駆動回路。
【請求項6】
前記切り換えタイミングとなった時点から、前記接合型トランジスタを駆動する駆動能力レベルが実際に前記基準駆動能力レベルとなるまでの所要時間を反応時間とし、
前記ターンオフ時の閾値は、前記接合型トランジスタの遷移終了とみなすことの可能なタイミングよりも前記反応時間だけ早いタイミングに相当する値に設定されることを特徴とする請求項4記載のゲート駆動回路。
【請求項7】
接合型トランジスタのゲート駆動方法であって、
前記接合型トランジスタのスイッチング時に、前記接合型トランジスタを、当該接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い高駆動能力レベルで駆動し、
前記接合型トランジスタのスイッチング時間、若しくは、それより短い時間、前記高駆動能力レベルで駆動した後、前記基準駆動能力レベルに切り替えることを特徴とするゲート駆動方法。
【請求項8】
接合型トランジスタのゲート駆動方法であって、
前記接合型トランジスタのスイッチング時に、前記接合型トランジスタを、当該接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い高駆動能力レベルで駆動し、
前記接合型トランジスタのドレイン電位から決定されるタイミングで、前記高駆動能力レベルから前記基準駆動能力レベルに切り換えることを特徴とするゲート駆動方法。
【請求項9】
前記接合型トランジスタの遷移終了とみなすことの可能なターンオン時の閾値を予め設定しておき、
前記ドレイン電位が前記ターンオン時の閾値以下となるタイミング以前に前記基準駆動能力レベルでの駆動に切り換えることを特徴とする請求項8記載のゲート駆動方法。
【請求項10】
前記接合型トランジスタの遷移終了とみなすことの可能なターンオフ時の閾値を予め設定しておき、
前記ドレイン電位が前記ターンオフ時の閾値以上となるタイミング以前に前記基準駆動能力レベルでの駆動に切り換えることを特徴とする請求項8又は請求項9記載のゲート駆動方法。
【請求項11】
前記切り換えタイミングとなった時点から、前記接合型トランジスタを駆動する駆動能力レベルが実際に前記基準駆動能力レベルとなるまでの所要時間を反応時間とし、
前記ターンオン時の閾値は、前記接合型トランジスタの遷移終了とみなすことの可能なタイミングよりも前記反応時間だけ早いタイミングで前記基準駆動能力レベルでの駆動への切り換えが開始されるように設定されることを特徴とする請求項9記載のゲート駆動方法。
【請求項12】
前記切り換えタイミングとなった時点から、前記接合型トランジスタを駆動する駆動能力レベルが実際に前記基準駆動能力レベルとなるまでの所要時間を反応時間とし、
前記ターンオフ時の閾値は、前記接合型トランジスタの遷移終了とみなすことの可能なタイミングよりも前記反応時間だけ早いタイミングで前記基準駆動能力レベルでの駆動への切り換えが開始されるように設定されることを特徴とする請求項10記載のゲート駆動方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2012−60514(P2012−60514A)
【公開日】平成24年3月22日(2012.3.22)
【国際特許分類】
【出願番号】特願2010−203259(P2010−203259)
【出願日】平成22年9月10日(2010.9.10)
【出願人】(303046277)旭化成エレクトロニクス株式会社 (840)
【出願人】(301021533)独立行政法人産業技術総合研究所 (6,529)
【出願人】(304023994)国立大学法人山梨大学 (223)
【Fターム(参考)】
【公開日】平成24年3月22日(2012.3.22)
【国際特許分類】
【出願日】平成22年9月10日(2010.9.10)
【出願人】(303046277)旭化成エレクトロニクス株式会社 (840)
【出願人】(301021533)独立行政法人産業技術総合研究所 (6,529)
【出願人】(304023994)国立大学法人山梨大学 (223)
【Fターム(参考)】
[ Back to top ]