スイッチング回路
【課題】スイッチング素子の動作に起因するノイズの大きさが低減された、小型で製造コストの低いスイッチング回路を提供する。
【解決手段】スイッチング素子と、一定周期でパルス波のドライバ信号を出力するドライバ信号出力回路と、ドライバ信号のパルス波の周期を複数含む一定期間内において駆動力を変化させながら、ドライバ信号の周期に同期してスイッチング素子を駆動する駆動回路とを備える。
【解決手段】スイッチング素子と、一定周期でパルス波のドライバ信号を出力するドライバ信号出力回路と、ドライバ信号のパルス波の周期を複数含む一定期間内において駆動力を変化させながら、ドライバ信号の周期に同期してスイッチング素子を駆動する駆動回路とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス波の周期に同期してスイッチング素子を駆動するスイッチング回路に関する。
【背景技術】
【０００２】
例えばパルス幅変調（ＰＷＭ）方式のＤＣ−ＤＣコンバータなどに、パルス波に同期して動作するスイッチング回路が使用されている。これらのスイッチング回路では、小型化のためにスイッチング素子のオン／オフを制御するスイッチング周波数（基本周波数）の高周波化が進められている。このため、スイッチング素子のスイッチング動作によって発生する高周波のノイズがスイッチング回路の動作に与える影響を考慮することが必要である。
【０００３】
例えば、ＰＷＭ方式のＤＣ−Ｃコンバータに関して、基本周波数を変調させることでノイズ成分の周波数を分散し、これによりノイズの大きさを低減する方法が提案されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−６４９７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、スイッチング素子を発生源とする周波数のノイズは、基本周波数よりも周波数が高いため、上記方法では分散できないノイズ成分が存在する。
【０００６】
スイッチング素子を駆動する駆動回路は、スイッチング素子の前段に配置された駆動素子のチャージ電流や放電電流を制御することにより、スイッチング素子のスイッチング速度を調整する。このチャージ電流や放電電流は、駆動素子の能力、例えばＭＯＳトランジスタのオン抵抗や電流制限素子（抵抗）の抵抗値などにより調整される。これらのオン抵抗や抵抗値を調整することで、発熱量とノイズの大きさを調整しながら、スイッチング速度が調整される。
【０００７】
しかし、発熱量とノイズの大きさとはトレードオフの関係にあり、発熱量とノイズの大きさの両方を所望の値以下にすることが困難な場合がある。この場合には、スイッチング素子の温度を下げるための放熱フィンなどの放熱部品の追加や、ノイズ除去部品の追加などの対策が必要になる。その結果、部品点数の増加や高機能部品の使用などによって、スイッチング回路の大型化や製造コストの増大などの問題が生じる。
【０００８】
本発明は、スイッチング素子の動作に起因するノイズの大きさが低減された、小型で製造コストの低いスイッチング回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様によれば、（イ）スイッチング素子と、（ロ）一定周期でパルス波のドライバ信号を出力するドライバ信号出力回路と、（ハ）ドライバ信号のパルス波の周期を複数含む一定期間内において駆動力を変化させながら、ドライバ信号の周期に同期してスイッチング素子を駆動する駆動回路とを備えるスイッチング回路が提供される。
【発明の効果】
【００１０】
本発明によれば、スイッチング素子の動作に起因するノイズの大きさが低減された、小型で製造コストの低いスイッチング回路を提供できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態に係るスイッチング回路の構成を示す模式的な回路図である。
【図２】スイッチング素子に付随する容量を示す模式図である。
【図３】スイッチング素子に発生するノイズの例を示す模式的な波形図であり、図３（ａ）はスイッチング時間が長い場合のノイズを示し、図３（ｂ）はスイッチング時間が短い場合のノイズを示す。
【図４】比較例におけるスイッチング素子のドレイン電圧の波形例を示す模式図である。
【図５】図４の波形を拡大した模式図である。
【図６】比較例におけるスイッチング素子に発生するノイズの周波数成分の例を示すグラフである。
【図７】本発明の第１の実施形態に係るスイッチング回路におけるスイッチング素子のドレイン電圧の波形例を示す模式図である。
【図８】図７の波形を拡大した模式図である。
【図９】本発明の第１の実施形態におけるスイッチング素子に発生するノイズの周波数成分の例を示すグラフである。
【図１０】図１に示したスイッチング回路の動作を説明するためのタイミングチャートである。
【図１１】本発明の第１の実施形態の変形例に係るスイッチング回路の構成を示す模式的な回路図である。
【図１２】図１１に示したスイッチング回路の動作を説明するためのタイミングチャートである。
【図１３】スイッチング素子のスイッチング動作特性を説明するための模式図である。
【図１４】スイッチング素子の入力レベルとドレイン電流との関係を示す波形図であり、図１４（ａ）は入力抵抗が小さい場合の波形図、図１４（ｂ）は入力抵抗が大きい場合の波形図、図１４（ｃ）は本発明の第２の実施形態に係るスイッチング回路の作用を説明するための波形図である。
【図１５】本発明の第２の実施形態に係るスイッチング回路の構成を示す模式的な回路図である。
【図１６】図１５に示したスイッチング回路の動作を説明するためのタイミングチャートである。
【図１７】本発明の第２の実施形態に係るスイッチング回路の他の構成を示す模式的な回路図である。
【図１８】図１７に示したスイッチング回路の動作を説明するためのタイミングチャートである。
【図１９】本発明の第２の実施形態に係るスイッチング回路の他の構成を示す模式的な回路図である。
【図２０】図１９に示したスイッチング回路の動作を説明するためのタイミングチャートである。
【図２１】本発明の第３の実施形態に係るスイッチング回路の他の構成を示す模式的な回路図である。
【図２２】図２１に示したスイッチング回路の動作を説明するためのタイミングチャートである。
【図２３】本発明のその他の実施形態の構成例を示す模式図である。
【発明を実施するための形態】
【００１２】
次に、図面を参照して、本発明の第１乃至第３の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであることに留意すべきである。又、以下に示す第１乃至第３の実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１３】
（第１の実施形態）
本発明の第１の実施形態に係るスイッチング回路１０は、図１に示すように、スイッチング素子ＳＷと、一定周期でパルス波のドライバ信号Ｓｄを出力するドライバ信号出力回路１２と、ドライバ信号Ｓｄが入力され、スイッチング素子ＳＷを駆動する駆動回路１１とを備える。後述するように、駆動回路１１は、ドライバ信号Ｓｄのパルス波の周期を複数含む一定期間内において駆動力を変化させながら、ドライバ信号Ｓｄのパルス波の周期に同期してスイッチング素子ＳＷを駆動する。
【００１４】
スイッチング素子ＳＷには、例えばＭＯＳトランジスタなどの半導体素子を採用可能である。以下では、スイッチング素子ＳＷがＭＯＳトランジスタである場合について例示的に説明する。
【００１５】
図１に示したスイッチング回路１０に発生するノイズには、スイッチング素子ＳＷを発生源とする、基本周波数よりも高い周波数のノイズ成分が存在する。具体的には、スイッチング素子ＳＷがスイッチング時にノイズ発生源となる場合には、図２に示すコンデンサＣの容量成分がノイズとして現れる。コンデンサＣの容量成分は、スイッチング素子ＳＷ自体の容量や寄生容量、或いは外付けコンデンサの容量などを含む。
【００１６】
例えば図３（ａ）と図３（ｂ）に示すように、スイッチング素子ＳＷのドレイン−ソース間の電圧Ｖdsの変化が急激であるほど、コンデンサＣから放電される電流Ｉｄに生じるノイズの発生期間は短い。即ち、スイッチング素子ＳＷのスイッチング時間が短いほど、スイッチング素子ＳＷに発生するノイズのピーク周波数は高くなる。図１に示したスイッチング回路１０では、スイッチング素子ＳＷを発生源とする高周波のノイズ成分の大きさが低減される。
【００１７】
ドライバ信号Ｓｄの各パルスで駆動力が変化しない場合のスイッチング素子ＳＷの電圧Ｖdsの波形を、図４に比較例として示す。図５は、図４に示した波形を拡大し、一定時間内の波形を重ねて示した図である。図５に示すように、各パルスでの波形は同一であり、スイッチング素子ＳＷがオンすることにより電圧Ｖdsが減少する時間はすべてＴ１である。このため、図６に示すように、各パルスにおいて発生するノイズの周波数は、すべて１／Ｔ１で同一である。
【００１８】
ＥＭＩ（Electromagnetic Interference）規格などのノイズに関する規格は、ノイズの各周波数成分のそれぞれの大きさが一定の値以下であるように定めた規格である。このため、図６に示したように各パルスにおいて発生するノイズの周波数が同一の場合には、ノイズの大きさが規格値を超える可能性が高くなる。
【００１９】
これに対し、図１に示したスイッチング回路１０では、以下に説明するようにノイズの周波数成分が分散されるため、ノイズの大きさが規格値を超えるおそれがない。
【００２０】
図７に、スイッチング回路１０における電圧Ｖdsの波形の例を示す。図８は、図７に示した波形を拡大し、一定時間内の波形を重ねて示した図である。スイッチング回路１０では、パルス毎にスイッチング素子ＳＷを駆動する駆動力が変化する。駆動力が大きいほど、電圧Ｖdsが減少する時間は短くなる。このため、各パルスでの波形は異なる。図７、図８では、３通りの駆動力によりスイッチング素子ＳＷ駆動する例を示しており、電圧Ｖdsが減少する時間がＴ１、Ｔ２、Ｔ３である場合を例示的に示している。
【００２１】
パルス毎にスイッチング素子ＳＷを駆動する駆動力を変化させた結果、図９に示すように、一定期間内においてスイッチング素子ＳＷに発生するノイズの周波数成分は、１／Ｔ１、１／Ｔ２、１／Ｔ３に分散される。したがって、各周波数におけるノイズの大きさが低減される。つまり、図１に示したスイッチング回路１０によれば、スイッチング素子ＳＷのスイッチング動作に起因するノイズの大きさを低減することができる。
【００２２】
スイッチング回路１０では、駆動回路１１が、一定期間内に互いに大きさが異なる複数の出力電流Ｉｇを順次生成し、生成した出力電流Ｉｇによりスイッチング素子ＳＷを駆動する。つまり駆動回路１１は、スイッチング素子ＳＷの入力端子（制御端子）に入力される出力電流Ｉｇの大きさを変化させながら、スイッチング素子ＳＷのオン／オフを制御する。例えば、駆動回路１１からスイッチング素子ＳＷに出力される出力電流Ｉｇの大きさをパルス毎に変化させることにより、スイッチング素子ＳＷに発生するノイズの周波数が、スイッチング素子ＳＷのスイッチング毎に分散される。
【００２３】
より具体的には、図１に示すように、駆動回路１１は、並列接続された駆動トランジスタＴｄと調整トランジスタＴａとを備える。更に、駆動回路１１は、ドライバ信号Ｓｄ及び一定期間内で周期が変化するパルス波の調整信号Ｓａとの論理和の信号ＳORを出力するＯＲ回路１１２を備える。
【００２４】
駆動トランジスタＴｄは、ドライバ信号Ｓｄにより駆動される。一方、調整トランジスタＴａは、ＯＲ回路１１２から出力される信号ＳORにより駆動される。そして、駆動トランジスタＴｄの出力電流によって、又は駆動トランジスタＴｄの出力電流と調整トランジスタＴａの出力電流の和によって、スイッチング素子ＳＷが駆動される。
【００２５】
駆動トランジスタＴｄの出力電流は、第１の入力抵抗Ｒ１を経由して、スイッチング素子ＳＷの入力端子に入力する。調整トランジスタＴａの出力電流は、第２の入力抵抗Ｒ２を経由して、スイッチング素子ＳＷの入力端子に入力する。第１の入力抵抗Ｒ１の抵抗値は、駆動トランジスタＴｄのみでスイッチング素子ＳＷを駆動する場合における、スイッチング素子ＳＷの所望のスイッチング時間に応じて設定される。第２の入力抵抗Ｒ２の抵抗値は、駆動トランジスタＴｄと調整トランジスタＴａとでスイッチング素子ＳＷを駆動することにより、駆動トランジスタＴｄのみでスイッチング素子ＳＷを駆動する場合よりも短いスイッチング時間になるように、設定される。
【００２６】
例えば、第１の入力抵抗Ｒ１の抵抗値と第２の入力抵抗Ｒ２の抵抗値を、共に６０Ωにする。このとき、駆動トランジスタＴｄのみでスイッチング素子ＳＷを駆動する場合は、スイッチング素子ＳＷの入力抵抗は第１の入力抵抗Ｒ１であり、抵抗値は６０Ωである。一方、駆動トランジスタＴｄと調整トランジスタＴａとでスイッチング素子ＳＷを駆動する場合は、スイッチング素子ＳＷの入力抵抗は第１の入力抵抗Ｒ１と第２の入力抵抗Ｒ２との並列抵抗であり、抵抗値は３０Ωである。
【００２７】
このように、駆動トランジスタＴｄの出力電流によってスイッチング素子ＳＷを駆動する場合と、駆動トランジスタＴｄの出力電流と調整トランジスタＴａの出力電流の和によってスイッチング素子ＳＷを駆動する場合とで、スイッチング素子ＳＷの入力端子に入力する出力電流Ｉｇの大きさが異なるように、第２の入力抵抗Ｒ２の抵抗値は設定される。
【００２８】
したがって、スイッチング素子ＳＷを駆動するための出力電流Ｉｇの大きさは、駆動トランジスタＴｄとスイッチング素子ＳＷ間に接続される第１の入力抵抗Ｒ１の抵抗値と、調整トランジスタＴａとスイッチング素子ＳＷ間に接続される第２の入力抵抗Ｒ２に依存する。そして、駆動トランジスタＴｄと調整トランジスタＴａのオン／オフを制御することにより、出力電流Ｉｇの大きさが調整される。
【００２９】
なお、第１の入力抵抗Ｒ１と第２の入力抵抗Ｒ２との接合点は、抵抗Ｒｓ及びトランジスタＴｓを介して接地されている。
【００３０】
上記のように、駆動トランジスタＴｄと調整トランジスタＴａが同時にオン状態である場合に、出力電流Ｉｇは大きく、駆動回路１１の駆動力は大きい。一方、駆動トランジスタＴｄがオン状態で、調整トランジスタＴａがオフ状態の場合に、出力電流Ｉｇは小さく、駆動回路１１の駆動力は小さい。
【００３１】
図１に示したように、スイッチング回路１０では、ドライバ信号Ｓｄが入力されるカウンタ回路１１１から調整信号Ｓａが出力される。このため、調整信号Ｓａのパルス波の周期は、ドライバ信号Ｓｄの周期の定数倍である。つまり、カウンタ回路１１１は、ドライバ信号Ｓｄの整数倍の周期を有するパルス波として調整信号Ｓａを出力する。
【００３２】
以下に、図１０に示すタイミングチャートを参照して、スイッチング回路１０の動作を説明する。以下では、カウンタ回路１１１から出力される調整信号Ｓａの周期が、ドライバ信号Ｓｄの周期の２倍である場合について例示的に説明する。つまり、ドライバ信号Ｓｄの周期の２倍である期間内で、互いに大きさが異なる２種類の出力電流Ｉｇが駆動回路１１によって順次生成され、生成された出力電流Ｉｇによりスイッチング素子ＳＷが駆動される。なお、スイッチング素子ＳＷに流れる電流をＩdsとして示している。
【００３３】
時刻ｔ１１において、駆動トランジスタＴｄに入力されるドライバ信号ＳｄがＨレベルになる。カウンタ回路１１１から出力される調整信号ＳａがＬレベルになるが、調整トランジスタＴａに入力される信号ＡはＨレベルである。このため、スイッチング素子ＳＷの入力端子に印加される入力レベルＶinはＨレベルからＬレベルに変化する。その結果、スイッチング素子ＳＷはオフ状態であり、電流Ｉdsは流れない。
【００３４】
時刻ｔ１２において、ドライバ信号ＳｄがＬレベルになると、調整信号ＳａはＬレベルが維持されるため、信号ＡはＬレベルに変化する。その結果、入力レベルＶinはＬレベルからＨレベルに変化する。これにより、徐々に電流Ｉdsは増大し、電圧Ｖdsは減少する。このとき、駆動トランジスタＴｄと調整トランジスタＴａの出力電流の和によりスイッチング素子ＳＷが駆動されるため、スイッチング素子ＳＷの入力端子の入力レベルＶinの変化は急激である。このため、電圧Ｖdsの変化は急激であり、電流Ｉdsにノイズが発生する時間は短い。つまり、ノイズの周波数が高い。
【００３５】
時刻ｔ１３において、ドライバ信号ＳｄがＨレベルになると、調整信号ＳａはＨレベルになる。このため、信号ＡはＨレベルになる。その結果、入力レベルＶinはＨレベルからＬレベルに変化する。これにより、電流Ｉdsは流れなくなる。
【００３６】
時刻ｔ１４において、ドライバ信号ＳｄがＬレベルになり、調整信号ＳａはＨレベルが維持されるため、信号ＡはＨレベルを維持する。その結果、入力レベルＶinはＬレベルからＨレベルに変化する。これにより、徐々に電流Ｉdsは増大し、電圧Ｖdsは減少する。このとき、駆動トランジスタＴｄの出力電流のみによりスイッチング素子ＳＷが駆動されるため、スイッチング素子ＳＷの入力端子の入力レベルＶinの変化は穏やかである。このため、電圧Ｖdsの変化はゆっくりであり、電流Ｉdsにノイズが発生する時間は長い。つまり、ノイズの周波数が低い。
【００３７】
時刻ｔ１５において、ドライバ信号ＳｄがＨレベルになると、調整信号ＳａはＬレベルになるが、信号ＡはＨレベルを維持する。その結果、入力レベルＶinはＨレベルからＬレベルに変化する。これにより、電流Ｉdsは流れなくなる。
【００３８】
その後は、時刻ｔ１１〜時刻ｔ１５における動作が繰り返される。
【００３９】
以上に説明したように、スイッチング回路１０において、駆動トランジスタＴｄと調整トランジスタＴａの出力電流の和によりスイッチング素子ＳＷが駆動される期間と、駆動トランジスタＴｄの出力電流のみによりスイッチング素子ＳＷが駆動される期間とが、交互に繰り返される。つまり、駆動回路１１は、スイッチング素子ＳＷを駆動する前段のトランジスタに関して、導通状態にするトランジスタの個数を変化させることにより、スイッチング素子ＳＷに入力する出力電流Ｉｇの大きさを調整する。
【００４０】
上記のように、駆動回路１１は、ドライバ信号Ｓｄのパルス波の周期に同期して一定期間内において駆動力を変化させながら、スイッチング素子ＳＷを駆動する。その結果、本発明の第１の実施形態に係るスイッチング回路１０では、スイッチング素子ＳＷを発生源とする高周波のノイズの周波数がスイッチング素子ＳＷのスイッチング動作単位で分散され、ノイズ成分の大きさを低減することができる。
【００４１】
なお、図１１に示すように、駆動回路１１に含まれる調整トランジスタＴａの個数を複数にしてもよい。即ち、駆動回路１１が、ドライバ信号Ｓｄと、周期が互いに異なる複数の調整信号Ｓａ１〜Ｓａｎとの論理和の信号がそれぞれ入力される複数の調整トランジスタＴａ１〜Ｔａｎを備える（ｎ：２以上の整数）。調整トランジスタＴａ１〜Ｔａｎの個数を増やすほど、一定周期内で生成される出力電流Ｉｇの大きさの種類が増える。その結果、分散されるノイズの周波数の数が増加する。
【００４２】
図１１に示したスイッチング回路１０では、駆動トランジスタＴｄの出力電流によって、又は駆動トランジスタＴｄの出力電流と調整トランジスタＴａ１〜Ｔａｎの少なくともいずれかの出力電流との和によって、スイッチング素子ＳＷが駆動される。導通状態にする調整トランジスタＴａ１〜Ｔａｎの数が多いほど、スイッチング素子ＳＷのスイッチング時間が短くなり、ノイズのピーク周波数が高くなる。
【００４３】
図１１に示すように、周期が互いに異なる調整信号Ｓａがそれぞれ入力されるＯＲ回路１１２１〜１１２ｎの各出力が、調整トランジスタＴａ１〜Ｔａｎにそれぞれ入力される。ＯＲ回路１１２１〜１１２ｎ毎に入力される調整信号Ｓａ１〜Ｓａｎの周期が互いに異なるようにするために、直列接続されたカウンタ回路１１１１〜１１１ｎのそれぞれの出力が調整トランジスタＴａ１〜Ｔａｎに入力される。カウンタ回路１１１２〜１１１ｎには、前段のカウンタ回路の出力がそれぞれ入力される。
【００４４】
例えば図１２に示すように、カウンタ回路１１１１の出力信号Ｓａ１の周期はドライバ信号Ｓｄの２倍、カウンタ回路１１１２の出力信号Ｓａ２の周期はドライバ信号Ｓｄの周期の４倍、カウンタ回路１１１３の出力信号Ｓａ３の周期はドライバ信号Ｓｄの周期の８倍に設定される。
【００４５】
なお、調整トランジスタＴａ１〜Ｔａｎとスイッチング素子ＳＷとの間に配置される入力抵抗Ｒ２１〜Ｒ２ｎの抵抗値は、オン状態の駆動トランジスタＴｄと調整トランジスタＴａ１〜Ｔａｎの組み合わせがどのようなものであっても、出力電流Ｉｇの大きさが組み合わせ毎に異なるように設定される。
【００４６】
（第２の実施形態）
スイッチング素子ＳＷのスイッチング速度を低下させる目的などのために第１の入力抵抗Ｒ１を大きくした場合は、スイッチング素子ＳＷに大電流を流さなければならない期間にスイッチング素子ＳＷの入力電圧（ゲート電圧）が十分に上昇せずに、スイッチング素子ＳＷに大電流を流せないという問題が発生する可能性がある。
【００４７】
スイッチング素子ＳＷのスイッチング動作には、スイッチング素子ＳＷのオン／オフを切り替える期間（以下において、「第１の期間Ｔｍ１」という。）と、スイッチング素子ＳＷに流れる電流を増大させる期間（以下において、「第２の期間Ｔｍ２」という。）とに分けられる。
【００４８】
例えば、スイッチング素子ＳＷがＭＯＳトランジスタである場合、図１３に示すように、スイッチング素子ＳＷのスイッチング動作は、ゲート電圧Ｖｇｓの印加によってオン／オフが切り替わる第１の期間Ｔｍ１と、ゲート電圧Ｖｇｓの大きさに比例してスイッチング素子ＳＷに流れる電流Ｉdsが増大する第２の期間Ｔｍ２とに分けられる。
【００４９】
スイッチング回路１０が図１４（ａ）に示す特性を有する場合を考える。第１の入力抵抗Ｒ１を更に大きくすると、図１４（ｂ）に示すように、駆動トランジスタＴｄのみでスイッチング素子ＳＷを駆動する期間において、スイッチング素子ＳＷの入力端子の入力レベルＶinが十分に高くならず、スイッチング素子ＳＷに大電流を流せない場合がある。図１４（ｂ）において、大電流を流すために必要な入力レベルＶinを破線で示している。一方、スイッチング素子ＳＷのスイッチング速度に起因するノイズの低減のためには、第１の期間Ｔｍ１で駆動力を調整すればよい。
【００５０】
したがって、スイッチング素子ＳＷを駆動する駆動力が小さく設定された周期（以下において、「小駆動力サイクル」という。）において、第１の期間Ｔｍ１では駆動力が小さいままで、第２の期間Ｔｍ２では駆動力を大きくして、スイッチング素子ＳＷに大電流を流すことが好ましい。その結果、図１４（ｃ）に示すように、小駆動力サイクルの途中で入力レベルＶinの大きさを大きくすることによって、電流Ｉdsに発生するノイズを小さくしたままで、スイッチング素子ＳＷに大電流を流すことができる。
【００５１】
本発明の第２の実施形態に係るスイッチング回路１０は、第２の期間Ｔｍ２でスイッチング素子ＳＷに大電流を流すために、小駆動力サイクルにおいて、その周期の始めの一定期間では駆動力を小さくし、その後は駆動力を大きくする。
【００５２】
具体的には、小駆動力サイクルにおいて、第１の期間でのみ駆動力を小さくする調整を実行し、その小駆動力サイクルの第２の期間では駆動力を小さくする調整を停止する。このために、第２の実施形態の係るスイッチング回路１０は、小駆動力サイクルの途中で駆動力を大きくするために、駆動力の調整を１つの周期の途中で停止させる停止機構を有する。
【００５３】
図１５に、停止機構としてタイマー１１３を用いた例を示す。ＯＲ回路１１２から出力される信号ＳORがタイマー１１３に入力され、タイマー１１３から出力される信号Ｂとドライバ信号Ｓｄの論理和の信号ＡがＯＲ回路１１４から出力される。信号Ａは、調整トランジスタＴａに入力される。
【００５４】
タイマー１１３は、入力される信号がＬｏｗレベルになった後、一定時間Ｔｔの間、Ｈｉｇｈレベルの信号を出力する。この一定時間Ｔｔの長さは、スイッチング動作に起因してスイッチング素子ＳＷにノイズが発生する期間、即ち、スイッチング素子ＳＷのオン／オフを切り替える第１の期間Ｔｍ１程度以上であるように設定される。また、一定時間Ｔｔの長さは、一定時間Ｔｔ後にスイッチング素子ＳＷに大電流を流すことできる電圧まで入力レベルＶｉｎが上昇できるように設定される。
【００５５】
図１５に示したスイッチング回路１０の動作を、図１６に示すタイミングチャートを参照して説明する。図１６は、カウンタ回路１１１から出力される調整信号Ｓａの周期が、ドライバ信号Ｓｄの周期の２倍である場合について例示的に示している。なお、例えば第１の入力抵抗Ｒ１の抵抗値を２００Ω、第２の入力抵抗Ｒ２の抵抗値を３６Ωに設定する。このとき、駆動トランジスタＴｄのみでスイッチング素子ＳＷを駆動する場合のスイッチング素子ＳＷの入力抵抗は２００Ω、駆動トランジスタＴｄと調整トランジスタＴａによりスイッチング素子ＳＷを駆動する場合のスイッチング素子ＳＷの入力抵抗は３０Ωである。
【００５６】
図１６に示すように、時刻ｔ２１において、ドライバ信号ＳｄがＨレベルになる。カウンタ回路１１１から出力される調整信号ＳａはＨレベルになり、タイマー１１３に入力される信号ＳORはＨレベルである。このため、タイマー１１３から出力される信号ＢはＬレベルを維持し、信号ＡはＨレベルを維持する。その結果、スイッチング素子ＳＷの入力端子に印加される入力レベルＶinはＨレベルからＬレベルに変化する。このため、スイッチング素子ＳＷはオフ状態であり、電流Ｉdsは流れない。
【００５７】
時刻ｔ２２において、ドライバ信号ＳｄがＬレベルになり、調整信号ＳａがＨレベルを維持するため、タイマー１１３に入力される信号ＳORはＨレベルを維持し、タイマー１１３から出力される信号ＢはＬレベルを維持する。一方、信号ＡはＬレベルに変化する。その結果、入力レベルＶinはＬレベルからＨレベルに変化し、電流Ｉdsは徐々に増大する。このとき、駆動トランジスタＴｄと調整トランジスタＴａの出力電流の和によりスイッチング素子ＳＷが駆動されるため、入力レベルＶinの変化は急激である。このため、電流Ｉdsにノイズが発生する時間は短い。つまり、ノイズの周波数が高い。
【００５８】
時刻ｔ２３において、ドライバ信号ＳｄがＨレベルになり、調整信号ＳａはＬレベルになる。このため、信号ＳORはＨレベルを維持し、タイマー１１３から出力される信号ＢはＬレベルを維持する。一方、信号ＡはＨレベルになる。その結果、入力レベルＶinはＨレベルからＬレベルに変化する。これにより、電流Ｉdsは流れなくなる。
【００５９】
時刻ｔ２４において、ドライバ信号ＳｄがＬレベルになり、調整信号ＳａはＬレベルが維持される。このため、信号ＳORはＬレベルに変化し、タイマー１１３から出力される信号ＢはＨレベルに変化する。その結果、信号ＡはＨレベルを維持する。これにより、入力レベルＶinはＬレベルからＨレベルに変化し、電流Ｉdsは徐々に増大する。このとき、駆動トランジスタＴｄの出力電流のみによりスイッチング素子ＳＷが駆動されるため、入力レベルＶinの変化は穏やかである。このため、電流Ｉdsにノイズが発生する時間は長く、ノイズの周波数が低い。
【００６０】
時刻ｔ２４から一定時間Ｔｔ後の時刻ｔ２５において、ドライバ信号ＳｄがＬレベルのままで、タイマー１１３から出力される信号ＢがＬレベルに変化する。その結果、スイッチング素子ＳＷがオン状態のままで信号ＡがＨレベルからＬレベルに変化する。これにより、ドライバ信号Ｓｄのパルス波の１つの周期の途中で、駆動トランジスタＴｄと調整トランジスタＴａの出力電流の和によりスイッチング素子ＳＷが駆動されるようになる。
【００６１】
時刻ｔ２６において、ドライバ信号ＳｄがＨレベルになり、調整信号ＳａがＨレベルになる。信号ＢがＬレベルを維持するが、信号ＡはＨレベルに変化する。その結果、入力レベルＶinはＨレベルからＬレベルに変化し、電流Ｉdsは流れなくなる。その後は、時刻ｔ２１〜時刻ｔ２６における動作が繰り返される。
【００６２】
上記のように、図１５に示したスイッチング回路１０によれば、タイマー１１３によって、ドライバ信号Ｓｄ及びカウンタ回路１１１の出力する調整信号Ｓａが共にＬレベルになった後の一定時間Ｔｔだけ、調整トランジスタＴａに入力される信号ＡがＨレベルに維持される。その後、信号ＡはＬレベルに変化する。したがって、一定時間Ｔｔのみ、駆動トランジスタＴｄのみでスイッチング素子ＳＷを駆動し、その後は、駆動トランジスタＴｄと調整トランジスタＴａにより、スイッチング素子ＳＷが駆動される。
【００６３】
以上に説明したように、図１５に示したスイッチング回路１０によれば、第１の期間Ｔｍ１ではスイッチング素子ＳＷを駆動する駆動力が小さいままで、第２の期間Ｔｍ２では駆動力を大きくすることによって、各周期においてスイッチング素子ＳＷに大電流を流すことができる。
【００６４】
図１７に、スイッチング素子ＳＷの入力端子の電圧をモニタして、駆動力の調整を１つの周期の途中で停止させ、小駆動力サイクルの途中で駆動力を大きくする例を示す。
【００６５】
具体的には、図１７に示した駆動回路１１は、スイッチング素子ＳＷの入力端子の入力レベルＶｉｎと一定の設定電圧Ｖｔｈとを比較するコンパレータ１１５を備える。コンパレータ１１５のプラス側端子に入力レベルＶｉｎが入力され、マイナス側端子に設定電圧Ｖｔｈが入力される。設定電圧Ｖｔｈは、スイッチング素子ＳＷのオン／オフを切り替える第１の期間Ｔｍ１を経過後に入力レベルＶｉｎが到達する電圧値に設定される。つまり、スイッチング素子ＳＷのスイッチング動作が第２の期間Ｔｍ２での動作になった後に、コンパレータ１１５が出力する信号ＳｃｍがＬレベルからＨレベルに変化する。例えば、設定電圧Ｖｔｈを２Ｖ程度に設定する。
【００６６】
コンパレータ１１５が出力する信号Ｓｃｍと、カウンタ回路１１１の出力する調整信号ＳａがＯＲ回路１１２に入力され、ＯＲ回路１１２は信号Ｓｃｍと調整信号Ｓａの論理和の信号ＳORを出力する。信号ＳORとドライバ信号Ｓｄとの論理和の信号Ｂ１がＯＲ回路１１６から出力され、信号Ｂ１はインバータ１１７により逆相の信号Ｂ２に変換される。信号Ｂ２とドライバ信号Ｓｄとの論理和の信号ＡがＯＲ回路１１８から出力され、調整トランジスタＴａに信号Ａが入力される。
【００６７】
図１７に示したスイッチング回路１０の動作を、図１８に示すタイミングチャートを参照して説明する。図１８は、カウンタ回路１１１から出力される調整信号Ｓａの周期が、ドライバ信号Ｓｄの周期の２倍である場合について例示的に示している。以下では、小駆動力サイクルにおける動作を説明する。
【００６８】
時刻ｔ３１において、ドライバ信号ＳｄがＨレベルになり、調整信号ＳａはＬレベルになる。ドライバ信号ＳｄがＨレベルであるため、信号Ｂ１はＨレベル、信号Ｂ２はＬレベル、信号ＡはＨレベルである。このため、入力レベルＶｉｎはＬレベルであり、コンパレータ１１５が出力する信号ＳｃｍはＬレベル、信号ＳORはＬレベルである。したがって、スイッチング素子ＳＷに電流Ｉdsは流れない。
【００６９】
時刻ｔ３２において、ドライバ信号ＳｄがＬレベルになり、調整信号ＳａはＬレベルを維持する。信号Ｂ１がＬレベルに変化し、信号Ｂ２がＨレベルに変化するため、信号ＡはＨレベルを維持する。その結果、駆動トランジスタＴｄのみによりスイッチング素子ＳＷが駆動され、入力レベルＶinはＬレベルからＨレベルに変化し、電流Ｉdsは徐々に増大する。このとき、駆動トランジスタＴｄの出力電流のみによりスイッチング素子ＳＷが駆動されるため、スイッチング素子ＳＷの入力端子の入力レベルＶinの変化は緩やかである。このため、電流Ｉdsにノイズが発生する時間は長く、ノイズの周波数が低い。このとき、入力レベルＶｉｎが変化し始めであるため、入力レベルＶｉｎは設定電圧Ｖｔｈよりも低く、コンパレータ１１５が出力する信号ＳｃｍはＬレベルを維持する。
【００７０】
その後、入力レベルＶｉｎが設定電圧Ｖｔｈよりも高くなる時刻ｔ３３において、コンパレータ１１５が出力する信号ＳｃｍがＨレベルに変化する。このため、信号ＳORがＨレベルに変化して、信号Ｂ１がＨレベルに、信号Ｂ２がＬレベルに変化する。その結果、スイッチング素子ＳＷがオン状態のままで信号ＡがＨレベルからＬレベルに変化する。これにより、ドライバ信号Ｓｄのパルス波の１つの周期の途中で、駆動トランジスタＴｄと調整トランジスタＴａの出力電流の和によりスイッチング素子ＳＷが駆動されるようになる。
【００７１】
時刻ｔ３４において、ドライバ信号ＳｄがＨレベルになり、調整信号ＳａがＨレベルになる。信号Ｂ２はＬレベルを維持するが、信号ＡはＨレベルに変化する。その結果、入力レベルＶinはＨレベルからＬレベルに変化し、電流Ｉdsは流れなくなる。
【００７２】
以上に説明したように、図１７に示したスイッチング回路１０によれば、小駆動力サイクルにおいて、スイッチング素子ＳＷのスイッチング動作が第２の期間Ｔｍ２での動作になった後に、調整トランジスタＴａがオンし、スイッチング素子ＳＷが駆動トランジスタＴｄと調整トランジスタＴａとによって駆動される。これにより、第１の期間Ｔｍ１ではスイッチング素子ＳＷを駆動する駆動力が小さいままで、第２の期間Ｔｍ２では駆動力が大きくなり、各周期においてスイッチング素子ＳＷに大電流を流すことができる。
【００７３】
図１９に、スイッチング素子ＳＷのドレイン−ソース間の電圧Ｖdsをモニタして、小駆動力サイクルの途中で駆動力を大きくする例を示す。
【００７４】
図１９に示した駆動回路１１は、コンパレータ１１５のプラス側端子に、入力レベルＶｉｎではなく、スイッチング素子ＳＷの電圧Ｖdsが入力されることが、図１７に示した駆動回路１１と異なる点である。そして、コンパレータ１１５が出力する信号Ｓｃｍはインバータ１１９によって反転され、反転された信号Ｓｃｍ２がＯＲ回路１１２の一方の入力端子に入力される。他は、図１７に示した駆動回路１１と同様の構成である。
【００７５】
コンパレータ１１５のマイナス側端子に入力される設定電圧Ｖｔｈは、スイッチング素子ＳＷのオン／オフを切り替える第１の期間Ｔｍ１を経過後に電圧Ｖdsが到達する電圧値に設定される。つまり、スイッチング素子ＳＷのスイッチング動作が第２の期間Ｔｍ２での動作になった後に、コンパレータ１１５が出力する信号ＳｃｍがＬレベルからＨレベルに変化する。例えば、設定電圧Ｖｔｈを２Ｖ程度に設定する。
【００７６】
図１９に示したスイッチング回路１０は、電圧Ｖdsをモニタするため、入力レベルＶｉｎをモニタする図１７に示したスイッチング回路１０よりも、スイッチング素子ＳＷのスイッチング動作が第１の期間Ｔｍ１から第２の期間Ｔｍ２に移行したことをより確実に検知することができる。
【００７７】
図１９に示したスイッチング回路１０の動作を表すタイミングチャートを図２０に示す。時刻ｔ４１〜時刻ｔ４４は、小駆動力サイクルにおける動作を示している。図２０に示したように、図１９に示したスイッチング回路１０の動作は、図１７に示したスイッチング回路１０とほぼ同様である。
【００７８】
時刻ｔ４１において、ドライバ信号ＳｄがＨレベル、調整信号ＳａはＬレベルであり、信号ＡはＨレベルである。このため、スイッチング素子ＳＷはオフ状態であり、電流Ｉdsは流れない。電圧Ｖdsは設定電圧Ｖｔｈよりも高いため、コンパレータ１１５が出力する信号ＳｃｍはＨレベルであり、信号Ｓｃｍ２はＬレベルである。
【００７９】
時刻ｔ４２において、ドライバ信号ＳｄがＬレベルになり、調整信号ＳａはＬレベルを維持する。信号Ｂ１がＬレベルに変化し、信号Ｂ２がＨレベルに変化するため、信号ＡはＨレベルを維持する。その結果、駆動トランジスタＴｄのみによりスイッチング素子ＳＷが駆動され、入力レベルＶinはＬレベルからＨレベルに変化し、電流Ｉdsは徐々に増大する。このとき、駆動トランジスタＴｄの出力電流のみによりスイッチング素子ＳＷが駆動されるため、スイッチング素子ＳＷの入力端子の入力レベルＶinの変化は緩やかである。このため、電流Ｉdsにノイズが発生する時間は長く、ノイズの周波数が低い。このとき、スイッチング素子ＳＷがスイッチング動作し始めであるため、電圧Ｖdsは設定電圧Ｖｔｈよりも高く、信号Ｓｃｍ２はＬレベルを維持する。
【００８０】
その後、電圧Ｖdsが設定電圧Ｖｔｈよりも低くなる時刻ｔ４３において、コンパレータ１１５が出力する信号ＳｃｍがＬレベルに変化し、信号Ｓｃｍ２がＨレベルに変化する。このため、信号ＳORがＨレベルに変化して、信号Ｂ１がＨレベルに、信号Ｂ２がＬレベルに変化する。その結果、スイッチング素子ＳＷがオン状態のままで信号ＡがＨレベルからＬレベルに変化する。これにより、ドライバ信号Ｓｄのパルス波の１つの周期の途中で、駆動トランジスタＴｄと調整トランジスタＴａの出力電流の和によりスイッチング素子ＳＷが駆動されるようになる。
【００８１】
時刻ｔ４４において、ドライバ信号ＳｄがＨレベルになり、調整信号ＳａがＨレベルになる。信号Ｂ２はＬレベルを維持するが、信号ＡはＨレベルに変化する。その結果、スイッチング素子ＳＷはオフ状態になり、電流Ｉdsは流れない。
【００８２】
以上に説明したように、図１９に示したスイッチング回路１０によれば、小駆動力サイクルにおいて、スイッチング素子ＳＷのスイッチング動作が第２の期間Ｔｍ２での動作になった後に、調整トランジスタＴａがオンし、スイッチング素子ＳＷは駆動トランジスタＴｄと調整トランジスタＴａとによって駆動される。これにより、第１の期間Ｔｍ１ではスイッチング素子ＳＷを駆動する駆動力が小さいままで、第２の期間Ｔｍ２では駆動力を大きくして、スイッチング素子ＳＷに大電流を流すことができる。
【００８３】
以上に説明したように、第２の実施形態に係るスイッチング回路１０によれば、例えばスイッチング素子ＳＷのスイッチング速度を低下させるために第１の入力抵抗Ｒ１を大きくした場合においても、スイッチング素子ＳＷに大電流を流すことができる。他は、第１の実施形態と実質的に同様であり、重複した記載を省略する。
【００８４】
（第３の実施形態）
本発明の第３の実施形態に係るスイッチング回路１０は、図２１に示すように、一定期間内で周期の変動するパルス波の変調信号Ｓｍｄを出力するパルス出力装置１３を更に備える。
【００８５】
図１に示したスイッチング回路１０では、ドライバ信号Ｓｄを用いて調整信号Ｓａを生成する。このため、例えば図１に示すようにカウンタ回路１１１によって調整信号Ｓａが生成され、調整信号Ｓａのパルス波の周期は、ドライバ信号Ｓｄの周期の定数倍である。このため、分散されたノイズの周波数は、ドライバ信号Ｓｄの周期によって規定される一定の値に制限される。
【００８６】
これに対し、図２１に示すスイッチング回路１０では、駆動回路１１が、ドライバ信号Ｓｄの周期に依存しない調整信号Ｓａとして変調信号Ｓｍｄを用いることにより、スイッチング素子ＳＷを駆動する。具体的には、変調信号Ｓｍｄとドライバ信号ＳｄがＯＲ回路１１２に入力される。そして、変調信号Ｓｍｄとドライバ信号Ｓｄとの論理和の信号ＳORが、信号Ａとして調整トランジスタＴａに入力される。
【００８７】
図２１に示したスイッチング回路１０の動作を表すタイミングチャートを、図２２に示す。図２２に示すように、変調信号ＳｍｄがＬレベルのときにドライバ信号ＳｄがＬレベルになると、信号ＳORがＨレベルからＬレベルに変化し、調整トランジスタＴａがオンする。即ち、ドライバ信号ＳｄがＬレベルである周期において、変調信号ＳｍｄがＨレベルのときはスイッチング素子ＳＷが駆動トランジスタＴｄのみよって駆動され、変調信号ＳｍｄがＬレベルのときはスイッチング素子ＳＷが駆動トランジスタＴｄと調整トランジスタＴａとによって駆動される。このため、変調信号ＳｍｄがＬレベルのときはスイッチング素子ＳＷで発生するノイズの周波数が高く、変調信号ＳｍｄがＨレベルのときはノイズの周波数が低い。したがって、変調信号Ｓｍｄの周期を適宜調整することによって、ノイズを分散させる周期を任意に設定することができる。
【００８８】
以上に説明したように、第３の実施形態に係るスイッチング回路１０によれば、ノイズの周波数を変化させる周期を、第１の実施形態に係るスイッチング回路１０と比較して、更に自由に設定することができる。また、例えばカウンタ回路１１１などが不要になるため、駆動回路１１を小型化することができる。他は、第１の実施形態と実質的に同様であり、重複した記載を省略する。
【００８９】
なお、第３の実施形態に係るスイッチング回路１０においても、第２の実施形態で説明した駆動力の調整を１つの周期の途中で停止させる停止機構を採用してもよいことはもちろんである。
【００９０】
（その他の実施形態）
上記のように、本発明は第１乃至第３の実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
【００９１】
例えば、スイッチング回路１０を、図２３に示すように、ＰＷＭ方式のＤＣ−ＤＣコンバータ１のスイッチング回路として採用可能である。ＰＷＭ方式では、周期を一定にしたパルス波の「１」と「０」の割合（デューティ比）を可変することで出力電圧Ｖoutの平均値を制御し、定電圧を出力する。ＤＣ−ＤＣコンバータ１は、トランスＴの１次側の巻線Ｎ１の交流電圧によって２次側の巻線Ｎ２に誘起される交流電圧を入力電圧として、この入力電圧から一定の出力電圧Ｖoutを生成する電源装置である。巻線Ｎ２に誘起される交流電圧は、例えばダイオード３１とコンデンサ３２により構成される平滑回路３０によって平滑化される。
【００９２】
図２３に示すように、スイッチング回路１０は、１次側の直流電源２０から出力される直流電圧を１次側交流電圧に変換するためのスイッチング回路として使用される。なお、ドライバ信号出力回路１２は、出力電圧Ｖoutをモニタする制御回路４０からの制御信号Ｓｃによって制御され、ドライバ信号Ｓｄのデューティ比は、出力電圧Ｖoutに応じて設定される。つまり、ＤＣ−ＤＣコンバータ１では、１次側でのＰＷＭ方式制御によって出力電圧Ｖoutが定電圧に制御される。
【００９３】
また、スイッチング回路１０を、２次側でＰＷＭ方式制御を行うＤＣ−ＤＣコンバータのスイッチング回路やチョッパ回路のスイッチング回路など、種々の回路におけるスイッチング回路として使用してもよい。
【００９４】
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【００９５】
Ｒ１…第１の入力抵抗
Ｒ２…第２の入力抵抗
ＳＷ…スイッチング素子
Ｔａ…調整トランジスタ
Ｔｄ…駆動トランジスタ
Ｖｉｎ…入力レベル
Ｓａ…調整信号
Ｓｄ…ドライバ信号
１０…スイッチング回路
１１…駆動回路
１２…ドライバ信号出力回路
１３…パルス出力装置
１１１…カウンタ回路
１１２、１１４、１１６、１１８…ＯＲ回路
１１３…タイマー
１１５…コンパレータ
１１７、１１９…インバータ
【技術分野】
【０００１】
本発明は、パルス波の周期に同期してスイッチング素子を駆動するスイッチング回路に関する。
【背景技術】
【０００２】
例えばパルス幅変調（ＰＷＭ）方式のＤＣ−ＤＣコンバータなどに、パルス波に同期して動作するスイッチング回路が使用されている。これらのスイッチング回路では、小型化のためにスイッチング素子のオン／オフを制御するスイッチング周波数（基本周波数）の高周波化が進められている。このため、スイッチング素子のスイッチング動作によって発生する高周波のノイズがスイッチング回路の動作に与える影響を考慮することが必要である。
【０００３】
例えば、ＰＷＭ方式のＤＣ−Ｃコンバータに関して、基本周波数を変調させることでノイズ成分の周波数を分散し、これによりノイズの大きさを低減する方法が提案されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−６４９７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、スイッチング素子を発生源とする周波数のノイズは、基本周波数よりも周波数が高いため、上記方法では分散できないノイズ成分が存在する。
【０００６】
スイッチング素子を駆動する駆動回路は、スイッチング素子の前段に配置された駆動素子のチャージ電流や放電電流を制御することにより、スイッチング素子のスイッチング速度を調整する。このチャージ電流や放電電流は、駆動素子の能力、例えばＭＯＳトランジスタのオン抵抗や電流制限素子（抵抗）の抵抗値などにより調整される。これらのオン抵抗や抵抗値を調整することで、発熱量とノイズの大きさを調整しながら、スイッチング速度が調整される。
【０００７】
しかし、発熱量とノイズの大きさとはトレードオフの関係にあり、発熱量とノイズの大きさの両方を所望の値以下にすることが困難な場合がある。この場合には、スイッチング素子の温度を下げるための放熱フィンなどの放熱部品の追加や、ノイズ除去部品の追加などの対策が必要になる。その結果、部品点数の増加や高機能部品の使用などによって、スイッチング回路の大型化や製造コストの増大などの問題が生じる。
【０００８】
本発明は、スイッチング素子の動作に起因するノイズの大きさが低減された、小型で製造コストの低いスイッチング回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様によれば、（イ）スイッチング素子と、（ロ）一定周期でパルス波のドライバ信号を出力するドライバ信号出力回路と、（ハ）ドライバ信号のパルス波の周期を複数含む一定期間内において駆動力を変化させながら、ドライバ信号の周期に同期してスイッチング素子を駆動する駆動回路とを備えるスイッチング回路が提供される。
【発明の効果】
【００１０】
本発明によれば、スイッチング素子の動作に起因するノイズの大きさが低減された、小型で製造コストの低いスイッチング回路を提供できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態に係るスイッチング回路の構成を示す模式的な回路図である。
【図２】スイッチング素子に付随する容量を示す模式図である。
【図３】スイッチング素子に発生するノイズの例を示す模式的な波形図であり、図３（ａ）はスイッチング時間が長い場合のノイズを示し、図３（ｂ）はスイッチング時間が短い場合のノイズを示す。
【図４】比較例におけるスイッチング素子のドレイン電圧の波形例を示す模式図である。
【図５】図４の波形を拡大した模式図である。
【図６】比較例におけるスイッチング素子に発生するノイズの周波数成分の例を示すグラフである。
【図７】本発明の第１の実施形態に係るスイッチング回路におけるスイッチング素子のドレイン電圧の波形例を示す模式図である。
【図８】図７の波形を拡大した模式図である。
【図９】本発明の第１の実施形態におけるスイッチング素子に発生するノイズの周波数成分の例を示すグラフである。
【図１０】図１に示したスイッチング回路の動作を説明するためのタイミングチャートである。
【図１１】本発明の第１の実施形態の変形例に係るスイッチング回路の構成を示す模式的な回路図である。
【図１２】図１１に示したスイッチング回路の動作を説明するためのタイミングチャートである。
【図１３】スイッチング素子のスイッチング動作特性を説明するための模式図である。
【図１４】スイッチング素子の入力レベルとドレイン電流との関係を示す波形図であり、図１４（ａ）は入力抵抗が小さい場合の波形図、図１４（ｂ）は入力抵抗が大きい場合の波形図、図１４（ｃ）は本発明の第２の実施形態に係るスイッチング回路の作用を説明するための波形図である。
【図１５】本発明の第２の実施形態に係るスイッチング回路の構成を示す模式的な回路図である。
【図１６】図１５に示したスイッチング回路の動作を説明するためのタイミングチャートである。
【図１７】本発明の第２の実施形態に係るスイッチング回路の他の構成を示す模式的な回路図である。
【図１８】図１７に示したスイッチング回路の動作を説明するためのタイミングチャートである。
【図１９】本発明の第２の実施形態に係るスイッチング回路の他の構成を示す模式的な回路図である。
【図２０】図１９に示したスイッチング回路の動作を説明するためのタイミングチャートである。
【図２１】本発明の第３の実施形態に係るスイッチング回路の他の構成を示す模式的な回路図である。
【図２２】図２１に示したスイッチング回路の動作を説明するためのタイミングチャートである。
【図２３】本発明のその他の実施形態の構成例を示す模式図である。
【発明を実施するための形態】
【００１２】
次に、図面を参照して、本発明の第１乃至第３の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであることに留意すべきである。又、以下に示す第１乃至第３の実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１３】
（第１の実施形態）
本発明の第１の実施形態に係るスイッチング回路１０は、図１に示すように、スイッチング素子ＳＷと、一定周期でパルス波のドライバ信号Ｓｄを出力するドライバ信号出力回路１２と、ドライバ信号Ｓｄが入力され、スイッチング素子ＳＷを駆動する駆動回路１１とを備える。後述するように、駆動回路１１は、ドライバ信号Ｓｄのパルス波の周期を複数含む一定期間内において駆動力を変化させながら、ドライバ信号Ｓｄのパルス波の周期に同期してスイッチング素子ＳＷを駆動する。
【００１４】
スイッチング素子ＳＷには、例えばＭＯＳトランジスタなどの半導体素子を採用可能である。以下では、スイッチング素子ＳＷがＭＯＳトランジスタである場合について例示的に説明する。
【００１５】
図１に示したスイッチング回路１０に発生するノイズには、スイッチング素子ＳＷを発生源とする、基本周波数よりも高い周波数のノイズ成分が存在する。具体的には、スイッチング素子ＳＷがスイッチング時にノイズ発生源となる場合には、図２に示すコンデンサＣの容量成分がノイズとして現れる。コンデンサＣの容量成分は、スイッチング素子ＳＷ自体の容量や寄生容量、或いは外付けコンデンサの容量などを含む。
【００１６】
例えば図３（ａ）と図３（ｂ）に示すように、スイッチング素子ＳＷのドレイン−ソース間の電圧Ｖdsの変化が急激であるほど、コンデンサＣから放電される電流Ｉｄに生じるノイズの発生期間は短い。即ち、スイッチング素子ＳＷのスイッチング時間が短いほど、スイッチング素子ＳＷに発生するノイズのピーク周波数は高くなる。図１に示したスイッチング回路１０では、スイッチング素子ＳＷを発生源とする高周波のノイズ成分の大きさが低減される。
【００１７】
ドライバ信号Ｓｄの各パルスで駆動力が変化しない場合のスイッチング素子ＳＷの電圧Ｖdsの波形を、図４に比較例として示す。図５は、図４に示した波形を拡大し、一定時間内の波形を重ねて示した図である。図５に示すように、各パルスでの波形は同一であり、スイッチング素子ＳＷがオンすることにより電圧Ｖdsが減少する時間はすべてＴ１である。このため、図６に示すように、各パルスにおいて発生するノイズの周波数は、すべて１／Ｔ１で同一である。
【００１８】
ＥＭＩ（Electromagnetic Interference）規格などのノイズに関する規格は、ノイズの各周波数成分のそれぞれの大きさが一定の値以下であるように定めた規格である。このため、図６に示したように各パルスにおいて発生するノイズの周波数が同一の場合には、ノイズの大きさが規格値を超える可能性が高くなる。
【００１９】
これに対し、図１に示したスイッチング回路１０では、以下に説明するようにノイズの周波数成分が分散されるため、ノイズの大きさが規格値を超えるおそれがない。
【００２０】
図７に、スイッチング回路１０における電圧Ｖdsの波形の例を示す。図８は、図７に示した波形を拡大し、一定時間内の波形を重ねて示した図である。スイッチング回路１０では、パルス毎にスイッチング素子ＳＷを駆動する駆動力が変化する。駆動力が大きいほど、電圧Ｖdsが減少する時間は短くなる。このため、各パルスでの波形は異なる。図７、図８では、３通りの駆動力によりスイッチング素子ＳＷ駆動する例を示しており、電圧Ｖdsが減少する時間がＴ１、Ｔ２、Ｔ３である場合を例示的に示している。
【００２１】
パルス毎にスイッチング素子ＳＷを駆動する駆動力を変化させた結果、図９に示すように、一定期間内においてスイッチング素子ＳＷに発生するノイズの周波数成分は、１／Ｔ１、１／Ｔ２、１／Ｔ３に分散される。したがって、各周波数におけるノイズの大きさが低減される。つまり、図１に示したスイッチング回路１０によれば、スイッチング素子ＳＷのスイッチング動作に起因するノイズの大きさを低減することができる。
【００２２】
スイッチング回路１０では、駆動回路１１が、一定期間内に互いに大きさが異なる複数の出力電流Ｉｇを順次生成し、生成した出力電流Ｉｇによりスイッチング素子ＳＷを駆動する。つまり駆動回路１１は、スイッチング素子ＳＷの入力端子（制御端子）に入力される出力電流Ｉｇの大きさを変化させながら、スイッチング素子ＳＷのオン／オフを制御する。例えば、駆動回路１１からスイッチング素子ＳＷに出力される出力電流Ｉｇの大きさをパルス毎に変化させることにより、スイッチング素子ＳＷに発生するノイズの周波数が、スイッチング素子ＳＷのスイッチング毎に分散される。
【００２３】
より具体的には、図１に示すように、駆動回路１１は、並列接続された駆動トランジスタＴｄと調整トランジスタＴａとを備える。更に、駆動回路１１は、ドライバ信号Ｓｄ及び一定期間内で周期が変化するパルス波の調整信号Ｓａとの論理和の信号ＳORを出力するＯＲ回路１１２を備える。
【００２４】
駆動トランジスタＴｄは、ドライバ信号Ｓｄにより駆動される。一方、調整トランジスタＴａは、ＯＲ回路１１２から出力される信号ＳORにより駆動される。そして、駆動トランジスタＴｄの出力電流によって、又は駆動トランジスタＴｄの出力電流と調整トランジスタＴａの出力電流の和によって、スイッチング素子ＳＷが駆動される。
【００２５】
駆動トランジスタＴｄの出力電流は、第１の入力抵抗Ｒ１を経由して、スイッチング素子ＳＷの入力端子に入力する。調整トランジスタＴａの出力電流は、第２の入力抵抗Ｒ２を経由して、スイッチング素子ＳＷの入力端子に入力する。第１の入力抵抗Ｒ１の抵抗値は、駆動トランジスタＴｄのみでスイッチング素子ＳＷを駆動する場合における、スイッチング素子ＳＷの所望のスイッチング時間に応じて設定される。第２の入力抵抗Ｒ２の抵抗値は、駆動トランジスタＴｄと調整トランジスタＴａとでスイッチング素子ＳＷを駆動することにより、駆動トランジスタＴｄのみでスイッチング素子ＳＷを駆動する場合よりも短いスイッチング時間になるように、設定される。
【００２６】
例えば、第１の入力抵抗Ｒ１の抵抗値と第２の入力抵抗Ｒ２の抵抗値を、共に６０Ωにする。このとき、駆動トランジスタＴｄのみでスイッチング素子ＳＷを駆動する場合は、スイッチング素子ＳＷの入力抵抗は第１の入力抵抗Ｒ１であり、抵抗値は６０Ωである。一方、駆動トランジスタＴｄと調整トランジスタＴａとでスイッチング素子ＳＷを駆動する場合は、スイッチング素子ＳＷの入力抵抗は第１の入力抵抗Ｒ１と第２の入力抵抗Ｒ２との並列抵抗であり、抵抗値は３０Ωである。
【００２７】
このように、駆動トランジスタＴｄの出力電流によってスイッチング素子ＳＷを駆動する場合と、駆動トランジスタＴｄの出力電流と調整トランジスタＴａの出力電流の和によってスイッチング素子ＳＷを駆動する場合とで、スイッチング素子ＳＷの入力端子に入力する出力電流Ｉｇの大きさが異なるように、第２の入力抵抗Ｒ２の抵抗値は設定される。
【００２８】
したがって、スイッチング素子ＳＷを駆動するための出力電流Ｉｇの大きさは、駆動トランジスタＴｄとスイッチング素子ＳＷ間に接続される第１の入力抵抗Ｒ１の抵抗値と、調整トランジスタＴａとスイッチング素子ＳＷ間に接続される第２の入力抵抗Ｒ２に依存する。そして、駆動トランジスタＴｄと調整トランジスタＴａのオン／オフを制御することにより、出力電流Ｉｇの大きさが調整される。
【００２９】
なお、第１の入力抵抗Ｒ１と第２の入力抵抗Ｒ２との接合点は、抵抗Ｒｓ及びトランジスタＴｓを介して接地されている。
【００３０】
上記のように、駆動トランジスタＴｄと調整トランジスタＴａが同時にオン状態である場合に、出力電流Ｉｇは大きく、駆動回路１１の駆動力は大きい。一方、駆動トランジスタＴｄがオン状態で、調整トランジスタＴａがオフ状態の場合に、出力電流Ｉｇは小さく、駆動回路１１の駆動力は小さい。
【００３１】
図１に示したように、スイッチング回路１０では、ドライバ信号Ｓｄが入力されるカウンタ回路１１１から調整信号Ｓａが出力される。このため、調整信号Ｓａのパルス波の周期は、ドライバ信号Ｓｄの周期の定数倍である。つまり、カウンタ回路１１１は、ドライバ信号Ｓｄの整数倍の周期を有するパルス波として調整信号Ｓａを出力する。
【００３２】
以下に、図１０に示すタイミングチャートを参照して、スイッチング回路１０の動作を説明する。以下では、カウンタ回路１１１から出力される調整信号Ｓａの周期が、ドライバ信号Ｓｄの周期の２倍である場合について例示的に説明する。つまり、ドライバ信号Ｓｄの周期の２倍である期間内で、互いに大きさが異なる２種類の出力電流Ｉｇが駆動回路１１によって順次生成され、生成された出力電流Ｉｇによりスイッチング素子ＳＷが駆動される。なお、スイッチング素子ＳＷに流れる電流をＩdsとして示している。
【００３３】
時刻ｔ１１において、駆動トランジスタＴｄに入力されるドライバ信号ＳｄがＨレベルになる。カウンタ回路１１１から出力される調整信号ＳａがＬレベルになるが、調整トランジスタＴａに入力される信号ＡはＨレベルである。このため、スイッチング素子ＳＷの入力端子に印加される入力レベルＶinはＨレベルからＬレベルに変化する。その結果、スイッチング素子ＳＷはオフ状態であり、電流Ｉdsは流れない。
【００３４】
時刻ｔ１２において、ドライバ信号ＳｄがＬレベルになると、調整信号ＳａはＬレベルが維持されるため、信号ＡはＬレベルに変化する。その結果、入力レベルＶinはＬレベルからＨレベルに変化する。これにより、徐々に電流Ｉdsは増大し、電圧Ｖdsは減少する。このとき、駆動トランジスタＴｄと調整トランジスタＴａの出力電流の和によりスイッチング素子ＳＷが駆動されるため、スイッチング素子ＳＷの入力端子の入力レベルＶinの変化は急激である。このため、電圧Ｖdsの変化は急激であり、電流Ｉdsにノイズが発生する時間は短い。つまり、ノイズの周波数が高い。
【００３５】
時刻ｔ１３において、ドライバ信号ＳｄがＨレベルになると、調整信号ＳａはＨレベルになる。このため、信号ＡはＨレベルになる。その結果、入力レベルＶinはＨレベルからＬレベルに変化する。これにより、電流Ｉdsは流れなくなる。
【００３６】
時刻ｔ１４において、ドライバ信号ＳｄがＬレベルになり、調整信号ＳａはＨレベルが維持されるため、信号ＡはＨレベルを維持する。その結果、入力レベルＶinはＬレベルからＨレベルに変化する。これにより、徐々に電流Ｉdsは増大し、電圧Ｖdsは減少する。このとき、駆動トランジスタＴｄの出力電流のみによりスイッチング素子ＳＷが駆動されるため、スイッチング素子ＳＷの入力端子の入力レベルＶinの変化は穏やかである。このため、電圧Ｖdsの変化はゆっくりであり、電流Ｉdsにノイズが発生する時間は長い。つまり、ノイズの周波数が低い。
【００３７】
時刻ｔ１５において、ドライバ信号ＳｄがＨレベルになると、調整信号ＳａはＬレベルになるが、信号ＡはＨレベルを維持する。その結果、入力レベルＶinはＨレベルからＬレベルに変化する。これにより、電流Ｉdsは流れなくなる。
【００３８】
その後は、時刻ｔ１１〜時刻ｔ１５における動作が繰り返される。
【００３９】
以上に説明したように、スイッチング回路１０において、駆動トランジスタＴｄと調整トランジスタＴａの出力電流の和によりスイッチング素子ＳＷが駆動される期間と、駆動トランジスタＴｄの出力電流のみによりスイッチング素子ＳＷが駆動される期間とが、交互に繰り返される。つまり、駆動回路１１は、スイッチング素子ＳＷを駆動する前段のトランジスタに関して、導通状態にするトランジスタの個数を変化させることにより、スイッチング素子ＳＷに入力する出力電流Ｉｇの大きさを調整する。
【００４０】
上記のように、駆動回路１１は、ドライバ信号Ｓｄのパルス波の周期に同期して一定期間内において駆動力を変化させながら、スイッチング素子ＳＷを駆動する。その結果、本発明の第１の実施形態に係るスイッチング回路１０では、スイッチング素子ＳＷを発生源とする高周波のノイズの周波数がスイッチング素子ＳＷのスイッチング動作単位で分散され、ノイズ成分の大きさを低減することができる。
【００４１】
なお、図１１に示すように、駆動回路１１に含まれる調整トランジスタＴａの個数を複数にしてもよい。即ち、駆動回路１１が、ドライバ信号Ｓｄと、周期が互いに異なる複数の調整信号Ｓａ１〜Ｓａｎとの論理和の信号がそれぞれ入力される複数の調整トランジスタＴａ１〜Ｔａｎを備える（ｎ：２以上の整数）。調整トランジスタＴａ１〜Ｔａｎの個数を増やすほど、一定周期内で生成される出力電流Ｉｇの大きさの種類が増える。その結果、分散されるノイズの周波数の数が増加する。
【００４２】
図１１に示したスイッチング回路１０では、駆動トランジスタＴｄの出力電流によって、又は駆動トランジスタＴｄの出力電流と調整トランジスタＴａ１〜Ｔａｎの少なくともいずれかの出力電流との和によって、スイッチング素子ＳＷが駆動される。導通状態にする調整トランジスタＴａ１〜Ｔａｎの数が多いほど、スイッチング素子ＳＷのスイッチング時間が短くなり、ノイズのピーク周波数が高くなる。
【００４３】
図１１に示すように、周期が互いに異なる調整信号Ｓａがそれぞれ入力されるＯＲ回路１１２１〜１１２ｎの各出力が、調整トランジスタＴａ１〜Ｔａｎにそれぞれ入力される。ＯＲ回路１１２１〜１１２ｎ毎に入力される調整信号Ｓａ１〜Ｓａｎの周期が互いに異なるようにするために、直列接続されたカウンタ回路１１１１〜１１１ｎのそれぞれの出力が調整トランジスタＴａ１〜Ｔａｎに入力される。カウンタ回路１１１２〜１１１ｎには、前段のカウンタ回路の出力がそれぞれ入力される。
【００４４】
例えば図１２に示すように、カウンタ回路１１１１の出力信号Ｓａ１の周期はドライバ信号Ｓｄの２倍、カウンタ回路１１１２の出力信号Ｓａ２の周期はドライバ信号Ｓｄの周期の４倍、カウンタ回路１１１３の出力信号Ｓａ３の周期はドライバ信号Ｓｄの周期の８倍に設定される。
【００４５】
なお、調整トランジスタＴａ１〜Ｔａｎとスイッチング素子ＳＷとの間に配置される入力抵抗Ｒ２１〜Ｒ２ｎの抵抗値は、オン状態の駆動トランジスタＴｄと調整トランジスタＴａ１〜Ｔａｎの組み合わせがどのようなものであっても、出力電流Ｉｇの大きさが組み合わせ毎に異なるように設定される。
【００４６】
（第２の実施形態）
スイッチング素子ＳＷのスイッチング速度を低下させる目的などのために第１の入力抵抗Ｒ１を大きくした場合は、スイッチング素子ＳＷに大電流を流さなければならない期間にスイッチング素子ＳＷの入力電圧（ゲート電圧）が十分に上昇せずに、スイッチング素子ＳＷに大電流を流せないという問題が発生する可能性がある。
【００４７】
スイッチング素子ＳＷのスイッチング動作には、スイッチング素子ＳＷのオン／オフを切り替える期間（以下において、「第１の期間Ｔｍ１」という。）と、スイッチング素子ＳＷに流れる電流を増大させる期間（以下において、「第２の期間Ｔｍ２」という。）とに分けられる。
【００４８】
例えば、スイッチング素子ＳＷがＭＯＳトランジスタである場合、図１３に示すように、スイッチング素子ＳＷのスイッチング動作は、ゲート電圧Ｖｇｓの印加によってオン／オフが切り替わる第１の期間Ｔｍ１と、ゲート電圧Ｖｇｓの大きさに比例してスイッチング素子ＳＷに流れる電流Ｉdsが増大する第２の期間Ｔｍ２とに分けられる。
【００４９】
スイッチング回路１０が図１４（ａ）に示す特性を有する場合を考える。第１の入力抵抗Ｒ１を更に大きくすると、図１４（ｂ）に示すように、駆動トランジスタＴｄのみでスイッチング素子ＳＷを駆動する期間において、スイッチング素子ＳＷの入力端子の入力レベルＶinが十分に高くならず、スイッチング素子ＳＷに大電流を流せない場合がある。図１４（ｂ）において、大電流を流すために必要な入力レベルＶinを破線で示している。一方、スイッチング素子ＳＷのスイッチング速度に起因するノイズの低減のためには、第１の期間Ｔｍ１で駆動力を調整すればよい。
【００５０】
したがって、スイッチング素子ＳＷを駆動する駆動力が小さく設定された周期（以下において、「小駆動力サイクル」という。）において、第１の期間Ｔｍ１では駆動力が小さいままで、第２の期間Ｔｍ２では駆動力を大きくして、スイッチング素子ＳＷに大電流を流すことが好ましい。その結果、図１４（ｃ）に示すように、小駆動力サイクルの途中で入力レベルＶinの大きさを大きくすることによって、電流Ｉdsに発生するノイズを小さくしたままで、スイッチング素子ＳＷに大電流を流すことができる。
【００５１】
本発明の第２の実施形態に係るスイッチング回路１０は、第２の期間Ｔｍ２でスイッチング素子ＳＷに大電流を流すために、小駆動力サイクルにおいて、その周期の始めの一定期間では駆動力を小さくし、その後は駆動力を大きくする。
【００５２】
具体的には、小駆動力サイクルにおいて、第１の期間でのみ駆動力を小さくする調整を実行し、その小駆動力サイクルの第２の期間では駆動力を小さくする調整を停止する。このために、第２の実施形態の係るスイッチング回路１０は、小駆動力サイクルの途中で駆動力を大きくするために、駆動力の調整を１つの周期の途中で停止させる停止機構を有する。
【００５３】
図１５に、停止機構としてタイマー１１３を用いた例を示す。ＯＲ回路１１２から出力される信号ＳORがタイマー１１３に入力され、タイマー１１３から出力される信号Ｂとドライバ信号Ｓｄの論理和の信号ＡがＯＲ回路１１４から出力される。信号Ａは、調整トランジスタＴａに入力される。
【００５４】
タイマー１１３は、入力される信号がＬｏｗレベルになった後、一定時間Ｔｔの間、Ｈｉｇｈレベルの信号を出力する。この一定時間Ｔｔの長さは、スイッチング動作に起因してスイッチング素子ＳＷにノイズが発生する期間、即ち、スイッチング素子ＳＷのオン／オフを切り替える第１の期間Ｔｍ１程度以上であるように設定される。また、一定時間Ｔｔの長さは、一定時間Ｔｔ後にスイッチング素子ＳＷに大電流を流すことできる電圧まで入力レベルＶｉｎが上昇できるように設定される。
【００５５】
図１５に示したスイッチング回路１０の動作を、図１６に示すタイミングチャートを参照して説明する。図１６は、カウンタ回路１１１から出力される調整信号Ｓａの周期が、ドライバ信号Ｓｄの周期の２倍である場合について例示的に示している。なお、例えば第１の入力抵抗Ｒ１の抵抗値を２００Ω、第２の入力抵抗Ｒ２の抵抗値を３６Ωに設定する。このとき、駆動トランジスタＴｄのみでスイッチング素子ＳＷを駆動する場合のスイッチング素子ＳＷの入力抵抗は２００Ω、駆動トランジスタＴｄと調整トランジスタＴａによりスイッチング素子ＳＷを駆動する場合のスイッチング素子ＳＷの入力抵抗は３０Ωである。
【００５６】
図１６に示すように、時刻ｔ２１において、ドライバ信号ＳｄがＨレベルになる。カウンタ回路１１１から出力される調整信号ＳａはＨレベルになり、タイマー１１３に入力される信号ＳORはＨレベルである。このため、タイマー１１３から出力される信号ＢはＬレベルを維持し、信号ＡはＨレベルを維持する。その結果、スイッチング素子ＳＷの入力端子に印加される入力レベルＶinはＨレベルからＬレベルに変化する。このため、スイッチング素子ＳＷはオフ状態であり、電流Ｉdsは流れない。
【００５７】
時刻ｔ２２において、ドライバ信号ＳｄがＬレベルになり、調整信号ＳａがＨレベルを維持するため、タイマー１１３に入力される信号ＳORはＨレベルを維持し、タイマー１１３から出力される信号ＢはＬレベルを維持する。一方、信号ＡはＬレベルに変化する。その結果、入力レベルＶinはＬレベルからＨレベルに変化し、電流Ｉdsは徐々に増大する。このとき、駆動トランジスタＴｄと調整トランジスタＴａの出力電流の和によりスイッチング素子ＳＷが駆動されるため、入力レベルＶinの変化は急激である。このため、電流Ｉdsにノイズが発生する時間は短い。つまり、ノイズの周波数が高い。
【００５８】
時刻ｔ２３において、ドライバ信号ＳｄがＨレベルになり、調整信号ＳａはＬレベルになる。このため、信号ＳORはＨレベルを維持し、タイマー１１３から出力される信号ＢはＬレベルを維持する。一方、信号ＡはＨレベルになる。その結果、入力レベルＶinはＨレベルからＬレベルに変化する。これにより、電流Ｉdsは流れなくなる。
【００５９】
時刻ｔ２４において、ドライバ信号ＳｄがＬレベルになり、調整信号ＳａはＬレベルが維持される。このため、信号ＳORはＬレベルに変化し、タイマー１１３から出力される信号ＢはＨレベルに変化する。その結果、信号ＡはＨレベルを維持する。これにより、入力レベルＶinはＬレベルからＨレベルに変化し、電流Ｉdsは徐々に増大する。このとき、駆動トランジスタＴｄの出力電流のみによりスイッチング素子ＳＷが駆動されるため、入力レベルＶinの変化は穏やかである。このため、電流Ｉdsにノイズが発生する時間は長く、ノイズの周波数が低い。
【００６０】
時刻ｔ２４から一定時間Ｔｔ後の時刻ｔ２５において、ドライバ信号ＳｄがＬレベルのままで、タイマー１１３から出力される信号ＢがＬレベルに変化する。その結果、スイッチング素子ＳＷがオン状態のままで信号ＡがＨレベルからＬレベルに変化する。これにより、ドライバ信号Ｓｄのパルス波の１つの周期の途中で、駆動トランジスタＴｄと調整トランジスタＴａの出力電流の和によりスイッチング素子ＳＷが駆動されるようになる。
【００６１】
時刻ｔ２６において、ドライバ信号ＳｄがＨレベルになり、調整信号ＳａがＨレベルになる。信号ＢがＬレベルを維持するが、信号ＡはＨレベルに変化する。その結果、入力レベルＶinはＨレベルからＬレベルに変化し、電流Ｉdsは流れなくなる。その後は、時刻ｔ２１〜時刻ｔ２６における動作が繰り返される。
【００６２】
上記のように、図１５に示したスイッチング回路１０によれば、タイマー１１３によって、ドライバ信号Ｓｄ及びカウンタ回路１１１の出力する調整信号Ｓａが共にＬレベルになった後の一定時間Ｔｔだけ、調整トランジスタＴａに入力される信号ＡがＨレベルに維持される。その後、信号ＡはＬレベルに変化する。したがって、一定時間Ｔｔのみ、駆動トランジスタＴｄのみでスイッチング素子ＳＷを駆動し、その後は、駆動トランジスタＴｄと調整トランジスタＴａにより、スイッチング素子ＳＷが駆動される。
【００６３】
以上に説明したように、図１５に示したスイッチング回路１０によれば、第１の期間Ｔｍ１ではスイッチング素子ＳＷを駆動する駆動力が小さいままで、第２の期間Ｔｍ２では駆動力を大きくすることによって、各周期においてスイッチング素子ＳＷに大電流を流すことができる。
【００６４】
図１７に、スイッチング素子ＳＷの入力端子の電圧をモニタして、駆動力の調整を１つの周期の途中で停止させ、小駆動力サイクルの途中で駆動力を大きくする例を示す。
【００６５】
具体的には、図１７に示した駆動回路１１は、スイッチング素子ＳＷの入力端子の入力レベルＶｉｎと一定の設定電圧Ｖｔｈとを比較するコンパレータ１１５を備える。コンパレータ１１５のプラス側端子に入力レベルＶｉｎが入力され、マイナス側端子に設定電圧Ｖｔｈが入力される。設定電圧Ｖｔｈは、スイッチング素子ＳＷのオン／オフを切り替える第１の期間Ｔｍ１を経過後に入力レベルＶｉｎが到達する電圧値に設定される。つまり、スイッチング素子ＳＷのスイッチング動作が第２の期間Ｔｍ２での動作になった後に、コンパレータ１１５が出力する信号ＳｃｍがＬレベルからＨレベルに変化する。例えば、設定電圧Ｖｔｈを２Ｖ程度に設定する。
【００６６】
コンパレータ１１５が出力する信号Ｓｃｍと、カウンタ回路１１１の出力する調整信号ＳａがＯＲ回路１１２に入力され、ＯＲ回路１１２は信号Ｓｃｍと調整信号Ｓａの論理和の信号ＳORを出力する。信号ＳORとドライバ信号Ｓｄとの論理和の信号Ｂ１がＯＲ回路１１６から出力され、信号Ｂ１はインバータ１１７により逆相の信号Ｂ２に変換される。信号Ｂ２とドライバ信号Ｓｄとの論理和の信号ＡがＯＲ回路１１８から出力され、調整トランジスタＴａに信号Ａが入力される。
【００６７】
図１７に示したスイッチング回路１０の動作を、図１８に示すタイミングチャートを参照して説明する。図１８は、カウンタ回路１１１から出力される調整信号Ｓａの周期が、ドライバ信号Ｓｄの周期の２倍である場合について例示的に示している。以下では、小駆動力サイクルにおける動作を説明する。
【００６８】
時刻ｔ３１において、ドライバ信号ＳｄがＨレベルになり、調整信号ＳａはＬレベルになる。ドライバ信号ＳｄがＨレベルであるため、信号Ｂ１はＨレベル、信号Ｂ２はＬレベル、信号ＡはＨレベルである。このため、入力レベルＶｉｎはＬレベルであり、コンパレータ１１５が出力する信号ＳｃｍはＬレベル、信号ＳORはＬレベルである。したがって、スイッチング素子ＳＷに電流Ｉdsは流れない。
【００６９】
時刻ｔ３２において、ドライバ信号ＳｄがＬレベルになり、調整信号ＳａはＬレベルを維持する。信号Ｂ１がＬレベルに変化し、信号Ｂ２がＨレベルに変化するため、信号ＡはＨレベルを維持する。その結果、駆動トランジスタＴｄのみによりスイッチング素子ＳＷが駆動され、入力レベルＶinはＬレベルからＨレベルに変化し、電流Ｉdsは徐々に増大する。このとき、駆動トランジスタＴｄの出力電流のみによりスイッチング素子ＳＷが駆動されるため、スイッチング素子ＳＷの入力端子の入力レベルＶinの変化は緩やかである。このため、電流Ｉdsにノイズが発生する時間は長く、ノイズの周波数が低い。このとき、入力レベルＶｉｎが変化し始めであるため、入力レベルＶｉｎは設定電圧Ｖｔｈよりも低く、コンパレータ１１５が出力する信号ＳｃｍはＬレベルを維持する。
【００７０】
その後、入力レベルＶｉｎが設定電圧Ｖｔｈよりも高くなる時刻ｔ３３において、コンパレータ１１５が出力する信号ＳｃｍがＨレベルに変化する。このため、信号ＳORがＨレベルに変化して、信号Ｂ１がＨレベルに、信号Ｂ２がＬレベルに変化する。その結果、スイッチング素子ＳＷがオン状態のままで信号ＡがＨレベルからＬレベルに変化する。これにより、ドライバ信号Ｓｄのパルス波の１つの周期の途中で、駆動トランジスタＴｄと調整トランジスタＴａの出力電流の和によりスイッチング素子ＳＷが駆動されるようになる。
【００７１】
時刻ｔ３４において、ドライバ信号ＳｄがＨレベルになり、調整信号ＳａがＨレベルになる。信号Ｂ２はＬレベルを維持するが、信号ＡはＨレベルに変化する。その結果、入力レベルＶinはＨレベルからＬレベルに変化し、電流Ｉdsは流れなくなる。
【００７２】
以上に説明したように、図１７に示したスイッチング回路１０によれば、小駆動力サイクルにおいて、スイッチング素子ＳＷのスイッチング動作が第２の期間Ｔｍ２での動作になった後に、調整トランジスタＴａがオンし、スイッチング素子ＳＷが駆動トランジスタＴｄと調整トランジスタＴａとによって駆動される。これにより、第１の期間Ｔｍ１ではスイッチング素子ＳＷを駆動する駆動力が小さいままで、第２の期間Ｔｍ２では駆動力が大きくなり、各周期においてスイッチング素子ＳＷに大電流を流すことができる。
【００７３】
図１９に、スイッチング素子ＳＷのドレイン−ソース間の電圧Ｖdsをモニタして、小駆動力サイクルの途中で駆動力を大きくする例を示す。
【００７４】
図１９に示した駆動回路１１は、コンパレータ１１５のプラス側端子に、入力レベルＶｉｎではなく、スイッチング素子ＳＷの電圧Ｖdsが入力されることが、図１７に示した駆動回路１１と異なる点である。そして、コンパレータ１１５が出力する信号Ｓｃｍはインバータ１１９によって反転され、反転された信号Ｓｃｍ２がＯＲ回路１１２の一方の入力端子に入力される。他は、図１７に示した駆動回路１１と同様の構成である。
【００７５】
コンパレータ１１５のマイナス側端子に入力される設定電圧Ｖｔｈは、スイッチング素子ＳＷのオン／オフを切り替える第１の期間Ｔｍ１を経過後に電圧Ｖdsが到達する電圧値に設定される。つまり、スイッチング素子ＳＷのスイッチング動作が第２の期間Ｔｍ２での動作になった後に、コンパレータ１１５が出力する信号ＳｃｍがＬレベルからＨレベルに変化する。例えば、設定電圧Ｖｔｈを２Ｖ程度に設定する。
【００７６】
図１９に示したスイッチング回路１０は、電圧Ｖdsをモニタするため、入力レベルＶｉｎをモニタする図１７に示したスイッチング回路１０よりも、スイッチング素子ＳＷのスイッチング動作が第１の期間Ｔｍ１から第２の期間Ｔｍ２に移行したことをより確実に検知することができる。
【００７７】
図１９に示したスイッチング回路１０の動作を表すタイミングチャートを図２０に示す。時刻ｔ４１〜時刻ｔ４４は、小駆動力サイクルにおける動作を示している。図２０に示したように、図１９に示したスイッチング回路１０の動作は、図１７に示したスイッチング回路１０とほぼ同様である。
【００７８】
時刻ｔ４１において、ドライバ信号ＳｄがＨレベル、調整信号ＳａはＬレベルであり、信号ＡはＨレベルである。このため、スイッチング素子ＳＷはオフ状態であり、電流Ｉdsは流れない。電圧Ｖdsは設定電圧Ｖｔｈよりも高いため、コンパレータ１１５が出力する信号ＳｃｍはＨレベルであり、信号Ｓｃｍ２はＬレベルである。
【００７９】
時刻ｔ４２において、ドライバ信号ＳｄがＬレベルになり、調整信号ＳａはＬレベルを維持する。信号Ｂ１がＬレベルに変化し、信号Ｂ２がＨレベルに変化するため、信号ＡはＨレベルを維持する。その結果、駆動トランジスタＴｄのみによりスイッチング素子ＳＷが駆動され、入力レベルＶinはＬレベルからＨレベルに変化し、電流Ｉdsは徐々に増大する。このとき、駆動トランジスタＴｄの出力電流のみによりスイッチング素子ＳＷが駆動されるため、スイッチング素子ＳＷの入力端子の入力レベルＶinの変化は緩やかである。このため、電流Ｉdsにノイズが発生する時間は長く、ノイズの周波数が低い。このとき、スイッチング素子ＳＷがスイッチング動作し始めであるため、電圧Ｖdsは設定電圧Ｖｔｈよりも高く、信号Ｓｃｍ２はＬレベルを維持する。
【００８０】
その後、電圧Ｖdsが設定電圧Ｖｔｈよりも低くなる時刻ｔ４３において、コンパレータ１１５が出力する信号ＳｃｍがＬレベルに変化し、信号Ｓｃｍ２がＨレベルに変化する。このため、信号ＳORがＨレベルに変化して、信号Ｂ１がＨレベルに、信号Ｂ２がＬレベルに変化する。その結果、スイッチング素子ＳＷがオン状態のままで信号ＡがＨレベルからＬレベルに変化する。これにより、ドライバ信号Ｓｄのパルス波の１つの周期の途中で、駆動トランジスタＴｄと調整トランジスタＴａの出力電流の和によりスイッチング素子ＳＷが駆動されるようになる。
【００８１】
時刻ｔ４４において、ドライバ信号ＳｄがＨレベルになり、調整信号ＳａがＨレベルになる。信号Ｂ２はＬレベルを維持するが、信号ＡはＨレベルに変化する。その結果、スイッチング素子ＳＷはオフ状態になり、電流Ｉdsは流れない。
【００８２】
以上に説明したように、図１９に示したスイッチング回路１０によれば、小駆動力サイクルにおいて、スイッチング素子ＳＷのスイッチング動作が第２の期間Ｔｍ２での動作になった後に、調整トランジスタＴａがオンし、スイッチング素子ＳＷは駆動トランジスタＴｄと調整トランジスタＴａとによって駆動される。これにより、第１の期間Ｔｍ１ではスイッチング素子ＳＷを駆動する駆動力が小さいままで、第２の期間Ｔｍ２では駆動力を大きくして、スイッチング素子ＳＷに大電流を流すことができる。
【００８３】
以上に説明したように、第２の実施形態に係るスイッチング回路１０によれば、例えばスイッチング素子ＳＷのスイッチング速度を低下させるために第１の入力抵抗Ｒ１を大きくした場合においても、スイッチング素子ＳＷに大電流を流すことができる。他は、第１の実施形態と実質的に同様であり、重複した記載を省略する。
【００８４】
（第３の実施形態）
本発明の第３の実施形態に係るスイッチング回路１０は、図２１に示すように、一定期間内で周期の変動するパルス波の変調信号Ｓｍｄを出力するパルス出力装置１３を更に備える。
【００８５】
図１に示したスイッチング回路１０では、ドライバ信号Ｓｄを用いて調整信号Ｓａを生成する。このため、例えば図１に示すようにカウンタ回路１１１によって調整信号Ｓａが生成され、調整信号Ｓａのパルス波の周期は、ドライバ信号Ｓｄの周期の定数倍である。このため、分散されたノイズの周波数は、ドライバ信号Ｓｄの周期によって規定される一定の値に制限される。
【００８６】
これに対し、図２１に示すスイッチング回路１０では、駆動回路１１が、ドライバ信号Ｓｄの周期に依存しない調整信号Ｓａとして変調信号Ｓｍｄを用いることにより、スイッチング素子ＳＷを駆動する。具体的には、変調信号Ｓｍｄとドライバ信号ＳｄがＯＲ回路１１２に入力される。そして、変調信号Ｓｍｄとドライバ信号Ｓｄとの論理和の信号ＳORが、信号Ａとして調整トランジスタＴａに入力される。
【００８７】
図２１に示したスイッチング回路１０の動作を表すタイミングチャートを、図２２に示す。図２２に示すように、変調信号ＳｍｄがＬレベルのときにドライバ信号ＳｄがＬレベルになると、信号ＳORがＨレベルからＬレベルに変化し、調整トランジスタＴａがオンする。即ち、ドライバ信号ＳｄがＬレベルである周期において、変調信号ＳｍｄがＨレベルのときはスイッチング素子ＳＷが駆動トランジスタＴｄのみよって駆動され、変調信号ＳｍｄがＬレベルのときはスイッチング素子ＳＷが駆動トランジスタＴｄと調整トランジスタＴａとによって駆動される。このため、変調信号ＳｍｄがＬレベルのときはスイッチング素子ＳＷで発生するノイズの周波数が高く、変調信号ＳｍｄがＨレベルのときはノイズの周波数が低い。したがって、変調信号Ｓｍｄの周期を適宜調整することによって、ノイズを分散させる周期を任意に設定することができる。
【００８８】
以上に説明したように、第３の実施形態に係るスイッチング回路１０によれば、ノイズの周波数を変化させる周期を、第１の実施形態に係るスイッチング回路１０と比較して、更に自由に設定することができる。また、例えばカウンタ回路１１１などが不要になるため、駆動回路１１を小型化することができる。他は、第１の実施形態と実質的に同様であり、重複した記載を省略する。
【００８９】
なお、第３の実施形態に係るスイッチング回路１０においても、第２の実施形態で説明した駆動力の調整を１つの周期の途中で停止させる停止機構を採用してもよいことはもちろんである。
【００９０】
（その他の実施形態）
上記のように、本発明は第１乃至第３の実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
【００９１】
例えば、スイッチング回路１０を、図２３に示すように、ＰＷＭ方式のＤＣ−ＤＣコンバータ１のスイッチング回路として採用可能である。ＰＷＭ方式では、周期を一定にしたパルス波の「１」と「０」の割合（デューティ比）を可変することで出力電圧Ｖoutの平均値を制御し、定電圧を出力する。ＤＣ−ＤＣコンバータ１は、トランスＴの１次側の巻線Ｎ１の交流電圧によって２次側の巻線Ｎ２に誘起される交流電圧を入力電圧として、この入力電圧から一定の出力電圧Ｖoutを生成する電源装置である。巻線Ｎ２に誘起される交流電圧は、例えばダイオード３１とコンデンサ３２により構成される平滑回路３０によって平滑化される。
【００９２】
図２３に示すように、スイッチング回路１０は、１次側の直流電源２０から出力される直流電圧を１次側交流電圧に変換するためのスイッチング回路として使用される。なお、ドライバ信号出力回路１２は、出力電圧Ｖoutをモニタする制御回路４０からの制御信号Ｓｃによって制御され、ドライバ信号Ｓｄのデューティ比は、出力電圧Ｖoutに応じて設定される。つまり、ＤＣ−ＤＣコンバータ１では、１次側でのＰＷＭ方式制御によって出力電圧Ｖoutが定電圧に制御される。
【００９３】
また、スイッチング回路１０を、２次側でＰＷＭ方式制御を行うＤＣ−ＤＣコンバータのスイッチング回路やチョッパ回路のスイッチング回路など、種々の回路におけるスイッチング回路として使用してもよい。
【００９４】
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【００９５】
Ｒ１…第１の入力抵抗
Ｒ２…第２の入力抵抗
ＳＷ…スイッチング素子
Ｔａ…調整トランジスタ
Ｔｄ…駆動トランジスタ
Ｖｉｎ…入力レベル
Ｓａ…調整信号
Ｓｄ…ドライバ信号
１０…スイッチング回路
１１…駆動回路
１２…ドライバ信号出力回路
１３…パルス出力装置
１１１…カウンタ回路
１１２、１１４、１１６、１１８…ＯＲ回路
１１３…タイマー
１１５…コンパレータ
１１７、１１９…インバータ
【特許請求の範囲】
【請求項１】
スイッチング素子と、
一定周期でパルス波のドライバ信号を出力するドライバ信号出力回路と、
前記ドライバ信号のパルス波の周期を複数含む一定期間内において駆動力を変化させながら、前記周期に同期して前記スイッチング素子を駆動する駆動回路と
を備えることを特徴とするスイッチング回路。
【請求項２】
前記駆動回路が、前記一定期間内に互いに大きさが異なる複数の出力電流を順次生成し、前記出力電流により前記スイッチング素子を駆動することを特徴とする請求項１に記載のスイッチング回路。
【請求項３】
前記駆動回路が、
前記ドライバ信号により駆動される駆動トランジスタと、
前記ドライバ信号と、前記一定期間内で周期が変化するパルス波の調整信号との論理和の信号により駆動される調整トランジスタと
を備え、前記駆動トランジスタの出力電流により、又は前記駆動トランジスタの出力電流と前記調整トランジスタの出力電流の和により、前記スイッチング素子が駆動されることを特徴とする請求項２に記載のスイッチング回路。
【請求項４】
前記駆動回路が、周期が互いに異なる複数の前記調整信号と前記ドライバ信号との論理和の信号がそれぞれ入力される複数の前記調整トランジスタを備え、前記駆動トランジスタの出力電流により、又は前記駆動トランジスタの出力電流と複数の前記調整トランジスタの少なくともいずれかの出力電流との和により、前記スイッチング素子が駆動されることを特徴とする請求項３に記載のスイッチング回路。
【請求項５】
前記一定期間内で周期の変動するパルス波の変調信号を出力するパルス出力装置を更に備え、前記駆動回路が前記変調信号を前記調整信号に用いて前記スイッチング素子を駆動することを特徴とする請求項３又は４のいずれか１項に記載のスイッチング回路。
【請求項６】
前記調整信号のパルス波の周期が、前記ドライバ信号の周期の定数倍であることを特徴とする請求項３乃至５のいずれか１項に記載のスイッチング回路。
【請求項７】
前記駆動回路が、前記ドライバ信号の連続するパルスにおいて、互いに異なる駆動力で前記スイッチング素子を駆動することを特徴とする請求項１乃至６のいずれか１項に記載のスイッチング回路。
【請求項８】
前記駆動力が小さく設定された周期の途中で前記駆動力を大きくすることを特徴とする請求項１乃至７のいずれか１項に記載のスイッチング回路。
【請求項１】
スイッチング素子と、
一定周期でパルス波のドライバ信号を出力するドライバ信号出力回路と、
前記ドライバ信号のパルス波の周期を複数含む一定期間内において駆動力を変化させながら、前記周期に同期して前記スイッチング素子を駆動する駆動回路と
を備えることを特徴とするスイッチング回路。
【請求項２】
前記駆動回路が、前記一定期間内に互いに大きさが異なる複数の出力電流を順次生成し、前記出力電流により前記スイッチング素子を駆動することを特徴とする請求項１に記載のスイッチング回路。
【請求項３】
前記駆動回路が、
前記ドライバ信号により駆動される駆動トランジスタと、
前記ドライバ信号と、前記一定期間内で周期が変化するパルス波の調整信号との論理和の信号により駆動される調整トランジスタと
を備え、前記駆動トランジスタの出力電流により、又は前記駆動トランジスタの出力電流と前記調整トランジスタの出力電流の和により、前記スイッチング素子が駆動されることを特徴とする請求項２に記載のスイッチング回路。
【請求項４】
前記駆動回路が、周期が互いに異なる複数の前記調整信号と前記ドライバ信号との論理和の信号がそれぞれ入力される複数の前記調整トランジスタを備え、前記駆動トランジスタの出力電流により、又は前記駆動トランジスタの出力電流と複数の前記調整トランジスタの少なくともいずれかの出力電流との和により、前記スイッチング素子が駆動されることを特徴とする請求項３に記載のスイッチング回路。
【請求項５】
前記一定期間内で周期の変動するパルス波の変調信号を出力するパルス出力装置を更に備え、前記駆動回路が前記変調信号を前記調整信号に用いて前記スイッチング素子を駆動することを特徴とする請求項３又は４のいずれか１項に記載のスイッチング回路。
【請求項６】
前記調整信号のパルス波の周期が、前記ドライバ信号の周期の定数倍であることを特徴とする請求項３乃至５のいずれか１項に記載のスイッチング回路。
【請求項７】
前記駆動回路が、前記ドライバ信号の連続するパルスにおいて、互いに異なる駆動力で前記スイッチング素子を駆動することを特徴とする請求項１乃至６のいずれか１項に記載のスイッチング回路。
【請求項８】
前記駆動力が小さく設定された周期の途中で前記駆動力を大きくすることを特徴とする請求項１乃至７のいずれか１項に記載のスイッチング回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【公開番号】特開２０１２−２３９１０１（Ｐ２０１２−２３９１０１Ａ）
【公開日】平成２４年１２月６日（２０１２．１２．６）
【国際特許分類】
【出願番号】特願２０１１−１０８０３２（Ｐ２０１１−１０８０３２）
【出願日】平成２３年５月１３日（２０１１．５．１３）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
【公開日】平成２４年１２月６日（２０１２．１２．６）
【国際特許分類】
【出願日】平成２３年５月１３日（２０１１．５．１３）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
[ Back to top ]