【課題】回路用電源電圧としてむやみに高い電圧を用いることなく、シャント抵抗の低電位側端子の電圧がグランド電位付近となる異常が原因で生じる過電流を検出する。
【解決手段】検出電流出力部１１は、シャント抵抗Ｒｓの各端子電圧を入力し、その入力した電圧から負荷２に流れる電流に応じた検出電流を出力する。過電流判定部１２は、検出電流に基づいて負荷２に過電流が流れているか否かを判定する。検出電流出力部１１において、通常時に駆動用電源電圧Ｖｄに近い電圧が印加される部分と、回路用電源電圧Ｖｃに近い電圧が印加される部分との間の経路に第１ダイオードＤ１および第２ダイオードＤ２を逆方向に介在させることにより、第１トランジスタＴ１および第２トランジスタＴ２がブレークダウンして電流が流れることを阻止する。 （もっと読む）

【課題】スイッチング素子のターンオン直後における、過電流保護回路の誤動作防止と過電流検出遅れ防止とを両立させる。
【解決手段】半導体装置は、スイッチング素子１のセンス端子に流れるセンス電流を電圧（センス電圧）に変換するセンス抵抗４と、センス電圧が閾値を越えたときにスイッチング素子１の保護動作を行う過電流保護回路３とを備える。過電流保護回路３は、上記閾値を、第１基準電圧Ｖ_REF1またはそれよりも低い第２基準電圧Ｖ_REF2に切り替えることができる。過電流保護回路３は、スイッチング素子１が定常状態のときは、上記閾値を第２基準電圧Ｖ_REF2とし、スイッチング素子１のターンオン直後のミラー期間のときは、上記閾値を第１基準電圧Ｖ_REF1に設定する。 （もっと読む）

【課題】グランド端子からグランド電位の供給を受けることなく、スイッチ素子をオン状態に維持することを可能とするスイッチ素子駆動回路を提供する。
【解決手段】本発明によるスイッチ素子駆動回路（１００）は、電源と負荷との間に接続されたスイッチ素子を駆動するためのスイッチ素子駆動回路であって、前記電源と前記負荷との間に設けられた電圧降下素子（１０）と、前記電圧降下素子の端子間に発生する電圧を動作電源として該電圧を昇圧し、該昇圧により得られた電圧から前記スイッチ素子を制御するための制御信号を生成する信号生成部（２０）とを備える。 （もっと読む）

【課題】実際に発生しているフライバックエネルギーを定量的に評価した上で保護動作を行うことができるスイッチング素子の制御装置を提供する。
【解決手段】ＮチャネルＭＯＳＦＥＴ２を介してコイル１に供給される電流をセンスＭＯＳＦＥＴ６及び検出用抵抗素子２１により検出し、ＮチャネルＭＯＳＦＥＴ２をターンオフさせた際に発生し、ドレインに印加される逆起電圧をクランプ回路３によってクランプする。電流検出回路２４は、クランプ回路３に発生するクランプ電圧によりＮチャネルＭＯＳＦＥＴがターンオンした際に、検出用抵抗素子２１に流れる電流を複数の閾値と比較し、保護動作部２６は、電流検出回路２４の比較結果により、前記電流がＮチャネルＭＯＳＦＥＴ２をターンオフさせた時点からの時間経過に対応する特定の閾値を超えていると判定されると、逆起電圧に基づくエネルギーを減少させるようにＮチャネルＭＯＳＦＥＴ２の制御状態を変更する。 （もっと読む）

【課題】簡単な構成で負荷オープン状態を検出することができる負荷駆動回路を提供する。
【解決手段】電源端子Ｔ１に入力される入力電圧Ｖｉｎよりも低い基準電圧Ｖ１と出力端子Ｔ２の電圧Ｖｏｕｔとを比較する第１のコンパレータ８と、スイッチング素子２がオフ状態で、且つ負荷オープン状態である場合に、出力端子Ｔ２の電圧Ｖｏｕｔを基準電圧Ｖ１よりも高く、且つ入力電圧Ｖｉｎよりも低いｃｌａｍｐ電圧にクランプするクランプ回路７とを備えることにより、第１のコンパレータの出力によって、負荷オープン状態を検出する。また、入力電圧Ｖｉｎよりも低く且つｃｌａｍｐ電圧よりも高い基準電圧Ｖ２と出力端子Ｔ２の電圧Ｖｏｕｔとを比較する第２のコンパレータ９を備えることにより、第１のコンパレータ及び第２のコンパレータ９の出力によって、負荷オープン状態と出力天絡状態とを検出する。 （もっと読む）

【課題】オン指令期間とオフ指令期間の両期間における電流を高精度に検出する。
【解決手段】制御装置１３は、ＰＷＭ駆動信号のオン指令期間において、電流検出回路１４による検出電流と電源電圧検出回路１５による検出電源電圧を電圧方程式に適用してオン期間電流経路の抵抗値とインダクタンス値を算出する。これらの値から還流経路１２以外の経路の抵抗値とインダクタンス値を減算してオフ期間電流経路の抵抗値とインダクタンス値を求める。オフ指令期間において、オフ期間電流経路の抵抗値Ｒとインダクタンス値Ｌ、ダイオード７の順電圧Ｖｆおよび前回の計算で求めた前回電流値を電圧方程式に適用し、リニアソレノイド２に流れる負荷電流を順次算出する。 （もっと読む）

【課題】直流電源１７からスイッチ用のＦＥＴ１８を経て負荷１６へ電力を供給する電源装置においては、２種類の保護回路が設けられていた。第１は、該ＦＥＴの温度を検出し、所定温度に達したら該ＦＥＴをオフする回路である。第２は、デッドショート時のような大過電流が流れた場合には、電流を所定電流に制限する電流制限回路である。保護回路を２種類設けると、部品コストが大になっていた。
【解決手段】比較基準電圧生成回路４０を電流供給部４１と比較基準電圧発生抵抗部４６とで構成し、比較基準電圧Ｖ_X を生成する。過電流検出電圧生成回路５０を電流供給部５１と過電流検出抵抗部５４とで構成し、ＦＥＴ１８の電圧Ｖ_DSが増大すると減少する電流検出電圧Ｖ_Y を生成する。電圧Ｖ_DSの増大を検出してＦＥＴ１８をオフすれば、過電流保護も過熱保護も可能となる。 （もっと読む）

【課題】直流電源１１からスイッチ用のＦＥＴ１２を経て負荷１４へ電力を供給する電源装置においては、２種類の保護回路が設けられていた。第１は、該ＦＥＴの温度を検出し、所定温度に達したら該ＦＥＴをオフする回路である。第２は、デッドショート時のような大過電流が流れた場合には、電流を所定電流に制限する電流制限回路である。保護回路を２種類設けると、部品コストが大になっていた。
【解決手段】ＦＥＴのドレイン・ソース間電圧に比例した電流Ｉを生成する電流変換回路４と、容量素子を含む一次遅れ回路として構成された過電流検出用電圧発生回路６とを直列接続し、その接続点Ｓの電圧を過電流検出用電圧Ｖ_S とする。過電流検出回路５から制御回路３へ過電流検出信号が入力されて来たとき、制御回路３はＦＥＴ１２をオフする。過電流検出用電圧発生回路６の回路定数の設定を工夫することにより、Ｖ_S を速やかに大になるようにすることが出来、１種類の保護回路で大過電流時にも保護が出来る。 （もっと読む）

【課題】 出力オフ時のスイッチング時間を短くすることのできるドライバ回路を提供する。
【解決手段】 実施形態のドライバ回路は、を駆動する出力用ＭＯＳトランジスタＭＶ１が、電源端子ＶＤＤと誘導性負荷ＲＬが接続される出力端子ＯＵＴとの間に接続され、抵抗Ｒ１が、出力用ＭＯＳトランジスタＭＶ１のゲート端子とゲート電圧印加端子ＶＧとの間に接続され、ゲート電圧印加端子ＶＧに一端が接続された抵抗Ｒ２と、一端が抵抗Ｒ２の他端に接続され、他端が接地端子ＧＮＤに接続され、出力用ＭＯＳトランジスタＭＶ１を制御する制御信号ＶＳＷにより導通が制御されるＮＭＯＳトランジスタＭＤ１とを備える。さらに、このドライバ回路は、一端が抵抗Ｒ１の他端に接続され、他端が出力端子ＯＵＴに接続され、ＮＭＯＳトランジスタＭＤ１の一端から出力される信号により導通が制御されるＰＮＰトランジスタＱ１を備える。 （もっと読む）

【課題】電力用半導体素子の制御電極の短絡動作時の電圧を通常動作時の電圧と同じ値に制限し、安全で確実な遮断を行うことが可能な電力用半導体素子の駆動保護回路の提供を目的とする。
【解決手段】本発明の電力用半導体素子の駆動保護回路は、電力用半導体素子Ｆ１と、その制御電極を駆動する駆動回路と、電力用半導体素子Ｆ１の制御電極の電圧Ｖｇｅが一定値を超えないよう制限する電圧保護回路とを備える。電圧保護回路は、電力用半導体素子Ｆ１の制御電極にエミッタが接続されたゲート放電用トランジスタＴｒ１と、ゲート放電用トランジスタＴｒ１にベース電位を与える電圧発生回路Ｂ１とを備え、電圧発生回路Ｂ１は、電力用半導体素子Ｆ１の駆動正電源電圧ＶＤＤから、前記駆動回路における電圧降下ΔＶ１を超える電圧が電力用半導体素子Ｆ１の制御電極に印加されたときに、ゲート放電用トランジスタＴｒ１がオンできる電圧を出力する。 （もっと読む）

【課題】ＦＥＴ（Ｔ１）のドレイン電流ＩＤが急激に増加し、電圧Ｖdsが増加する過渡期間であっても、ＦＥＴ（Ｔ１）の温度上昇量を忠実に示す信号を生成することが可能な負荷回路の保護装置を提供する。
【解決手段】ＦＥＴ（Ｔ１）の両端に生じる電圧Ｖdsに比例する電流Ｉａを流す電流変換回路２１と、この電流Ｉａを通電するインピーダンス回路２２を備える。そして、ＦＥＴ（Ｔ１）の過渡熱抵抗の時間に対する変化を示す関数を過渡熱関数Ｒth（ｔ）としたとき、ＦＥＴ（Ｔ１）に、ゼロから階段状に増加する電流を通電した際に、インピーダンス回路２２の点Ｐ２に生じる電圧Ｖ５が、過渡熱関数Ｒth（ｔ）の平方根に比例した電圧となるように、前記インピーダンス回路のインピーダンスを設定する。そして、電圧Ｖ５が判定電圧Ｖ６を上回った場合に、ＦＥＴ（Ｔ１）を遮断して負荷駆動回路を過熱から保護する。 （もっと読む）

【課題】ＰＷＭ信号の傾きを制御する場合でも、本来意図したデューティと同じ期間だけ、半導体スイッチング素子をオンできる駆動装置を提供する。
【解決手段】ゲート駆動回路４が、入力されるＰＷＭ信号の立ち上がり及び立ち下がりにそれぞれ傾きを付与したゲート信号をＮチャネルＭＯＳＦＥＴ１のゲートに出力する場合、デューティ調整部３は、ＮチャネルＭＯＳＦＥＴ１を介してランプ２に出力される電圧信号を検出し、入力信号の立ち上がりから電圧信号が立ち上がるまでの時間ａと、ＰＷＭ信号の立ち下がりから電圧信号が立ち下がるまでの時間ｂとを求め、デューティｚ＝（ｘ＋ａ−ｂ）に設定した駆動信号をゲート駆動回路４に出力する。 （もっと読む）

【課題】ノイズ対策用のコンデンサＣ１を設置した場合であっても過電流を検出するための回路を正常に作動させることが可能な負荷制御装置を提供する。
【解決手段】プラス端子Ｐ１１とマイナス端子Ｐ１２より電力が供給されて駆動する制御回路１０により、ＦＥＴ（Ｔ１）のオン、オフを切り替えて、負荷ＲＬの駆動、停止を制御する場合に、マイナス端子Ｐ１２とグランドとを接続するアース線に、抵抗Ｒ５とダイオードＤ１の並列接続回路を設ける。従って、入力スイッチＳＷ１の投入時にプラス端子１１とマイナス端子１２の間に配置されたコンデンサＣ１の放電電流Ｉ２が流れる場合であっても、抵抗Ｒ５の電圧降下ＶＲ５によりマイナス端子Ｐ１２の電圧をグランドレベルよりも相対的に低くすることができ、コンデンサＣ１の両端電圧ＶＣ１を拡大させて、放電電流Ｉ２を抑制し、電圧Ｖ１の低下を抑えることができる。 （もっと読む）

【課題】ノイズ対策用のコンデンサＣ１を設置した場合であっても過電流を検出するための回路を正常に作動させることが可能な負荷制御装置を提供する。
【解決手段】ＦＥＴ（Ｔ１）のゲートとドレインとの間に第２のコンデンサＣ２を設けることにより、点Ｐ１の電圧Ｖ１が減少した場合に、ＦＥＴ（Ｔ１）のゲート電流がコンデンサＣ２側にバイパスしてＦＥＴ（Ｔ１）に流れ、ＦＥＴ（Ｔ１）のゲートに供給される電荷量が低減する。このため、ＦＥＴ（Ｔ１）のドレイン電流の増加を抑制でき、電圧Ｖ１の急激な変動を防止できる。その結果、比較器ＣＭＰ１が作動不能となる程度まで電圧Ｖ１が低下することを防止でき、比較器ＣＭＰ１が誤動作することを防止できる。 （もっと読む）

【課題】ＦＥＴ（Ｔ１）のドレイン電圧の低下量が大きくなった場合であっても過電流を検出するための回路を正常に作動させることが可能な負荷制御装置を提供する。
【解決手段】ＦＥＴ（Ｔ１）のゲートとドレインとの間にコンデンサＣ１を設けることにより、点Ｐ１の電圧Ｖ１が減少した場合に、ＦＥＴ（Ｔ１）のゲート電流がコンデンサＣ１側にバイパスしてＦＥＴ（Ｔ１）に流れ、ＦＥＴ（Ｔ１）のゲートに供給される電荷量が低減する。このため、ＦＥＴ（Ｔ１）のドレイン電流の増加を抑制でき、電圧Ｖ１の急激な変動を防止できる。その結果、比較器ＣＭＰ１が作動不能となる程度まで電圧Ｖ１が低下することを防止でき、比較器ＣＭＰ１が誤動作することを防止できる。 （もっと読む）

【課題】ＧＮＤレベルの入力信号を入力する入力回路を備える場合であっても接地端子がオープン状態にあるときにスイッチング用トランジスタ素子をオフ状態に保持すること。
【解決手段】電源供給装置１は、電源２と負荷３との間に接続されたスイッチング用トランジスタ素子Ｆと、スイッチング用トランジスタ素子Ｆをオン／オフすることによって電源２から負荷３への電力供給を制御する駆動回路４と、電源２からの電力を利用して駆動される周辺回路６と、スイッチング用トランジスタ素子Ｆのゲート端子とソース端子との間に接続された電流駆動型の補償トランジスタユニット５と、接地電圧を供給する接地ユニット８とを備える。補償トランジスタユニット５は、周辺回路６と接地ユニット８を介して電源２から所定値以上の電流が供給された場合、スイッチング用トランジスタ素子Ｆのゲート端子とソース端子との間をショートする。 （もっと読む）

【課題】電圧を印加した際に、所定のデューティ比で通電して作動する負荷を制御するための半導体素子を過電流から保護する半導体素子の保護装置を提供する。
【解決手段】負荷の駆動、停止を制御するための半導体素子として、１５０℃におけるオン抵抗が（７）式を満足するパワーＭＯＳＦＥＴ（Ｑ１）を用いる。また、モニタ電圧生成回路１３により、負荷電流ＩＬに比例したモニタ電圧ＶＭＯを発生し、このモニタ電圧ＶＭＯと、第１基準電圧Ｖref1〜第４基準電圧Ｖref4とを比較することにより、カウンタの累積カウント値を変更するためのポイント数を設定する。従って、過電流の度合いが大きいほど累積カウント値が早く上限カウント値２５５に到達させることができ、半導体素子を遮断して負荷回路を保護することができる。 （もっと読む）

【課題】出力回路の出力バッファに備えるＭＯＳトランジスタの閾値電圧がばらついても、このＭＯＳトランジスタのｏｆｆ動作時における出力信号のスルーレートのばらつきを抑制する。
【解決手段】出力回路は、出力バッファ８のＮＭＯＳトランジスタ１５と、このトランジスタ１５をｏｎ動作させるためのトランジスタｏｎ動作駆動回路５１と、このトランジスタ１５をｏｆｆ動作させるためのＳＷ機能付電流源５２と、前記トランジスタｏｎ動作駆動回路５１と前記ＳＷ機能付電流源５２との各々を制御する駆動制御回路５０とにより構成される。前記ＳＷ機能付電流源５２の電流は、前記出力バッファ８のＮＭＯＳトランジスタ１５のゲート電圧が閾値電圧Ｖｔｈのばらつき範囲内でばらついても、一定の電流値でゲート端子の電荷を引き抜く。 （もっと読む）

【課題】従来の電源電圧検出回路は、電源電圧起動時等において安定した電源電圧を供給することができないという問題があった。
【解決手段】本発明にかかる電源電圧検出回路は、電源電圧ＶＤＤに基づいて基準信号を生成する基準電圧源１００と、基準信号に基づいて両端子間を流れる電流が制御されるスイッチ１０１と、電源電圧とスイッチ１０１の一方の端子との間に直列に接続され、電源電圧に応じた制御電圧を生成し、出力する電圧生成回路１０２と、制御電圧に基づいて、電源電圧を出力するか否かを制御するスイッチ１０７と、を備える。このような回路構成により、安定した電源電圧を供給することができる。 （もっと読む）

【課題】保護回路において、所望の遅延時間を実現する。また、遅延回路の小型化を図り、消費電力を低減させる。
【解決手段】遅延回路１００は、第１のインバータ１０１〜第３のインバータ１０３、第４のｐチャネルＭＯＳＦＥＴ７、第４のｎチャネルＭＯＳＦＥＴ８、遅延抵抗１２１およびキャパシタ１２２で構成されている。遅延抵抗１２１は、第１のインバータ１０１の出力端子と第２のインバータ１０２の入力端子の間に接続されている。第４のｎチャネルＭＯＳＦＥＴ８のゲート端子は、遅延抵抗１２１と第２のインバータ１０２の入力端子の間のノード１１３に接続されている。第４のｎチャネルＭＯＳＦＥＴ８のゲート端子とドレイン端子の間には、キャパシタ１２２が接続されている。第４のｎチャネルＭＯＳＦＥＴ８の帰還容量を用いることで、キャパシタ１２２の容量を、キャパシタ１２２の物理的な静電容量よりも擬似的に大きくする。 （もっと読む）