過電流保護電源装置
【課題】直流電源１７からスイッチ用のＦＥＴ１８を経て負荷１６へ電力を供給する電源装置においては、２種類の保護回路が設けられていた。第１は、該ＦＥＴの温度を検出し、所定温度に達したら該ＦＥＴをオフする回路である。第２は、デッドショート時のような大過電流が流れた場合には、電流を所定電流に制限する電流制限回路である。保護回路を２種類設けると、部品コストが大になっていた。
【解決手段】比較基準電圧生成回路４０を電流供給部４１と比較基準電圧発生抵抗部４６とで構成し、比較基準電圧ＶX を生成する。過電流検出電圧生成回路５０を電流供給部５１と過電流検出抵抗部５４とで構成し、ＦＥＴ１８の電圧ＶDSが増大すると減少する電流検出電圧ＶY を生成する。電圧ＶDSの増大を検出してＦＥＴ１８をオフすれば、過電流保護も過熱保護も可能となる。
【解決手段】比較基準電圧生成回路４０を電流供給部４１と比較基準電圧発生抵抗部４６とで構成し、比較基準電圧ＶX を生成する。過電流検出電圧生成回路５０を電流供給部５１と過電流検出抵抗部５４とで構成し、ＦＥＴ１８の電圧ＶDSが増大すると減少する電流検出電圧ＶY を生成する。電圧ＶDSの増大を検出してＦＥＴ１８をオフすれば、過電流保護も過熱保護も可能となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源よりスイッチ用の電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ，以下「ＦＥＴ」と略称する）を経て負荷へ電力を供給する電源装置に、該ＦＥＴや配線や負荷等の回路構成要素が過電流により焼損されないよう保護する構成を付加した、過電流保護電源装置に関するものである。
【背景技術】
【０００２】
直流電源から負荷へ電力を供給する電源装置の中には、直流電源と負荷との間にＦＥＴを接続し、これを電力の供給・停止のスイッチとして用いたものがある。このような電源装置において何らかの原因によって過電流が流れた場合、上記ＦＥＴが過電流により発熱し、ついには焼損されてしまう恐れがあると共に、配線や負荷に悪影響を及ぼす。そこで、そのようなことにならないよう、過電流保護の構成を付加することが行われている。
【０００３】
図５は、従来の過電流保護電源装置を示す図である。図５において、１は過電流保護電源装置、２はスイッチ部、３はスイッチ、４は抵抗、５は制御回路、６は抵抗、７はコンパレータ、８は過電流検出回路、９はマルチソースＦＥＴ、１０は副ＦＥＴ、１１は主ＦＥＴ、１２は温度センサ、１３は比較基準電圧回路、１４は抵抗、１５は配線、１６は負荷、１７は直流電源、ＶX は比較基準電圧、ＶY は電流検出電圧である。マルチソースＦＥＴ９は、主ＦＥＴ１１と副ＦＥＴ１０とから構成されている。
【０００４】
まず過電流保護電源装置１の構成について説明する。
直流電源１７と主ＦＥＴ１１と負荷１６はこの順に直列接続され、電力供給の主回路を形成している。主ＦＥＴ１１は、マルチソースＦＥＴ９の一部である。なお、マルチソースＦＥＴ９では、主ＦＥＴ１１と副ＦＥＴ１０のドレインは共通となっており、主ＦＥＴ１１と副ＦＥＴ１０のソースは別々になっている。
主ＦＥＴ１１や副ＦＥＴ１０をオンするかオフするかは、制御回路５から抵抗６を経てゲートへ送られて来る信号により制御される。スイッチ部２は、例えばスイッチ３と抵抗４とで構成され、スイッチ３をオンした時、Ｈレベル信号が制御回路５へ入力される。このＨレベル信号が入力された時、制御回路５では主ＦＥＴ１１，副ＦＥＴ１０をオンする信号を生成したり、あるいはオフする信号を生成したりする。
【０００５】
点Ｙは主ＦＥＴ１１と負荷１６との接続点であり、この点における電圧ＶY は、主回路を流れる電流ＩD （＝主ＦＥＴ１１や負荷１６を流れる電流）によって変わる。そこで、この電圧ＶY を、主回路の電流を検出する電流検出電圧として利用している。
点Ｘは、副ＦＥＴ１０と抵抗１４との接続点である。抵抗１４の他端は接地されている。点Ｘにおける電圧ＶX は、副ＦＥＴ１０を流れる電流ＩS が抵抗１４を流れることによって生ぜしめる電圧降下である。この電圧ＶX を、比較基準電圧として利用する。つまり、抵抗１４で構成される比較基準電圧回路１３は、点Ｘに比較基準電圧ＶX を発生させている。
【０００６】
過電流検出回路８はコンパレータ７で構成され、電流検出電圧ＶY と比較基準電圧ＶX とを比較し、過電流になったかどうかを判定する。比較基準電圧ＶX はコンパレータ７の非反転入力端子に入力され、電流検出電圧ＶY はコンパレータ７の反転入力端子に入力される。過電流検出回路８の出力は、制御回路５へ入力される。
【０００７】
一般に、マルチソースＦＥＴを構成する各ＦＥＴには、共通のドレインに流れて来た電流が各ソースに分流されて流れる。その分流比は、各ＦＥＴのチャンネル幅の比に等しい。マルチソースＦＥＴ９において、主ＦＥＴ１１のチャンネル幅は副ＦＥＴ１０のチャンネル幅のｎ倍だとすると（例えば、ｎ＝１０００〜２０００）、副ＦＥＴ１０に流れる電流ＩS と主ＦＥＴ１１に流れる電流ＩD との比は、ＶX ＝ＶY のとき１：ｎである（ＩS ：ＩD ＝１：ｎ）。
電流ＩS の大きさは抵抗１４で決まり、直流電源１７の電圧が一定であれば、ＩS は定電流とみなすことが出来る。
【０００８】
比較基準電圧ＶX は、ほぼ一定な電流ＩS が抵抗１４に流されて生ぜしめられる電圧であるから、ほぼ一定電圧である。電流検出電圧ＶY は、ＩD の増大と共に小となる。なぜなら、電流ＩD が増大すると主ＦＥＴ１１のドレイン・ソース間電圧ＶDSも増大するからである。
比較基準電圧ＶX と電流検出電圧ＶY との大小関係は、次のように設定しておく。
（１）電流ＩD が正常の大きさ（過電流だと判定しない大きさ）のとき…ＶX ＜ＶY
（２）電流ＩD が過電流だと判定する大きさのとき…ＶX ＞ＶY
【０００９】
温度センサ１２は、主ＦＥＴ１１の温度を検出するために設けられたものであり、マルチソースＦＥＴ９のチップに貼り付けられる。主ＦＥＴ１１の温度を検出し、その検出信号は制御回路５に入力される。検出温度が所定温度以上になった時（過熱検出時）には、制御回路５から主ＦＥＴ１１をオフする信号が出される。
【００１０】
次に、過電流保護電源装置１の動作について説明する。
正常時の動作は次の通りである。
最初スイッチ３をオンすると、制御回路５は副ＦＥＴ１０，主ＦＥＴ１１をオンする信号を生成し、副ＦＥＴ１０，主ＦＥＴ１１へ送出する。主ＦＥＴ１１がオンされると、直流電源１７から負荷１６への電力の供給が開始される。主ＦＥＴ１１を流れる電流ＩD が正常範囲であれば、主ＦＥＴ１１のドレイン・ソース電圧ＶDSは大にはならず、電流検出電圧ＶY は低下することはない。そのため、ＶY ＞ＶX が維持され、過電流検出回路８の出力はＬレベル信号である。
Ｌレベル信号が入力された制御回路５は、副ＦＥＴ１０，主ＦＥＴ１１をオフする信号を生成することはなく、副ＦＥＴ１０，主ＦＥＴ１１のオンは継続される。
電力供給を終了したい時には、スイッチ３をオフする。すると今度は制御回路５は、副ＦＥＴ１０，主ＦＥＴ１１をオフする信号を生成し、副ＦＥＴ１０，主ＦＥＴ１１をオフする。
【００１１】
過電流が流れた場合の動作は次の通りである。
（１）過電流検出時
電流ＩD が過電流になると主ＦＥＴ１１のドレイン・ソース間電圧ＶDSは増大するので、電流検出電圧ＶY は低下し、ＶX ＞ＶY となる。ＶX はコンパレータ７の非反転入力端子に入力され、ＶY は反転入力端子に入力されているから、コンパレータ７の出力はＨレベル信号となる（これが過電流検出信号）。
過電流検出回路８から制御回路５へ過電流検出信号が入力されると、制御回路５は主ＦＥＴ１１，副ＦＥＴ１０をオフする制御信号を送出し、主ＦＥＴ１１，副ＦＥＴ１０をオフにする。
【００１２】
（２）過熱検出時
主ＦＥＴ１１の温度を検出している温度センサ１２が、所定温度以上の温度を検出した時には、やはり制御回路５は主ＦＥＴ１１，副ＦＥＴ１０をオフする制御信号を送出し、主ＦＥＴ１１，副ＦＥＴ１０をオフにする。
過電流が流れた時に保護動作をする構成の他に、過熱された時に保護動作をする構成が併設されている理由は、過電流を検出して保護動作をしていたのでは手遅れになり、主ＦＥＴ１１や副ＦＥＴ１０が熱破壊されてしまう場合があるからである。そのような場合の例としては、マルチソースＦＥＴ９のゲートの絶縁被膜が一部破壊されている場合が挙げられる。
【００１３】
この場合、ゲート・ソース間にリーク電流が流れるが、このリーク電流は図５の抵抗６を流れる。リーク電流が増大して抵抗６の電圧降下が増大すると、主ＦＥＴ１１および副ＦＥＴ１０のゲート・ソース間電圧は小になり、主ＦＥＴ１１および副ＦＥＴ１０のオン抵抗が増大し、電流ＩD はやや減少するという現象が起こる。オン抵抗の増大により主ＦＥＴ１１や副ＦＥＴ１０の発熱は増大する。しかし、電流ＩD の減少は過電流検出回路８では検出されず、発熱状態は放置されるから、やがて熱破壊される。
そのような熱破壊を防止するため、温度センサ１２で温度を検出し、過熱から保護する措置が講じられている。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２２００２−３５３７９４号公報
【特許文献２】特開２２００９−２９６３６７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
前記した従来の技術では、過電流を検出して保護動作をする回路と、温度を検出して保護動作をする回路との２種類の保護回路を設けなければならず、部品コストが大になるという問題点があった。
本発明は、このような問題点を解決することを課題とするものである。
【課題を解決するための手段】
【００１６】
前記課題を解決するため、本発明の第１の過電流保護電源装置では、直流電源と負荷との間に制御回路により制御されるスイッチ用の第１のＦＥＴ（電界効果トランジスタ）が接続されて成る電源装置に対し、前記直流電源と接地との間に接続され、バイアス電圧を生成するバイアス電圧生成回路と、第１の電流供給部と過電流検出抵抗部とが接続点Ｙで接続された直列接続体で構成され、該直列接続体は前記負荷と第１のＦＥＴとの接続点と接地との間に接続され、接続点Ｙに生成される電流検出電圧ＶY が前記第１のＦＥＴのドレイン・ソース間電圧ＶDSに応じて変化するよう前記バイアス電圧が前記第１の電流供給部に印加されて成る過電流検出電圧生成回路と、第２の電流供給部と比較基準電圧発生抵抗部とが接続点Ｘで接続された直列接続体で構成され、該直列接続体は前記直流電源と接地との間に接続され、前記比較基準電圧発生抵抗部へ供給する電流が一定となるよう前記バイアス電圧が前記第２の電流供給部に印加され、接続点Ｘに比較基準電圧ＶX を生成する比較基準電圧生成回路と、前記電流検出電圧ＶY と前記比較基準電圧ＶX とを比較して過電流検出信号を前記制御回路５へ入力する過電流検出回路とを付加すると共に、予め定めた過電流の種類を判別するため過電流検出に関係している構成を、過電流として検出される電流値が異なるよう切り替える切替信号を発すると共に、過電流保護が必要な種類と判別した場合には前記第１のＦＥＴをオフする信号を発する過電流種類判別回路を前記制御回路内に設けることとした。
【００１７】
上記した第１の過電流保護電源装置において、比較基準電圧発生抵抗部は、第１の抵抗と第２のＦＥＴとの直列接続体に対して第２の抵抗が並列接続され、初期状態では該第２のＦＥＴがオフされている構成とし、過電流種類判別回路は、直ちに遮断しなければ回路構成要素を焼損するほど大きいという第１種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが焼損する恐れのある第１の所定時間以上流れ続けているという第２種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが該第１の所定時間より短時間しか流れなかったという第３種類の過電流かを判別する構成を具えると共に、前記第２のＦＥＴがオフされている状態において過電流検出回路から過電流検出信号が入力された時点では前記第２のＦＥＴをオンする切替信号を生成し、該時点から第２の所定時間経過した時点では前記第２のＦＥＴをオフする切替信号を生成する構成を具えたものとすることが出来る。
【００１８】
あるいは上記した第１の過電流保護電源装置において、過電流検出抵抗部は、第３の抵抗と第３のＦＥＴとの直列接続体に対して第４の抵抗が並列接続され、該第３のＦＥＴのゲートに第１の反転回路が接続され、初期状態では該第３のＦＥＴがオンされている構成とし、過電流種類判別回路は、直ちに遮断しなければ回路構成要素を焼損するほど大きいという第１種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが焼損する恐れのある第１の所定時間以上流れ続けているという第２種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが該第１の所定時間より短時間しか流れなかったという第３種類の過電流かを判別する構成を具えると共に、前記第３のＦＥＴがオンされている状態において過電流検出回路から過電流検出信号が入力された時点では前記第３のＦＥＴをオフする切替信号を生成し、該時点から第２の所定時間経過した時点では前記第３のＦＥＴをオンする切替信号を生成する構成を具えたものとすることも出来る。
【００１９】
また、本発明の第２の過電流保護電源装置は、直流電源と負荷との間に制御回路により制御されるスイッチ用の第１のＦＥＴ（電界効果トランジスタ）が接続されて成る電源装置に対し、前記負荷と第１のＦＥＴとの接続点と接地との間に接続され、バイアス電圧を生成するバイアス電圧生成回路と、第２の電流供給部と比較基準電圧発生抵抗部とが接続点Ｘで接続された直列接続体で構成され、該直列接続体は前記負荷と第１のＦＥＴとの接続点と接地との間に接続され、前記比較基準電圧発生抵抗部へ供給する電流が一定となるよう前記バイアス電圧が前記第２の電流供給部に印加され、接続点Ｘに比較基準電圧ＶX を生成する比較基準電圧生成回路と、第１の電流供給部と過電流検出抵抗部とが接続点Ｙで接続された直列接続体で構成され、該直列接続体は前記直流電源と接地との間に接続され、接続点Ｙに生成される電流検出電圧ＶY が前記第１のＦＥＴのドレイン・ソース間電圧ＶDSに応じて変化するよう前記バイアス電圧が前記第１の電流供給部に印加されて成る過電流検出電圧生成回路と、前記電流検出電圧ＶY と前記比較基準電圧ＶX とを比較して過電流検出信号を前記制御回路へ入力する過電流検出回路とを付加すると共に、予め定めた過電流の種類を判別するため過電流検出に関係している構成を、過電流として検出される電流値が異なるよう切り替える切替信号を発すると共に、過電流保護が必要な種類と判別した場合には前記第１のＦＥＴをオフする信号を発する過電流種類判別回路を前記制御回路内に設けることとしてもよい。
【００２０】
上記した第２の過電流保護電源装置において、過電流検出抵抗部は、第５の抵抗と第４のＦＥＴとの直列接続体に対して第６の抵抗が並列接続され、初期状態では該第４のＦＥＴがオフされている構成とし、過電流種類判別回路は、直ちに遮断しなければ回路構成要素を焼損するほど大きいという第１種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが焼損する恐れのある第１の所定時間以上流れ続けているという第２種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが該第１の所定時間より短時間しか流れなかったという第３種類の過電流かを判別する構成を具えると共に、前記第４のＦＥＴがオフされている状態において過電流検出回路から過電流検出信号が入力された時点では前記第４のＦＥＴをオンする切替信号を生成し、該時点から第２の所定時間経過した時点では前記第４のＦＥＴをオフする切替信号を生成する構成を具えたものとすることが出来る。
【００２１】
あるいは上記した第２の過電流保護電源装置において、比較基準電圧発生抵抗部は、第７の抵抗と第５のＦＥＴとの直列接続体に対して第８の抵抗が並列接続され、該第５のＦＥＴのゲートに第２の反転回路が接続され、初期状態では該第５のＦＥＴがオンされている構成とし、過電流種類判別回路は、直ちに遮断しなければ回路構成要素を焼損するほど大きいという第１種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが焼損する恐れのある第１の所定時間以上流れ続けているという第２種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが該第１の所定時間より短時間しか流れなかったという第３種類の過電流かを判別する構成を具えると共に、前記第５のＦＥＴがオンされている状態において過電流検出回路から過電流検出信号が入力された時点では前記第５のＦＥＴをオフする切替信号を生成し、該時点から第２の所定時間経過した時点では前記第５のＦＥＴをオンする切替信号を生成する構成を具えたものとすることも出来る。
【発明の効果】
【００２２】
本発明の過電流保護電源装置によれば、１種類の保護回路で、過電流保護も過熱保護も行うことが出来るようになり、部品コストを低減することが出来るようになった。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１の実施形態を示す図
【図２】本発明の第２の実施形態を示す図
【図３】本発明の第３の実施形態を示す図
【図４】本発明の第４の実施形態を示す図
【図５】従来の過電流保護電源装置を示す図
【発明を実施するための形態】
【００２４】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態を示す図である。符号は図５のものに対応し、１８はＦＥＴ、２０は過電流種類判別回路、２１はタイマ部、２２はディジタルフィルタ部、２３はカウンタ部、２４はＯＲ回路、２５はＡＮＤ回路、２６はＯＲ回路、３０はバイアス電圧生成回路、３１は抵抗、３２はＦＥＴ、３３は電流源、４０は比較基準電圧生成回路、４１は電流供給部、４２は抵抗、４３はＦＥＴ、４４は抵抗、４５は電流源、４６は比較基準電圧発生抵抗部、４７，４８は抵抗、４９はＦＥＴ、５０は過電流検出電圧生成回路、５１は電流供給部、５２は抵抗、５３はＦＥＴ、５４は過電流検出抵抗部、５５は過電流検出抵抗である。
【００２５】
まず過電流保護電源装置１の構成について説明する。
直流電源１７とＦＥＴ１８と負荷１６はこの順に直列接続され、電力供給の主回路を形成している。ＦＥＴ１８はスイッチ用であり、電力供給を行う時はオンとされ、電力供給を停止する時はオフとされる。そして、過電流保護をする時にもオフとされる。ＦＥＴ１８のオン、オフは、制御回路５からの信号により制御される。
点ＤはＦＥＴ１８の電源側電極と直流電源１７との接続点であり、ＶD は点Ｄにおける電圧を表している。なお、点Ｄは、抵抗３１および抵抗４２とも接続されている。
【００２６】
スイッチ部２は、電源の投入，停止（ＦＥＴ１８のオン，オフ）をするスイッチ信号を発生する部分であり、例えばスイッチ３と抵抗４とが直列接続されて構成される。スイッチ３をオンするとＨレベルの信号が制御回路５へ入力される。
制御回路５は、スイッチ部２あるいは過電流検出回路８からの信号に基づき、２つの信号Ｐ1 ，Ｐ2 を生成し、送出する。信号Ｐ1 はＦＥＴ１８をオンまたはオフする信号（電源の投入または停止をする信号）であり、信号Ｐ2 は過電流検出のための構成を切り替える信号である。図１の例では、過電流検出にかかわる構成のうち、比較基準電圧発生抵抗部４６の内部接続構成を切り替える信号として用いられている。
なお、過電流検出構成の切替は、過電流の種類を判別するために行われる。本発明では、過電流の種類に応じて対処の仕方を変える。
【００２７】
バイアス電圧生成回路３０は、比較基準電圧生成回路４０および過電流検出電圧生成回路５０へ提供するバイアス電圧を生成する回路である。バイアス電圧生成回路３０は、抵抗３１とＦＥＴ３２と電流源３３とが直列接続されて構成される。ＦＥＴ３２のソースには抵抗３１が接続され、ドレインには電流源３３が接続される。そして、この直列接続体の抵抗３１側は直流電源１７に接続され（点Ｄ）、電流源３３側は接地される。ＦＥＴ３２のゲートは、ドレインに接続される。その接続点をＥとし、点Ｅに生成される電圧をＶE とすれば、この電圧ＶE がバイアス電圧として提供される。
【００２８】
比較基準電圧生成回路４０は、過電流検出回路８に提供する比較基準電圧を生成する回路である。比較基準電圧生成回路４０は、電流供給部４１と比較基準電圧発生抵抗部４６とが直列接続されて構成される。この直列接続体の電流供給部４１側は、直流電源１７に接続され（点Ｄ）、比較基準電圧発生抵抗部４６側は接地される。
電流供給部４１から比較基準電圧発生抵抗部４６に流す電流により、比較基準電圧発生抵抗部４６の両端間に電圧降下を発生させる。電流供給部４１と比較基準電圧発生抵抗部４６との接続点をＸとし、点Ｘの電圧をＶX とすると、ＶX は比較基準電圧発生抵抗部４６における電圧降下であり、これを比較基準電圧として用いる。
比較基準電圧ＶX は、主回路を流れる電流ＩD が変化しても（従ってＦＥＴ１８のドレイン・ソース間電圧ＶDSが変化しても）変化しないようにする必要があり、そのためには電流供給部４１から比較基準電圧発生抵抗部４６へ供給する電流を一定とする必要がある。
【００２９】
電流供給部４１は、抵抗４２，ＦＥＴ４３，抵抗４４および電流源４５で構成される。ＦＥＴ４３のソースは抵抗４２に接続され、抵抗４２の他端は直流電源１７に接続される（点Ｄ）。ＦＥＴ４３のドレインは、比較基準電圧発生抵抗部４６に接続される。ＦＥＴ４３のゲートは、電流源４５に接続されると共に、抵抗４４を介して点Ｅに接続される。即ち、バイアス電圧生成回路３０からのバイアス電圧ＶE は、抵抗４４を介してＦＥＴ４３のゲートに印加される。
電流源４５により抵抗４４に電流が流されると電圧降下が発生し、ＦＥＴ４３のゲートに印加される電圧がその分だけバイアス電圧ＶE より低下する。電流源４５の電流の大きさを調整することにより、バイアス電圧ＶE を変更することなく、ＦＥＴ４３のゲート電圧の大きさを調整することが可能になる。
以上のように接続されたＦＥＴ４３は、いわゆるソースフォロアと呼ばれる接続構成にされて、動作することになる。
上記のような電流供給部４１から比較基準電圧発生抵抗部４６へ供給される電流は、一定となる。
【００３０】
比較基準電圧発生抵抗部４６は、抵抗４７，４８およびＦＥＴ４９で構成される。抵抗４８とＦＥＴ４９とが直列接続され、その直列接続体に対して抵抗４７が並列接続される。ＦＥＴ４９はスイッチ素子として用いられており、初期状態ではオフとされている。
比較基準電圧発生抵抗部４６は、ＦＥＴ４９がオフのときは抵抗４７のみで構成され、ＦＥＴ４９がオンのときは並列接続された抵抗４７，４８で構成される。説明の便宜上、抵抗４７のみの状態を「比較基準抵抗単独状態」と言い、抵抗４７，４８が並列接続されている状態を「比較基準抵抗並列状態」と言うことにする。比較基準電圧発生抵抗部４６の抵抗値の大きさは、比較基準抵抗単独状態の時より比較基準抵抗並列状態の時の方が小となる。
なお、比較基準抵抗単独状態と比較基準抵抗並列状態との切り替えは、制御回路５からの切替信号により、ＦＥＴ４９をオン，オフすることにより行われる。
【００３１】
過電流検出電圧生成回路５０は、過電流に対応した電圧を生成する回路であり、電流供給部５１と過電流検出抵抗部５４とが直列接続されて構成される。この直列接続体の電流供給部５１側は、主回路のスイッチ素子であるＦＥＴ１８と負荷１６との接続点Ｓに接続され、過電流検出抵抗部５４側は接地される。なお、過電流検出抵抗部５４は、１つの抵抗５５で構成されている。
電流供給部５１から過電流検出抵抗部５４に流す電流により、過電流検出抵抗部５４の両端間に電圧降下が生ずる。電流供給部５１と過電流検出抵抗部５４との接続点をＹとし、点Ｙの電圧をＶY とすると、ＶY は過電流検出抵抗部５４における電圧降下である。この電圧ＶY を、電流検出電圧として用いる。
【００３２】
電流供給部５１は、抵抗５２とＦＥＴ５３とで構成される。ＦＥＴ５３のソースは抵抗５２に接続され、ドレインは過電流検出抵抗部５４に接続される。ＦＥＴ５３のゲートは、バイアス電圧生成回路３０の点Ｅに接続され、バイアス電圧ＶE が印加される。
以上のように接続されたＦＥＴ５３は、いわゆるソースフォロアと呼ばれる接続構成にされて、動作することになる。
ＦＥＴ１８のドレイン・ソース間電圧ＶDSは、ＦＥＴ１８のオン抵抗をＲONとし、ドレイン電流をＩD とすれば、ＶDS＝ＲON×ＩD であるから、過電流になって電流ＩD が増大するとＶDSは増大し、点Ｓの電圧ＶS は低下する。ＦＥＴ５３のゲート電圧（＝バイアス電圧ＶE ）は一定であるから、ＶS が低下した場合、ＦＥＴ５３のドレイン電流は小となる。そのため、過電流検出抵抗部５４における電圧降下は小となり、電流検出電圧ＶY は低下する。
【００３３】
過電流検出回路８はコンパレータ７で構成され、過電流を検出した場合、出力が反転される。図１の例では、非反転入力端子に比較基準電圧ＶX が入力され、反転入力端子に電流検出電圧ＶY が入力されており、過電流でないときはＶX ＜ＶY となり、過電流のときはＶY が低下してＶX ＞ＶY となるようにされている。従って、過電流検出回路８の出力は、過電流でないときはＬレベルであり、過電流のときはＨレベルとなる。
【００３４】
制御回路５には、スイッチ部２からの信号を基にＦＥＴ１８をオンしたりオフしたりする信号を生成する回路（図示せず）の他に、過電流検出回路８からの信号を基に過電流の種類を判別する過電流種類判別回路２０が設けられている。
以下に説明する例では、判別する過電流の種類は次の３つである。なお、判別し得る過電流の種類は、過電流検出に関係する構成（比較基準電圧ＶX ，電流検出電圧ＶY を生成する構成等）を、幾つの段階に切り替えるようにするかを変更することにより、４種類以上にすることも可能である。
【００３５】
（１）大過電流
直ちに遮断しないと回路構成要素（ＦＥＴ１８，配線１５，負荷１６等）を熱破壊する恐れがあるような大きな過電流。
本発明では、そのような過電流のことを「大過電流」と言うことにする。大過電流と判定する最小の電流をＩD2と定めたとすれば、大過電流とはＩD2以上の電流のことである。
このような大過電流は、デッドショートのような短絡事故のときに流れる。
【００３６】
（２）長時間の小過電流
所定時間以上流れ続けている小過電流。
本発明では、大過電流ほど大きくはない通常の過電流のことを、「小過電流」と言うことにする。小過電流でも、長時間（所定時間以上）流れ続ける場合には回路構成要素を焼損する恐れが出て来る。小過電流と判定する最小の電流をＩD1と定めたとすれば、小過電流とは、ＩD1以上であるがＩD2より小の電流のことである。
【００３７】
（３）短時間の小過電流
所定時間以下しか流れなかった小過電流。
小過電流でも、所定時間以下しか流れなければ、回路構成要素に悪影響を及ぼすことはない。電源投入時の突入電流は小過電流ではあるが、短時間しか流れないから、この種類に入る。
【００３８】
図１の例では、過電流が検出された場合、上記の３つの種類に判別し、それぞれに応じて保護の仕方を変えるようにしている。
即ち、大過電流と判別した場合には、速やかにＦＥＴ１８をオフする。長時間の小過電流と判別した場合には、所定時間流れ続けたところでＦＥＴ１８をオフする。短時間の小過電流と判別した場合には、何らの保護動作もしない。
そして、３種類の判別を可能とするため、比較基準電圧ＶX と電流検出電圧ＶY との大小関係が、次の２つの関係を満たすよう予め回路定数を設定しておく。
（１）大過電流の場合には、比較基準電圧発生抵抗部４６が抵抗４７単独状態の時でも抵抗４７，４８並列状態の時でも、ＶX ＞ＶY となる（過電流と判定される）こと。
（２）小過電流の場合には、比較基準電圧発生抵抗部４６が抵抗４７単独状態の時はＶX ＞ＶY となる（過電流と判定される）が、抵抗４７，４８並列状態の時はＶX ＜ＶY となる（過電流とは判定されない）こと。
【００３９】
比較基準電圧発生抵抗部４６が抵抗４７単独状態とされているときに、小過電流と判定すると定めた電流ＩD1が流れた時のＦＥＴ１８のドレイン・ソース間電圧は、ＶDS1 であるとする。言い換えれば、ＶDS＝ＶDS1 となった時、ＶDSの増大に伴い低下して来たＶY は、丁度ＶY ＝ＶX となるよう回路素子の値を予め設定していたとする。
そうすれば、ＶDS＞ＶDS1 となるや否やＶY ＜ＶX となり、過電流検出回路８により過電流検出がなされる（Ｈレベル信号が出力）。
即ち、電圧ＶDS1 を定めることにより、小過電流と判定する電流ＩD1を定めることが出来る。
【００４０】
比較基準電圧発生抵抗部４６が抵抗４７，４８並列状態とされているときに、大過電流と判定すると定めた電流ＩD2が流れた時のドレイン・ソース間電圧は、ＶDS2 であるとする。言い換えれば、ＶDS＝ＶDS2 となった時、ＶDSの増大に伴い低下して来たＶY は、丁度ＶY ＝ＶX となるよう回路素子の値を予め設定していたとする。
そうすれば、ＶDS＞ＶDS2 となるや否やＶY ＜ＶX となり、過電流検出回路８により過電流検出がなされる（Ｈレベル信号が出力）。
即ち、電圧ＶDS2 を定めることにより、大過電流と判定する電流ＩD2を定めることが出来る。
【００４１】
過電流種類判別回路２０は、例えばタイマ部２１，ディジタルフィルタ部２２，カウンタ部２３，ＯＲ回路２４，ＡＮＤ回路２５，ＯＲ回路２６で構成される。
タイマ部２１，ディジタルフィルタ部２２，カウンタ部２３は、それぞれ次のような機能を有するものとして構成される。
タイマ部２１…Ｈレベル入力が入って来た時から第１の所定時間（Ｔ1 ）経過するまでＨレベル出力を出し続ける。
ディジタルフィルタ部２２…Ｈレベル入力が第２の所定時間（Ｔ2 ）継続した時にＨレベル出力を出す。
カウンタ部２３…前のＨレベル入力から第３の所定時間（Ｔ3 ）内に次のＨレベル入力が入って来る毎にカウントアップされ、カウント値が所定値（Ｎ）に達した時にＨレベル出力を出す。第３の所定時間（Ｔ3 ）内に次のＨレベル入力が入って来ない時はリセットされる。
【００４２】
タイマ部２１，ディジタルフィルタ部２２，カウンタ部２３の各入力端子およびＯＲ回路２６の一方の入力端子は、過電流検出回路８からの出力が入力されるよう接続構成される。ＯＲ回路２６の他方の入力端子は、タイマ部２１の出力端子と接続される。ＡＮＤ回路２５の一方の入力端子は、タイマ部２１の出力端子と接続され、他方の入力端子はディジタルフィルタ部２２の出力端子と接続される。ＯＲ回路２４の一方の入力端子は、カウンタ部２３の出力端子と接続され、他方の入力端子はＡＮＤ回路２５の出力端子と接続される。
ＯＲ回路２４の出力は、ＦＥＴ１８をオフする信号を生成するのに用いられる。ＯＲ回路２６の出力は、比較基準電圧発生抵抗部４６へ送られる（ＦＥＴ４９のゲートへ入力）。ＦＥＴ４９をオンにすると比較基準電圧発生抵抗部４６は抵抗４７，４８並列状態にされ、オフにすると抵抗４７単独状態に復帰される。
以下の説明で自ずと明らかになるが、大過電流と小過電流との区別は、過電流検出に関係している構成の切り替えにより行われ、小過電流における長時間と短時間との区別は、カウンタ部２３のカウント値がＮに達するか否かで行われる。
【００４３】
次に、過電流保護電源装置１の動作について説明する。
正常時の動作は、次の通りである。
最初スイッチ３をオンすると、制御回路５は、ＦＥＴ１８をオンする信号Ｐ1 を生成すると共に、比較基準電圧発生抵抗部４６を抵抗４７のみ（比較基準抵抗単独状態）にする信号Ｐ2 を生成する。
ＦＥＴ１８がオンされると、直流電源１７から負荷１６への電力の供給が開始される。ＦＥＴ１８を流れる電流ＩD が正常範囲であれば、電圧ＶDSも大にはならない。そのため、電流検出電圧ＶY は低下することはなく、ＶY ＞ＶX を維持し、過電流検出回路８の出力はＬレベル信号である。
Ｌレベル信号が入力された制御回路５は、ＦＥＴ１８をオフする信号を生成することはなく、ＦＥＴ１８のオンは継続される。
電力供給を終了したい時には、再度スイッチ３をオフする。すると制御回路５は、ＦＥＴ１８をオフする信号を生成し、ＦＥＴ１８をオフする。
【００４４】
過電流が流れた場合の動作は、次の通りである。
（１）大過電流の場合
比較基準電圧発生抵抗部４６は、初期状態ではＦＥＴ４９はオフとされ、抵抗４７のみとされている（比較基準抵抗単独状態）。これに電流供給部４１から電流が流され、点Ｘに比較基準電圧ＶX が生成されている。この状態の時にＦＥＴ１８から負荷１６への回路でデッドショートが発生し、大過電流が流れると、ＦＥＴ１８のドレイン・ソース間電圧ＶDSは増大し、点Ｓの電圧ＶS は低下する。そのためＦＥＴ５３を流れる電流は減少し、電流検出電圧ＶY は低下する。
【００４５】
ＶX ＞ＶY となると、過電流検出回路８の出力はＨレベル信号となり、それが制御回路５の過電流種類判別回路２０に入力される。
このＨレベル信号は、タイマ部２１，ディジタルフィルタ部２２，カウンタ部２３に入力される。すると、それぞれ次のように動作する。
タイマ部２１…直ちにＨレベル信号を出力すると共に、Ｔ1 の計時を開始する。
ディジタルフィルタ部２２…Ｔ2 の計時を開始する。
カウンタ部２３…カウント値が１にされると共に、Ｔ3 の計時を開始する。
【００４６】
更に、このＨレベル信号はＯＲ回路２６の一方の入力端子にも入力されるので、ＯＲ回路２６からＨレベル信号が出て、比較基準電圧発生抵抗部４６のＦＥＴ４９へ送られる。ＦＥＴ４９はオンとされ、抵抗４７に対して抵抗４８を並列接続した構成に切り替えられる（比較基準抵抗並列状態へ切替）。
抵抗４７，４８並列状態に切り替えられた時の比較基準電圧発生抵抗部４６の抵抗値をＲ46（抵抗４７，４８の並列合成値）とすると、Ｒ46は抵抗４７単独の抵抗値Ｒ47より小であるから、抵抗４７，４８並列状態の時のＶX は抵抗４７単独状態の時のＶX より小となる。
【００４７】
大過電流の場合には、抵抗４７，４８並列状態のＶX に切り替えられても、ＶX ＞ＶY となるように予め回路定数を設定しておくから、過電流検出回路８からは切替え後も引き続いてＨレベル信号が出力される。
ディジタルフィルタ部２２に注目すると、これにＨレベル信号が入力され続けて第２の所定時間Ｔ2 が経過すると、ディジタルフィルタ部２２からＨレベル信号が出力され、ＡＮＤ回路２５の一方の入力端子へ入力される。
【００４８】
ＡＮＤ回路２５の他方の入力端子にはタイマ部２１の出力が入力されているが、タイマ部２１の出力は、第１の所定時間Ｔ1 が経過するまではＨレベル信号を維持し続けるようにされている。従って、ＡＮＤ回路２５の両方の入力端子にＨレベル信号が入力されることになり、ＡＮＤ回路２５からはＨレベル信号が出力され、それがＯＲ回路２４の出力をＨレベル信号とする。これにより、ＦＥＴ１８をオフする制御信号Ｐ1 が生成され、ＦＥＴ１８がオフされる。
かくして、大過電流の場合、比較基準電圧発生抵抗部４６を抵抗４７，４８並列状態に切替えた後、直ちにＦＥＴ１８がオフされ、保護がなされる。
なお、上記のような動作をさせるためには、Ｔ2 が経過する時点ではまだタイマ部２１からＨレベル信号が出力し続けている（Ｔ1 は経過しない）ようにしておかなければならないから、Ｔ1 ＞Ｔ2 の関係となるよう設定しておく必要がある。
【００４９】
（２）小過電流が長時間（所定時間以上）流れる場合
比較基準電圧発生抵抗部４６が抵抗４７のみにされている状態で過電流が発生すると、電流検出電圧ＶY が低下してＶX ＞ＶY となる。すると、過電流検出回路８の出力がＨレベル信号となり、それが制御回路５に入力される。
そのＨレベル信号は、ＯＲ回路２６の一方の入力端子に直接入力される共に、タイマ部２１を経て第１の所定時間Ｔ1 の間中、他方の入力端子に入力され続ける。そのため、ＯＲ回路２６からは、Ｔ1 の間Ｈレベル信号が出力され続ける。大過電流の場合で述べたように、ＯＲ回路２６からＨレベル信号が出ると、比較基準電圧発生抵抗部４６のＦＥＴ４９はオンされ、比較基準電圧発生抵抗部４６は抵抗４７，４８並列状態へ切り替えられる。この状態は、タイマ部２１からＨレベル信号が出されている間は続くから、第１の所定時間Ｔ1 の間維持される。
【００５０】
なお、過電流検出回路８から制御回路５に入力されて来たＨレベル信号は、カウンタ部２３にも入力され、カウントアップする（最初だからカウント１になる）。またディジタルフィルタ部２２にも入力される。ディジタルフィルタ部２２は、もし第２の所定時間Ｔ2 が経過するまでＨレベル信号が入力され続けるならば、Ｈレベル信号を出力しようという状態になる。
【００５１】
小過電流の場合、比較基準電圧発生抵抗部４６が抵抗４７，４８並列状態とされた時のＶX までは、ＶY は低下しないように回路が予め作られているので、抵抗４７，４８並列状態へ切り替えられるとＶX ＜ＶY となる。そのため、過電流検出回路８の出力はＬレベル信号に変わる。この状態で時間Ｔ1 が経過すると、タイマ部２１から出ていたＨレベル信号も途絶えるので、ＯＲ回路２６の出力はＬレベル信号に変る。そのため、比較基準電圧発生抵抗部４６のＦＥＴ４９はオフされ、再び抵抗４７単独状態へ復帰する。
【００５２】
ディジタルフィルタ部２２は、比較基準電圧発生抵抗部４６が抵抗４７，４８並列状態に切替えられ、過電流検出回路８からの出力がＬレベル信号になった時点（Ｈレベル信号が途絶えた時点）で、前回Ｈレベル信号が入力された効果はなくなり、ディジタルフィルタ部２２の状態はいったん振り出しに戻される。従って、ディジタルフィルタ部２２からＨレベル信号が出力されることはない。
【００５３】
小過電流が長時間流れる場合、比較基準電圧発生抵抗部４６を抵抗４７単独状態に復帰させた時でもまだ小過電流が続いているから、またＶX ＞ＶY となる。従って、また過電流検出回路８からＨレベル信号が出力され、制御回路５に入力され、過電流種類判別回路２０は先程と同様の動作を行う。但し、カウンタ部２３のカウント値は、またＨレベル信号が入力されたことによりカウントアップし、１つだけ増加した値となる。
【００５４】
以後、小過電流が流れている間中、比較基準電圧発生抵抗部４６において、抵抗４７，４８並列状態への切り替え、抵抗４７単独状態への復帰が繰り返される。カウンタ部２３の値は、過電流検出回路８からＨレベル信号が入力される度にカウントアップされ、所定値Ｎに達したところで、Ｈレベル信号を出力する。１回の切替，復帰に要する時間は一定（＝Ｔ1 ）であるから、カウント値がＮに達するまでの時間も所定の一定時間（Ｎ回到達時間）となる。つまり、小過電流がその所定時間（Ｎ回到達時間）流れると、カウント値はＮに達し、カウンタ部２３からＨレベル信号が出力される。
この出力はＯＲ回路２４へ入力され、Ｈレベル信号を出力させ、ＦＥＴ１８をオフさせる。即ち、小過電流でも所定時間（Ｎ回到達時間）以上流れていると、ＦＥＴ１８をオフする。そうする理由は、小過電流でも長時間流れていると、ＦＥＴ１８や配線１５等が焼損される恐れがあるので、その保護をする必要があるからである。
既に明らかなように、ここで言う長時間とは、カウンタ部２３のカウント値が所定値Ｎに達するまでの時間（Ｎ回到達時間）以上の時間のことである。
【００５５】
（３）小過電流が短時間（所定時間以下）しか流れなかった場合
ここで言う短時間とは、カウンタ部２３のカウント値が所定値Ｎに達するまでの時間（Ｎ回到達時間）以下の時間のことである。この場合には、小過電流が流れている間は比較基準電圧発生抵抗部４６において、抵抗４７単独状態と抵抗４７，４８並列状態との間の切替，復帰を繰返すだけである。つまり、抵抗４７単独状態にされた時は、過電流検出回路８から過電流検出信号が出力されるが、抵抗４７，４８並列状態にされた時は出力されないということを繰返す。
【００５６】
カウンタ部２３のカウント値は、過電流検出信号が入力される毎にカウントアップされるが、この場合の小過電流はカウント値が所定値Ｎに達しない内に消滅し、正常電流に戻るものであり、戻った後は過電流検出信号は入力されて来なくなる。
入力されて来ない状態が第３の所定時間Ｔ3 継続すると、カウンタ部２３はリセットされる。これで過電流種類判別回路２０は元の状態に戻り、結局、ＦＥＴ１８をオフすることはせずに終わる。小過電流が短時間しか流れない場合は、ＦＥＴ１８や配線１５等が焼損される恐れはなく、ＦＥＴ１８をオフするという保護動作は必要ないからである。
【００５７】
電源投入時に流れる突入電流は短時間しか流れないから、この場合（短時間小過電流の場合）に該当する。従って、突入電流が流れた時にＦＥＴ１８がオフされるというような誤遮断が生ずることはなくなる。
なお、小過電流の場合、次の過電流検出信号が過電流種類判別回路２０に入って来るのは、切替周期のＴ1 後ゆえ、Ｔ3 はそれより大にしておく必要がある（もしＴ1 より小ならばカウントアップする前にリセットされてしまう）。従って、Ｔ1 〜Ｔ3 の大小関係は、Ｔ3 ＞Ｔ1 ＞Ｔ2 となる。
【００５８】
なお、ＦＥＴ１８のゲート絶縁被膜が破壊され、オン抵抗が増大すると、ＦＥＴ１８の温度は上昇し始める。比較基準電圧発生抵抗部４６が抵抗４７単独状態において、オン抵抗増大によりドレイン・ソース間電圧ＶDSが増大すると、電流検出電圧ＶY は小になる。やがて、ＶX ＞ＶY となり過電流検出動作がなされ、比較基準電圧発生抵抗部４６が抵抗４７，４８並列状態に切り替えられる。つまり、抵抗４７単独状態においてＶX ＝ＶY となる時のＶDSをＶDS1 とすると、ＶDS＞ＶDS1 となった時に、過電流検出抵抗部５４は抵抗４７，４８並列状態に切り替えられる。
【００５９】
ＶDSが更に増大し、抵抗４７，４８並列状態においてＶX ＝ＶY となる時のＶDSを、ＶDS2 とする。ＶDSがＶDS1 以上となったものの、ＶDS2 より小さいという状態が所定時間以上続くと、小過電流が所定時間以上流れた場合と同等となるので、ＦＥＴ１８はオフされる。所定時間内にＶDS1 より小となれば、回路は元の状態に戻される。即ち、過電流種類判別回路２０はリセットされ、比較基準電圧発生抵抗部４６は抵抗４７単独状態に復帰される。
もし、所定時間までにＶDSがＶDS2 より大になると、大過電流が流れた場合と同等になるので、ＦＥＴ１８はオフされる。
即ち、ＦＥＴ１８の温度を検出して保護動作を行う回路を別途設けなくとも、ＦＥＴ１８や配線１５の過熱保護を行うことが出来る。
【００６０】
（第２の実施形態）
図２は、本発明の第２の実施形態を示す図である。符号は図１のものに対応し、５６は抵抗、５７は反転回路、５８はＦＥＴである。なお、図１の構成と対応する構成については、説明を省略する。図１の回路と比べて相違する点は、次の２点である。
第１の相違点は、比較基準電圧発生抵抗部４６を抵抗４７のみで構成した点である。
第２の相違点は、過電流検出抵抗部５４を、抵抗５６とＦＥＴ５８とを直列接続し、この直列接続体を抵抗５５に並列接続し、ＦＥＴ５８のゲートに反転回路５７を接続して構成した点である。初期状態では、ＦＥＴ５８はオンされている。
【００６１】
ＦＥＴ５８をオンした時は、抵抗５５，５６を並列接続した状態（以下「検出抵抗並列状態」と言う）となり、ＦＥＴ５８をオフした時は、過電流検出抵抗部５４は抵抗５５単独の状態（以下「検出抵抗単独状態」と言う）となる。即ち、ＦＥＴ５８をオン，オフすることにより、２つの状態に切り替え得る構成とした。
なお、制御回路５からの切替信号Ｐ2 は、図２においては過電流検出抵抗部５４の内部接続構成の切替信号として用いられる。
【００６２】
第１の実施形態では、比較基準電圧発生抵抗部４６の構成を２つの状態に切り替えることにより、大過電流の検出と小過電流の検出とを区別することが出来るようにしていた。即ち、図１では、大過電流の場合、抵抗４７単独状態でも抵抗４７，４８並列状態でも、過電流検出回路８は過電流検出信号を出力するが、小過電流の場合は抵抗４７単独状態の時のみに過電流検出信号を出力するということで区別していた。
これに対し第２の実施形態では、過電流検出抵抗部５４の内部接続構成を２つの状態に切り替えることにより、大過電流の検出と小過電流の検出とを区別することが出来るようにしたものである。
【００６３】
次に、過電流保護電源装置１の動作について説明する。
正常時の動作は、次の通りである。
最初スイッチ３をオンすると、制御回路５はＦＥＴ１８をオンする信号Ｐ1 （Ｈレベル信号）を生成すると共に、過電流検出抵抗部５４のＦＥＴ５８をオンする（検出抵抗並列状態にする）信号Ｐ2 （Ｌレベル信号）を生成する。
ＦＥＴ１８がオンされると、直流電源１７から負荷１６への電力の供給が開始される。電流検出電圧ＶY は、抵抗５５，５６の並列接続体に生ずる電圧降下として現れる。一方、比較基準電圧ＶX は、抵抗４７に生ずる電圧降下として現れ、これはＦＥＴ１８のドレイン・ソース間電圧ＶDSが変化しても変化しない。
【００６４】
ＦＥＴ１８を流れる電流ＩD が正常範囲であれば、電圧ＶDSも大にはならない。そのため、電流検出電圧ＶY は低下することはなく、ＶY ＞ＶX を維持し（電流ＩD が正常ならば、ＶY ＞ＶX となるよう予め設定しておく）、過電流検出回路８の出力はＬレベル信号である。
Ｌレベル信号が入力された制御回路５は、ＦＥＴ１８をオフする信号を生成することはなく、ＦＥＴ１８のオンは継続される。
電力供給を終了したい時には、再度スイッチ３をオフする。すると制御回路５は、ＦＥＴ１８をオフする。
【００６５】
過電流が流れた場合の動作は、次の通りである。
（１）大過電流の場合
過電流検出抵抗部５４は、初期状態ではＦＥＴ５８はオンとされ、抵抗５５，５６の並列接続とされている（検出抵抗並列状態）。これに電流供給部５１から電流が流され、点Ｙに電流検出電圧ＶY が生成されている。この状態の時にＦＥＴ１８から負荷１６への回路でデッドショートが発生し、大過電流が流れると、ＦＥＴ１８のドレイン・ソース間電圧ＶDSは増大し、点Ｓの電圧ＶS は低下する。そのためＦＥＴ５３を流れる電流は減少し、電流検出電圧ＶY は低下する。
【００６６】
ＶX ＞ＶY となると、過電流検出回路８の出力はＨレベル信号となり、それが制御回路５の過電流種類判別回路２０に入力される。すると、図１で述べたように、信号Ｐ2 としては反転した信号（Ｈレベル信号）が出されて、過電流検出抵抗部５４へ送られる。Ｈレベルの信号Ｐ2 は、反転回路５７で反転されてＬレベル信号となり、ＦＥＴ５８をオフし、過電流検出抵抗部５４を抵抗５５単独の状態（検出抵抗単独状態）に切り替える。
抵抗５５，５６の並列接続抵抗値より、抵抗５５単独の抵抗値の方が大であるから、この切替により過電流検出抵抗部５４の抵抗値は大となる。従って、電流検出電圧ＶY は大になる。
【００６７】
大過電流の場合には、過電流検出抵抗部５４が抵抗５５単独状態に切り替えられても、ＶX ＞ＶY となるように予め回路定数を設定しておくから、過電流検出回路８からは切替え後も引き続いてＨレベル信号が出力される。
そのため、図１の例で説明したように動作し、過電流種類判別回路２０により大過電流だと判別され、ＦＥＴ１８がオフされる。
かくして、大過電流の場合、過電流検出抵抗部５４を検出抵抗単独状態に切替えた後、直ちにＦＥＴ１８がオフされ、保護がなされる。
【００６８】
（２）小過電流が長時間（所定時間以上）流れる場合
過電流検出抵抗部５４が抵抗５５，５６並列状態にされているときに過電流が発生すると、電流検出電圧ＶY が低下してＶX ＞ＶY となる。すると、過電流検出回路８の出力がＨレベル信号となり、それが制御回路５に入力される。
過電流種類判別回路２０は図１で述べたように動作し、信号Ｐ2 を反転し（Ｈレベル信号にし）、過電流検出抵抗部５４を抵抗５５単独状態に切り替える。この状態は、第１の所定時間Ｔ1 の間維持される。
一方、カウンタ部２３はカウントアップされ（最初だからカウント１になる）、ディジタルフィルタ部２２は、もし第２の所定時間Ｔ2 が経過するまでＨレベル信号が入力され続けるならば、Ｈレベル信号を出力しようという状態になる。
【００６９】
小過電流の場合、過電流検出抵抗部５４が抵抗５５単独状態にされた時に生ずる電流検出電圧ＶY は、比較基準電圧ＶX までは低下しないように回路が予め作られているので、抵抗５５単独状態に切り替えられるとＶX ＜ＶY となる。そのため、過電流検出回路８の出力はＬレベル信号に変わる。この状態で時間Ｔ1 が経過すると、タイマ部２１から出ていたＨレベル信号も途絶えるので、ＯＲ回路２６の出力はＬレベル信号に変る。そのため、切替信号Ｐ2 はＬレベル信号となり、過電流検出抵抗部５４のＦＥＴ５８はオンされ、再び抵抗５５，５６並列状態に復帰する。
【００７０】
ディジタルフィルタ部２２は、過電流検出抵抗部５４が抵抗５５単独状態に切替えられ、過電流検出回路８からの出力がＬレベル信号になった時点（Ｈレベル信号が途絶えた時点）で、前回Ｈレベル信号が入力された効果はなくなり、ディジタルフィルタ部２２の状態はいったん振り出しに戻される。従って、ディジタルフィルタ部２２からＨレベル信号が出力されることはない。
【００７１】
小過電流が長時間流れる場合、過電流検出抵抗部５４を抵抗５５，５６並列状態に復帰させた時でもまだ小過電流が続いているから、またＶX ＞ＶY となる。従って、また過電流検出回路８からＨレベル信号が出力され、制御回路５に入力され、過電流種類判別回路２０は先程と同様の動作を行う。但し、カウンタ部２３のカウント値は、またＨレベル信号が入力されたことによりカウントアップし、１つだけ増加した値となる。
【００７２】
以後、小過電流が流れている間中、過電流検出抵抗部５４において、抵抗５５単独状態への切り替え、抵抗５５，５６並列状態への復帰が繰り返される。カウンタ部２３の値は、過電流検出回路８からＨレベル信号が入力される度にカウントアップされ、所定値Ｎに達したところで、Ｈレベル信号を出力する。１回の切替，復帰に要する時間は一定（＝Ｔ1 ）であるから、カウント値がＮに達するまでの時間も所定の一定時間（Ｎ回到達時間）となる。つまり、小過電流がその所定時間（Ｎ回到達時間）流れると、カウント値はＮに達し、カウンタ部２３からＨレベル信号が出力される。
この出力はＯＲ回路２４へ入力され、Ｈレベル信号を出力させ、ＦＥＴ１８をオフさせる。即ち、小過電流でも所定時間（Ｎ回到達時間）流れていると、ＦＥＴ１８をオフする。そうする理由は、小過電流でも長時間流れていると、ＦＥＴ１８や配線１５等が焼損される恐れがあるので、その保護をする必要があるからである。
【００７３】
（３）小過電流が短時間（所定時間以下）しか流れなかった場合
短時間とは、図１の例で説明したように、カウンタ部２３のカウント値が所定値Ｎに達しない程度の時間のことである。この場合には、小過電流が流れている間は過電流検出抵抗部５４において、抵抗５５，５６並列状態と抵抗５５単独状態との間の切替，復帰を繰返すだけである。つまり、抵抗５５，５６並列状態にされた時は、過電流検出回路８から過電流検出信号が出力されるが、抵抗５５単独状態にされた時は出力されないということを繰返す。
【００７４】
小過電流が所定時間内（カウント値が所定値Ｎに達する前）に消滅し、正常電流に戻ると、図１の場合と同様に、過電流種類判別回路２０は元の状態に戻り、結局、ＦＥＴ１８をオフすることはせずに終わる。小過電流が短時間しか流れない場合は、ＦＥＴ１８や配線１５等が焼損される恐れはなく、ＦＥＴ１８をオフするという保護動作は必要ないからである。
電源投入時に流れる突入電流は短時間しか流れないから、この場合（短時間小過電流の場合）に該当する。従って、突入電流が流れた時にＦＥＴ１８がオフされるというような誤遮断が生ずることはなくなる。
【００７５】
なお、ＦＥＴ１８のゲート絶縁被膜が破壊され、オン抵抗が増大すると、ＦＥＴ１８の温度は上昇し始める。過電流検出抵抗部５４が抵抗５５，５６並列状態において、オン抵抗増大によりドレイン・ソース間電圧ＶDSが増大すると、電流検出電圧ＶY は小になる。やがて、ＶX ＞ＶY となり過電流検出動作がなされ、過電流検出抵抗部５４が抵抗５５単独状態に切り替えられる。つまり、抵抗５５，５６並列状態においてＶX ＝ＶY となる時のＶDSをＶDS1 とすると、ＶDS＞ＶDS1 となった時に、過電流検出抵抗部５４は抵抗５５単独状態に切り替えられる。
【００７６】
ＶDSが更に増大し、抵抗５５単独状態においてＶX ＝ＶY となる時のＶDSを、ＶDS2 とする。ＶDSがＶDS1 以上となったものの、ＶDS2 より小さいという状態が所定時間以上続くと、小過電流が所定時間以上流れた場合と同等となるので、ＦＥＴ１８はオフされる。所定時間内にＶDS1 より小となれば、回路は元の状態に戻される。即ち、過電流種類判別回路２０はリセットされ、過電流検出抵抗部５４は抵抗５５，５６並列状態にされる。
もし、所定時間までにＶDSがＶDS2 より大になると、大過電流が流れた場合と同等になるので、ＦＥＴ１８はオフされる。
即ち、ＦＥＴ１８の温度を検出して保護動作を行う回路を別途設けなくとも、ＦＥＴ１８や配線１５の過熱保護を行うことが出来る。
【００７７】
（第３の実施形態）
図３は、本発明の第３の実施形態を示す図である。符号は図１のものに対応し、６０は過電流検出電圧生成回路、６１は電流供給部、６２は抵抗、６３はＦＥＴ、６４は抵抗、６５は電流源、６６は過電流検出抵抗部、６７，６８は抵抗、６９はＦＥＴ、７０は比較基準電圧生成回路、７１は電流供給部、７２は抵抗、７３はＦＥＴ、７４は比較基準電圧発生抵抗部、７５は抵抗、Ｆ，Ｇ，ＨはＦＥＴ３２，７３，６３のソースと抵抗３１，７２，６２との接続点、ＶF ，ＶG ，ＶH は接続点Ｆ，Ｇ，Ｈの電圧である。
【００７８】
図１の構成と対応する構成については、説明を省略する。図３の過電流検出電圧生成回路６０の内部接続構成は、図１の比較基準電圧生成回路４０の内部接続構成と同じにされている。同様に、図３の比較基準電圧生成回路７０の内部接続構成は、図１の過電流検出電圧生成回路５０の内部接続構成と同じにされている。つまり、同じ内部接続構成の回路を、図１と図３とでは役割を交替させている。
また、バイアス電圧生成回路３０を、図１では直流電源１７と接地との間に接続していたが、図３ではＦＥＴ１８と負荷１６との接続点Ｓと接地との間に接続している。
【００７９】
まず、図１と異なっている構成部分について説明する。
過電流検出電圧生成回路６０は、過電流に対応した電圧を生成する回路であり、電流供給部６１と過電流検出抵抗部６６とが直列接続されて構成される。この直列接続体の電流供給部６１側は、直流電源１７に接続され（点Ｄ）、過電流検出抵抗部６６側は接地される。
電流供給部６１から過電流検出抵抗部６６に流す電流により、過電流検出抵抗部６６の両端間に電圧降下を発生させる。電流供給部６１と過電流検出抵抗部６６との接続点をＹとし、点Ｙの電圧をＶY とすると、ＶY は過電流検出抵抗部６６における電圧降下であり、これを電流検出電圧として用いる。
【００８０】
電流供給部６１は、抵抗６２，ＦＥＴ６３，抵抗６４および電流源６５で構成される。ＦＥＴ６３のソースは抵抗６２に接続され、抵抗６２の他端は直流電源１７に接続される（点Ｄ）。ＦＥＴ６３のドレインは、過電流検出抵抗部６６に接続される。ＦＥＴ６３のゲートは、電流源６５に接続されると共に、抵抗６４を介して点Ｅに接続される。即ち、バイアス電圧生成回路３０からのバイアス電圧ＶE は、抵抗６４を介してＦＥＴ６３のゲートに印加される。
以上のように接続されたＦＥＴ６３は、いわゆるソースフォロアと呼ばれる接続構成にされて、動作することになる。
【００８１】
過電流検出抵抗部６６は、抵抗６７，６８およびＦＥＴ６９で構成される。抵抗６８とＦＥＴ６９とが直列接続され、その直列接続体に対して抵抗６７が並列接続される。ＦＥＴ６９はスイッチ素子として用いられており、初期状態ではオフとされている。
過電流検出抵抗部６６は、ＦＥＴ６９がオフのときは抵抗６７のみで構成され、ＦＥＴ６９がオンのときは並列接続された抵抗６７，６８で構成される。説明の便宜上、抵抗６７のみの状態を「検出抵抗単独状態」と言い、抵抗６７，６８が並列接続されている状態を「検出抵抗並列状態」と言うことにする。過電流検出抵抗部６６の抵抗値の大きさは、検出抵抗単独状態の時より検出抵抗並列状態の時の方が小となる。
なお、検出抵抗単独状態と検出抵抗並列状態との切り替えは、制御回路５からの切替信号Ｐ2 により、ＦＥＴ６９をオン，オフすることにより行われる。
【００８２】
比較基準電圧生成回路７０は、過電流検出回路８に提供する比較基準電圧を生成する回路である。比較基準電圧生成回路７０は、電流供給部７１と比較基準電圧発生抵抗部７４とが直列接続されて構成される。この直列接続体の電流供給部７１側は、主回路のスイッチ素子であるＦＥＴ１８と負荷１６との接続点Ｓに接続され、比較基準電圧発生抵抗部７４側は接地される。なお、比較基準電圧発生抵抗部７４は、１つの抵抗７５で構成されている。
電流供給部７１から比較基準電圧発生抵抗部７４に流す電流により、比較基準電圧発生抵抗部７４の両端間に電圧降下が生ずる。電流供給部７１と比較基準電圧発生抵抗部７４との接続点をＸとし、点Ｘの電圧をＶX とすると、ＶX は比較基準電圧発生抵抗部７４における電圧降下である。この電圧ＶX を、比較基準電圧として用いる。
【００８３】
電流供給部７１は、抵抗７２とＦＥＴ７３とで構成される。ＦＥＴ７３のソースは抵抗７２に接続され、ドレインは比較基準電圧発生抵抗部７４に接続される。ＦＥＴ７３のゲートはバイアス電圧生成回路３０の点Ｅに接続され、バイアス電圧ＶE が印加される。
以上のように接続されたＦＥＴ７３は、いわゆるソースフォロアと呼ばれる接続構成にされて、動作することになる。
【００８４】
以上の回路で定めた比較基準電圧ＶX は、ＦＥＴ１８の電流ＩD が増大してＶDSが大になっても変化せず、電流検出電圧ＶY はＶDSが増大すれば増大する。次にそれを数式を用いて説明する。
但し、抵抗３１，６２，６４，７２，７５の抵抗値をそれぞれＲ31，Ｒ62，Ｒ64，Ｒ72，Ｒ75とし、抵抗６２，７２を流れる電流をそれぞれＩ62，Ｉ72とし、電流源３３を流れる電流をＩ33とし、ＦＥＴ３２，６３，７３のスレッシュホールド電圧をＶthとし、抵抗６４における電圧降下をＶ64とし、点Ｓの電圧をＶS とする。
【００８５】
まず図３中の電圧ＶF ，ＶG ，ＶH を求めると、次のようになる。
ＶF ＝ＶE ＋Ｖth （１）
ＶG ＝ＶE ＋Ｖth （２）
ＶH ＝ＶE ＋Ｖth−Ｖ64 （３）
（１）（２）式より次式を得る。
ＶF ＝ＶG （４）
（１）式を（３）に代入し、次式を得る。
ＶH ＝ＶF −Ｖ64 （５）
【００８６】
比較基準電圧ＶX は、次式で表される。
ＶX ＝Ｒ75×Ｉ72＝Ｒ75（ＶS −ＶG ）／Ｒ72 （６）
（４）式を（６）式に代入し、次式を得る。
ＶX ＝Ｒ75（ＶS −ＶF ）／Ｒ72 （７）
一方、ＶS −ＶF ＝Ｒ31×Ｉ33であるから（７）式は次のようになる。
ＶX ＝Ｒ75×Ｒ31×Ｉ33／Ｒ72 （８）
（８）式より理解されるように、Ｒ75，Ｒ31，Ｉ33，Ｒ72は一定値であるから、ＶX はＶDSが変化しても一定である。
【００８７】
電流検出電圧ＶY は、過電流検出抵抗部６６が抵抗６７単独状態のとき、次式で表される。
ＶY ＝Ｒ67×Ｉ62＝Ｒ67（ＶD −ＶH ）／Ｒ62 （９）
（５）式を（９）式に代入し、次式を得る。
ＶY ＝Ｒ67×Ｉ62＝Ｒ67（ＶD −ＶF ＋Ｖ64）／Ｒ62 （１０）
ＶD ＝ＶDS＋ＶS であるから、次のようになる。
ＶY ＝Ｒ67（ＶDS＋ＶS −ＶF ＋Ｖ64）／Ｒ62 （１１）
ＶS −ＶF ＝Ｒ31×Ｉ33であるから、次のようになる。
ＶY ＝Ｒ67（ＶDS＋Ｒ31×Ｉ33＋Ｖ64）／Ｒ62 （１２）
【００８８】
（１２）式より理解されるように、Ｒ67，Ｒ31，Ｉ33，Ｖ64，Ｒ62は一定値であるから、ＶY はＶDSが増大すれば増大する。
過電流検出抵抗部６６が抵抗６７，６８並列状態のときの電流検出電圧ＶY は、（１２）式でＲ67の代わりに抵抗６７，６８の並列合成抵抗値を代入した値となる。やはり、ＶY はＶDSが増大すれば増大する。
【００８９】
次に、過電流保護電源装置１の動作について説明する。
正常時の動作は、次の通りである。
最初スイッチ３をオンすると、制御回路５はＦＥＴ１８をオンする信号Ｐ1 を生成すると共に、過電流検出抵抗部６６のＦＥＴ６９をオフする（検出抵抗単独状態にする）信号Ｐ2 を生成する。
【００９０】
ＦＥＴ１８がオンされると、直流電源１７から負荷１６への電力の供給が開始される。ＦＥＴ１８を流れる電流ＩD が正常範囲であれば、電圧ＶDSも大にはならない。そのため、電流検出電圧ＶY は増大することはなく、ＶX ＞ＶY を維持し（電流ＩD が正常ならばＶX ＞ＶY となるよう予め設定しておく）、過電流検出回路８の出力はＬレベル信号である。
Ｌレベル信号が入力された制御回路５は、ＦＥＴ１８をオフする信号を生成することはなく、ＦＥＴ１８のオンは継続される。
電力供給を終了したい時には、再度スイッチ３をオフする。すると制御回路５は、ＦＥＴ１８をオフする信号を生成し、ＦＥＴ１８をオフする。
【００９１】
過電流が流れた場合の動作は、次の通りである。
（１）大過電流の場合
過電流検出抵抗部６６は、初期状態ではＦＥＴ６９はオフとされ、抵抗６７のみとされている（検出抵抗単独状態）。これに電流供給部６１から電流が流され、点Ｙに電流検出電圧ＶY が生成されている。この状態の時にＦＥＴ１８から負荷１６への回路でデッドショートが発生し、大過電流が流れると、ＦＥＴ１８のドレイン・ソース間電圧ＶDSは増大し、前記したように電流検出電圧ＶY は増大する。
【００９２】
ＶX ＜ＶY となると、過電流検出回路８の出力はＨレベル信号となり、それが制御回路５の過電流種類判別回路２０に入力される。過電流種類判別回路２０は図１で述べたように動作し、信号Ｐ2 は反転され、過電流検出抵抗部６６のＦＥＴ６９はオンとされる。これにより、抵抗６７に対して抵抗６８を並列接続した構成に切り替えられる（検出抵抗並列状態へ切替）。
抵抗６７，６８並列状態の合成抵抗値は、抵抗６７単独の抵抗値Ｒ67より小であるから、並列接続状態に切り替えられた瞬間、ＶY は減少する。
【００９３】
大過電流の場合には、抵抗６７，６８並列状態に切り替えられても、ＶX ＜ＶY となるように予め回路定数を設定しておくから、過電流検出回路８からは切替え後も引き続いてＨレベル信号が出力される。過電流種類判別回路２０は図１で述べたように動作し、大過電流だと判別され、ＦＥＴ１８がオフされる。
かくして、大過電流の場合、過電流検出抵抗部６６を抵抗６７，６８並列状態に切替えた後、直ちにＦＥＴ１８がオフされ、保護がなされる。
【００９４】
（２）小過電流が長時間（所定時間以上）流れる場合
過電流検出抵抗部６６が抵抗６７単独状態にされている時に過電流が発生すると、電流検出電圧ＶY が増大してＶX ＜ＶY となる。すると、過電流検出回路８の出力がＨレベル信号となり、それが制御回路５に入力される。
過電流種類判別回路２０は図１で述べたように動作し、信号Ｐ2 が反転され、過電流検出抵抗部６６のＦＥＴ６９はオンされ、抵抗６７，６８並列状態へ切り替えられる。この状態は、第１の所定時間Ｔ1 の間維持される。
カウンタ部２３はカウントアップされ、ディジタルフィルタ部２２は、もし第２の所定時間Ｔ2 が経過するまでＨレベル信号が入力され続けるならば、Ｈレベル信号を出力しようという状態になる。
【００９５】
小過電流の場合、過電流検出抵抗部６６が抵抗６７，６８並列状態とされた時、ＶY はＶX までは増大しないように回路が予め作られているので、抵抗６７，６８並列状態へ切り替えられるとＶX ＞ＶY となる。そのため、過電流検出回路８の出力はＬレベル信号に変わる。この状態で時間Ｔ1 が経過すると、タイマ部２１から出ていたＨレベル信号も途絶えるので、ＯＲ回路２６の出力はＬレベル信号に変る。そのため、過電流検出抵抗部６６のＦＥＴ６９はオフされ、再び抵抗６７単独状態へ復帰する。
【００９６】
ディジタルフィルタ部２２は、過電流検出抵抗部６６が抵抗６７単独状態から抵抗６７，６８並列状態に切替えられ、過電流検出回路８からの出力がＬレベル信号になった時点（Ｈレベル信号が途絶えた時点）で、前回Ｈレベル信号が入力された効果はなくなり、ディジタルフィルタ部２２の状態はいったん振り出しに戻される。従って、ディジタルフィルタ部２２からＨレベル信号が出力されることはない。
【００９７】
小過電流が長時間流れる場合、過電流検出抵抗部６６を抵抗６７単独状態に復帰させた時でもまだ小過電流が続いているから、またＶX ＜ＶY となる。従って、また過電流検出回路８からＨレベル信号が出力され、制御回路５に入力され、過電流種類判別回路２０は先程と同様の動作を行う。但し、カウンタ部２３のカウント値は、またＨレベル信号が入力されたことによりカウントアップし、１つだけ増加した値となる。
【００９８】
以後、小過電流が流れている間中、過電流検出抵抗部６６において、抵抗６７，６８並列状態への切り替え、抵抗６７単独状態への復帰が繰り返される。カウンタ部２３の値は、過電流検出回路８からＨレベル信号が入力される度にカウントアップされ、所定値Ｎに達したところで、Ｈレベル信号を出力する。１回の切替，復帰に要する時間は一定（＝Ｔ1 ）であるから、カウント値がＮに達するまでの時間も所定の一定時間（Ｎ回到達時間）となる。つまり、小過電流がその所定時間（Ｎ回到達時間）流れると、カウント値はＮに達し、カウンタ部２３からＨレベル信号が出力される。
すると、制御回路５からＦＥＴ１８をオフする信号が送られるので、Ｎ回に達するとＦＥＴ１８をオフする。小過電流でも長時間流れていると、ＦＥＴ１８や配線１５等が焼損される恐れがあるので、その保護をするためである。
【００９９】
（３）小過電流が短時間（所定時間以下）しか流れなかった場合
短時間とは、既に述べたように、カウンタ部２３のカウント値が所定値Ｎに達しない程度の時間のことである。この場合には、小過電流が流れている間は過電流検出抵抗部６６において、抵抗６７単独状態と抵抗６７，６８並列状態との間の切替，復帰を繰返すだけである。つまり、抵抗６７単独状態にされた時は、過電流検出回路８から過電流検出信号が出力されるが、抵抗６７，６８並列状態にされた時は出力されないということを繰返す。
【０１００】
小過電流が所定時間内（カウント値が所定値Ｎに達する前）に消滅し、正常電流に戻ると、図１の場合と同様に、過電流種類判別回路２０は元の状態に戻り、結局、ＦＥＴ１８をオフすることはせずに終わる。小過電流が短時間しか流れない場合は、ＦＥＴ１８や配線１５等が焼損される恐れはなく、ＦＥＴ１８をオフするという保護動作は必要ないからである。
電源投入時に流れる突入電流は短時間しか流れないから、この場合（短時間小過電流の場合）に該当する。従って、突入電流が流れた時にＦＥＴ１８がオフされるというような誤遮断が生ずることはなくなる。
【０１０１】
なお、ＦＥＴ１８のゲート絶縁被膜が破壊され、オン抵抗が増大すると、ＦＥＴ１８の温度は上昇し始める。過電流検出抵抗部６６が抵抗６７単独状態において、オン抵抗増大によりドレイン・ソース間電圧ＶDSが増大すると、電流検出電圧ＶY も増大する。やがて、ＶX ＜ＶY となり過電流検出動作がなされ、過電流検出抵抗部６６が抵抗６７，６８並列状態に切り替えられる。つまり、抵抗６７単独状態においてＶX ＝ＶY となる時のＶDSをＶDS1 とすると、ＶDS＞ＶDS1 となった時に、過電流検出抵抗部６６は抵抗６７，６８並列状態に切り替えられる。
【０１０２】
ＶDSが更に増大し、抵抗６７，６８並列状態においてＶX ＝ＶY となる時のＶDSを、ＶDS2 とする。ＶDSがＶDS1 以上となったものの、ＶDS2 より小さいという状態が所定時間以上続くと、小過電流が所定時間以上流れた場合と同等となるので、ＦＥＴ１８はオフされる。所定時間内にＶDS1 より小となれば、回路は元の状態に戻される。即ち、過電流種類判別回路２０はリセットされ、過電流検出抵抗部６６は抵抗６７単独状態に復帰される。
もし、所定時間までにＶDSがＶDS2 より大になると、大過電流が流れた場合と同等になるので、ＦＥＴ１８はオフされる。
即ち、ＦＥＴ１８の温度を検出して保護動作を行う回路を別途設けなくとも、ＦＥＴ１８や配線１５の過熱保護を行うことが出来る。
【０１０３】
（第４の実施形態）
図４は、第４の実施形態を示す図であり、符号は図１，図３のものに対応し、７６は抵抗、７７は反転回路、７８はＦＥＴである。図３の構成と対応する構成については、説明を省略する。図３の回路と比べて相違する点は、次の２点である。
第１の相違点は、過電流検出抵抗部６６を抵抗６７のみで構成した点である。
第２の相違点は、比較基準電圧発生抵抗部７４を、抵抗７６とＦＥＴ７８とを直列接続し、この直列接続体を抵抗７５に並列接続し、ＦＥＴ７８のゲートに反転回路７７を接続して構成した点である。初期状態では、ＦＥＴ７８はオンされている。
【０１０４】
ＦＥＴ７８をオンした時は、抵抗７５，７６を並列接続した状態（以下「比較基準抵抗並列状態」と言う）となり、ＦＥＴ７８をオフした時は、抵抗７５単独の状態（以下「比較基準抵抗単独状態」と言う）となる。即ち、ＦＥＴ７８をオン，オフすることにより、２つの状態に切り替え得る構成とした。
なお、制御回路５からの切替信号Ｐ2 は、図４においては比較基準電圧発生抵抗部７４の内部接続構成の切替信号として用いられる。
【０１０５】
第３の実施形態では、過電流検出抵抗部６６の構成を２つの状態に切り替えることにより、大過電流の検出と小過電流の検出とを区別することが出来るようにしていた。即ち、図３では、大過電流の場合、抵抗６７単独状態でも抵抗６７，６８並列状態でも過電流検出回路８は過電流検出信号を出力するが、小過電流の場合は抵抗６７単独状態の時にのみ過電流検出信号を出力するということで区別していた。
これに対し第４の実施形態では、比較基準電圧発生抵抗部７４の内部接続構成を２つの状態に切り替えることにより比較基準電圧ＶX の値を変え、大過電流の検出と小過電流の検出とを区別することが出来るようにしたものである。
【０１０６】
比較基準電圧発生抵抗部７４は、当初、抵抗７５，７６並列状態にされており、比較基準電圧ＶX は小である。ＦＥＴ１８を流れる電流ＩD が増大し、電流検出電圧ＶY も増大して過電流検出がなされると、抵抗７５単独状態に切り替えられ、比較基準電圧ＶX は大にされる。
図４の過電流保護電源装置１の動作は、図３の過電流保護電源装置１とほぼ同様であるので、説明は省略する。
ただ相違する点は、過電流を検出した後に内部接続構成の切替が行われるのが、図４では比較基準電圧発生抵抗部７４である点である（図３では過電流検出抵抗部６６が切り替えられていた）。
【符号の説明】
【０１０７】
１…過電流保護電源装置、２…スイッチ部、３…スイッチ、４…抵抗、５…制御回路、６…抵抗、７…コンパレータ、８…過電流検出回路、９…マルチソースＦＥＴ、１０…副ＦＥＴ、１１…主ＦＥＴ、１２…温度センサ、１３…比較基準電圧回路、１４…抵抗、１５…配線、１６…負荷、１７…直流電源、１８…ＦＥＴ、２０…過電流種類判別回路、２１…タイマ部、２２…ディジタルフィルタ部、２３…カウンタ部、２４…ＯＲ回路、２５…ＡＮＤ回路、２６…ＯＲ回路、３０…バイアス電圧生成回路、３１…抵抗、３２…ＦＥＴ、３３…電流源、４０…比較基準電圧生成回路、４１…電流供給部、４２…抵抗、４３…ＦＥＴ、４４…抵抗、４５…電流源、４６…比較基準電圧発生抵抗部、４７，４８…抵抗、４９…ＦＥＴ、５０…過電流検出電圧生成回路、５１…電流供給部、５２…抵抗、５３…ＦＥＴ、５４…過電流検出抵抗部、５５，５６…抵抗、５７…反転回路、５８…ＦＥＴ、６０…過電流検出電圧生成回路、６１…電流供給部、６２…抵抗、６３…ＦＥＴ、６４…抵抗、６５…電流源、６６…過電流検出抵抗部、６７，６８…抵抗、６９…ＦＥＴ、７０…比較基準電圧生成回路、７１…電流供給部、７２…抵抗、７３…ＦＥＴ、７４…比較基準電圧発生抵抗部、７５，７６…抵抗、７７…反転回路、７８…ＦＥＴ
【技術分野】
【０００１】
本発明は、直流電源よりスイッチ用の電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ，以下「ＦＥＴ」と略称する）を経て負荷へ電力を供給する電源装置に、該ＦＥＴや配線や負荷等の回路構成要素が過電流により焼損されないよう保護する構成を付加した、過電流保護電源装置に関するものである。
【背景技術】
【０００２】
直流電源から負荷へ電力を供給する電源装置の中には、直流電源と負荷との間にＦＥＴを接続し、これを電力の供給・停止のスイッチとして用いたものがある。このような電源装置において何らかの原因によって過電流が流れた場合、上記ＦＥＴが過電流により発熱し、ついには焼損されてしまう恐れがあると共に、配線や負荷に悪影響を及ぼす。そこで、そのようなことにならないよう、過電流保護の構成を付加することが行われている。
【０００３】
図５は、従来の過電流保護電源装置を示す図である。図５において、１は過電流保護電源装置、２はスイッチ部、３はスイッチ、４は抵抗、５は制御回路、６は抵抗、７はコンパレータ、８は過電流検出回路、９はマルチソースＦＥＴ、１０は副ＦＥＴ、１１は主ＦＥＴ、１２は温度センサ、１３は比較基準電圧回路、１４は抵抗、１５は配線、１６は負荷、１７は直流電源、ＶX は比較基準電圧、ＶY は電流検出電圧である。マルチソースＦＥＴ９は、主ＦＥＴ１１と副ＦＥＴ１０とから構成されている。
【０００４】
まず過電流保護電源装置１の構成について説明する。
直流電源１７と主ＦＥＴ１１と負荷１６はこの順に直列接続され、電力供給の主回路を形成している。主ＦＥＴ１１は、マルチソースＦＥＴ９の一部である。なお、マルチソースＦＥＴ９では、主ＦＥＴ１１と副ＦＥＴ１０のドレインは共通となっており、主ＦＥＴ１１と副ＦＥＴ１０のソースは別々になっている。
主ＦＥＴ１１や副ＦＥＴ１０をオンするかオフするかは、制御回路５から抵抗６を経てゲートへ送られて来る信号により制御される。スイッチ部２は、例えばスイッチ３と抵抗４とで構成され、スイッチ３をオンした時、Ｈレベル信号が制御回路５へ入力される。このＨレベル信号が入力された時、制御回路５では主ＦＥＴ１１，副ＦＥＴ１０をオンする信号を生成したり、あるいはオフする信号を生成したりする。
【０００５】
点Ｙは主ＦＥＴ１１と負荷１６との接続点であり、この点における電圧ＶY は、主回路を流れる電流ＩD （＝主ＦＥＴ１１や負荷１６を流れる電流）によって変わる。そこで、この電圧ＶY を、主回路の電流を検出する電流検出電圧として利用している。
点Ｘは、副ＦＥＴ１０と抵抗１４との接続点である。抵抗１４の他端は接地されている。点Ｘにおける電圧ＶX は、副ＦＥＴ１０を流れる電流ＩS が抵抗１４を流れることによって生ぜしめる電圧降下である。この電圧ＶX を、比較基準電圧として利用する。つまり、抵抗１４で構成される比較基準電圧回路１３は、点Ｘに比較基準電圧ＶX を発生させている。
【０００６】
過電流検出回路８はコンパレータ７で構成され、電流検出電圧ＶY と比較基準電圧ＶX とを比較し、過電流になったかどうかを判定する。比較基準電圧ＶX はコンパレータ７の非反転入力端子に入力され、電流検出電圧ＶY はコンパレータ７の反転入力端子に入力される。過電流検出回路８の出力は、制御回路５へ入力される。
【０００７】
一般に、マルチソースＦＥＴを構成する各ＦＥＴには、共通のドレインに流れて来た電流が各ソースに分流されて流れる。その分流比は、各ＦＥＴのチャンネル幅の比に等しい。マルチソースＦＥＴ９において、主ＦＥＴ１１のチャンネル幅は副ＦＥＴ１０のチャンネル幅のｎ倍だとすると（例えば、ｎ＝１０００〜２０００）、副ＦＥＴ１０に流れる電流ＩS と主ＦＥＴ１１に流れる電流ＩD との比は、ＶX ＝ＶY のとき１：ｎである（ＩS ：ＩD ＝１：ｎ）。
電流ＩS の大きさは抵抗１４で決まり、直流電源１７の電圧が一定であれば、ＩS は定電流とみなすことが出来る。
【０００８】
比較基準電圧ＶX は、ほぼ一定な電流ＩS が抵抗１４に流されて生ぜしめられる電圧であるから、ほぼ一定電圧である。電流検出電圧ＶY は、ＩD の増大と共に小となる。なぜなら、電流ＩD が増大すると主ＦＥＴ１１のドレイン・ソース間電圧ＶDSも増大するからである。
比較基準電圧ＶX と電流検出電圧ＶY との大小関係は、次のように設定しておく。
（１）電流ＩD が正常の大きさ（過電流だと判定しない大きさ）のとき…ＶX ＜ＶY
（２）電流ＩD が過電流だと判定する大きさのとき…ＶX ＞ＶY
【０００９】
温度センサ１２は、主ＦＥＴ１１の温度を検出するために設けられたものであり、マルチソースＦＥＴ９のチップに貼り付けられる。主ＦＥＴ１１の温度を検出し、その検出信号は制御回路５に入力される。検出温度が所定温度以上になった時（過熱検出時）には、制御回路５から主ＦＥＴ１１をオフする信号が出される。
【００１０】
次に、過電流保護電源装置１の動作について説明する。
正常時の動作は次の通りである。
最初スイッチ３をオンすると、制御回路５は副ＦＥＴ１０，主ＦＥＴ１１をオンする信号を生成し、副ＦＥＴ１０，主ＦＥＴ１１へ送出する。主ＦＥＴ１１がオンされると、直流電源１７から負荷１６への電力の供給が開始される。主ＦＥＴ１１を流れる電流ＩD が正常範囲であれば、主ＦＥＴ１１のドレイン・ソース電圧ＶDSは大にはならず、電流検出電圧ＶY は低下することはない。そのため、ＶY ＞ＶX が維持され、過電流検出回路８の出力はＬレベル信号である。
Ｌレベル信号が入力された制御回路５は、副ＦＥＴ１０，主ＦＥＴ１１をオフする信号を生成することはなく、副ＦＥＴ１０，主ＦＥＴ１１のオンは継続される。
電力供給を終了したい時には、スイッチ３をオフする。すると今度は制御回路５は、副ＦＥＴ１０，主ＦＥＴ１１をオフする信号を生成し、副ＦＥＴ１０，主ＦＥＴ１１をオフする。
【００１１】
過電流が流れた場合の動作は次の通りである。
（１）過電流検出時
電流ＩD が過電流になると主ＦＥＴ１１のドレイン・ソース間電圧ＶDSは増大するので、電流検出電圧ＶY は低下し、ＶX ＞ＶY となる。ＶX はコンパレータ７の非反転入力端子に入力され、ＶY は反転入力端子に入力されているから、コンパレータ７の出力はＨレベル信号となる（これが過電流検出信号）。
過電流検出回路８から制御回路５へ過電流検出信号が入力されると、制御回路５は主ＦＥＴ１１，副ＦＥＴ１０をオフする制御信号を送出し、主ＦＥＴ１１，副ＦＥＴ１０をオフにする。
【００１２】
（２）過熱検出時
主ＦＥＴ１１の温度を検出している温度センサ１２が、所定温度以上の温度を検出した時には、やはり制御回路５は主ＦＥＴ１１，副ＦＥＴ１０をオフする制御信号を送出し、主ＦＥＴ１１，副ＦＥＴ１０をオフにする。
過電流が流れた時に保護動作をする構成の他に、過熱された時に保護動作をする構成が併設されている理由は、過電流を検出して保護動作をしていたのでは手遅れになり、主ＦＥＴ１１や副ＦＥＴ１０が熱破壊されてしまう場合があるからである。そのような場合の例としては、マルチソースＦＥＴ９のゲートの絶縁被膜が一部破壊されている場合が挙げられる。
【００１３】
この場合、ゲート・ソース間にリーク電流が流れるが、このリーク電流は図５の抵抗６を流れる。リーク電流が増大して抵抗６の電圧降下が増大すると、主ＦＥＴ１１および副ＦＥＴ１０のゲート・ソース間電圧は小になり、主ＦＥＴ１１および副ＦＥＴ１０のオン抵抗が増大し、電流ＩD はやや減少するという現象が起こる。オン抵抗の増大により主ＦＥＴ１１や副ＦＥＴ１０の発熱は増大する。しかし、電流ＩD の減少は過電流検出回路８では検出されず、発熱状態は放置されるから、やがて熱破壊される。
そのような熱破壊を防止するため、温度センサ１２で温度を検出し、過熱から保護する措置が講じられている。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２２００２−３５３７９４号公報
【特許文献２】特開２２００９−２９６３６７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
前記した従来の技術では、過電流を検出して保護動作をする回路と、温度を検出して保護動作をする回路との２種類の保護回路を設けなければならず、部品コストが大になるという問題点があった。
本発明は、このような問題点を解決することを課題とするものである。
【課題を解決するための手段】
【００１６】
前記課題を解決するため、本発明の第１の過電流保護電源装置では、直流電源と負荷との間に制御回路により制御されるスイッチ用の第１のＦＥＴ（電界効果トランジスタ）が接続されて成る電源装置に対し、前記直流電源と接地との間に接続され、バイアス電圧を生成するバイアス電圧生成回路と、第１の電流供給部と過電流検出抵抗部とが接続点Ｙで接続された直列接続体で構成され、該直列接続体は前記負荷と第１のＦＥＴとの接続点と接地との間に接続され、接続点Ｙに生成される電流検出電圧ＶY が前記第１のＦＥＴのドレイン・ソース間電圧ＶDSに応じて変化するよう前記バイアス電圧が前記第１の電流供給部に印加されて成る過電流検出電圧生成回路と、第２の電流供給部と比較基準電圧発生抵抗部とが接続点Ｘで接続された直列接続体で構成され、該直列接続体は前記直流電源と接地との間に接続され、前記比較基準電圧発生抵抗部へ供給する電流が一定となるよう前記バイアス電圧が前記第２の電流供給部に印加され、接続点Ｘに比較基準電圧ＶX を生成する比較基準電圧生成回路と、前記電流検出電圧ＶY と前記比較基準電圧ＶX とを比較して過電流検出信号を前記制御回路５へ入力する過電流検出回路とを付加すると共に、予め定めた過電流の種類を判別するため過電流検出に関係している構成を、過電流として検出される電流値が異なるよう切り替える切替信号を発すると共に、過電流保護が必要な種類と判別した場合には前記第１のＦＥＴをオフする信号を発する過電流種類判別回路を前記制御回路内に設けることとした。
【００１７】
上記した第１の過電流保護電源装置において、比較基準電圧発生抵抗部は、第１の抵抗と第２のＦＥＴとの直列接続体に対して第２の抵抗が並列接続され、初期状態では該第２のＦＥＴがオフされている構成とし、過電流種類判別回路は、直ちに遮断しなければ回路構成要素を焼損するほど大きいという第１種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが焼損する恐れのある第１の所定時間以上流れ続けているという第２種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが該第１の所定時間より短時間しか流れなかったという第３種類の過電流かを判別する構成を具えると共に、前記第２のＦＥＴがオフされている状態において過電流検出回路から過電流検出信号が入力された時点では前記第２のＦＥＴをオンする切替信号を生成し、該時点から第２の所定時間経過した時点では前記第２のＦＥＴをオフする切替信号を生成する構成を具えたものとすることが出来る。
【００１８】
あるいは上記した第１の過電流保護電源装置において、過電流検出抵抗部は、第３の抵抗と第３のＦＥＴとの直列接続体に対して第４の抵抗が並列接続され、該第３のＦＥＴのゲートに第１の反転回路が接続され、初期状態では該第３のＦＥＴがオンされている構成とし、過電流種類判別回路は、直ちに遮断しなければ回路構成要素を焼損するほど大きいという第１種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが焼損する恐れのある第１の所定時間以上流れ続けているという第２種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが該第１の所定時間より短時間しか流れなかったという第３種類の過電流かを判別する構成を具えると共に、前記第３のＦＥＴがオンされている状態において過電流検出回路から過電流検出信号が入力された時点では前記第３のＦＥＴをオフする切替信号を生成し、該時点から第２の所定時間経過した時点では前記第３のＦＥＴをオンする切替信号を生成する構成を具えたものとすることも出来る。
【００１９】
また、本発明の第２の過電流保護電源装置は、直流電源と負荷との間に制御回路により制御されるスイッチ用の第１のＦＥＴ（電界効果トランジスタ）が接続されて成る電源装置に対し、前記負荷と第１のＦＥＴとの接続点と接地との間に接続され、バイアス電圧を生成するバイアス電圧生成回路と、第２の電流供給部と比較基準電圧発生抵抗部とが接続点Ｘで接続された直列接続体で構成され、該直列接続体は前記負荷と第１のＦＥＴとの接続点と接地との間に接続され、前記比較基準電圧発生抵抗部へ供給する電流が一定となるよう前記バイアス電圧が前記第２の電流供給部に印加され、接続点Ｘに比較基準電圧ＶX を生成する比較基準電圧生成回路と、第１の電流供給部と過電流検出抵抗部とが接続点Ｙで接続された直列接続体で構成され、該直列接続体は前記直流電源と接地との間に接続され、接続点Ｙに生成される電流検出電圧ＶY が前記第１のＦＥＴのドレイン・ソース間電圧ＶDSに応じて変化するよう前記バイアス電圧が前記第１の電流供給部に印加されて成る過電流検出電圧生成回路と、前記電流検出電圧ＶY と前記比較基準電圧ＶX とを比較して過電流検出信号を前記制御回路へ入力する過電流検出回路とを付加すると共に、予め定めた過電流の種類を判別するため過電流検出に関係している構成を、過電流として検出される電流値が異なるよう切り替える切替信号を発すると共に、過電流保護が必要な種類と判別した場合には前記第１のＦＥＴをオフする信号を発する過電流種類判別回路を前記制御回路内に設けることとしてもよい。
【００２０】
上記した第２の過電流保護電源装置において、過電流検出抵抗部は、第５の抵抗と第４のＦＥＴとの直列接続体に対して第６の抵抗が並列接続され、初期状態では該第４のＦＥＴがオフされている構成とし、過電流種類判別回路は、直ちに遮断しなければ回路構成要素を焼損するほど大きいという第１種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが焼損する恐れのある第１の所定時間以上流れ続けているという第２種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが該第１の所定時間より短時間しか流れなかったという第３種類の過電流かを判別する構成を具えると共に、前記第４のＦＥＴがオフされている状態において過電流検出回路から過電流検出信号が入力された時点では前記第４のＦＥＴをオンする切替信号を生成し、該時点から第２の所定時間経過した時点では前記第４のＦＥＴをオフする切替信号を生成する構成を具えたものとすることが出来る。
【００２１】
あるいは上記した第２の過電流保護電源装置において、比較基準電圧発生抵抗部は、第７の抵抗と第５のＦＥＴとの直列接続体に対して第８の抵抗が並列接続され、該第５のＦＥＴのゲートに第２の反転回路が接続され、初期状態では該第５のＦＥＴがオンされている構成とし、過電流種類判別回路は、直ちに遮断しなければ回路構成要素を焼損するほど大きいという第１種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが焼損する恐れのある第１の所定時間以上流れ続けているという第２種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが該第１の所定時間より短時間しか流れなかったという第３種類の過電流かを判別する構成を具えると共に、前記第５のＦＥＴがオンされている状態において過電流検出回路から過電流検出信号が入力された時点では前記第５のＦＥＴをオフする切替信号を生成し、該時点から第２の所定時間経過した時点では前記第５のＦＥＴをオンする切替信号を生成する構成を具えたものとすることも出来る。
【発明の効果】
【００２２】
本発明の過電流保護電源装置によれば、１種類の保護回路で、過電流保護も過熱保護も行うことが出来るようになり、部品コストを低減することが出来るようになった。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１の実施形態を示す図
【図２】本発明の第２の実施形態を示す図
【図３】本発明の第３の実施形態を示す図
【図４】本発明の第４の実施形態を示す図
【図５】従来の過電流保護電源装置を示す図
【発明を実施するための形態】
【００２４】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態を示す図である。符号は図５のものに対応し、１８はＦＥＴ、２０は過電流種類判別回路、２１はタイマ部、２２はディジタルフィルタ部、２３はカウンタ部、２４はＯＲ回路、２５はＡＮＤ回路、２６はＯＲ回路、３０はバイアス電圧生成回路、３１は抵抗、３２はＦＥＴ、３３は電流源、４０は比較基準電圧生成回路、４１は電流供給部、４２は抵抗、４３はＦＥＴ、４４は抵抗、４５は電流源、４６は比較基準電圧発生抵抗部、４７，４８は抵抗、４９はＦＥＴ、５０は過電流検出電圧生成回路、５１は電流供給部、５２は抵抗、５３はＦＥＴ、５４は過電流検出抵抗部、５５は過電流検出抵抗である。
【００２５】
まず過電流保護電源装置１の構成について説明する。
直流電源１７とＦＥＴ１８と負荷１６はこの順に直列接続され、電力供給の主回路を形成している。ＦＥＴ１８はスイッチ用であり、電力供給を行う時はオンとされ、電力供給を停止する時はオフとされる。そして、過電流保護をする時にもオフとされる。ＦＥＴ１８のオン、オフは、制御回路５からの信号により制御される。
点ＤはＦＥＴ１８の電源側電極と直流電源１７との接続点であり、ＶD は点Ｄにおける電圧を表している。なお、点Ｄは、抵抗３１および抵抗４２とも接続されている。
【００２６】
スイッチ部２は、電源の投入，停止（ＦＥＴ１８のオン，オフ）をするスイッチ信号を発生する部分であり、例えばスイッチ３と抵抗４とが直列接続されて構成される。スイッチ３をオンするとＨレベルの信号が制御回路５へ入力される。
制御回路５は、スイッチ部２あるいは過電流検出回路８からの信号に基づき、２つの信号Ｐ1 ，Ｐ2 を生成し、送出する。信号Ｐ1 はＦＥＴ１８をオンまたはオフする信号（電源の投入または停止をする信号）であり、信号Ｐ2 は過電流検出のための構成を切り替える信号である。図１の例では、過電流検出にかかわる構成のうち、比較基準電圧発生抵抗部４６の内部接続構成を切り替える信号として用いられている。
なお、過電流検出構成の切替は、過電流の種類を判別するために行われる。本発明では、過電流の種類に応じて対処の仕方を変える。
【００２７】
バイアス電圧生成回路３０は、比較基準電圧生成回路４０および過電流検出電圧生成回路５０へ提供するバイアス電圧を生成する回路である。バイアス電圧生成回路３０は、抵抗３１とＦＥＴ３２と電流源３３とが直列接続されて構成される。ＦＥＴ３２のソースには抵抗３１が接続され、ドレインには電流源３３が接続される。そして、この直列接続体の抵抗３１側は直流電源１７に接続され（点Ｄ）、電流源３３側は接地される。ＦＥＴ３２のゲートは、ドレインに接続される。その接続点をＥとし、点Ｅに生成される電圧をＶE とすれば、この電圧ＶE がバイアス電圧として提供される。
【００２８】
比較基準電圧生成回路４０は、過電流検出回路８に提供する比較基準電圧を生成する回路である。比較基準電圧生成回路４０は、電流供給部４１と比較基準電圧発生抵抗部４６とが直列接続されて構成される。この直列接続体の電流供給部４１側は、直流電源１７に接続され（点Ｄ）、比較基準電圧発生抵抗部４６側は接地される。
電流供給部４１から比較基準電圧発生抵抗部４６に流す電流により、比較基準電圧発生抵抗部４６の両端間に電圧降下を発生させる。電流供給部４１と比較基準電圧発生抵抗部４６との接続点をＸとし、点Ｘの電圧をＶX とすると、ＶX は比較基準電圧発生抵抗部４６における電圧降下であり、これを比較基準電圧として用いる。
比較基準電圧ＶX は、主回路を流れる電流ＩD が変化しても（従ってＦＥＴ１８のドレイン・ソース間電圧ＶDSが変化しても）変化しないようにする必要があり、そのためには電流供給部４１から比較基準電圧発生抵抗部４６へ供給する電流を一定とする必要がある。
【００２９】
電流供給部４１は、抵抗４２，ＦＥＴ４３，抵抗４４および電流源４５で構成される。ＦＥＴ４３のソースは抵抗４２に接続され、抵抗４２の他端は直流電源１７に接続される（点Ｄ）。ＦＥＴ４３のドレインは、比較基準電圧発生抵抗部４６に接続される。ＦＥＴ４３のゲートは、電流源４５に接続されると共に、抵抗４４を介して点Ｅに接続される。即ち、バイアス電圧生成回路３０からのバイアス電圧ＶE は、抵抗４４を介してＦＥＴ４３のゲートに印加される。
電流源４５により抵抗４４に電流が流されると電圧降下が発生し、ＦＥＴ４３のゲートに印加される電圧がその分だけバイアス電圧ＶE より低下する。電流源４５の電流の大きさを調整することにより、バイアス電圧ＶE を変更することなく、ＦＥＴ４３のゲート電圧の大きさを調整することが可能になる。
以上のように接続されたＦＥＴ４３は、いわゆるソースフォロアと呼ばれる接続構成にされて、動作することになる。
上記のような電流供給部４１から比較基準電圧発生抵抗部４６へ供給される電流は、一定となる。
【００３０】
比較基準電圧発生抵抗部４６は、抵抗４７，４８およびＦＥＴ４９で構成される。抵抗４８とＦＥＴ４９とが直列接続され、その直列接続体に対して抵抗４７が並列接続される。ＦＥＴ４９はスイッチ素子として用いられており、初期状態ではオフとされている。
比較基準電圧発生抵抗部４６は、ＦＥＴ４９がオフのときは抵抗４７のみで構成され、ＦＥＴ４９がオンのときは並列接続された抵抗４７，４８で構成される。説明の便宜上、抵抗４７のみの状態を「比較基準抵抗単独状態」と言い、抵抗４７，４８が並列接続されている状態を「比較基準抵抗並列状態」と言うことにする。比較基準電圧発生抵抗部４６の抵抗値の大きさは、比較基準抵抗単独状態の時より比較基準抵抗並列状態の時の方が小となる。
なお、比較基準抵抗単独状態と比較基準抵抗並列状態との切り替えは、制御回路５からの切替信号により、ＦＥＴ４９をオン，オフすることにより行われる。
【００３１】
過電流検出電圧生成回路５０は、過電流に対応した電圧を生成する回路であり、電流供給部５１と過電流検出抵抗部５４とが直列接続されて構成される。この直列接続体の電流供給部５１側は、主回路のスイッチ素子であるＦＥＴ１８と負荷１６との接続点Ｓに接続され、過電流検出抵抗部５４側は接地される。なお、過電流検出抵抗部５４は、１つの抵抗５５で構成されている。
電流供給部５１から過電流検出抵抗部５４に流す電流により、過電流検出抵抗部５４の両端間に電圧降下が生ずる。電流供給部５１と過電流検出抵抗部５４との接続点をＹとし、点Ｙの電圧をＶY とすると、ＶY は過電流検出抵抗部５４における電圧降下である。この電圧ＶY を、電流検出電圧として用いる。
【００３２】
電流供給部５１は、抵抗５２とＦＥＴ５３とで構成される。ＦＥＴ５３のソースは抵抗５２に接続され、ドレインは過電流検出抵抗部５４に接続される。ＦＥＴ５３のゲートは、バイアス電圧生成回路３０の点Ｅに接続され、バイアス電圧ＶE が印加される。
以上のように接続されたＦＥＴ５３は、いわゆるソースフォロアと呼ばれる接続構成にされて、動作することになる。
ＦＥＴ１８のドレイン・ソース間電圧ＶDSは、ＦＥＴ１８のオン抵抗をＲONとし、ドレイン電流をＩD とすれば、ＶDS＝ＲON×ＩD であるから、過電流になって電流ＩD が増大するとＶDSは増大し、点Ｓの電圧ＶS は低下する。ＦＥＴ５３のゲート電圧（＝バイアス電圧ＶE ）は一定であるから、ＶS が低下した場合、ＦＥＴ５３のドレイン電流は小となる。そのため、過電流検出抵抗部５４における電圧降下は小となり、電流検出電圧ＶY は低下する。
【００３３】
過電流検出回路８はコンパレータ７で構成され、過電流を検出した場合、出力が反転される。図１の例では、非反転入力端子に比較基準電圧ＶX が入力され、反転入力端子に電流検出電圧ＶY が入力されており、過電流でないときはＶX ＜ＶY となり、過電流のときはＶY が低下してＶX ＞ＶY となるようにされている。従って、過電流検出回路８の出力は、過電流でないときはＬレベルであり、過電流のときはＨレベルとなる。
【００３４】
制御回路５には、スイッチ部２からの信号を基にＦＥＴ１８をオンしたりオフしたりする信号を生成する回路（図示せず）の他に、過電流検出回路８からの信号を基に過電流の種類を判別する過電流種類判別回路２０が設けられている。
以下に説明する例では、判別する過電流の種類は次の３つである。なお、判別し得る過電流の種類は、過電流検出に関係する構成（比較基準電圧ＶX ，電流検出電圧ＶY を生成する構成等）を、幾つの段階に切り替えるようにするかを変更することにより、４種類以上にすることも可能である。
【００３５】
（１）大過電流
直ちに遮断しないと回路構成要素（ＦＥＴ１８，配線１５，負荷１６等）を熱破壊する恐れがあるような大きな過電流。
本発明では、そのような過電流のことを「大過電流」と言うことにする。大過電流と判定する最小の電流をＩD2と定めたとすれば、大過電流とはＩD2以上の電流のことである。
このような大過電流は、デッドショートのような短絡事故のときに流れる。
【００３６】
（２）長時間の小過電流
所定時間以上流れ続けている小過電流。
本発明では、大過電流ほど大きくはない通常の過電流のことを、「小過電流」と言うことにする。小過電流でも、長時間（所定時間以上）流れ続ける場合には回路構成要素を焼損する恐れが出て来る。小過電流と判定する最小の電流をＩD1と定めたとすれば、小過電流とは、ＩD1以上であるがＩD2より小の電流のことである。
【００３７】
（３）短時間の小過電流
所定時間以下しか流れなかった小過電流。
小過電流でも、所定時間以下しか流れなければ、回路構成要素に悪影響を及ぼすことはない。電源投入時の突入電流は小過電流ではあるが、短時間しか流れないから、この種類に入る。
【００３８】
図１の例では、過電流が検出された場合、上記の３つの種類に判別し、それぞれに応じて保護の仕方を変えるようにしている。
即ち、大過電流と判別した場合には、速やかにＦＥＴ１８をオフする。長時間の小過電流と判別した場合には、所定時間流れ続けたところでＦＥＴ１８をオフする。短時間の小過電流と判別した場合には、何らの保護動作もしない。
そして、３種類の判別を可能とするため、比較基準電圧ＶX と電流検出電圧ＶY との大小関係が、次の２つの関係を満たすよう予め回路定数を設定しておく。
（１）大過電流の場合には、比較基準電圧発生抵抗部４６が抵抗４７単独状態の時でも抵抗４７，４８並列状態の時でも、ＶX ＞ＶY となる（過電流と判定される）こと。
（２）小過電流の場合には、比較基準電圧発生抵抗部４６が抵抗４７単独状態の時はＶX ＞ＶY となる（過電流と判定される）が、抵抗４７，４８並列状態の時はＶX ＜ＶY となる（過電流とは判定されない）こと。
【００３９】
比較基準電圧発生抵抗部４６が抵抗４７単独状態とされているときに、小過電流と判定すると定めた電流ＩD1が流れた時のＦＥＴ１８のドレイン・ソース間電圧は、ＶDS1 であるとする。言い換えれば、ＶDS＝ＶDS1 となった時、ＶDSの増大に伴い低下して来たＶY は、丁度ＶY ＝ＶX となるよう回路素子の値を予め設定していたとする。
そうすれば、ＶDS＞ＶDS1 となるや否やＶY ＜ＶX となり、過電流検出回路８により過電流検出がなされる（Ｈレベル信号が出力）。
即ち、電圧ＶDS1 を定めることにより、小過電流と判定する電流ＩD1を定めることが出来る。
【００４０】
比較基準電圧発生抵抗部４６が抵抗４７，４８並列状態とされているときに、大過電流と判定すると定めた電流ＩD2が流れた時のドレイン・ソース間電圧は、ＶDS2 であるとする。言い換えれば、ＶDS＝ＶDS2 となった時、ＶDSの増大に伴い低下して来たＶY は、丁度ＶY ＝ＶX となるよう回路素子の値を予め設定していたとする。
そうすれば、ＶDS＞ＶDS2 となるや否やＶY ＜ＶX となり、過電流検出回路８により過電流検出がなされる（Ｈレベル信号が出力）。
即ち、電圧ＶDS2 を定めることにより、大過電流と判定する電流ＩD2を定めることが出来る。
【００４１】
過電流種類判別回路２０は、例えばタイマ部２１，ディジタルフィルタ部２２，カウンタ部２３，ＯＲ回路２４，ＡＮＤ回路２５，ＯＲ回路２６で構成される。
タイマ部２１，ディジタルフィルタ部２２，カウンタ部２３は、それぞれ次のような機能を有するものとして構成される。
タイマ部２１…Ｈレベル入力が入って来た時から第１の所定時間（Ｔ1 ）経過するまでＨレベル出力を出し続ける。
ディジタルフィルタ部２２…Ｈレベル入力が第２の所定時間（Ｔ2 ）継続した時にＨレベル出力を出す。
カウンタ部２３…前のＨレベル入力から第３の所定時間（Ｔ3 ）内に次のＨレベル入力が入って来る毎にカウントアップされ、カウント値が所定値（Ｎ）に達した時にＨレベル出力を出す。第３の所定時間（Ｔ3 ）内に次のＨレベル入力が入って来ない時はリセットされる。
【００４２】
タイマ部２１，ディジタルフィルタ部２２，カウンタ部２３の各入力端子およびＯＲ回路２６の一方の入力端子は、過電流検出回路８からの出力が入力されるよう接続構成される。ＯＲ回路２６の他方の入力端子は、タイマ部２１の出力端子と接続される。ＡＮＤ回路２５の一方の入力端子は、タイマ部２１の出力端子と接続され、他方の入力端子はディジタルフィルタ部２２の出力端子と接続される。ＯＲ回路２４の一方の入力端子は、カウンタ部２３の出力端子と接続され、他方の入力端子はＡＮＤ回路２５の出力端子と接続される。
ＯＲ回路２４の出力は、ＦＥＴ１８をオフする信号を生成するのに用いられる。ＯＲ回路２６の出力は、比較基準電圧発生抵抗部４６へ送られる（ＦＥＴ４９のゲートへ入力）。ＦＥＴ４９をオンにすると比較基準電圧発生抵抗部４６は抵抗４７，４８並列状態にされ、オフにすると抵抗４７単独状態に復帰される。
以下の説明で自ずと明らかになるが、大過電流と小過電流との区別は、過電流検出に関係している構成の切り替えにより行われ、小過電流における長時間と短時間との区別は、カウンタ部２３のカウント値がＮに達するか否かで行われる。
【００４３】
次に、過電流保護電源装置１の動作について説明する。
正常時の動作は、次の通りである。
最初スイッチ３をオンすると、制御回路５は、ＦＥＴ１８をオンする信号Ｐ1 を生成すると共に、比較基準電圧発生抵抗部４６を抵抗４７のみ（比較基準抵抗単独状態）にする信号Ｐ2 を生成する。
ＦＥＴ１８がオンされると、直流電源１７から負荷１６への電力の供給が開始される。ＦＥＴ１８を流れる電流ＩD が正常範囲であれば、電圧ＶDSも大にはならない。そのため、電流検出電圧ＶY は低下することはなく、ＶY ＞ＶX を維持し、過電流検出回路８の出力はＬレベル信号である。
Ｌレベル信号が入力された制御回路５は、ＦＥＴ１８をオフする信号を生成することはなく、ＦＥＴ１８のオンは継続される。
電力供給を終了したい時には、再度スイッチ３をオフする。すると制御回路５は、ＦＥＴ１８をオフする信号を生成し、ＦＥＴ１８をオフする。
【００４４】
過電流が流れた場合の動作は、次の通りである。
（１）大過電流の場合
比較基準電圧発生抵抗部４６は、初期状態ではＦＥＴ４９はオフとされ、抵抗４７のみとされている（比較基準抵抗単独状態）。これに電流供給部４１から電流が流され、点Ｘに比較基準電圧ＶX が生成されている。この状態の時にＦＥＴ１８から負荷１６への回路でデッドショートが発生し、大過電流が流れると、ＦＥＴ１８のドレイン・ソース間電圧ＶDSは増大し、点Ｓの電圧ＶS は低下する。そのためＦＥＴ５３を流れる電流は減少し、電流検出電圧ＶY は低下する。
【００４５】
ＶX ＞ＶY となると、過電流検出回路８の出力はＨレベル信号となり、それが制御回路５の過電流種類判別回路２０に入力される。
このＨレベル信号は、タイマ部２１，ディジタルフィルタ部２２，カウンタ部２３に入力される。すると、それぞれ次のように動作する。
タイマ部２１…直ちにＨレベル信号を出力すると共に、Ｔ1 の計時を開始する。
ディジタルフィルタ部２２…Ｔ2 の計時を開始する。
カウンタ部２３…カウント値が１にされると共に、Ｔ3 の計時を開始する。
【００４６】
更に、このＨレベル信号はＯＲ回路２６の一方の入力端子にも入力されるので、ＯＲ回路２６からＨレベル信号が出て、比較基準電圧発生抵抗部４６のＦＥＴ４９へ送られる。ＦＥＴ４９はオンとされ、抵抗４７に対して抵抗４８を並列接続した構成に切り替えられる（比較基準抵抗並列状態へ切替）。
抵抗４７，４８並列状態に切り替えられた時の比較基準電圧発生抵抗部４６の抵抗値をＲ46（抵抗４７，４８の並列合成値）とすると、Ｒ46は抵抗４７単独の抵抗値Ｒ47より小であるから、抵抗４７，４８並列状態の時のＶX は抵抗４７単独状態の時のＶX より小となる。
【００４７】
大過電流の場合には、抵抗４７，４８並列状態のＶX に切り替えられても、ＶX ＞ＶY となるように予め回路定数を設定しておくから、過電流検出回路８からは切替え後も引き続いてＨレベル信号が出力される。
ディジタルフィルタ部２２に注目すると、これにＨレベル信号が入力され続けて第２の所定時間Ｔ2 が経過すると、ディジタルフィルタ部２２からＨレベル信号が出力され、ＡＮＤ回路２５の一方の入力端子へ入力される。
【００４８】
ＡＮＤ回路２５の他方の入力端子にはタイマ部２１の出力が入力されているが、タイマ部２１の出力は、第１の所定時間Ｔ1 が経過するまではＨレベル信号を維持し続けるようにされている。従って、ＡＮＤ回路２５の両方の入力端子にＨレベル信号が入力されることになり、ＡＮＤ回路２５からはＨレベル信号が出力され、それがＯＲ回路２４の出力をＨレベル信号とする。これにより、ＦＥＴ１８をオフする制御信号Ｐ1 が生成され、ＦＥＴ１８がオフされる。
かくして、大過電流の場合、比較基準電圧発生抵抗部４６を抵抗４７，４８並列状態に切替えた後、直ちにＦＥＴ１８がオフされ、保護がなされる。
なお、上記のような動作をさせるためには、Ｔ2 が経過する時点ではまだタイマ部２１からＨレベル信号が出力し続けている（Ｔ1 は経過しない）ようにしておかなければならないから、Ｔ1 ＞Ｔ2 の関係となるよう設定しておく必要がある。
【００４９】
（２）小過電流が長時間（所定時間以上）流れる場合
比較基準電圧発生抵抗部４６が抵抗４７のみにされている状態で過電流が発生すると、電流検出電圧ＶY が低下してＶX ＞ＶY となる。すると、過電流検出回路８の出力がＨレベル信号となり、それが制御回路５に入力される。
そのＨレベル信号は、ＯＲ回路２６の一方の入力端子に直接入力される共に、タイマ部２１を経て第１の所定時間Ｔ1 の間中、他方の入力端子に入力され続ける。そのため、ＯＲ回路２６からは、Ｔ1 の間Ｈレベル信号が出力され続ける。大過電流の場合で述べたように、ＯＲ回路２６からＨレベル信号が出ると、比較基準電圧発生抵抗部４６のＦＥＴ４９はオンされ、比較基準電圧発生抵抗部４６は抵抗４７，４８並列状態へ切り替えられる。この状態は、タイマ部２１からＨレベル信号が出されている間は続くから、第１の所定時間Ｔ1 の間維持される。
【００５０】
なお、過電流検出回路８から制御回路５に入力されて来たＨレベル信号は、カウンタ部２３にも入力され、カウントアップする（最初だからカウント１になる）。またディジタルフィルタ部２２にも入力される。ディジタルフィルタ部２２は、もし第２の所定時間Ｔ2 が経過するまでＨレベル信号が入力され続けるならば、Ｈレベル信号を出力しようという状態になる。
【００５１】
小過電流の場合、比較基準電圧発生抵抗部４６が抵抗４７，４８並列状態とされた時のＶX までは、ＶY は低下しないように回路が予め作られているので、抵抗４７，４８並列状態へ切り替えられるとＶX ＜ＶY となる。そのため、過電流検出回路８の出力はＬレベル信号に変わる。この状態で時間Ｔ1 が経過すると、タイマ部２１から出ていたＨレベル信号も途絶えるので、ＯＲ回路２６の出力はＬレベル信号に変る。そのため、比較基準電圧発生抵抗部４６のＦＥＴ４９はオフされ、再び抵抗４７単独状態へ復帰する。
【００５２】
ディジタルフィルタ部２２は、比較基準電圧発生抵抗部４６が抵抗４７，４８並列状態に切替えられ、過電流検出回路８からの出力がＬレベル信号になった時点（Ｈレベル信号が途絶えた時点）で、前回Ｈレベル信号が入力された効果はなくなり、ディジタルフィルタ部２２の状態はいったん振り出しに戻される。従って、ディジタルフィルタ部２２からＨレベル信号が出力されることはない。
【００５３】
小過電流が長時間流れる場合、比較基準電圧発生抵抗部４６を抵抗４７単独状態に復帰させた時でもまだ小過電流が続いているから、またＶX ＞ＶY となる。従って、また過電流検出回路８からＨレベル信号が出力され、制御回路５に入力され、過電流種類判別回路２０は先程と同様の動作を行う。但し、カウンタ部２３のカウント値は、またＨレベル信号が入力されたことによりカウントアップし、１つだけ増加した値となる。
【００５４】
以後、小過電流が流れている間中、比較基準電圧発生抵抗部４６において、抵抗４７，４８並列状態への切り替え、抵抗４７単独状態への復帰が繰り返される。カウンタ部２３の値は、過電流検出回路８からＨレベル信号が入力される度にカウントアップされ、所定値Ｎに達したところで、Ｈレベル信号を出力する。１回の切替，復帰に要する時間は一定（＝Ｔ1 ）であるから、カウント値がＮに達するまでの時間も所定の一定時間（Ｎ回到達時間）となる。つまり、小過電流がその所定時間（Ｎ回到達時間）流れると、カウント値はＮに達し、カウンタ部２３からＨレベル信号が出力される。
この出力はＯＲ回路２４へ入力され、Ｈレベル信号を出力させ、ＦＥＴ１８をオフさせる。即ち、小過電流でも所定時間（Ｎ回到達時間）以上流れていると、ＦＥＴ１８をオフする。そうする理由は、小過電流でも長時間流れていると、ＦＥＴ１８や配線１５等が焼損される恐れがあるので、その保護をする必要があるからである。
既に明らかなように、ここで言う長時間とは、カウンタ部２３のカウント値が所定値Ｎに達するまでの時間（Ｎ回到達時間）以上の時間のことである。
【００５５】
（３）小過電流が短時間（所定時間以下）しか流れなかった場合
ここで言う短時間とは、カウンタ部２３のカウント値が所定値Ｎに達するまでの時間（Ｎ回到達時間）以下の時間のことである。この場合には、小過電流が流れている間は比較基準電圧発生抵抗部４６において、抵抗４７単独状態と抵抗４７，４８並列状態との間の切替，復帰を繰返すだけである。つまり、抵抗４７単独状態にされた時は、過電流検出回路８から過電流検出信号が出力されるが、抵抗４７，４８並列状態にされた時は出力されないということを繰返す。
【００５６】
カウンタ部２３のカウント値は、過電流検出信号が入力される毎にカウントアップされるが、この場合の小過電流はカウント値が所定値Ｎに達しない内に消滅し、正常電流に戻るものであり、戻った後は過電流検出信号は入力されて来なくなる。
入力されて来ない状態が第３の所定時間Ｔ3 継続すると、カウンタ部２３はリセットされる。これで過電流種類判別回路２０は元の状態に戻り、結局、ＦＥＴ１８をオフすることはせずに終わる。小過電流が短時間しか流れない場合は、ＦＥＴ１８や配線１５等が焼損される恐れはなく、ＦＥＴ１８をオフするという保護動作は必要ないからである。
【００５７】
電源投入時に流れる突入電流は短時間しか流れないから、この場合（短時間小過電流の場合）に該当する。従って、突入電流が流れた時にＦＥＴ１８がオフされるというような誤遮断が生ずることはなくなる。
なお、小過電流の場合、次の過電流検出信号が過電流種類判別回路２０に入って来るのは、切替周期のＴ1 後ゆえ、Ｔ3 はそれより大にしておく必要がある（もしＴ1 より小ならばカウントアップする前にリセットされてしまう）。従って、Ｔ1 〜Ｔ3 の大小関係は、Ｔ3 ＞Ｔ1 ＞Ｔ2 となる。
【００５８】
なお、ＦＥＴ１８のゲート絶縁被膜が破壊され、オン抵抗が増大すると、ＦＥＴ１８の温度は上昇し始める。比較基準電圧発生抵抗部４６が抵抗４７単独状態において、オン抵抗増大によりドレイン・ソース間電圧ＶDSが増大すると、電流検出電圧ＶY は小になる。やがて、ＶX ＞ＶY となり過電流検出動作がなされ、比較基準電圧発生抵抗部４６が抵抗４７，４８並列状態に切り替えられる。つまり、抵抗４７単独状態においてＶX ＝ＶY となる時のＶDSをＶDS1 とすると、ＶDS＞ＶDS1 となった時に、過電流検出抵抗部５４は抵抗４７，４８並列状態に切り替えられる。
【００５９】
ＶDSが更に増大し、抵抗４７，４８並列状態においてＶX ＝ＶY となる時のＶDSを、ＶDS2 とする。ＶDSがＶDS1 以上となったものの、ＶDS2 より小さいという状態が所定時間以上続くと、小過電流が所定時間以上流れた場合と同等となるので、ＦＥＴ１８はオフされる。所定時間内にＶDS1 より小となれば、回路は元の状態に戻される。即ち、過電流種類判別回路２０はリセットされ、比較基準電圧発生抵抗部４６は抵抗４７単独状態に復帰される。
もし、所定時間までにＶDSがＶDS2 より大になると、大過電流が流れた場合と同等になるので、ＦＥＴ１８はオフされる。
即ち、ＦＥＴ１８の温度を検出して保護動作を行う回路を別途設けなくとも、ＦＥＴ１８や配線１５の過熱保護を行うことが出来る。
【００６０】
（第２の実施形態）
図２は、本発明の第２の実施形態を示す図である。符号は図１のものに対応し、５６は抵抗、５７は反転回路、５８はＦＥＴである。なお、図１の構成と対応する構成については、説明を省略する。図１の回路と比べて相違する点は、次の２点である。
第１の相違点は、比較基準電圧発生抵抗部４６を抵抗４７のみで構成した点である。
第２の相違点は、過電流検出抵抗部５４を、抵抗５６とＦＥＴ５８とを直列接続し、この直列接続体を抵抗５５に並列接続し、ＦＥＴ５８のゲートに反転回路５７を接続して構成した点である。初期状態では、ＦＥＴ５８はオンされている。
【００６１】
ＦＥＴ５８をオンした時は、抵抗５５，５６を並列接続した状態（以下「検出抵抗並列状態」と言う）となり、ＦＥＴ５８をオフした時は、過電流検出抵抗部５４は抵抗５５単独の状態（以下「検出抵抗単独状態」と言う）となる。即ち、ＦＥＴ５８をオン，オフすることにより、２つの状態に切り替え得る構成とした。
なお、制御回路５からの切替信号Ｐ2 は、図２においては過電流検出抵抗部５４の内部接続構成の切替信号として用いられる。
【００６２】
第１の実施形態では、比較基準電圧発生抵抗部４６の構成を２つの状態に切り替えることにより、大過電流の検出と小過電流の検出とを区別することが出来るようにしていた。即ち、図１では、大過電流の場合、抵抗４７単独状態でも抵抗４７，４８並列状態でも、過電流検出回路８は過電流検出信号を出力するが、小過電流の場合は抵抗４７単独状態の時のみに過電流検出信号を出力するということで区別していた。
これに対し第２の実施形態では、過電流検出抵抗部５４の内部接続構成を２つの状態に切り替えることにより、大過電流の検出と小過電流の検出とを区別することが出来るようにしたものである。
【００６３】
次に、過電流保護電源装置１の動作について説明する。
正常時の動作は、次の通りである。
最初スイッチ３をオンすると、制御回路５はＦＥＴ１８をオンする信号Ｐ1 （Ｈレベル信号）を生成すると共に、過電流検出抵抗部５４のＦＥＴ５８をオンする（検出抵抗並列状態にする）信号Ｐ2 （Ｌレベル信号）を生成する。
ＦＥＴ１８がオンされると、直流電源１７から負荷１６への電力の供給が開始される。電流検出電圧ＶY は、抵抗５５，５６の並列接続体に生ずる電圧降下として現れる。一方、比較基準電圧ＶX は、抵抗４７に生ずる電圧降下として現れ、これはＦＥＴ１８のドレイン・ソース間電圧ＶDSが変化しても変化しない。
【００６４】
ＦＥＴ１８を流れる電流ＩD が正常範囲であれば、電圧ＶDSも大にはならない。そのため、電流検出電圧ＶY は低下することはなく、ＶY ＞ＶX を維持し（電流ＩD が正常ならば、ＶY ＞ＶX となるよう予め設定しておく）、過電流検出回路８の出力はＬレベル信号である。
Ｌレベル信号が入力された制御回路５は、ＦＥＴ１８をオフする信号を生成することはなく、ＦＥＴ１８のオンは継続される。
電力供給を終了したい時には、再度スイッチ３をオフする。すると制御回路５は、ＦＥＴ１８をオフする。
【００６５】
過電流が流れた場合の動作は、次の通りである。
（１）大過電流の場合
過電流検出抵抗部５４は、初期状態ではＦＥＴ５８はオンとされ、抵抗５５，５６の並列接続とされている（検出抵抗並列状態）。これに電流供給部５１から電流が流され、点Ｙに電流検出電圧ＶY が生成されている。この状態の時にＦＥＴ１８から負荷１６への回路でデッドショートが発生し、大過電流が流れると、ＦＥＴ１８のドレイン・ソース間電圧ＶDSは増大し、点Ｓの電圧ＶS は低下する。そのためＦＥＴ５３を流れる電流は減少し、電流検出電圧ＶY は低下する。
【００６６】
ＶX ＞ＶY となると、過電流検出回路８の出力はＨレベル信号となり、それが制御回路５の過電流種類判別回路２０に入力される。すると、図１で述べたように、信号Ｐ2 としては反転した信号（Ｈレベル信号）が出されて、過電流検出抵抗部５４へ送られる。Ｈレベルの信号Ｐ2 は、反転回路５７で反転されてＬレベル信号となり、ＦＥＴ５８をオフし、過電流検出抵抗部５４を抵抗５５単独の状態（検出抵抗単独状態）に切り替える。
抵抗５５，５６の並列接続抵抗値より、抵抗５５単独の抵抗値の方が大であるから、この切替により過電流検出抵抗部５４の抵抗値は大となる。従って、電流検出電圧ＶY は大になる。
【００６７】
大過電流の場合には、過電流検出抵抗部５４が抵抗５５単独状態に切り替えられても、ＶX ＞ＶY となるように予め回路定数を設定しておくから、過電流検出回路８からは切替え後も引き続いてＨレベル信号が出力される。
そのため、図１の例で説明したように動作し、過電流種類判別回路２０により大過電流だと判別され、ＦＥＴ１８がオフされる。
かくして、大過電流の場合、過電流検出抵抗部５４を検出抵抗単独状態に切替えた後、直ちにＦＥＴ１８がオフされ、保護がなされる。
【００６８】
（２）小過電流が長時間（所定時間以上）流れる場合
過電流検出抵抗部５４が抵抗５５，５６並列状態にされているときに過電流が発生すると、電流検出電圧ＶY が低下してＶX ＞ＶY となる。すると、過電流検出回路８の出力がＨレベル信号となり、それが制御回路５に入力される。
過電流種類判別回路２０は図１で述べたように動作し、信号Ｐ2 を反転し（Ｈレベル信号にし）、過電流検出抵抗部５４を抵抗５５単独状態に切り替える。この状態は、第１の所定時間Ｔ1 の間維持される。
一方、カウンタ部２３はカウントアップされ（最初だからカウント１になる）、ディジタルフィルタ部２２は、もし第２の所定時間Ｔ2 が経過するまでＨレベル信号が入力され続けるならば、Ｈレベル信号を出力しようという状態になる。
【００６９】
小過電流の場合、過電流検出抵抗部５４が抵抗５５単独状態にされた時に生ずる電流検出電圧ＶY は、比較基準電圧ＶX までは低下しないように回路が予め作られているので、抵抗５５単独状態に切り替えられるとＶX ＜ＶY となる。そのため、過電流検出回路８の出力はＬレベル信号に変わる。この状態で時間Ｔ1 が経過すると、タイマ部２１から出ていたＨレベル信号も途絶えるので、ＯＲ回路２６の出力はＬレベル信号に変る。そのため、切替信号Ｐ2 はＬレベル信号となり、過電流検出抵抗部５４のＦＥＴ５８はオンされ、再び抵抗５５，５６並列状態に復帰する。
【００７０】
ディジタルフィルタ部２２は、過電流検出抵抗部５４が抵抗５５単独状態に切替えられ、過電流検出回路８からの出力がＬレベル信号になった時点（Ｈレベル信号が途絶えた時点）で、前回Ｈレベル信号が入力された効果はなくなり、ディジタルフィルタ部２２の状態はいったん振り出しに戻される。従って、ディジタルフィルタ部２２からＨレベル信号が出力されることはない。
【００７１】
小過電流が長時間流れる場合、過電流検出抵抗部５４を抵抗５５，５６並列状態に復帰させた時でもまだ小過電流が続いているから、またＶX ＞ＶY となる。従って、また過電流検出回路８からＨレベル信号が出力され、制御回路５に入力され、過電流種類判別回路２０は先程と同様の動作を行う。但し、カウンタ部２３のカウント値は、またＨレベル信号が入力されたことによりカウントアップし、１つだけ増加した値となる。
【００７２】
以後、小過電流が流れている間中、過電流検出抵抗部５４において、抵抗５５単独状態への切り替え、抵抗５５，５６並列状態への復帰が繰り返される。カウンタ部２３の値は、過電流検出回路８からＨレベル信号が入力される度にカウントアップされ、所定値Ｎに達したところで、Ｈレベル信号を出力する。１回の切替，復帰に要する時間は一定（＝Ｔ1 ）であるから、カウント値がＮに達するまでの時間も所定の一定時間（Ｎ回到達時間）となる。つまり、小過電流がその所定時間（Ｎ回到達時間）流れると、カウント値はＮに達し、カウンタ部２３からＨレベル信号が出力される。
この出力はＯＲ回路２４へ入力され、Ｈレベル信号を出力させ、ＦＥＴ１８をオフさせる。即ち、小過電流でも所定時間（Ｎ回到達時間）流れていると、ＦＥＴ１８をオフする。そうする理由は、小過電流でも長時間流れていると、ＦＥＴ１８や配線１５等が焼損される恐れがあるので、その保護をする必要があるからである。
【００７３】
（３）小過電流が短時間（所定時間以下）しか流れなかった場合
短時間とは、図１の例で説明したように、カウンタ部２３のカウント値が所定値Ｎに達しない程度の時間のことである。この場合には、小過電流が流れている間は過電流検出抵抗部５４において、抵抗５５，５６並列状態と抵抗５５単独状態との間の切替，復帰を繰返すだけである。つまり、抵抗５５，５６並列状態にされた時は、過電流検出回路８から過電流検出信号が出力されるが、抵抗５５単独状態にされた時は出力されないということを繰返す。
【００７４】
小過電流が所定時間内（カウント値が所定値Ｎに達する前）に消滅し、正常電流に戻ると、図１の場合と同様に、過電流種類判別回路２０は元の状態に戻り、結局、ＦＥＴ１８をオフすることはせずに終わる。小過電流が短時間しか流れない場合は、ＦＥＴ１８や配線１５等が焼損される恐れはなく、ＦＥＴ１８をオフするという保護動作は必要ないからである。
電源投入時に流れる突入電流は短時間しか流れないから、この場合（短時間小過電流の場合）に該当する。従って、突入電流が流れた時にＦＥＴ１８がオフされるというような誤遮断が生ずることはなくなる。
【００７５】
なお、ＦＥＴ１８のゲート絶縁被膜が破壊され、オン抵抗が増大すると、ＦＥＴ１８の温度は上昇し始める。過電流検出抵抗部５４が抵抗５５，５６並列状態において、オン抵抗増大によりドレイン・ソース間電圧ＶDSが増大すると、電流検出電圧ＶY は小になる。やがて、ＶX ＞ＶY となり過電流検出動作がなされ、過電流検出抵抗部５４が抵抗５５単独状態に切り替えられる。つまり、抵抗５５，５６並列状態においてＶX ＝ＶY となる時のＶDSをＶDS1 とすると、ＶDS＞ＶDS1 となった時に、過電流検出抵抗部５４は抵抗５５単独状態に切り替えられる。
【００７６】
ＶDSが更に増大し、抵抗５５単独状態においてＶX ＝ＶY となる時のＶDSを、ＶDS2 とする。ＶDSがＶDS1 以上となったものの、ＶDS2 より小さいという状態が所定時間以上続くと、小過電流が所定時間以上流れた場合と同等となるので、ＦＥＴ１８はオフされる。所定時間内にＶDS1 より小となれば、回路は元の状態に戻される。即ち、過電流種類判別回路２０はリセットされ、過電流検出抵抗部５４は抵抗５５，５６並列状態にされる。
もし、所定時間までにＶDSがＶDS2 より大になると、大過電流が流れた場合と同等になるので、ＦＥＴ１８はオフされる。
即ち、ＦＥＴ１８の温度を検出して保護動作を行う回路を別途設けなくとも、ＦＥＴ１８や配線１５の過熱保護を行うことが出来る。
【００７７】
（第３の実施形態）
図３は、本発明の第３の実施形態を示す図である。符号は図１のものに対応し、６０は過電流検出電圧生成回路、６１は電流供給部、６２は抵抗、６３はＦＥＴ、６４は抵抗、６５は電流源、６６は過電流検出抵抗部、６７，６８は抵抗、６９はＦＥＴ、７０は比較基準電圧生成回路、７１は電流供給部、７２は抵抗、７３はＦＥＴ、７４は比較基準電圧発生抵抗部、７５は抵抗、Ｆ，Ｇ，ＨはＦＥＴ３２，７３，６３のソースと抵抗３１，７２，６２との接続点、ＶF ，ＶG ，ＶH は接続点Ｆ，Ｇ，Ｈの電圧である。
【００７８】
図１の構成と対応する構成については、説明を省略する。図３の過電流検出電圧生成回路６０の内部接続構成は、図１の比較基準電圧生成回路４０の内部接続構成と同じにされている。同様に、図３の比較基準電圧生成回路７０の内部接続構成は、図１の過電流検出電圧生成回路５０の内部接続構成と同じにされている。つまり、同じ内部接続構成の回路を、図１と図３とでは役割を交替させている。
また、バイアス電圧生成回路３０を、図１では直流電源１７と接地との間に接続していたが、図３ではＦＥＴ１８と負荷１６との接続点Ｓと接地との間に接続している。
【００７９】
まず、図１と異なっている構成部分について説明する。
過電流検出電圧生成回路６０は、過電流に対応した電圧を生成する回路であり、電流供給部６１と過電流検出抵抗部６６とが直列接続されて構成される。この直列接続体の電流供給部６１側は、直流電源１７に接続され（点Ｄ）、過電流検出抵抗部６６側は接地される。
電流供給部６１から過電流検出抵抗部６６に流す電流により、過電流検出抵抗部６６の両端間に電圧降下を発生させる。電流供給部６１と過電流検出抵抗部６６との接続点をＹとし、点Ｙの電圧をＶY とすると、ＶY は過電流検出抵抗部６６における電圧降下であり、これを電流検出電圧として用いる。
【００８０】
電流供給部６１は、抵抗６２，ＦＥＴ６３，抵抗６４および電流源６５で構成される。ＦＥＴ６３のソースは抵抗６２に接続され、抵抗６２の他端は直流電源１７に接続される（点Ｄ）。ＦＥＴ６３のドレインは、過電流検出抵抗部６６に接続される。ＦＥＴ６３のゲートは、電流源６５に接続されると共に、抵抗６４を介して点Ｅに接続される。即ち、バイアス電圧生成回路３０からのバイアス電圧ＶE は、抵抗６４を介してＦＥＴ６３のゲートに印加される。
以上のように接続されたＦＥＴ６３は、いわゆるソースフォロアと呼ばれる接続構成にされて、動作することになる。
【００８１】
過電流検出抵抗部６６は、抵抗６７，６８およびＦＥＴ６９で構成される。抵抗６８とＦＥＴ６９とが直列接続され、その直列接続体に対して抵抗６７が並列接続される。ＦＥＴ６９はスイッチ素子として用いられており、初期状態ではオフとされている。
過電流検出抵抗部６６は、ＦＥＴ６９がオフのときは抵抗６７のみで構成され、ＦＥＴ６９がオンのときは並列接続された抵抗６７，６８で構成される。説明の便宜上、抵抗６７のみの状態を「検出抵抗単独状態」と言い、抵抗６７，６８が並列接続されている状態を「検出抵抗並列状態」と言うことにする。過電流検出抵抗部６６の抵抗値の大きさは、検出抵抗単独状態の時より検出抵抗並列状態の時の方が小となる。
なお、検出抵抗単独状態と検出抵抗並列状態との切り替えは、制御回路５からの切替信号Ｐ2 により、ＦＥＴ６９をオン，オフすることにより行われる。
【００８２】
比較基準電圧生成回路７０は、過電流検出回路８に提供する比較基準電圧を生成する回路である。比較基準電圧生成回路７０は、電流供給部７１と比較基準電圧発生抵抗部７４とが直列接続されて構成される。この直列接続体の電流供給部７１側は、主回路のスイッチ素子であるＦＥＴ１８と負荷１６との接続点Ｓに接続され、比較基準電圧発生抵抗部７４側は接地される。なお、比較基準電圧発生抵抗部７４は、１つの抵抗７５で構成されている。
電流供給部７１から比較基準電圧発生抵抗部７４に流す電流により、比較基準電圧発生抵抗部７４の両端間に電圧降下が生ずる。電流供給部７１と比較基準電圧発生抵抗部７４との接続点をＸとし、点Ｘの電圧をＶX とすると、ＶX は比較基準電圧発生抵抗部７４における電圧降下である。この電圧ＶX を、比較基準電圧として用いる。
【００８３】
電流供給部７１は、抵抗７２とＦＥＴ７３とで構成される。ＦＥＴ７３のソースは抵抗７２に接続され、ドレインは比較基準電圧発生抵抗部７４に接続される。ＦＥＴ７３のゲートはバイアス電圧生成回路３０の点Ｅに接続され、バイアス電圧ＶE が印加される。
以上のように接続されたＦＥＴ７３は、いわゆるソースフォロアと呼ばれる接続構成にされて、動作することになる。
【００８４】
以上の回路で定めた比較基準電圧ＶX は、ＦＥＴ１８の電流ＩD が増大してＶDSが大になっても変化せず、電流検出電圧ＶY はＶDSが増大すれば増大する。次にそれを数式を用いて説明する。
但し、抵抗３１，６２，６４，７２，７５の抵抗値をそれぞれＲ31，Ｒ62，Ｒ64，Ｒ72，Ｒ75とし、抵抗６２，７２を流れる電流をそれぞれＩ62，Ｉ72とし、電流源３３を流れる電流をＩ33とし、ＦＥＴ３２，６３，７３のスレッシュホールド電圧をＶthとし、抵抗６４における電圧降下をＶ64とし、点Ｓの電圧をＶS とする。
【００８５】
まず図３中の電圧ＶF ，ＶG ，ＶH を求めると、次のようになる。
ＶF ＝ＶE ＋Ｖth （１）
ＶG ＝ＶE ＋Ｖth （２）
ＶH ＝ＶE ＋Ｖth−Ｖ64 （３）
（１）（２）式より次式を得る。
ＶF ＝ＶG （４）
（１）式を（３）に代入し、次式を得る。
ＶH ＝ＶF −Ｖ64 （５）
【００８６】
比較基準電圧ＶX は、次式で表される。
ＶX ＝Ｒ75×Ｉ72＝Ｒ75（ＶS −ＶG ）／Ｒ72 （６）
（４）式を（６）式に代入し、次式を得る。
ＶX ＝Ｒ75（ＶS −ＶF ）／Ｒ72 （７）
一方、ＶS −ＶF ＝Ｒ31×Ｉ33であるから（７）式は次のようになる。
ＶX ＝Ｒ75×Ｒ31×Ｉ33／Ｒ72 （８）
（８）式より理解されるように、Ｒ75，Ｒ31，Ｉ33，Ｒ72は一定値であるから、ＶX はＶDSが変化しても一定である。
【００８７】
電流検出電圧ＶY は、過電流検出抵抗部６６が抵抗６７単独状態のとき、次式で表される。
ＶY ＝Ｒ67×Ｉ62＝Ｒ67（ＶD −ＶH ）／Ｒ62 （９）
（５）式を（９）式に代入し、次式を得る。
ＶY ＝Ｒ67×Ｉ62＝Ｒ67（ＶD −ＶF ＋Ｖ64）／Ｒ62 （１０）
ＶD ＝ＶDS＋ＶS であるから、次のようになる。
ＶY ＝Ｒ67（ＶDS＋ＶS −ＶF ＋Ｖ64）／Ｒ62 （１１）
ＶS −ＶF ＝Ｒ31×Ｉ33であるから、次のようになる。
ＶY ＝Ｒ67（ＶDS＋Ｒ31×Ｉ33＋Ｖ64）／Ｒ62 （１２）
【００８８】
（１２）式より理解されるように、Ｒ67，Ｒ31，Ｉ33，Ｖ64，Ｒ62は一定値であるから、ＶY はＶDSが増大すれば増大する。
過電流検出抵抗部６６が抵抗６７，６８並列状態のときの電流検出電圧ＶY は、（１２）式でＲ67の代わりに抵抗６７，６８の並列合成抵抗値を代入した値となる。やはり、ＶY はＶDSが増大すれば増大する。
【００８９】
次に、過電流保護電源装置１の動作について説明する。
正常時の動作は、次の通りである。
最初スイッチ３をオンすると、制御回路５はＦＥＴ１８をオンする信号Ｐ1 を生成すると共に、過電流検出抵抗部６６のＦＥＴ６９をオフする（検出抵抗単独状態にする）信号Ｐ2 を生成する。
【００９０】
ＦＥＴ１８がオンされると、直流電源１７から負荷１６への電力の供給が開始される。ＦＥＴ１８を流れる電流ＩD が正常範囲であれば、電圧ＶDSも大にはならない。そのため、電流検出電圧ＶY は増大することはなく、ＶX ＞ＶY を維持し（電流ＩD が正常ならばＶX ＞ＶY となるよう予め設定しておく）、過電流検出回路８の出力はＬレベル信号である。
Ｌレベル信号が入力された制御回路５は、ＦＥＴ１８をオフする信号を生成することはなく、ＦＥＴ１８のオンは継続される。
電力供給を終了したい時には、再度スイッチ３をオフする。すると制御回路５は、ＦＥＴ１８をオフする信号を生成し、ＦＥＴ１８をオフする。
【００９１】
過電流が流れた場合の動作は、次の通りである。
（１）大過電流の場合
過電流検出抵抗部６６は、初期状態ではＦＥＴ６９はオフとされ、抵抗６７のみとされている（検出抵抗単独状態）。これに電流供給部６１から電流が流され、点Ｙに電流検出電圧ＶY が生成されている。この状態の時にＦＥＴ１８から負荷１６への回路でデッドショートが発生し、大過電流が流れると、ＦＥＴ１８のドレイン・ソース間電圧ＶDSは増大し、前記したように電流検出電圧ＶY は増大する。
【００９２】
ＶX ＜ＶY となると、過電流検出回路８の出力はＨレベル信号となり、それが制御回路５の過電流種類判別回路２０に入力される。過電流種類判別回路２０は図１で述べたように動作し、信号Ｐ2 は反転され、過電流検出抵抗部６６のＦＥＴ６９はオンとされる。これにより、抵抗６７に対して抵抗６８を並列接続した構成に切り替えられる（検出抵抗並列状態へ切替）。
抵抗６７，６８並列状態の合成抵抗値は、抵抗６７単独の抵抗値Ｒ67より小であるから、並列接続状態に切り替えられた瞬間、ＶY は減少する。
【００９３】
大過電流の場合には、抵抗６７，６８並列状態に切り替えられても、ＶX ＜ＶY となるように予め回路定数を設定しておくから、過電流検出回路８からは切替え後も引き続いてＨレベル信号が出力される。過電流種類判別回路２０は図１で述べたように動作し、大過電流だと判別され、ＦＥＴ１８がオフされる。
かくして、大過電流の場合、過電流検出抵抗部６６を抵抗６７，６８並列状態に切替えた後、直ちにＦＥＴ１８がオフされ、保護がなされる。
【００９４】
（２）小過電流が長時間（所定時間以上）流れる場合
過電流検出抵抗部６６が抵抗６７単独状態にされている時に過電流が発生すると、電流検出電圧ＶY が増大してＶX ＜ＶY となる。すると、過電流検出回路８の出力がＨレベル信号となり、それが制御回路５に入力される。
過電流種類判別回路２０は図１で述べたように動作し、信号Ｐ2 が反転され、過電流検出抵抗部６６のＦＥＴ６９はオンされ、抵抗６７，６８並列状態へ切り替えられる。この状態は、第１の所定時間Ｔ1 の間維持される。
カウンタ部２３はカウントアップされ、ディジタルフィルタ部２２は、もし第２の所定時間Ｔ2 が経過するまでＨレベル信号が入力され続けるならば、Ｈレベル信号を出力しようという状態になる。
【００９５】
小過電流の場合、過電流検出抵抗部６６が抵抗６７，６８並列状態とされた時、ＶY はＶX までは増大しないように回路が予め作られているので、抵抗６７，６８並列状態へ切り替えられるとＶX ＞ＶY となる。そのため、過電流検出回路８の出力はＬレベル信号に変わる。この状態で時間Ｔ1 が経過すると、タイマ部２１から出ていたＨレベル信号も途絶えるので、ＯＲ回路２６の出力はＬレベル信号に変る。そのため、過電流検出抵抗部６６のＦＥＴ６９はオフされ、再び抵抗６７単独状態へ復帰する。
【００９６】
ディジタルフィルタ部２２は、過電流検出抵抗部６６が抵抗６７単独状態から抵抗６７，６８並列状態に切替えられ、過電流検出回路８からの出力がＬレベル信号になった時点（Ｈレベル信号が途絶えた時点）で、前回Ｈレベル信号が入力された効果はなくなり、ディジタルフィルタ部２２の状態はいったん振り出しに戻される。従って、ディジタルフィルタ部２２からＨレベル信号が出力されることはない。
【００９７】
小過電流が長時間流れる場合、過電流検出抵抗部６６を抵抗６７単独状態に復帰させた時でもまだ小過電流が続いているから、またＶX ＜ＶY となる。従って、また過電流検出回路８からＨレベル信号が出力され、制御回路５に入力され、過電流種類判別回路２０は先程と同様の動作を行う。但し、カウンタ部２３のカウント値は、またＨレベル信号が入力されたことによりカウントアップし、１つだけ増加した値となる。
【００９８】
以後、小過電流が流れている間中、過電流検出抵抗部６６において、抵抗６７，６８並列状態への切り替え、抵抗６７単独状態への復帰が繰り返される。カウンタ部２３の値は、過電流検出回路８からＨレベル信号が入力される度にカウントアップされ、所定値Ｎに達したところで、Ｈレベル信号を出力する。１回の切替，復帰に要する時間は一定（＝Ｔ1 ）であるから、カウント値がＮに達するまでの時間も所定の一定時間（Ｎ回到達時間）となる。つまり、小過電流がその所定時間（Ｎ回到達時間）流れると、カウント値はＮに達し、カウンタ部２３からＨレベル信号が出力される。
すると、制御回路５からＦＥＴ１８をオフする信号が送られるので、Ｎ回に達するとＦＥＴ１８をオフする。小過電流でも長時間流れていると、ＦＥＴ１８や配線１５等が焼損される恐れがあるので、その保護をするためである。
【００９９】
（３）小過電流が短時間（所定時間以下）しか流れなかった場合
短時間とは、既に述べたように、カウンタ部２３のカウント値が所定値Ｎに達しない程度の時間のことである。この場合には、小過電流が流れている間は過電流検出抵抗部６６において、抵抗６７単独状態と抵抗６７，６８並列状態との間の切替，復帰を繰返すだけである。つまり、抵抗６７単独状態にされた時は、過電流検出回路８から過電流検出信号が出力されるが、抵抗６７，６８並列状態にされた時は出力されないということを繰返す。
【０１００】
小過電流が所定時間内（カウント値が所定値Ｎに達する前）に消滅し、正常電流に戻ると、図１の場合と同様に、過電流種類判別回路２０は元の状態に戻り、結局、ＦＥＴ１８をオフすることはせずに終わる。小過電流が短時間しか流れない場合は、ＦＥＴ１８や配線１５等が焼損される恐れはなく、ＦＥＴ１８をオフするという保護動作は必要ないからである。
電源投入時に流れる突入電流は短時間しか流れないから、この場合（短時間小過電流の場合）に該当する。従って、突入電流が流れた時にＦＥＴ１８がオフされるというような誤遮断が生ずることはなくなる。
【０１０１】
なお、ＦＥＴ１８のゲート絶縁被膜が破壊され、オン抵抗が増大すると、ＦＥＴ１８の温度は上昇し始める。過電流検出抵抗部６６が抵抗６７単独状態において、オン抵抗増大によりドレイン・ソース間電圧ＶDSが増大すると、電流検出電圧ＶY も増大する。やがて、ＶX ＜ＶY となり過電流検出動作がなされ、過電流検出抵抗部６６が抵抗６７，６８並列状態に切り替えられる。つまり、抵抗６７単独状態においてＶX ＝ＶY となる時のＶDSをＶDS1 とすると、ＶDS＞ＶDS1 となった時に、過電流検出抵抗部６６は抵抗６７，６８並列状態に切り替えられる。
【０１０２】
ＶDSが更に増大し、抵抗６７，６８並列状態においてＶX ＝ＶY となる時のＶDSを、ＶDS2 とする。ＶDSがＶDS1 以上となったものの、ＶDS2 より小さいという状態が所定時間以上続くと、小過電流が所定時間以上流れた場合と同等となるので、ＦＥＴ１８はオフされる。所定時間内にＶDS1 より小となれば、回路は元の状態に戻される。即ち、過電流種類判別回路２０はリセットされ、過電流検出抵抗部６６は抵抗６７単独状態に復帰される。
もし、所定時間までにＶDSがＶDS2 より大になると、大過電流が流れた場合と同等になるので、ＦＥＴ１８はオフされる。
即ち、ＦＥＴ１８の温度を検出して保護動作を行う回路を別途設けなくとも、ＦＥＴ１８や配線１５の過熱保護を行うことが出来る。
【０１０３】
（第４の実施形態）
図４は、第４の実施形態を示す図であり、符号は図１，図３のものに対応し、７６は抵抗、７７は反転回路、７８はＦＥＴである。図３の構成と対応する構成については、説明を省略する。図３の回路と比べて相違する点は、次の２点である。
第１の相違点は、過電流検出抵抗部６６を抵抗６７のみで構成した点である。
第２の相違点は、比較基準電圧発生抵抗部７４を、抵抗７６とＦＥＴ７８とを直列接続し、この直列接続体を抵抗７５に並列接続し、ＦＥＴ７８のゲートに反転回路７７を接続して構成した点である。初期状態では、ＦＥＴ７８はオンされている。
【０１０４】
ＦＥＴ７８をオンした時は、抵抗７５，７６を並列接続した状態（以下「比較基準抵抗並列状態」と言う）となり、ＦＥＴ７８をオフした時は、抵抗７５単独の状態（以下「比較基準抵抗単独状態」と言う）となる。即ち、ＦＥＴ７８をオン，オフすることにより、２つの状態に切り替え得る構成とした。
なお、制御回路５からの切替信号Ｐ2 は、図４においては比較基準電圧発生抵抗部７４の内部接続構成の切替信号として用いられる。
【０１０５】
第３の実施形態では、過電流検出抵抗部６６の構成を２つの状態に切り替えることにより、大過電流の検出と小過電流の検出とを区別することが出来るようにしていた。即ち、図３では、大過電流の場合、抵抗６７単独状態でも抵抗６７，６８並列状態でも過電流検出回路８は過電流検出信号を出力するが、小過電流の場合は抵抗６７単独状態の時にのみ過電流検出信号を出力するということで区別していた。
これに対し第４の実施形態では、比較基準電圧発生抵抗部７４の内部接続構成を２つの状態に切り替えることにより比較基準電圧ＶX の値を変え、大過電流の検出と小過電流の検出とを区別することが出来るようにしたものである。
【０１０６】
比較基準電圧発生抵抗部７４は、当初、抵抗７５，７６並列状態にされており、比較基準電圧ＶX は小である。ＦＥＴ１８を流れる電流ＩD が増大し、電流検出電圧ＶY も増大して過電流検出がなされると、抵抗７５単独状態に切り替えられ、比較基準電圧ＶX は大にされる。
図４の過電流保護電源装置１の動作は、図３の過電流保護電源装置１とほぼ同様であるので、説明は省略する。
ただ相違する点は、過電流を検出した後に内部接続構成の切替が行われるのが、図４では比較基準電圧発生抵抗部７４である点である（図３では過電流検出抵抗部６６が切り替えられていた）。
【符号の説明】
【０１０７】
１…過電流保護電源装置、２…スイッチ部、３…スイッチ、４…抵抗、５…制御回路、６…抵抗、７…コンパレータ、８…過電流検出回路、９…マルチソースＦＥＴ、１０…副ＦＥＴ、１１…主ＦＥＴ、１２…温度センサ、１３…比較基準電圧回路、１４…抵抗、１５…配線、１６…負荷、１７…直流電源、１８…ＦＥＴ、２０…過電流種類判別回路、２１…タイマ部、２２…ディジタルフィルタ部、２３…カウンタ部、２４…ＯＲ回路、２５…ＡＮＤ回路、２６…ＯＲ回路、３０…バイアス電圧生成回路、３１…抵抗、３２…ＦＥＴ、３３…電流源、４０…比較基準電圧生成回路、４１…電流供給部、４２…抵抗、４３…ＦＥＴ、４４…抵抗、４５…電流源、４６…比較基準電圧発生抵抗部、４７，４８…抵抗、４９…ＦＥＴ、５０…過電流検出電圧生成回路、５１…電流供給部、５２…抵抗、５３…ＦＥＴ、５４…過電流検出抵抗部、５５，５６…抵抗、５７…反転回路、５８…ＦＥＴ、６０…過電流検出電圧生成回路、６１…電流供給部、６２…抵抗、６３…ＦＥＴ、６４…抵抗、６５…電流源、６６…過電流検出抵抗部、６７，６８…抵抗、６９…ＦＥＴ、７０…比較基準電圧生成回路、７１…電流供給部、７２…抵抗、７３…ＦＥＴ、７４…比較基準電圧発生抵抗部、７５，７６…抵抗、７７…反転回路、７８…ＦＥＴ
【特許請求の範囲】
【請求項１】
直流電源と負荷との間に制御回路により制御されるスイッチ用の第１のＦＥＴ（電界効果トランジスタ）が接続されて成る電源装置に対し、
前記直流電源と接地との間に接続され、バイアス電圧を生成するバイアス電圧生成回路と、
第１の電流供給部と過電流検出抵抗部とが接続点Ｙで接続された直列接続体で構成され、該直列接続体は前記負荷と第１のＦＥＴとの接続点と接地との間に接続され、接続点Ｙに生成される電流検出電圧ＶY が前記第１のＦＥＴのドレイン・ソース間電圧ＶDSに応じて変化するよう前記バイアス電圧が前記第１の電流供給部に印加されて成る過電流検出電圧生成回路と、
第２の電流供給部と比較基準電圧発生抵抗部とが接続点Ｘで接続された直列接続体で構成され、該直列接続体は前記直流電源と接地との間に接続され、前記比較基準電圧発生抵抗部へ供給する電流が一定となるよう前記バイアス電圧が前記第２の電流供給部に印加され、接続点Ｘに比較基準電圧ＶX を生成する比較基準電圧生成回路と、
前記電流検出電圧ＶY と前記比較基準電圧ＶX とを比較して過電流検出信号を前記制御回路５へ入力する過電流検出回路と
を付加すると共に、
予め定めた過電流の種類を判別するため過電流検出に関係している構成を、過電流として検出される電流値が異なるよう切り替える切替信号を発すると共に、過電流保護が必要な種類と判別した場合には前記第１のＦＥＴをオフする信号を発する過電流種類判別回路を前記制御回路内に設けた
ことを特徴とする過電流保護電源装置。
【請求項２】
比較基準電圧発生抵抗部は、第１の抵抗と第２のＦＥＴとの直列接続体に対して第２の抵抗が並列接続され、初期状態では該第２のＦＥＴがオフされている構成とされ、
過電流種類判別回路は、直ちに遮断しなければ回路構成要素を焼損するほど大きいという第１種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが焼損する恐れのある第１の所定時間以上流れ続けているという第２種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが該第１の所定時間より短時間しか流れなかったという第３種類の過電流かを判別する構成を具えると共に、
前記第２のＦＥＴがオフされている状態において過電流検出回路から過電流検出信号が入力された時点では前記第２のＦＥＴをオンする切替信号を生成し、該時点から第２の所定時間経過した時点では前記第２のＦＥＴをオフする切替信号を生成する構成を具えたものとされている
ことを特徴とする請求項１記載の過電流保護電源装置。
【請求項３】
過電流検出抵抗部は、第３の抵抗と第３のＦＥＴとの直列接続体に対して第４の抵抗が並列接続され、該第３のＦＥＴのゲートに第１の反転回路が接続され、初期状態では該第３のＦＥＴがオンされている構成とされ、
過電流種類判別回路は、直ちに遮断しなければ回路構成要素を焼損するほど大きいという第１種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが焼損する恐れのある第１の所定時間以上流れ続けているという第２種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが該第１の所定時間より短時間しか流れなかったという第３種類の過電流かを判別する構成を具えると共に、
前記第３のＦＥＴがオンされている状態において過電流検出回路から過電流検出信号が入力された時点では前記第３のＦＥＴをオフする切替信号を生成し、該時点から第２の所定時間経過した時点では前記第３のＦＥＴをオンする切替信号を生成する構成を具えたものとされている
ことを特徴とする請求項１記載の過電流保護電源装置。
【請求項４】
直流電源と負荷との間に制御回路により制御されるスイッチ用の第１のＦＥＴ（電界効果トランジスタ）が接続されて成る電源装置に対し、
前記負荷と第１のＦＥＴとの接続点と接地との間に接続され、バイアス電圧を生成するバイアス電圧生成回路と、
第２の電流供給部と比較基準電圧発生抵抗部とが接続点Ｘで接続された直列接続体で構成され、該直列接続体は前記負荷と第１のＦＥＴとの接続点と接地との間に接続され、前記比較基準電圧発生抵抗部へ供給する電流が一定となるよう前記バイアス電圧が前記第２の電流供給部に印加され、接続点Ｘに比較基準電圧ＶX を生成する比較基準電圧生成回路と、
第１の電流供給部と過電流検出抵抗部とが接続点Ｙで接続された直列接続体で構成され、該直列接続体は前記直流電源と接地との間に接続され、接続点Ｙに生成される電流検出電圧ＶY が前記第１のＦＥＴのドレイン・ソース間電圧ＶDSに応じて変化するよう前記バイアス電圧が前記第１の電流供給部に印加されて成る過電流検出電圧生成回路と、
前記電流検出電圧ＶY と前記比較基準電圧ＶX とを比較して過電流検出信号を前記制御回路へ入力する過電流検出回路と
を付加すると共に、
予め定めた過電流の種類を判別するため過電流検出に関係している構成を、過電流として検出される電流値が異なるよう切り替える切替信号を発すると共に、過電流保護が必要な種類と判別した場合には前記第１のＦＥＴをオフする信号を発する過電流種類判別回路を前記制御回路内に設けた
ことを特徴とする過電流保護電源装置。
【請求項５】
過電流検出抵抗部は、第５の抵抗と第４のＦＥＴとの直列接続体に対して第６の抵抗が並列接続され、初期状態では該第４のＦＥＴがオフされている構成とされ、
過電流種類判別回路は、直ちに遮断しなければ回路構成要素を焼損するほど大きいという第１種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが焼損する恐れのある第１の所定時間以上流れ続けているという第２種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが該第１の所定時間より短時間しか流れなかったという第３種類の過電流かを判別する構成を具えると共に、
前記第４のＦＥＴがオフされている状態において過電流検出回路から過電流検出信号が入力された時点では前記第４のＦＥＴをオンする切替信号を生成し、該時点から第２の所定時間経過した時点では前記第４のＦＥＴをオフする切替信号を生成する構成を具えたものとされている
ことを特徴とする請求項４記載の過電流保護電源装置。
【請求項６】
比較基準電圧発生抵抗部は、第７の抵抗と第５のＦＥＴとの直列接続体に対して第８の抵抗が並列接続され、該第５のＦＥＴのゲートに第２の反転回路が接続され、初期状態では該第５のＦＥＴがオンされている構成とされ、
過電流種類判別回路は、直ちに遮断しなければ回路構成要素を焼損するほど大きいという第１種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが焼損する恐れのある第１の所定時間以上流れ続けているという第２種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが該第１の所定時間より短時間しか流れなかったという第３種類の過電流かを判別する構成を具えると共に、
前記第５のＦＥＴがオンされている状態において過電流検出回路から過電流検出信号が入力された時点では前記第５のＦＥＴをオフする切替信号を生成し、該時点から第２の所定時間経過した時点では前記第５のＦＥＴをオンする切替信号を生成する構成を具えたものとされている
ことを特徴とする請求項４記載の過電流保護電源装置。
【請求項１】
直流電源と負荷との間に制御回路により制御されるスイッチ用の第１のＦＥＴ（電界効果トランジスタ）が接続されて成る電源装置に対し、
前記直流電源と接地との間に接続され、バイアス電圧を生成するバイアス電圧生成回路と、
第１の電流供給部と過電流検出抵抗部とが接続点Ｙで接続された直列接続体で構成され、該直列接続体は前記負荷と第１のＦＥＴとの接続点と接地との間に接続され、接続点Ｙに生成される電流検出電圧ＶY が前記第１のＦＥＴのドレイン・ソース間電圧ＶDSに応じて変化するよう前記バイアス電圧が前記第１の電流供給部に印加されて成る過電流検出電圧生成回路と、
第２の電流供給部と比較基準電圧発生抵抗部とが接続点Ｘで接続された直列接続体で構成され、該直列接続体は前記直流電源と接地との間に接続され、前記比較基準電圧発生抵抗部へ供給する電流が一定となるよう前記バイアス電圧が前記第２の電流供給部に印加され、接続点Ｘに比較基準電圧ＶX を生成する比較基準電圧生成回路と、
前記電流検出電圧ＶY と前記比較基準電圧ＶX とを比較して過電流検出信号を前記制御回路５へ入力する過電流検出回路と
を付加すると共に、
予め定めた過電流の種類を判別するため過電流検出に関係している構成を、過電流として検出される電流値が異なるよう切り替える切替信号を発すると共に、過電流保護が必要な種類と判別した場合には前記第１のＦＥＴをオフする信号を発する過電流種類判別回路を前記制御回路内に設けた
ことを特徴とする過電流保護電源装置。
【請求項２】
比較基準電圧発生抵抗部は、第１の抵抗と第２のＦＥＴとの直列接続体に対して第２の抵抗が並列接続され、初期状態では該第２のＦＥＴがオフされている構成とされ、
過電流種類判別回路は、直ちに遮断しなければ回路構成要素を焼損するほど大きいという第１種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが焼損する恐れのある第１の所定時間以上流れ続けているという第２種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが該第１の所定時間より短時間しか流れなかったという第３種類の過電流かを判別する構成を具えると共に、
前記第２のＦＥＴがオフされている状態において過電流検出回路から過電流検出信号が入力された時点では前記第２のＦＥＴをオンする切替信号を生成し、該時点から第２の所定時間経過した時点では前記第２のＦＥＴをオフする切替信号を生成する構成を具えたものとされている
ことを特徴とする請求項１記載の過電流保護電源装置。
【請求項３】
過電流検出抵抗部は、第３の抵抗と第３のＦＥＴとの直列接続体に対して第４の抵抗が並列接続され、該第３のＦＥＴのゲートに第１の反転回路が接続され、初期状態では該第３のＦＥＴがオンされている構成とされ、
過電流種類判別回路は、直ちに遮断しなければ回路構成要素を焼損するほど大きいという第１種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが焼損する恐れのある第１の所定時間以上流れ続けているという第２種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが該第１の所定時間より短時間しか流れなかったという第３種類の過電流かを判別する構成を具えると共に、
前記第３のＦＥＴがオンされている状態において過電流検出回路から過電流検出信号が入力された時点では前記第３のＦＥＴをオフする切替信号を生成し、該時点から第２の所定時間経過した時点では前記第３のＦＥＴをオンする切替信号を生成する構成を具えたものとされている
ことを特徴とする請求項１記載の過電流保護電源装置。
【請求項４】
直流電源と負荷との間に制御回路により制御されるスイッチ用の第１のＦＥＴ（電界効果トランジスタ）が接続されて成る電源装置に対し、
前記負荷と第１のＦＥＴとの接続点と接地との間に接続され、バイアス電圧を生成するバイアス電圧生成回路と、
第２の電流供給部と比較基準電圧発生抵抗部とが接続点Ｘで接続された直列接続体で構成され、該直列接続体は前記負荷と第１のＦＥＴとの接続点と接地との間に接続され、前記比較基準電圧発生抵抗部へ供給する電流が一定となるよう前記バイアス電圧が前記第２の電流供給部に印加され、接続点Ｘに比較基準電圧ＶX を生成する比較基準電圧生成回路と、
第１の電流供給部と過電流検出抵抗部とが接続点Ｙで接続された直列接続体で構成され、該直列接続体は前記直流電源と接地との間に接続され、接続点Ｙに生成される電流検出電圧ＶY が前記第１のＦＥＴのドレイン・ソース間電圧ＶDSに応じて変化するよう前記バイアス電圧が前記第１の電流供給部に印加されて成る過電流検出電圧生成回路と、
前記電流検出電圧ＶY と前記比較基準電圧ＶX とを比較して過電流検出信号を前記制御回路へ入力する過電流検出回路と
を付加すると共に、
予め定めた過電流の種類を判別するため過電流検出に関係している構成を、過電流として検出される電流値が異なるよう切り替える切替信号を発すると共に、過電流保護が必要な種類と判別した場合には前記第１のＦＥＴをオフする信号を発する過電流種類判別回路を前記制御回路内に設けた
ことを特徴とする過電流保護電源装置。
【請求項５】
過電流検出抵抗部は、第５の抵抗と第４のＦＥＴとの直列接続体に対して第６の抵抗が並列接続され、初期状態では該第４のＦＥＴがオフされている構成とされ、
過電流種類判別回路は、直ちに遮断しなければ回路構成要素を焼損するほど大きいという第１種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが焼損する恐れのある第１の所定時間以上流れ続けているという第２種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが該第１の所定時間より短時間しか流れなかったという第３種類の過電流かを判別する構成を具えると共に、
前記第４のＦＥＴがオフされている状態において過電流検出回路から過電流検出信号が入力された時点では前記第４のＦＥＴをオンする切替信号を生成し、該時点から第２の所定時間経過した時点では前記第４のＦＥＴをオフする切替信号を生成する構成を具えたものとされている
ことを特徴とする請求項４記載の過電流保護電源装置。
【請求項６】
比較基準電圧発生抵抗部は、第７の抵抗と第５のＦＥＴとの直列接続体に対して第８の抵抗が並列接続され、該第５のＦＥＴのゲートに第２の反転回路が接続され、初期状態では該第５のＦＥＴがオンされている構成とされ、
過電流種類判別回路は、直ちに遮断しなければ回路構成要素を焼損するほど大きいという第１種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが焼損する恐れのある第１の所定時間以上流れ続けているという第２種類の過電流か、あるいは直ちに遮断しなくとも回路構成要素は焼損されない大きさだが該第１の所定時間より短時間しか流れなかったという第３種類の過電流かを判別する構成を具えると共に、
前記第５のＦＥＴがオンされている状態において過電流検出回路から過電流検出信号が入力された時点では前記第５のＦＥＴをオフする切替信号を生成し、該時点から第２の所定時間経過した時点では前記第５のＦＥＴをオンする切替信号を生成する構成を具えたものとされている
ことを特徴とする請求項４記載の過電流保護電源装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−２３５３９８（Ｐ２０１２−２３５３９８Ａ）
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願番号】特願２０１１−１０３９２１（Ｐ２０１１−１０３９２１）
【出願日】平成２３年５月８日（２０１１．５．８）
【出願人】（５１１１０１２６５）
【Ｆターム（参考）】
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願日】平成２３年５月８日（２０１１．５．８）
【出願人】（５１１１０１２６５）
【Ｆターム（参考）】
[ Back to top ]