【課題】出力波形に付加される遅延の増大を抑制することが可能な出力回路を提供すること。
【解決手段】本発明にかかる出力回路は、高電位側電源端子と外部出力端子Ｖｏｕｔとの間に設けられ、電源電圧ＶＤＤ〜接地電圧ＶＳＳ間の電圧範囲を振幅する一対の増幅信号の一方に基づいてソース−ドレイン間に流れる電流が制御される出力トランジスタＭＰ１１と、低電位側電源端子と外部出力端子Ｖｏｕｔとの間に設けられ、一対の増幅信号の他方に基づいてソース−ドレイン間に流れる電流が制御される出力トランジスタＭＮ１１と、電源電圧ＶＤＤより低く接地電圧ＶＳＳより高い中間電圧ＶＭＬが供給されている低電位側電源端子と、出力トランジスタＭＰ１１のゲートと、の間に設けられ、出力トランジスタＭＰ１１のゲート電圧と中間電圧ＶＭＬとの電圧差に基づいて出力トランジスタＭＰ１１のゲートをクランプするクランプ用トランジスタＭＰ１２と、を備える。 （もっと読む）

【課題】スイッチング素子を誤動作させずに高速低損失動作が可能なゲート駆動回路を部品点数の少ない簡易な回路を提供する。
【解決手段】ローサイドゲート駆動回路２から正極性の電圧が出力されるとハイサイドゲート駆動回路１は０Ｖを維持または負極性の電圧を出力し、ローサイドゲート駆動回路２からの出力が０Ｖまたは負極性の電圧を出力する時はハイサイドゲート駆動回路１から正極性の電圧が出力されるように制御を行なう。ハイサイドスイッチング素子５のゲート・ソース間にＮｃｈノーマリーオン型補助スイッチング素子１３のドレイン・ソースを接続し、トランス１５の1次側をゲート駆動回路１の出力に接続し、２次側をＮｃｈノーマリーオン型スイッチング素子１３のゲート・ソース間に接続し、ローサイドスイッチング素子６側もトランス及びＮｃｈノーマリーオン型スイッチング素子をハイサイドと同様に接続して電力変換回路を構成する。 （もっと読む）

【課題】サージ印加時における内部回路の誤動作を防止する。
【解決手段】半導体チップ（１０）は、複数のパッド（Ｐ１１、Ｐ１２）と、複数のパッド（Ｐ１１、Ｐ１２）と電源ライン（１５、１６）との間に接続された複数の静電破壊保護素子（１１Ｈ、１１Ｌ、１２Ｈ、１２Ｌ）と、複数のパッドのうち少なくとも２つのパッド（Ｐ１１、Ｐ１２）に現れる印加電圧（Ｓ１１、Ｓ１２）が同一の論理レベルか否かを監視するサージ検出部（１３）と、サージ検出部（１３）の検出結果（Ｓ１３）に応じてその動作が許可／禁止される内部回路（１４）と、を有する。 （もっと読む）

【課題】 電源電圧が所定の電位以上になって所定時間後に出力が解除状態になった後は定電流源の電流を流さないようにして消費電流を抑える遅延付き低電圧検出回路を実現する。
【解決手段】 電圧比較回路（１３）により検出対象の電圧が所定の電圧値以下になったことを検出した場合には出力状態を直ちに変化させ、電圧比較回路により検出対象の電圧が所定の電圧値以上になったことを検出した場合には電流回路（１４）により決まる遅延時間後に出力状態を変化させる低電圧検出回路において、電流回路は、電圧比較回路により検出対象の電圧が所定の電圧値以下になったことを検出した場合には、定電流源の電流を遮断する状態とし、電圧比較回路により検出対象の電圧が所定の電圧値以上になったことを検出した場合には、定電流源の電流を流す状態として電流回路によるコンデンサの充電を開始させ所定遅延時間後に定電流源に流れる電流を遮断するように構成した。 （もっと読む）

【課題】動作時の貫通電流を低減させ、かつ動作スピードをあまり損なわないチョッパ型コンパレータを得る。
【解決手段】インバータと接地電圧端子間にＮチャネル型ＭＯＳトランジスタ８を接続し、そのゲート端子に可変電圧源９を接続する。インバータと電源電圧端子間にＰチャネル型ＭＯＳトランジスタ７を接続し、そのゲート端子に可変電圧源１０を接続する。 （もっと読む）

【課題】互いにオンオフ状態が反転するように制御すべき２つのスイッチング素子の特性に応じて容易にデッドタイムを調整可能なスイッチ制御装置を提供する。
【解決手段】互いにオンオフ状態が反転するように制御する第１及び第２のスイッチング素子を備えるスイッチ制御装置であって、前記第１及び第２のスイッチング素子の内、一方のスイッチング素子に出力する制御信号をオフレベルに切替えた時点から、コンデンサの容量で設定される設定期間後に他方のスイッチング素子に出力する制御信号をオンレベルに切替える信号を出力する制御信号生成回路を備える。 （もっと読む）

【課題】スイッチング素子のターンオン直後における、過電流保護回路の誤動作防止と過電流検出遅れ防止とを両立させる。
【解決手段】半導体装置は、スイッチング素子１のセンス端子に流れるセンス電流を電圧（センス電圧）に変換するセンス抵抗４と、センス電圧が閾値を越えたときにスイッチング素子１の保護動作を行う過電流保護回路３とを備える。過電流保護回路３は、上記閾値を、第１基準電圧Ｖ_REF1またはそれよりも低い第２基準電圧Ｖ_REF2に切り替えることができる。過電流保護回路３は、スイッチング素子１が定常状態のときは、上記閾値を第２基準電圧Ｖ_REF2とし、スイッチング素子１のターンオン直後のミラー期間のときは、上記閾値を第１基準電圧Ｖ_REF1に設定する。 （もっと読む）

【課題】駆動に適した推奨値からずれた電気的特性を持つ負荷を駆動した場合でも誤検出を極力防止する。
【解決手段】しきい値生成回路１１は、抵抗１３、１４にしきい値生成電流ＩTH、ＩTLを流してしきい値電圧ＶTH、ＶTLを生成し、コンパレータ１２はシャント抵抗７の検出電圧Ｖａと比較して過電流検出信号Ｓｃを得る。しきい値補正回路１７は、平均負荷電流、負荷電流の交流変化分、電源電圧ＶＢが大きいほどしきい値電圧ＶTH、ＶTLを増やし、負荷４の温度が低いほどしきい値電圧ＶTH、ＶTLを増やす。 （もっと読む）

【課題】制御電源電圧が低下した場合においても、半導体デバイスの熱破壊を防止することが可能なパワーモジュールを提供する。
【解決手段】パワーモジュール１００は、半導体デバイス１０のＩＧＢＴ１１を駆動する駆動回路２０と、ＩＧＢＴ１１のコレクタ電流がトリップレベルに達したときにＩＧＢＴ１１の保護動作を行う保護回路３０と、駆動回路２０に供給される制御電源電圧Ｖ_Dを検出する制御電源電圧検出回路４０とを備える。保護回路３０は、制御電源電圧Ｖ_Dが所定値よりも低くなると、センス抵抗を抵抗Ｒ₁から抵抗Ｒ₁，Ｒ₂の直列回路に切り替えることで、トリップレベルを下げる。 （もっと読む）

【課題】負荷電流検出手段により検出された負荷電流を用いてリーク故障を確実に検出する。
【解決手段】駆動回路３３ａ、３３ｂの出力端子Ｔａ２、Ｔｂ２から電源線６に至る還流経路内にシャント抵抗９ａ、９ｂを接続し、電源線５と給電分岐点Ｎｓとの間に共通のシャント抵抗２４を接続する。駆動制御回路３２は、ＭＯＳＦＥＴ７ａ、７ｂをＰＷＭ駆動し、負荷電流検出回路１２ａ、１２ｂから負荷電流Ｉａ、Ｉｂを入力し、総電流検出回路２３から総電流Ｉｓを入力する。検出負荷電流Ｉａ、Ｉｂに対しそれぞれ対応するＰＷＭ駆動信号のオフ駆動期間をマスク処理し、マスク処理した検出負荷電流Ｉａｍ、Ｉｂｍを加算した加算電流Ｉｃｍと検出総電流Ｉｓとを比較する。両者が等しい場合には正常状態と判定し、異なる場合にはショート故障またはリーク故障が生じたと判定する。 （もっと読む）

【課題】所定のスイッチング動作を実行しつつ、破壊耐性を向上することが可能なハイサイドスイッチ回路を提供する。
【解決手段】電源電圧をスイッチングして出力するハイサイドスイッチ回路１００は、電源電圧Ｖｃｃが印加される電源端子１に一端が接続された第１の出力ＭＯＳトランジスタＭ１、第１の出力ＭＯＳトランジスタの他端に一端が接続され電圧出力端子２に他端が接続された第２の出力ＭＯＳトランジスタＭ２、第１の出力ＭＯＳトランジスタに流れる電流の検出信号を出力する電流検出回路６、第１の出力ＭＯＳトランジスタが線形領域で動作するように第１の出力ＭＯＳトランジスタのゲートに第１の制御電圧を印加する第１のゲートドライバ４、第２の出力ＭＯＳトランジスタが線形領域で動作するように第２の出力ＭＯＳトランジスタのゲートに第２の制御電圧を印加する第２のゲートドライバ５を備える。 （もっと読む）

【課題】トランジスタのゲートへの電流を防ぐ。
【解決手段】ノーマリーオン型の第１トランジスタと、ドレインが、第１トランジスタのソースと接続され、第１トランジスタとカスコード接続されたノーマリーオフ型の第２トランジスタと、第２トランジスタのソースと第１トランジスタのゲートとの間に設けられた、第２トランジスタのソースから第１トランジスタのゲートへと流れる電流を抑制する第１電流抑制部とを備えるトランジスタ回路を提供する。 （もっと読む）

【課題】双方向に導通可能なスイッチング素子に逆電流が流れた場合であってもスイッチング素子の損失を低減させることができるゲート駆動回路。
【解決手段】双方向に導通可能なスイッチング素子ＳＷと、スイッチング素子のオンオフを制御する制御部１１と、スイッチング素子に流れる電流を検出する電流検出部１２と、電流検出部によってスイッチング素子に逆方向の電流が流れたことが検出された時に、制御部によるオンオフの制御とは独立に、スイッチング素子をオン制御するゲート駆動部１３とを備える。 （もっと読む）

【課題】駆動用のスイッチ素子によって出力端子からの出力を制御する半導体装置において、端子に静電気が印加されたときに、スイッチ素子をより確実に保護し得る構成を、装置構成の大型化を抑えて実現する。
【解決手段】半導体装置１は、高電位側電源又は低電位側電源の一方からなる基準部にスイッチ素子の第１端子が接続され、出力端子Ｐ１にスイッチ素子の第２端子が接続されている。また、スイッチ素子と並列に第１保護素子が設けられている。また、基準部とは逆側の電源（他方部）と出力端子の間には第２保護素子が接続されている。そして、基準部とは逆側の電源（他方部）側には無効化手段が接続され、出力端子へのサージ電圧の印加によって駆動電圧が発生した場合に、当該駆動電圧の発生後の所定時間、制御入力端子への通電信号の入力を無効化し、所定時間の経過後に無効化を解除するように機能している。 （もっと読む）

【課題】アクティブクランプ動作期間を短縮するとともにＥＳＤ耐量を向上させたアクティブクランプ回路を提供する。
【解決手段】実施形態によれば、第１のスイッチ素子と、第１のダイオードと、第１の抵抗と、第１および第２の制御回路と、を備えたことを特徴とするアクティブクランプ回路が提供される。前記第１のダイオードは、前記第１のスイッチ素子の両端にかかる過電圧によりブレークダウンする。前記第１の抵抗は、前記第１のダイオードの電流を検出する。前記第１の制御回路は、前記第１の抵抗の両端の電圧を増幅して前記第１のスイッチ素子の電流を制御する。前記第２の制御回路は、前記第１の抵抗の両端の電圧に応じて前記第１のスイッチ素子の導通を制御する。 （もっと読む）

【課題】より簡単な構成で、出力トランジスタを確実にオフ状態に維持できるトランジスタ駆動回路を提供する。
【解決手段】ＮチャネルＭＯＳＦＥＴ５とコイル２との共通接続点；出力端子ＯＵＴとグランドとの間にフライホイールダイオード３を接続する。ＦＥＴ５のゲートには、ＮＰＮトランジスタ６及びＰＮＰトランジスタ７のプッシュプル回路により制御信号を出力し、トランジスタ７のベースとグランドとの間にＮＰＮトランジスタ１１を接続し、トランジスタ１１のベースとグランドとの間にＮチャネルＭＯＳＦＥＴ１４を接続して、ＦＥＴ１４にＰＷＭ信号を入力する。ダイオード１３は、ＦＥＴ１４がオフ状態になるとトランジスタ１１のベースにベース電流を供給し、ダイオード１５をダイオード１３のアノードとトランジスタ６及び７のベースとの間に接続する。ＮＰＮトランジスタ２２をＦＥＴ５のゲートと出力端子との間に接続し、トランジスタ２２をＰＷＭ信号に応じてＦＥＴ５がオフする際にオンさせる。 （もっと読む）

【課題】従来の電流駆動型半導体スイッチ８の駆動回路は、駆動回路における電力損失を抑制するためにスイッチやスイッチを制御するための手段が必要となり部品点数が増える。
【解決手段】電源１と電流駆動型半導体スイッチ８のベース又はゲート端子の間に接続される負の温度特性を有する第１の可変抵抗１０と、前記電流駆動型半導体スイッチ８のコレクタ又はドレイン電流による動作損失により過熱される熱伝導部１１を備え、前記第１の可変抵抗１０を前記熱伝導部１１により熱が供給されるように配置する。
本発明により、簡単な構成で部品点数を増やすことなく駆動回路における電力損失を抑制することができる。 （もっと読む）

【課題】窒化物ＦＥＴを高速スイッチング動作させることができ、且つ、サージ電圧から窒化物ＦＥＴを保護することができるスイッチング素子の保護回路。
【解決手段】直列に接続された高圧側素子Ｍ１及び低圧側素子Ｍ２と、高圧側素子をオンオフさせる信号を出力するハイサイドプリドライバ１１と、高圧側素子と逆のオンオフ状態になるように低圧素子をオンオフさせる信号を出力するローサイドプリドライバ１２と、高圧側素子と低圧側素子の接続点に制御端子が接続されたスイッチング素子Ｔｒ１と、スイッチング素子の一方の端子にカソードが接続されたダイオードＤ１と、ダイオードのアノードに入力端子が接続され、ダイオードのブレーク時にスイッチング素子の制御端子に電流を供給するとともに、低圧側素子のオフを指示する信号をローサイドプリドライバに供給する制御器２１とを備える。 （もっと読む）

【課題】駆動用半導体素子が意図せずに導通することを防止できる半導体素子制御装置を提供する。
【解決手段】駆動用トランジスタＴｒ１１は、一対の直流電源線１３、１４間に直流モータ１２とともに直列に接続される。抵抗素子Ｒ１３は、直流電源線１３と駆動用トランジスタＴｒ１１のゲート端子との間に接続される。コンデンサＣ１１および開路用トランジスタＴｒ１４の直列回路は、駆動用トランジスタＴｒ１１のゲート端子と直流電源線１４との間に接続される。駆動制御回路１５は、通常状態に設定されると、開路用トランジスタＴｒ１４をオンし、制御用トランジスタＴｒ１２、Ｔｒ１３を通じて駆動用トランジスタＴｒ１１の導通状態を制御する。駆動制御回路１５は、制御用トランジスタＴｒ１２、Ｔｒ１３の双方がオフのとき、開路用トランジスタＴｒ１４をオフする。 （もっと読む）

【課題】 ゲート−ボディ間の電圧がＭＯＳＦＥＴの耐圧以下とすることが可能な高い信頼性を有する高周波スイッチ回路を実現する。
【解決手段】 ＭＯＳＦＥＴと、前記ＭＯＳＦＥＴのゲート及びボディの電位を制御可能な制御回路を備えた高周波スイッチ回路であって、
前記制御回路はタイミング制御回路を備え、
前記タイミング制御回路は、前記高周波信号経路が接続状態から非接続状態に切り替わる時は、前記ＭＯＳＦＥＴのゲートの電位を切り替えた後にボディの電位を切り替えることが可能であり、かつ、非接続状態から接続状態に切り替わる時は、前記ＭＯＳＦＥＴのボディの電位を切り替えた後にゲートの電位を切り替えることが可能であることを特徴とする。 （もっと読む）