チョッパ型コンパレータ
【課題】動作時の貫通電流を低減させ、かつ動作スピードをあまり損なわないチョッパ型コンパレータを得る。
【解決手段】インバータと接地電圧端子間にＮチャネル型ＭＯＳトランジスタ８を接続し、そのゲート端子に可変電圧源９を接続する。インバータと電源電圧端子間にＰチャネル型ＭＯＳトランジスタ７を接続し、そのゲート端子に可変電圧源１０を接続する。
【解決手段】インバータと接地電圧端子間にＮチャネル型ＭＯＳトランジスタ８を接続し、そのゲート端子に可変電圧源９を接続する。インバータと電源電圧端子間にＰチャネル型ＭＯＳトランジスタ７を接続し、そのゲート端子に可変電圧源１０を接続する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、集積化されたＩＣに使用され、相補型ＭＯＳトランジスタ（以下、ＣＭＯSという）構成のインバータを用いたチョッパ型コンパレータに関し、特に、スタンバイモード時の低消費電力化と、判定動作スピードの高速化を共に実現するチョッパ型コンパレータに関するものである。
【背景技術】
【０００２】
従来より、ＣＭＯＳトランジスタ構成のインバータを用いたチョッパ型コンパレータが用いられている。図１０は従来のチョッパ型コンパレータの回路図である。このチョッパ型コンパレータは、Ｐチャネル型ＭＯＳトランジスタ１、Ｎチャネル型ＭＯＳトランジスタ２からなるＣＭＯＳトランジスタ構成のインバータと、入出力を短絡する短絡スイッチ４と、入力端子５とインバータ入力間に接続された入力スイッチ３と出力端子６とからなる。
【０００３】
このチョッパ型コンパレータの入出力特性を表すグラフを図１１に示す。チョッパ型コンパレータは、入力端子５から入力される電圧ＶＩＮと、チョッパ型コンパレータの持つ閾値電圧Ｖｍとの比較を行うためにまず初期化を行う。短絡スイッチ４をオンし、入力スイッチ３をオフすることにより、チョッパ型コンパレータの入力と出力が短絡されるため、入力電圧・出力電圧が等しくなるＶｍで安定する。続いて、短絡スイッチ４をオフし、入力スイッチ３をオンすることで動作モードに移行する。動作モード時には、入力電圧ＶＩＮとＶｍの比較動作を行う。ＶＩＮがＶｍより高い場合、接地電圧端子を出力し、ＶＩＮがＶｍより低い場合、電源電圧を出力する。このように，インバータの持つＶｍと入力電圧ＶＩＮとの比較動作を行うことができる。また、例えば、特許文献１に記載されているように、直列に電流遮断スイッチを設け、比較動作を行わないスタンバイモード時に電流を遮断するようにしたものがあった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平３−８５０１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来のチョッパ型コンパレータは、初期化を行うと図１１に示すようにその入力電圧と出力電圧とが等しくなるところで安定するため、貫通電流Iが流れる。比較時動作において、入力がなく、入力電圧ＶＩＮが変化しない場合、貫通電流が流れ続ける。これにより、動作モード時に消費電力の低減を図ろうとしても阻害されるという問題があった。一方、特許文献１に記載されているように、直列に電流遮断スイッチを設け、比較動作を行わないスタンバイモード時に電流を遮断することで、スタンバイモードの電流を低減することが可能となる。しかしながら、このような方法でも、動作モード時の貫通電流を低減できるものではないため、動作モードの時間が長い場合、低消費電力化を図ることは難しいという問題があった。
【０００６】
本発明は，以上のような問題を解決するためになされたもので、動作時の貫通電流を低減させ、かつ動作スピードをさほど損なわないチョッパ型コンパレータを得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係るチョッパ型コンパレータは、電源電圧端子と接地電圧端子との間に直列接続されたＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタからなる相補型ＭＯＳトランジスタ構成のインバータ、インバータの入出力間を短絡するための短絡スイッチ、入力端子とインバータ間に設けられた入力スイッチを備えたチョッパ型コンパレータにおいて、インバータと接地電圧端子間にＮチャネル型ＭＯＳトランジスタを接続するか、またはインバータと電源電圧端子間にＰチャネル型ＭＯＳトランジスタを接続し、かつ、Ｎチャネル型ＭＯＳトランジスタまたはＰチャネル型ＭＯＳトランジスタのゲート端子に可変電圧源を接続したものである。
【発明の効果】
【０００８】
この発明のチョッパ型コンパレータは、インバータと接地電圧端子間にＮチャネル型ＭＯＳトランジスタを接続するか、またはインバータと電源電圧端子間にＰチャネル型ＭＯＳトランジスタを接続し、Ｎチャネル型ＭＯＳトランジスタまたはＰチャネル型ＭＯＳトランジスタのゲート端子に可変電圧源を接続したので、動作時の貫通電流を低減させることができると共に、動作スピードをさほど損なわないチョッパ型コンパレータを得ることができる。
【図面の簡単な説明】
【０００９】
【図１】この発明の実施の形態１によるチョッパ型コンパレータを示す回路図である。
【図２】この発明の実施の形態１によるチョッパ型コンパレータにおける入出力特性と定常電流特性を示す説明図である。
【図３】この発明の実施の形態２によるチョッパ型コンパレータの回路図である。
【図４】この発明の実施の形態３によるチョッパ型コンパレータの回路図である。
【図５】この発明の実施の形態３によるチョッパ型コンパレータの他の例の回路図である。
【図６】この発明の実施の形態４によるチョッパ型コンパレータの回路図である。
【図７】この発明の実施の形態４によるチョッパ型コンパレータにおける入出力特性と定常電流特性を示す説明図である。
【図８】この発明の実施の形態５によるチョッパ型コンパレータの回路図である。
【図９】この発明の実施の形態５によるチョッパ型コンパレータの他の例の回路図である。
【図１０】従来のチョッパ型コンパレータの回路図である。
【図１１】従来のチョッパ型コンパレータの入出力特性を示す説明図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
図１は、この発明の実施の形態１によるチョッパ型コンパレータを示す回路図である。
図１に示すチョッパ型コンパレータは、図１０に示したチョッパ型コンパレータに、Ｐチャネル型ＭＯＳトランジスタ７と、Ｎチャネル型ＭＯＳトランジスタ８と、可変電圧源９、１０を追加したものである。Ｐチャネル型ＭＯＳトランジスタ１〜出力端子６については、図１０と同様であるため、ここでの説明は省略する。
【００１１】
Ｐチャネル型ＭＯＳトランジスタ７は、Ｐチャネル型ＭＯＳトランジスタ１と電源電圧端子間に設置され、Ｎチャネル型ＭＯＳトランジスタ８は、Ｎチャネル型ＭＯＳトランジスタ２と接地電圧端子間に設置される。Ｐチャネル型ＭＯＳトランジスタ７のゲート端子には、可変電圧源（第２の可変電圧源）１０が接続され、Ｎチャネル型ＭＯＳトランジスタ８のゲート端子には可変電圧源（第１の可変電圧源）９が接続される。
【００１２】
次に、図１に示すチョッパ型コンパレータの動作について説明する。本コンパレータは、Ｐチャネル型ＭＯＳトランジスタ７と可変電圧源１０、およびＮチャネル型ＭＯＳトランジスタ８と可変電圧源９によって、入出力特性と貫通電流値を制御する。可変電圧源９、１０の出力電圧は共にＶｂとする。また、Ｖｂは、ＭＯＳトランジスタ７、８が共にＩｄ＝β（Ｖｂ−Ｖｔｈ）２／２の式を満たす飽和動作を行う範囲で制御するものとする。ここで、βはＭＯＳトランジスタサイズで決まる比例乗数、ＶｔｈはＭＯＳトランジスタの閾値電圧。Ｉｄはドレイン電流である。
【００１３】
説明を簡単にするため、ＶｂはＶＨＩＧＨとＶＭＥＤＩＵＭ、ＶＬＯＷの３つの電圧で制御するものとする。なお、ＶＨＩＧＨ＞ＶＭＥＤＩＵＭ＞ＶＬＯＷである。よって、それぞれに設定した時のコンパレータの貫通電流は、Ｉｄ＿ＨＩＧＨ＞Ｉｄ＿ＭＥＤＩＵＭ＞Ｉｄ＿ＬＯＷとなる。図２に、図１に示すチョッパ型コンパレータの入出力特性と定常電流特性を示す。本コンパレータはＶｂの設定電圧によって、入力電圧ＶＩＮに対する出力電圧ＶＯＵＴの特性が変化する。これは設定電圧によってコンパレータの利得が変化すること意味し、コンパレータの比較速度が変化することを意味する。Ｖｂを高く設定することで、コンパレータの比較スピードが上がり、貫通電流Ｉが大きくなる。また、Ｖｂを低くすることで、コンパレータの比較スピードが下がるが、貫通電流Ｉを小さくすることができる。このように、必要となるコンパレータの動作スピードに応じて、Ｖｂを制御することで、コンパレータの貫通電流Ｉを制御することが可能となる。
【００１４】
本実施の形態のように、チョッパ型の動作時の貫通電流を電流制御素子によって制御し、高速動作が必要な場合と、低消費電力動作が必要な場合に応じてＶｂを制御することで、動作時の貫通電流を低減させ、かつ動作スピードを損なわないチョッパ型コンパレータを提供することが可能となる。
【００１５】
以上説明したように、実施の形態１のチョッパ型コンパレータによれば、電源電圧端子と接地電圧端子との間に直列接続されたＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタからなる相補型ＭＯＳトランジスタ構成のインバータ、インバータの入出力間を短絡するための短絡スイッチ、入力端子とインバータ間に設けられた入力スイッチを備えたチョッパ型コンパレータにおいて、インバータと接地電圧端子間に接続されたＮチャネル型ＭＯＳトランジスタと、Ｎチャネル型ＭＯＳトランジスタのゲート端子に接続した第１の可変電圧源と、インバータと電源電圧端子間に接続されたＰチャネル型ＭＯＳトランジスタと、Ｐチャネル型ＭＯＳトランジスタのゲート端子に接続された第２の可変電圧源とを備えたので、動作モードの入力待ち状態において、貫通電流を低減させることができると共に、動作スピードをさほど損なわないチョッパ型コンパレータを得ることができる。
【００１６】
実施の形態２．
図３は、この発明に係るチョッパ型コンパレータの実施の形態２を示す回路図である。
実施の形態２のチョッパ型コンパレータは、図１に示すチョッパ型コンパレータにおける入力スイッチ３及び短絡スイッチ４をＭＯＳトランジスタスイッチ３ａとＭＯＳトランジスタスイッチ４ａに置き換え、インバータ素子１１を設けたものである。即ち、ＭＯＳトランジスタスイッチ３ａのゲート端子にインバータ素子１１の入力側を、ＭＯＳトランジスタスイッチ４ａのゲート端子にインバータ素子１１の出力側を接続し、制御信号ＣＮＴでこれらＭＯＳトランジスタスイッチ３ａとＭＯＳトランジスタスイッチ４ａの制御を行うようにしたものである。その他の構成および基本動作は図１に示した実施の形態１のチョッパ型コンパレータと同様である。同一の構成部分については同一の符号を付し重複する説明を省略する。
【００１７】
以上説明したように、実施の形態２のチョッパ型コンパレータによれば、実施の形態１のチョッパ型コンパレータにおいて、入力スイッチと短絡スイッチとを、ＭＯＳトランジスタスイッチとインバータ素子で構成するようにしたので、入力スイッチと短絡スイッチの制御を容易に行うことができる。
【００１８】
実施の形態３．
図４は、この発明に係るチョッパ型コンパレータの実施の形態３を示す回路図である。実施の形態３のチョッパ型コンパレータは、図１に示したチョッパ型コンパレータの、Ｐチャネル型ＭＯＳトランジスタ７と可変電圧源１０を削除したものである。即ち、インバータと接地電圧端子間にＮチャネル型ＭＯＳトランジスタ８を接続し、Ｎチャネル型ＭＯＳトランジスタ８のゲート端子に可変電圧源９を接続したものであり、実施の形態１のチョッパ型コンパレータと同一の構成部分については同一の符号を付し重複する説明を省略する。
【００１９】
図４に示すチョッパ型コンパレータの場合、比較動作が立ち上がり動作のみで良い場合、比較スピードは維持したまま、貫通電流Ｉのみを削減することが可能となる。図４に示すチョッパ型コンパレータの場合、電源電圧端子からＶＯＵＴへの電流経路は制限されていない。よって、ＶＩＮがＶｍより低い電圧が入力され、ＶＯＵＴ電圧が上昇する場合、電流経路が制限していないため、比較スピードは図１０に示すチョッパ型コンパレータと同等となる。一方、Ｎチャネル型ＭＯＳトランジスタ８で接地電圧端子への電流経路を制限しているため、貫通電流Ｉは削減することが可能となる。
【００２０】
図５に示すチョッパ型コンパレータは、図１に示したチョッパ型コンパレータの、Ｎチャネル型ＭＯＳトランジスタ８と可変電圧源９を削除し、Ｐチャネル型ＭＯＳトランジスタ７と可変電圧源１０のみとしたものである。この場合、ＶＯＵＴから接地電圧端子への電流経路は制限されていない。よって、ＶＩＮがＶｍより高い電圧が入力され、ＶＯＵＴ電圧が減少する場合、電流経路が制限していないため、比較スピードは図１０に示すチョッパ型コンパレータと同等となる。一方、Ｐチャネル型ＭＯＳトランジスタ７で電源電圧端子への電流経路を制限しているため、貫通電流Ｉを削減することが可能となる。
【００２１】
以上説明したように、実施の形態３のチョッパ型コンパレータによれば、電源電圧端子と接地電圧端子との間に直列接続されたＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタからなる相補型ＭＯＳトランジスタ構成のインバータ、インバータの入出力間を短絡するための短絡スイッチ、入力端子とインバータ間に設けられた入力スイッチを備えたチョッパ型コンパレータにおいて、インバータと接地電圧端子間にＮチャネル型ＭＯＳトランジスタを接続するか、またはインバータと電源電圧端子間にＰチャネル型ＭＯＳトランジスタを接続し、かつ、Ｎチャネル型ＭＯＳトランジスタまたはＰチャネル型ＭＯＳトランジスタのゲート端子に可変電圧源を接続したので、動作時の貫通電流を低減させることができると共に、動作スピードをさほど損なわないチョッパ型コンパレータを得ることができる。
【００２２】
実施の形態４．
図６は、この発明に係るチョッパ型コンパレータの実施の形態４を示す回路図である。実施の形態４のチョッパ型コンパレータは、図１０に示したチョッパ型コンパレータに、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ８及び反転増幅器１２を追加したものである。即ち、Ｐチャネル型ＭＯＳトランジスタ７をＰチャネル型ＭＯＳトランジスタ１と電源電圧端子間に、また、Ｎチャネル型ＭＯＳトランジスタ８をＮチャネル型ＭＯＳトランジスタ２と接地電圧端子間にそれぞれ挿入し、Ｐチャネル型ＭＯＳトランジスタ７及びＮチャネル型ＭＯＳトランジスタ８のゲート端子には、出力電圧ＶＯＵＴを反転増幅器１２を介して接続するようにしたものである。入力スイッチ３や短絡スイッチ４、入力端子５及び出力端子６の構成は実施の形態１と同様である。
【００２３】
次に、図６に示すチョッパ型コンパレータの動作について説明する。図７に、図６に示すチョッパ型コンパレータの入出力特性と定常電流特性を示す。Ｐチャネル型ＭＯＳトランジスタ７は、Ｐチャネル型ＭＯＳトランジスタ１と比較し、入力電圧Ｖｍの時のドレイン電流が小さくなるものとする。同様に、Ｎチャネル型ＭＯＳトランジスタ８は、Ｎチャネル型ＭＯＳトランジスタ２と比較し、入力電圧Ｖｍの時の出力電流が小さくなるものとする。このチョッパ型コンパレータにおいて、初期化を行うと入力電圧・出力電圧が等しくなるＶｍで安定する。このとき、Ｐチャネル型ＭＯＳトランジスタ７と、Ｎチャネル型ＭＯＳトランジスタ８によって、貫通電流Ｉ′が制限されるため、従来のチョッパ型コンパレータと比較して、動作モード時の消費電流を低減することが可能となる。初期化後に、入力スイッチ３をオンし、短絡スイッチ４をオフすることで、本コンパレータは動作を開始する。
【００２４】
次に、入力電圧ＶＩＮがＶｍより大きい電圧が入力された場合を考える。ＶＩＮはＶｍより大きいため、Ｐチャネル型ＭＯＳトランジスタ１は、ドレイン電流を遮断する方向に動作する。また、Ｎチャネル型ＭＯＳトランジスタ２はドレイン電流を増加する方向に動作する。よって、ＶＯＵＴはＶｍから時間の経過と共に電圧が下がる。一方、ＶＯＵＴが低下するため、反転増幅器１２の出力は増加する。よって、Ｎチャネル型ＭＯＳトランジスタ８はドレイン電流を増加させる方向に動作する。また、Ｐチャネル型ＭＯＳトランジスタ７はドレイン電流を遮断する方向に動作する。Ｐチャネル型ＭＯＳトランジスタ７が電流を制限しているため、Ｎチャネル型ＭＯＳトランジスタ８はドレイン電流を増加させる方向に動作することで、ＶＯＵＴ端子から接地電圧端子へ流れる電流は増加する。本動作により、電流制限を行っていた場合よりも高速にＶＯＵＴは接地電圧へと変化する。
【００２５】
次に、入力電圧ＶＩＮがＶｍより小さい電圧が入力された場合を考える。ＶＩＮはＶｍより小さいため、Ｐチャネル型ＭＯＳトランジスタ１は、ドレイン電流を増加させる方向に動作する。また、Ｎチャネル型ＭＯＳトランジスタ２はドレイン電流を遮断する方向に動作する。よって、ＶＯＵＴはＶｍから時間の経過と共に電圧が上がる。一方、ＶＯＵＴが上昇するため、反転増幅器１２の出力は低下する。よって、Ｎチャネル型ＭＯＳトランジスタ８はドレイン電流を遮断する方向に動作する。また、Ｐチャネル型ＭＯＳトランジスタ７はドレイン電流を増加させる方向に動作する。Ｎチャネル型ＭＯＳトランジスタ８が充電電流を制限しているため、Ｐチャネル型ＭＯＳトランジスタ７がドレイン電流を増加させる方向に動作することで、電源電圧端子からＶＯＵＴ端子へ流れる電流は増加する。本動作により、電流制限を行っていた場合よりも高速にＶＯＵＴは電源電圧へと変化する。
【００２６】
本実施の形態のように、チョッパ型の動作時の貫通電流を電流制御素子によって、制御し、高速動作が必要な場合と、低消費電力動作が必要な場合に応じて制御を行うことで、動作時の貫通電流を低減させ、かつ動作スピードを損なわないチョッパ型コンパレータを提供することが可能となる。
【００２７】
以上説明したように、実施の形態４のチョッパ型コンパレータによれば、電源電圧端子と接地電圧端子との間に直列接続されたＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタからなる相補型ＭＯＳトランジスタ構成のインバータ、インバータの入出力間を短絡するための短絡スイッチ、入力端子とインバータ間に設けられた入力スイッチを備えたチョッパ型コンパレータにおいて、インバータと接地電圧端子間に接続されたＮチャネル型ＭＯＳトランジスタと、インバータと電源電圧端子間に接続されたＰチャネル型ＭＯＳトランジスタと、インバータの出力を入力とし、その出力をＰチャネル型ＭＯＳトランジスタ及びＮチャネル型ＭＯＳトランジスタのゲート端子に接続した反転増幅器とを備えたので、動作時の貫通電流を低減させ、かつ動作スピードをさほど損なわないチョッパ型コンパレータを得ることができる。
【００２８】
実施の形態５．
図８はこの発明に係るチョッパ型コンパレータの実施の形態５を示す回路図である。実施の形態５のチョッパ型コンパレータは、図６に示したチョッパ型コンパレータの、Ｐチャネル型ＭＯＳトランジスタ７の構成を削除したものである。即ち、インバータと接地電圧端子間にＮチャネル型ＭＯＳトランジスタ８を接続し、Ｎチャネル型ＭＯＳトランジスタ８のゲート端子に、インバータの出力を入力とする反転増幅器１２の出力を接続したものである。その他の構成部分および基本動作は図６に示した実施の形態４と同様である。同一の構成部分については同一の符号を付し重複する説明を省略する。
【００２９】
比較動作が立ち上がり動作、立下り動作どちらかのみで良い場合、図８に示すようにＮチャネル型ＭＯＳトランジスタ８のみを使うことで、比較スピードは維持したまま、貫通電流のみを削減することが可能となる。図８の場合、電源電圧端子からＶＯＵＴへの電流経路は制限されていない。よって、ＶＩＮがＶｍより低い電圧が入力され、ＶＯＵＴ電圧が上昇する場合、電流経路が制限していないため、比較スピードは図１０に示すチョッパ型コンパレータと同等となる。一方、Ｎチャネル型ＭＯＳトランジスタ８で接地電圧端子への電流経路を制限しているため、貫通電流Ｉ′は削減することが可能となる。
【００３０】
図９は、図６に示したチョッパ型コンパレータの、Ｎチャネル型ＭＯＳトランジスタ８の構成を削除したものである。即ち、インバータと電源電圧端子間にＰチャネル型ＭＯＳトランジスタ７を接続し、Ｐチャネル型ＭＯＳトランジスタ７のゲート端子に、インバータの出力を入力とする反転増幅器１２の出力を接続したものである。このような構成の場合、ＶＯＵＴから接地電圧端子への電流経路は制限されていない。よって、ＶＩＮがＶｍより高い電圧が入力され、ＶＯＵＴ電圧が減少する場合、電流経路が制限していないため、比較スピードは図１０に示すチョッパ型コンパレータと同等となる。一方、Ｐチャネル型ＭＯＳトランジスタ７で電源電圧端子への電流経路を制限しているため、貫通電流Ｉ′は削減することが可能となる。
【００３１】
以上説明したように、実施の形態５のチョッパ型コンパレータによれば、電源電圧端子と接地電圧端子との間に直列接続されたＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタからなる相補型ＭＯＳトランジスタ構成のインバータ、インバータの入出力間を短絡するための短絡スイッチ、入力端子とインバータ間に設けられた入力スイッチを備えたチョッパ型コンパレータにおいて、インバータと接地電圧端子間にＮチャネル型ＭＯＳトランジスタを接続するか、またはインバータと電源電圧端子間にＰチャネル型ＭＯＳトランジスタを接続し、かつ、Ｎチャネル型ＭＯＳトランジスタまたはＰチャネル型ＭＯＳトランジスタのゲート端子にインバータの出力を入力とする反転増幅器の出力を接続したので、動作時の貫通電流を低減させ、かつ動作スピードをさほど損なわないチョッパ型コンパレータを得ることができる。
【００３２】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００３３】
１，７ Ｐチャネル型ＭＯＳトランジスタ、２，８ Ｎチャネル型ＭＯＳトランジスタ、３ 入力スイッチ、４ 短絡スイッチ、５ 入力端子、６ 出力端子、９ 可変電圧源（第１の可変電圧源）、１０ 可変電圧源（第２の可変電圧源）、１１ インバータ素子、１２ 反転増幅器。
【技術分野】
【０００１】
本発明は、例えば、集積化されたＩＣに使用され、相補型ＭＯＳトランジスタ（以下、ＣＭＯSという）構成のインバータを用いたチョッパ型コンパレータに関し、特に、スタンバイモード時の低消費電力化と、判定動作スピードの高速化を共に実現するチョッパ型コンパレータに関するものである。
【背景技術】
【０００２】
従来より、ＣＭＯＳトランジスタ構成のインバータを用いたチョッパ型コンパレータが用いられている。図１０は従来のチョッパ型コンパレータの回路図である。このチョッパ型コンパレータは、Ｐチャネル型ＭＯＳトランジスタ１、Ｎチャネル型ＭＯＳトランジスタ２からなるＣＭＯＳトランジスタ構成のインバータと、入出力を短絡する短絡スイッチ４と、入力端子５とインバータ入力間に接続された入力スイッチ３と出力端子６とからなる。
【０００３】
このチョッパ型コンパレータの入出力特性を表すグラフを図１１に示す。チョッパ型コンパレータは、入力端子５から入力される電圧ＶＩＮと、チョッパ型コンパレータの持つ閾値電圧Ｖｍとの比較を行うためにまず初期化を行う。短絡スイッチ４をオンし、入力スイッチ３をオフすることにより、チョッパ型コンパレータの入力と出力が短絡されるため、入力電圧・出力電圧が等しくなるＶｍで安定する。続いて、短絡スイッチ４をオフし、入力スイッチ３をオンすることで動作モードに移行する。動作モード時には、入力電圧ＶＩＮとＶｍの比較動作を行う。ＶＩＮがＶｍより高い場合、接地電圧端子を出力し、ＶＩＮがＶｍより低い場合、電源電圧を出力する。このように，インバータの持つＶｍと入力電圧ＶＩＮとの比較動作を行うことができる。また、例えば、特許文献１に記載されているように、直列に電流遮断スイッチを設け、比較動作を行わないスタンバイモード時に電流を遮断するようにしたものがあった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平３−８５０１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来のチョッパ型コンパレータは、初期化を行うと図１１に示すようにその入力電圧と出力電圧とが等しくなるところで安定するため、貫通電流Iが流れる。比較時動作において、入力がなく、入力電圧ＶＩＮが変化しない場合、貫通電流が流れ続ける。これにより、動作モード時に消費電力の低減を図ろうとしても阻害されるという問題があった。一方、特許文献１に記載されているように、直列に電流遮断スイッチを設け、比較動作を行わないスタンバイモード時に電流を遮断することで、スタンバイモードの電流を低減することが可能となる。しかしながら、このような方法でも、動作モード時の貫通電流を低減できるものではないため、動作モードの時間が長い場合、低消費電力化を図ることは難しいという問題があった。
【０００６】
本発明は，以上のような問題を解決するためになされたもので、動作時の貫通電流を低減させ、かつ動作スピードをさほど損なわないチョッパ型コンパレータを得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係るチョッパ型コンパレータは、電源電圧端子と接地電圧端子との間に直列接続されたＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタからなる相補型ＭＯＳトランジスタ構成のインバータ、インバータの入出力間を短絡するための短絡スイッチ、入力端子とインバータ間に設けられた入力スイッチを備えたチョッパ型コンパレータにおいて、インバータと接地電圧端子間にＮチャネル型ＭＯＳトランジスタを接続するか、またはインバータと電源電圧端子間にＰチャネル型ＭＯＳトランジスタを接続し、かつ、Ｎチャネル型ＭＯＳトランジスタまたはＰチャネル型ＭＯＳトランジスタのゲート端子に可変電圧源を接続したものである。
【発明の効果】
【０００８】
この発明のチョッパ型コンパレータは、インバータと接地電圧端子間にＮチャネル型ＭＯＳトランジスタを接続するか、またはインバータと電源電圧端子間にＰチャネル型ＭＯＳトランジスタを接続し、Ｎチャネル型ＭＯＳトランジスタまたはＰチャネル型ＭＯＳトランジスタのゲート端子に可変電圧源を接続したので、動作時の貫通電流を低減させることができると共に、動作スピードをさほど損なわないチョッパ型コンパレータを得ることができる。
【図面の簡単な説明】
【０００９】
【図１】この発明の実施の形態１によるチョッパ型コンパレータを示す回路図である。
【図２】この発明の実施の形態１によるチョッパ型コンパレータにおける入出力特性と定常電流特性を示す説明図である。
【図３】この発明の実施の形態２によるチョッパ型コンパレータの回路図である。
【図４】この発明の実施の形態３によるチョッパ型コンパレータの回路図である。
【図５】この発明の実施の形態３によるチョッパ型コンパレータの他の例の回路図である。
【図６】この発明の実施の形態４によるチョッパ型コンパレータの回路図である。
【図７】この発明の実施の形態４によるチョッパ型コンパレータにおける入出力特性と定常電流特性を示す説明図である。
【図８】この発明の実施の形態５によるチョッパ型コンパレータの回路図である。
【図９】この発明の実施の形態５によるチョッパ型コンパレータの他の例の回路図である。
【図１０】従来のチョッパ型コンパレータの回路図である。
【図１１】従来のチョッパ型コンパレータの入出力特性を示す説明図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
図１は、この発明の実施の形態１によるチョッパ型コンパレータを示す回路図である。
図１に示すチョッパ型コンパレータは、図１０に示したチョッパ型コンパレータに、Ｐチャネル型ＭＯＳトランジスタ７と、Ｎチャネル型ＭＯＳトランジスタ８と、可変電圧源９、１０を追加したものである。Ｐチャネル型ＭＯＳトランジスタ１〜出力端子６については、図１０と同様であるため、ここでの説明は省略する。
【００１１】
Ｐチャネル型ＭＯＳトランジスタ７は、Ｐチャネル型ＭＯＳトランジスタ１と電源電圧端子間に設置され、Ｎチャネル型ＭＯＳトランジスタ８は、Ｎチャネル型ＭＯＳトランジスタ２と接地電圧端子間に設置される。Ｐチャネル型ＭＯＳトランジスタ７のゲート端子には、可変電圧源（第２の可変電圧源）１０が接続され、Ｎチャネル型ＭＯＳトランジスタ８のゲート端子には可変電圧源（第１の可変電圧源）９が接続される。
【００１２】
次に、図１に示すチョッパ型コンパレータの動作について説明する。本コンパレータは、Ｐチャネル型ＭＯＳトランジスタ７と可変電圧源１０、およびＮチャネル型ＭＯＳトランジスタ８と可変電圧源９によって、入出力特性と貫通電流値を制御する。可変電圧源９、１０の出力電圧は共にＶｂとする。また、Ｖｂは、ＭＯＳトランジスタ７、８が共にＩｄ＝β（Ｖｂ−Ｖｔｈ）２／２の式を満たす飽和動作を行う範囲で制御するものとする。ここで、βはＭＯＳトランジスタサイズで決まる比例乗数、ＶｔｈはＭＯＳトランジスタの閾値電圧。Ｉｄはドレイン電流である。
【００１３】
説明を簡単にするため、ＶｂはＶＨＩＧＨとＶＭＥＤＩＵＭ、ＶＬＯＷの３つの電圧で制御するものとする。なお、ＶＨＩＧＨ＞ＶＭＥＤＩＵＭ＞ＶＬＯＷである。よって、それぞれに設定した時のコンパレータの貫通電流は、Ｉｄ＿ＨＩＧＨ＞Ｉｄ＿ＭＥＤＩＵＭ＞Ｉｄ＿ＬＯＷとなる。図２に、図１に示すチョッパ型コンパレータの入出力特性と定常電流特性を示す。本コンパレータはＶｂの設定電圧によって、入力電圧ＶＩＮに対する出力電圧ＶＯＵＴの特性が変化する。これは設定電圧によってコンパレータの利得が変化すること意味し、コンパレータの比較速度が変化することを意味する。Ｖｂを高く設定することで、コンパレータの比較スピードが上がり、貫通電流Ｉが大きくなる。また、Ｖｂを低くすることで、コンパレータの比較スピードが下がるが、貫通電流Ｉを小さくすることができる。このように、必要となるコンパレータの動作スピードに応じて、Ｖｂを制御することで、コンパレータの貫通電流Ｉを制御することが可能となる。
【００１４】
本実施の形態のように、チョッパ型の動作時の貫通電流を電流制御素子によって制御し、高速動作が必要な場合と、低消費電力動作が必要な場合に応じてＶｂを制御することで、動作時の貫通電流を低減させ、かつ動作スピードを損なわないチョッパ型コンパレータを提供することが可能となる。
【００１５】
以上説明したように、実施の形態１のチョッパ型コンパレータによれば、電源電圧端子と接地電圧端子との間に直列接続されたＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタからなる相補型ＭＯＳトランジスタ構成のインバータ、インバータの入出力間を短絡するための短絡スイッチ、入力端子とインバータ間に設けられた入力スイッチを備えたチョッパ型コンパレータにおいて、インバータと接地電圧端子間に接続されたＮチャネル型ＭＯＳトランジスタと、Ｎチャネル型ＭＯＳトランジスタのゲート端子に接続した第１の可変電圧源と、インバータと電源電圧端子間に接続されたＰチャネル型ＭＯＳトランジスタと、Ｐチャネル型ＭＯＳトランジスタのゲート端子に接続された第２の可変電圧源とを備えたので、動作モードの入力待ち状態において、貫通電流を低減させることができると共に、動作スピードをさほど損なわないチョッパ型コンパレータを得ることができる。
【００１６】
実施の形態２．
図３は、この発明に係るチョッパ型コンパレータの実施の形態２を示す回路図である。
実施の形態２のチョッパ型コンパレータは、図１に示すチョッパ型コンパレータにおける入力スイッチ３及び短絡スイッチ４をＭＯＳトランジスタスイッチ３ａとＭＯＳトランジスタスイッチ４ａに置き換え、インバータ素子１１を設けたものである。即ち、ＭＯＳトランジスタスイッチ３ａのゲート端子にインバータ素子１１の入力側を、ＭＯＳトランジスタスイッチ４ａのゲート端子にインバータ素子１１の出力側を接続し、制御信号ＣＮＴでこれらＭＯＳトランジスタスイッチ３ａとＭＯＳトランジスタスイッチ４ａの制御を行うようにしたものである。その他の構成および基本動作は図１に示した実施の形態１のチョッパ型コンパレータと同様である。同一の構成部分については同一の符号を付し重複する説明を省略する。
【００１７】
以上説明したように、実施の形態２のチョッパ型コンパレータによれば、実施の形態１のチョッパ型コンパレータにおいて、入力スイッチと短絡スイッチとを、ＭＯＳトランジスタスイッチとインバータ素子で構成するようにしたので、入力スイッチと短絡スイッチの制御を容易に行うことができる。
【００１８】
実施の形態３．
図４は、この発明に係るチョッパ型コンパレータの実施の形態３を示す回路図である。実施の形態３のチョッパ型コンパレータは、図１に示したチョッパ型コンパレータの、Ｐチャネル型ＭＯＳトランジスタ７と可変電圧源１０を削除したものである。即ち、インバータと接地電圧端子間にＮチャネル型ＭＯＳトランジスタ８を接続し、Ｎチャネル型ＭＯＳトランジスタ８のゲート端子に可変電圧源９を接続したものであり、実施の形態１のチョッパ型コンパレータと同一の構成部分については同一の符号を付し重複する説明を省略する。
【００１９】
図４に示すチョッパ型コンパレータの場合、比較動作が立ち上がり動作のみで良い場合、比較スピードは維持したまま、貫通電流Ｉのみを削減することが可能となる。図４に示すチョッパ型コンパレータの場合、電源電圧端子からＶＯＵＴへの電流経路は制限されていない。よって、ＶＩＮがＶｍより低い電圧が入力され、ＶＯＵＴ電圧が上昇する場合、電流経路が制限していないため、比較スピードは図１０に示すチョッパ型コンパレータと同等となる。一方、Ｎチャネル型ＭＯＳトランジスタ８で接地電圧端子への電流経路を制限しているため、貫通電流Ｉは削減することが可能となる。
【００２０】
図５に示すチョッパ型コンパレータは、図１に示したチョッパ型コンパレータの、Ｎチャネル型ＭＯＳトランジスタ８と可変電圧源９を削除し、Ｐチャネル型ＭＯＳトランジスタ７と可変電圧源１０のみとしたものである。この場合、ＶＯＵＴから接地電圧端子への電流経路は制限されていない。よって、ＶＩＮがＶｍより高い電圧が入力され、ＶＯＵＴ電圧が減少する場合、電流経路が制限していないため、比較スピードは図１０に示すチョッパ型コンパレータと同等となる。一方、Ｐチャネル型ＭＯＳトランジスタ７で電源電圧端子への電流経路を制限しているため、貫通電流Ｉを削減することが可能となる。
【００２１】
以上説明したように、実施の形態３のチョッパ型コンパレータによれば、電源電圧端子と接地電圧端子との間に直列接続されたＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタからなる相補型ＭＯＳトランジスタ構成のインバータ、インバータの入出力間を短絡するための短絡スイッチ、入力端子とインバータ間に設けられた入力スイッチを備えたチョッパ型コンパレータにおいて、インバータと接地電圧端子間にＮチャネル型ＭＯＳトランジスタを接続するか、またはインバータと電源電圧端子間にＰチャネル型ＭＯＳトランジスタを接続し、かつ、Ｎチャネル型ＭＯＳトランジスタまたはＰチャネル型ＭＯＳトランジスタのゲート端子に可変電圧源を接続したので、動作時の貫通電流を低減させることができると共に、動作スピードをさほど損なわないチョッパ型コンパレータを得ることができる。
【００２２】
実施の形態４．
図６は、この発明に係るチョッパ型コンパレータの実施の形態４を示す回路図である。実施の形態４のチョッパ型コンパレータは、図１０に示したチョッパ型コンパレータに、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ８及び反転増幅器１２を追加したものである。即ち、Ｐチャネル型ＭＯＳトランジスタ７をＰチャネル型ＭＯＳトランジスタ１と電源電圧端子間に、また、Ｎチャネル型ＭＯＳトランジスタ８をＮチャネル型ＭＯＳトランジスタ２と接地電圧端子間にそれぞれ挿入し、Ｐチャネル型ＭＯＳトランジスタ７及びＮチャネル型ＭＯＳトランジスタ８のゲート端子には、出力電圧ＶＯＵＴを反転増幅器１２を介して接続するようにしたものである。入力スイッチ３や短絡スイッチ４、入力端子５及び出力端子６の構成は実施の形態１と同様である。
【００２３】
次に、図６に示すチョッパ型コンパレータの動作について説明する。図７に、図６に示すチョッパ型コンパレータの入出力特性と定常電流特性を示す。Ｐチャネル型ＭＯＳトランジスタ７は、Ｐチャネル型ＭＯＳトランジスタ１と比較し、入力電圧Ｖｍの時のドレイン電流が小さくなるものとする。同様に、Ｎチャネル型ＭＯＳトランジスタ８は、Ｎチャネル型ＭＯＳトランジスタ２と比較し、入力電圧Ｖｍの時の出力電流が小さくなるものとする。このチョッパ型コンパレータにおいて、初期化を行うと入力電圧・出力電圧が等しくなるＶｍで安定する。このとき、Ｐチャネル型ＭＯＳトランジスタ７と、Ｎチャネル型ＭＯＳトランジスタ８によって、貫通電流Ｉ′が制限されるため、従来のチョッパ型コンパレータと比較して、動作モード時の消費電流を低減することが可能となる。初期化後に、入力スイッチ３をオンし、短絡スイッチ４をオフすることで、本コンパレータは動作を開始する。
【００２４】
次に、入力電圧ＶＩＮがＶｍより大きい電圧が入力された場合を考える。ＶＩＮはＶｍより大きいため、Ｐチャネル型ＭＯＳトランジスタ１は、ドレイン電流を遮断する方向に動作する。また、Ｎチャネル型ＭＯＳトランジスタ２はドレイン電流を増加する方向に動作する。よって、ＶＯＵＴはＶｍから時間の経過と共に電圧が下がる。一方、ＶＯＵＴが低下するため、反転増幅器１２の出力は増加する。よって、Ｎチャネル型ＭＯＳトランジスタ８はドレイン電流を増加させる方向に動作する。また、Ｐチャネル型ＭＯＳトランジスタ７はドレイン電流を遮断する方向に動作する。Ｐチャネル型ＭＯＳトランジスタ７が電流を制限しているため、Ｎチャネル型ＭＯＳトランジスタ８はドレイン電流を増加させる方向に動作することで、ＶＯＵＴ端子から接地電圧端子へ流れる電流は増加する。本動作により、電流制限を行っていた場合よりも高速にＶＯＵＴは接地電圧へと変化する。
【００２５】
次に、入力電圧ＶＩＮがＶｍより小さい電圧が入力された場合を考える。ＶＩＮはＶｍより小さいため、Ｐチャネル型ＭＯＳトランジスタ１は、ドレイン電流を増加させる方向に動作する。また、Ｎチャネル型ＭＯＳトランジスタ２はドレイン電流を遮断する方向に動作する。よって、ＶＯＵＴはＶｍから時間の経過と共に電圧が上がる。一方、ＶＯＵＴが上昇するため、反転増幅器１２の出力は低下する。よって、Ｎチャネル型ＭＯＳトランジスタ８はドレイン電流を遮断する方向に動作する。また、Ｐチャネル型ＭＯＳトランジスタ７はドレイン電流を増加させる方向に動作する。Ｎチャネル型ＭＯＳトランジスタ８が充電電流を制限しているため、Ｐチャネル型ＭＯＳトランジスタ７がドレイン電流を増加させる方向に動作することで、電源電圧端子からＶＯＵＴ端子へ流れる電流は増加する。本動作により、電流制限を行っていた場合よりも高速にＶＯＵＴは電源電圧へと変化する。
【００２６】
本実施の形態のように、チョッパ型の動作時の貫通電流を電流制御素子によって、制御し、高速動作が必要な場合と、低消費電力動作が必要な場合に応じて制御を行うことで、動作時の貫通電流を低減させ、かつ動作スピードを損なわないチョッパ型コンパレータを提供することが可能となる。
【００２７】
以上説明したように、実施の形態４のチョッパ型コンパレータによれば、電源電圧端子と接地電圧端子との間に直列接続されたＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタからなる相補型ＭＯＳトランジスタ構成のインバータ、インバータの入出力間を短絡するための短絡スイッチ、入力端子とインバータ間に設けられた入力スイッチを備えたチョッパ型コンパレータにおいて、インバータと接地電圧端子間に接続されたＮチャネル型ＭＯＳトランジスタと、インバータと電源電圧端子間に接続されたＰチャネル型ＭＯＳトランジスタと、インバータの出力を入力とし、その出力をＰチャネル型ＭＯＳトランジスタ及びＮチャネル型ＭＯＳトランジスタのゲート端子に接続した反転増幅器とを備えたので、動作時の貫通電流を低減させ、かつ動作スピードをさほど損なわないチョッパ型コンパレータを得ることができる。
【００２８】
実施の形態５．
図８はこの発明に係るチョッパ型コンパレータの実施の形態５を示す回路図である。実施の形態５のチョッパ型コンパレータは、図６に示したチョッパ型コンパレータの、Ｐチャネル型ＭＯＳトランジスタ７の構成を削除したものである。即ち、インバータと接地電圧端子間にＮチャネル型ＭＯＳトランジスタ８を接続し、Ｎチャネル型ＭＯＳトランジスタ８のゲート端子に、インバータの出力を入力とする反転増幅器１２の出力を接続したものである。その他の構成部分および基本動作は図６に示した実施の形態４と同様である。同一の構成部分については同一の符号を付し重複する説明を省略する。
【００２９】
比較動作が立ち上がり動作、立下り動作どちらかのみで良い場合、図８に示すようにＮチャネル型ＭＯＳトランジスタ８のみを使うことで、比較スピードは維持したまま、貫通電流のみを削減することが可能となる。図８の場合、電源電圧端子からＶＯＵＴへの電流経路は制限されていない。よって、ＶＩＮがＶｍより低い電圧が入力され、ＶＯＵＴ電圧が上昇する場合、電流経路が制限していないため、比較スピードは図１０に示すチョッパ型コンパレータと同等となる。一方、Ｎチャネル型ＭＯＳトランジスタ８で接地電圧端子への電流経路を制限しているため、貫通電流Ｉ′は削減することが可能となる。
【００３０】
図９は、図６に示したチョッパ型コンパレータの、Ｎチャネル型ＭＯＳトランジスタ８の構成を削除したものである。即ち、インバータと電源電圧端子間にＰチャネル型ＭＯＳトランジスタ７を接続し、Ｐチャネル型ＭＯＳトランジスタ７のゲート端子に、インバータの出力を入力とする反転増幅器１２の出力を接続したものである。このような構成の場合、ＶＯＵＴから接地電圧端子への電流経路は制限されていない。よって、ＶＩＮがＶｍより高い電圧が入力され、ＶＯＵＴ電圧が減少する場合、電流経路が制限していないため、比較スピードは図１０に示すチョッパ型コンパレータと同等となる。一方、Ｐチャネル型ＭＯＳトランジスタ７で電源電圧端子への電流経路を制限しているため、貫通電流Ｉ′は削減することが可能となる。
【００３１】
以上説明したように、実施の形態５のチョッパ型コンパレータによれば、電源電圧端子と接地電圧端子との間に直列接続されたＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタからなる相補型ＭＯＳトランジスタ構成のインバータ、インバータの入出力間を短絡するための短絡スイッチ、入力端子とインバータ間に設けられた入力スイッチを備えたチョッパ型コンパレータにおいて、インバータと接地電圧端子間にＮチャネル型ＭＯＳトランジスタを接続するか、またはインバータと電源電圧端子間にＰチャネル型ＭＯＳトランジスタを接続し、かつ、Ｎチャネル型ＭＯＳトランジスタまたはＰチャネル型ＭＯＳトランジスタのゲート端子にインバータの出力を入力とする反転増幅器の出力を接続したので、動作時の貫通電流を低減させ、かつ動作スピードをさほど損なわないチョッパ型コンパレータを得ることができる。
【００３２】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００３３】
１，７ Ｐチャネル型ＭＯＳトランジスタ、２，８ Ｎチャネル型ＭＯＳトランジスタ、３ 入力スイッチ、４ 短絡スイッチ、５ 入力端子、６ 出力端子、９ 可変電圧源（第１の可変電圧源）、１０ 可変電圧源（第２の可変電圧源）、１１ インバータ素子、１２ 反転増幅器。
【特許請求の範囲】
【請求項１】
電源電圧端子と接地電圧端子との間に直列接続されたＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタからなる相補型ＭＯＳトランジスタ構成のインバータ、当該インバータの入出力間を短絡するための短絡スイッチ、入力端子と前記インバータ間に設けられた入力スイッチを備えたチョッパ型コンパレータにおいて、
前記インバータと前記接地電圧端子間にＮチャネル型ＭＯＳトランジスタを接続するか、または前記インバータと前記電源電圧端子間にＰチャネル型ＭＯＳトランジスタを接続し、
かつ、前記Ｎチャネル型ＭＯＳトランジスタまたは前記Ｐチャネル型ＭＯＳトランジスタのゲート端子に可変電圧源を接続したことを特徴とするチョッパ型コンパレータ。
【請求項２】
電源電圧端子と接地電圧端子との間に直列接続されたＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタからなる相補型ＭＯＳトランジスタ構成のインバータ、当該インバータの入出力間を短絡するための短絡スイッチ、入力端子と前記インバータ間に設けられた入力スイッチを備えたチョッパ型コンパレータにおいて、
前記インバータと前記接地電圧端子間に接続されたＮチャネル型ＭＯＳトランジスタと、
前記Ｎチャネル型ＭＯＳトランジスタのゲート端子に接続した第１の可変電圧源と、
前記インバータと前記電源電圧端子間に接続されたＰチャネル型ＭＯＳトランジスタと、
前記Ｐチャネル型ＭＯＳトランジスタのゲート端子に接続された第２の可変電圧源とを備えたことを特徴とするチョッパ型コンパレータ。
【請求項３】
電源電圧端子と接地電圧端子との間に直列接続されたＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタからなる相補型ＭＯＳトランジスタ構成のインバータ、当該インバータの入出力間を短絡するための短絡スイッチ、入力端子と前記インバータ間に設けられた入力スイッチを備えたチョッパ型コンパレータにおいて、
前記インバータと前記接地電圧端子間にＮチャネル型ＭＯＳトランジスタを接続するか、または前記インバータと前記電源電圧端子間にＰチャネル型ＭＯＳトランジスタを接続し、
かつ、前記Ｎチャネル型ＭＯＳトランジスタまたは前記Ｐチャネル型ＭＯＳトランジスタのゲート端子に前記インバータの出力を入力とする反転増幅器の出力を接続したことを特徴とするチョッパ型コンパレータ。
【請求項４】
電源電圧端子と接地電圧端子との間に直列接続されたＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタからなる相補型ＭＯＳトランジスタ構成のインバータ、当該インバータの入出力間を短絡するための短絡スイッチ、入力端子と前記インバータ間に設けられた入力スイッチを備えたチョッパ型コンパレータにおいて、
前記インバータと前記接地電圧端子間に接続されたＮチャネル型ＭＯＳトランジスタと、
前記インバータと前記電源電圧端子間に接続されたＰチャネル型ＭＯＳトランジスタと、
前記インバータの出力を入力とし、その出力を前記Ｐチャネル型ＭＯＳトランジスタ及びＮチャネル型ＭＯＳトランジスタのゲート端子に接続した反転増幅器とを備えたことを特徴とするチョッパ型コンパレータ。
【請求項１】
電源電圧端子と接地電圧端子との間に直列接続されたＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタからなる相補型ＭＯＳトランジスタ構成のインバータ、当該インバータの入出力間を短絡するための短絡スイッチ、入力端子と前記インバータ間に設けられた入力スイッチを備えたチョッパ型コンパレータにおいて、
前記インバータと前記接地電圧端子間にＮチャネル型ＭＯＳトランジスタを接続するか、または前記インバータと前記電源電圧端子間にＰチャネル型ＭＯＳトランジスタを接続し、
かつ、前記Ｎチャネル型ＭＯＳトランジスタまたは前記Ｐチャネル型ＭＯＳトランジスタのゲート端子に可変電圧源を接続したことを特徴とするチョッパ型コンパレータ。
【請求項２】
電源電圧端子と接地電圧端子との間に直列接続されたＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタからなる相補型ＭＯＳトランジスタ構成のインバータ、当該インバータの入出力間を短絡するための短絡スイッチ、入力端子と前記インバータ間に設けられた入力スイッチを備えたチョッパ型コンパレータにおいて、
前記インバータと前記接地電圧端子間に接続されたＮチャネル型ＭＯＳトランジスタと、
前記Ｎチャネル型ＭＯＳトランジスタのゲート端子に接続した第１の可変電圧源と、
前記インバータと前記電源電圧端子間に接続されたＰチャネル型ＭＯＳトランジスタと、
前記Ｐチャネル型ＭＯＳトランジスタのゲート端子に接続された第２の可変電圧源とを備えたことを特徴とするチョッパ型コンパレータ。
【請求項３】
電源電圧端子と接地電圧端子との間に直列接続されたＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタからなる相補型ＭＯＳトランジスタ構成のインバータ、当該インバータの入出力間を短絡するための短絡スイッチ、入力端子と前記インバータ間に設けられた入力スイッチを備えたチョッパ型コンパレータにおいて、
前記インバータと前記接地電圧端子間にＮチャネル型ＭＯＳトランジスタを接続するか、または前記インバータと前記電源電圧端子間にＰチャネル型ＭＯＳトランジスタを接続し、
かつ、前記Ｎチャネル型ＭＯＳトランジスタまたは前記Ｐチャネル型ＭＯＳトランジスタのゲート端子に前記インバータの出力を入力とする反転増幅器の出力を接続したことを特徴とするチョッパ型コンパレータ。
【請求項４】
電源電圧端子と接地電圧端子との間に直列接続されたＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタからなる相補型ＭＯＳトランジスタ構成のインバータ、当該インバータの入出力間を短絡するための短絡スイッチ、入力端子と前記インバータ間に設けられた入力スイッチを備えたチョッパ型コンパレータにおいて、
前記インバータと前記接地電圧端子間に接続されたＮチャネル型ＭＯＳトランジスタと、
前記インバータと前記電源電圧端子間に接続されたＰチャネル型ＭＯＳトランジスタと、
前記インバータの出力を入力とし、その出力を前記Ｐチャネル型ＭＯＳトランジスタ及びＮチャネル型ＭＯＳトランジスタのゲート端子に接続した反転増幅器とを備えたことを特徴とするチョッパ型コンパレータ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１３−９３７０９（Ｐ２０１３−９３７０９Ａ）
【公開日】平成２５年５月１６日（２０１３．５．１６）
【国際特許分類】
【出願番号】特願２０１１−２３３９８７（Ｐ２０１１−２３３９８７）
【出願日】平成２３年１０月２５日（２０１１．１０．２５）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２５年５月１６日（２０１３．５．１６）
【国際特許分類】
【出願日】平成２３年１０月２５日（２０１１．１０．２５）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]