【課題】回路用電源電圧としてむやみに高い電圧を用いることなく、シャント抵抗の低電位側端子の電圧がグランド電位付近となる異常が原因で生じる過電流を検出する。
【解決手段】検出電流出力部１１は、シャント抵抗Ｒｓの各端子電圧を入力し、その入力した電圧から負荷２に流れる電流に応じた検出電流を出力する。過電流判定部１２は、検出電流に基づいて負荷２に過電流が流れているか否かを判定する。検出電流出力部１１において、通常時に駆動用電源電圧Ｖｄに近い電圧が印加される部分と、回路用電源電圧Ｖｃに近い電圧が印加される部分との間の経路に第１ダイオードＤ１および第２ダイオードＤ２を逆方向に介在させることにより、第１トランジスタＴ１および第２トランジスタＴ２がブレークダウンして電流が流れることを阻止する。 （もっと読む）

【課題】回路を構成するトランジスタのソース−ドレイン耐圧を維持したまま、最終段のインバータ回路の入力電圧の振幅を増大させることが可能なバッファ回路を提供する。
【解決手段】第１導電型のトランジスタから成る第１トランジスタ回路と第２導電型のトランジスタから成る第２トランジスタ回路とが、第１固定電源と第２固定電源との間に直列に接続され、且つ、各入力端同士及び各出力端同士がそれぞれ共通に接続されており、第１，第２トランジスタ回路の少なくとも一方のトランジスタ回路がダブルゲートトランジスタから成るバッファ回路において、第１，第２トランジスタ回路の一方のトランジスタ回路が動作状態のとき、他方のトランジスタ回路のダブルゲートトランジスタの共通接続ノードに第３固定電源の電圧を与えるスイッチ素子を設ける。 （もっと読む）

【課題】動作時の貫通電流を低減させ、かつ動作スピードをあまり損なわないチョッパ型コンパレータを得る。
【解決手段】インバータと接地電圧端子間にＮチャネル型ＭＯＳトランジスタ８を接続し、そのゲート端子に可変電圧源９を接続する。インバータと電源電圧端子間にＰチャネル型ＭＯＳトランジスタ７を接続し、そのゲート端子に可変電圧源１０を接続する。 （もっと読む）

【課題】不具合の発生が抑制された半導体集積回路を提供する。
【解決手段】電圧レベルの高いＨｉ信号、及び、該Ｈｉ信号よりも電圧レベルの低いＬｏ信号が異なるタイミングで入力される第１入力端子と、Ｈｉ信号が常時入力される第２入力端子と、第１入力端子のＨｉ信号によって第１動作状態、第１入力端子のＬｏ信号によって第２動作状態に制御される素子と、を有する半導体集積回路であって、第２入力端子とグランドとの間にスイッチング素子が設けられており、該スイッチング素子は、第１入力端子にＨｉ信号が入力されている時にＯＦＦ状態、第１入力端子にＬｏ信号が入力されている時にＯＮ状態となる。 （もっと読む）

【課題】スイッチング回路のデッドタイム制御における電力効率を向上させる。
【解決手段】スイッチング制御部２は、パルス信号Ａがロウレベルの時に、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち上がったのを検出してから、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち上がるように、スイッチング部Ｗを制御し、パルス信号Ａがハイレベルの時に、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち下がったのを検出してから、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がるように、スイッチング部Ｗを制御する。 （もっと読む）

【課題】モータの起動時のうなり音を回避し、使用者に不快感を与えることなく使用できる小型電気機器を提供することを課題とする。
【解決手段】ＤＣモータ１１の起動時に、ＤＣモータ１１の回転数が安定した安定動作時のスイッチングパルス幅と同等のスイッチングパルス幅でスイッチング素子１３をスイッチング制御し、ＤＣモータ１１が安定動作しているときと同等の駆動電圧をＤＣモータ１１に供給してＤＣモータ１１を起動するように構成される。 （もっと読む）

【課題】スルーレートが高いバッファ回路を提供する。
【解決手段】単極性の複数のトランジスタと、容量素子と、を有し、該バッファ回路の利得が、前記複数のトランジスタのすべての利得により決定される構成としたバッファ回路を提供する。駆動能力が高く、且つ高周波における利得が高いバッファ回路を得ることができる。このようなバッファ回路はスルーレートも高いものとなる。該バッファ回路を構成する単極性の複数のトランジスタはＰチャネル型トランジスタであってもよいし、Ｎチャネル型トランジスタであってもよい。 （もっと読む）

【課題】ワイヤ上の信号遷移を支援する回路及び方法を提供する。
【解決手段】回路は、第１のサブ回路を含み、サブ回路は、回路の出力（３４）に結合されている第１のトランジスタ（１６）を、立ち上がり遷移の間ターンオンさせ、その後ターンオフさせる。第１のトランジスタ（１６）は、出力（３４）を高状態に駆動して、立ち上がり遷移を支援する。回路は、第２のサブ回路を含み、第２のサブ回路は、回路の出力（３４）に結合されている第２のトランジスタ（２５）を、立ち下がり遷移の間ターンオンさせ、その後ターンオフさせる。第２のトランジスタ（２５）は、出力（３４）を定状態に駆動して、立ち下がり遷移を支援する。 （もっと読む）

【課題】矩形波の信号入力に応じて出力する出力電流の波形を矩形波に近づけることが可能な電流源回路を提供する。
【解決手段】電流源回路は、電圧端子に一端が接続された第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタの他端に一端が接続され、出力端子に他端が接続された第２のＭＯＳトランジスタと、電圧端子に一端が接続された第３のＭＯＳトランジスタと、第３のＭＯＳトランジスタの他端に一端が接続され、出力端子に他端が接続された第４のＭＯＳトランジスタと、を備える。この電流源回路は、第１のＭＯＳトランジスタおよび第４のＭＯＳトランジスタに電流が流れるように第１の入力端子にバイアス電圧が印加された状態で、第２の入力端子に印加されるスイッチ電圧に応じて、第２のＭＯＳトランジスタおよび第３のＭＯＳトランジスタのオン／オフを同期して制御する。 （もっと読む）

高電圧差動信号方式のためのドライバ回路（２００）。この回路は、入力に応答して第１の出力で第１の正の遷移を生成する第１の正のドライバ（２０５Ａ）を含む。この回路は更に、第１の正のドライバに結合され、電流の生成を可能にする第１の電流要素（２１０Ａ）を含む。更に、この回路は、第１の電流要素（２１０Ａ）に結合され、第１の電流要素に起因して、入力及び電流に応答して、第１の正の遷移の速度に類似する速度で、第２の出力で第１の負の遷移を生成する、第１の負のドライバ（２１５Ａ）を含む。
（もっと読む）

【課題】１つの回路ブロックに対して設けた複数の電源スイッチを順次オンさせていく構成において、スイッチオンのタイミングを適切に制御可能な半導体装置を提供する。
【解決手段】半導体装置は、内部回路と、内部回路へ電流を供給する複数の並列な経路にそれぞれ設けられ、導通状態又は非導通状態に制御される複数の電源スイッチと、内部回路への電源を遮断する指示又は電源を供給する指示を行なう命令部と、内部回路に電源スイッチを介して供給される電流が定常状態であるか否かを検知して検知結果を出力する変動検知部と、命令部の電源供給指示に応答して、複数の電源スイッチを順次導通状態にして内部回路への電流供給量を増やしていく際に、複数の電源スイッチを導通させるタイミングを検知結果に応じて制御する論理回路とを含む。 （もっと読む）

【課題】従来の半導体装置では、チップ面積を小さくすることができない問題があった。
【解決手段】本発明の半導体装置は、第１の電圧ＶＨと、第１の電圧ＶＨよりも低い第２の電圧ＶＬと、第１の電圧ＶＨと第２の電圧ＶＬとの間の第３の電圧ＶＭとに基づき動作する半導体装置であって、第２の電圧ＶＬから第１の電圧ＶＨに至る振幅を有する信号がゲートに入力されるトランジスタを少なくとも１つ含む出力回路２０と、出力回路２０に含まれるトランジスタのゲートの電圧を制御する第１の制御信号と、トランジスタのバックゲート領域の電圧を制御する第２の制御信号と、ディープウェル領域の電圧を制御する第３の制御信号と、を生成する制御回路１０と、を有し、制御回路１０は、第１の制御信号と第２の制御信号との電圧差を第１の電圧ＶＨと第３の電圧ＶＭとの電圧差及び第２の電圧ＶＬと第３の電圧ＶＭとの電圧差のうち大きな電圧差以下とする。 （もっと読む）

【課題】 ＦＥＴを駆動する駆動回路の動作を安定化する。
【解決手段】 ＦＥＴを駆動する駆動回路であって、ＦＥＴのオン時にＦＥＴに印加される電圧を保持するコンデンサと、ＦＥＴのオフ期間に、コンデンサに保持された電圧が供給されてＦＥＴをオフさせるトランジスタを有する。 （もっと読む）

【課題】誘導性負荷に通電される電流値をＰＷＭ制御する電子制御装置において、負荷の個体差、温度特性によるインダクタンスと抵抗値のばらつきがあってもオーバーシュート・アンダーシュートの発生を回避でき、短時間に精度よく電流制御を行える方法を提供する。
【解決手段】直前のＰＷＭ周期の電圧を印加する区間の電流計測値の最大値および電圧を印加しない区間の電流計測値の最小値を計測する電流計測部２４４と、電流最大値と電流最小値から負荷１１のインダクタンスと抵抗値を推定する負荷Ｒ・Ｌ推定部２４５と、負荷のインダクタンス値と抵抗値とから次ＰＷＭ周期の電圧印加時間による誘導性負荷に通電される電流を予測して、目標電流設定部２４３で設定された目標電流と比較することにより、次ＰＷＭ周期のデューティ比を決定するＰＷＭ設定部２４６とを備え、次ＰＷＭ周期のデューティ比でＰＷＭ駆動回路を駆動する。 （もっと読む）

【課題】 線形サンプリングスイッチ
【手段】 サンプリング回路はｐチャネル及びｎチャネル電界効果トランジスタ（ＦＥＴ）で構成される。ｐチャネルＦＥＴ（４２）のソースノードはｎチャネルＦＥＴ（４０）のドレインノードに結合され、ｐチャネルＦＥＴ（４２）のドレインノードはｎチャネルＦＥＴ（４０）のソースノードに結合される。サンプリングクロックは各ＦＥＴのゲートノードに結合される。線形サンプリング回路の第１の側はアナログまたはＲＦ信号源に接続され、そして線形サンプリング回路の向う側は保持キャパシタ（４４）に接続される。ｎチャネルＦＥＴはｎチャネル幅を有する。ｐチャネルＦＥＴはｐチャネル幅を有する。結果としてスイッチのオン抵抗の線形性を増加させるために、ｐチャネル幅はｎチャネル幅よりも大きい。 （もっと読む）

【課題】電圧パルスで振動子を駆動する送信回路において、誤送信や波形オーバーシュートを改善するため出力がハイインピーダンス状態にならない回路構成を提供し、且つ複数チャネルを集積化した半導体集積回路装置を実現する。
【解決手段】最も絶対値の大きい正電圧VPP1及び負電圧VNN1が供給された従来のパルス発生回路部10と、2番目に絶対値が大きい正電圧VPP2が供給されたP型アナログスイッチタイプのパルス発生回路部20と、2番目に絶対値が大きい負電圧VNN2が供給されたN型アナログスイッチタイプのパルス発生回路部30と、接地電位が供給されたN型アナログスイッチタイプの接地レベルダンピング回路部40とを備える送信回路において、10、20、30、及び40がそれぞれ出力端子OUTに接続される。スイッチ制御信号S1〜S5によって10、20、30、及び40を各別にオンオフして超音波振動子50を駆動する。 （もっと読む）

【課題】電源線や接地線に重畳されるスイッチングノイズを低減することのできる半導体集積回路および電源装置の提供を図る。
【解決手段】第１電源線ＶＩＮと第２電源線ＧＮＤとの間に直列に設けられた複数組の第１スイッチ素子Ｔp１〜Ｔp３および第２スイッチ素子Ｔn１〜Ｔn３を有し、基準電圧Ｖｒに基づいて前記第１および第２スイッチ素子をオン／オフ制御する半導体集積回路であって、前記各第１スイッチ素子を、それぞれ遅延時間を設けて順に制御する制御回路１４を有するように構成する。 （もっと読む）

【課題】出力バッファ回路を構成する各出力トランジスタの破損や劣化を回避しつつ、短絡の有無を検査することを可能にする。
【解決手段】高電位電源線と低電位電源線との間に４個の出力トランジスタをブリッジ接続してなる出力段を有するアンプにて、高電位電源線と、この出力段の一方の出力端子ＯＵＴＭとの間に抵抗Ｒ１およびスイッチＳＷ１を直列に介挿するとともに、出力端子ＯＵＴＭと低電位電源線との間に抵抗Ｒ２およびスイッチＳＷ２を直列に介挿する。そして、上記各出力トランジスタをオフにして、スイッチＳＷ１をオフに、かつスイッチＳＷ２をオンにした場合に出力端子ＯＵＴＭの電圧が閾値電圧を超えているか否かにより天絡の有無を判定し、スイッチＳＷ１をオンに、かつスイッチＳＷ２をオフにした場合に出力端子ＯＵＴＭの電圧が閾値電圧を下回っているか否かにより地絡の有無を判定する。 （もっと読む）

【課題】小さい回路規模の電圧検出回路を提供する。
【解決手段】最低動作電源電圧と等しい閾値電圧の絶対値Ｖｔｐを有するＰＭＯＳ１１は、ゲートを接地端子に接続され、ソースを電源端子に接続され、ドレインをＰＭＯＳ１２のソースに接続される。ＰＭＯＳ１２は、ゲートを基準電圧入力端子に接続され、ドレインを電圧検出回路の出力端子に接続される。容量１５は、電圧検出回路の出力端子と接地端子との間に設けられる。インバータ４１は、入力端子を電圧検出回路の出力端子に接続される。 （もっと読む）