スイッチング回路
【課題】スイッチング回路のデッドタイム制御における電力効率を向上させる。
【解決手段】スイッチング制御部２は、パルス信号Ａがロウレベルの時に、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち上がったのを検出してから、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち上がるように、スイッチング部Ｗを制御し、パルス信号Ａがハイレベルの時に、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち下がったのを検出してから、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がるように、スイッチング部Ｗを制御する。
【解決手段】スイッチング制御部２は、パルス信号Ａがロウレベルの時に、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち上がったのを検出してから、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち上がるように、スイッチング部Ｗを制御し、パルス信号Ａがハイレベルの時に、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち下がったのを検出してから、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がるように、スイッチング部Ｗを制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態はスイッチング回路に関する。
【背景技術】
【０００２】
ポータブル・モバイル機器ではバッテリの長寿命化が商品性に強く影響する。ＤＣ−ＤＣコンバータやＤ級アンプなどのスイッチング回路は、リニアレギュレータやＡ〜Ｃ級アンプと比較してトランジスタの損失が少なく電力効率が高い。
【０００３】
近年では、ＣＭＯＳ技術の進展により、これらスイッチング回路を電源やパワーアンプに用いることが一般的になっている。スイッチング回路では、ある一定の時間割合でｎチャンネルトランジスタとｐチャンネルトランジスタとが交互にスイッチングされるが、両者が同時にオンすると、貫通電流が流れ、大きな損失が発生する。このため、スイッチングの際にデッドタイム（ｄｅａｄ ｔｉｍｅ）と呼ばれる両者がオフしている期間が設けられることがある。
【０００４】
ただし、デッドタイムが長いと、歪率が増大するため、このデッドタイム制御を精密に行うことが望まれる。一方、デッドタイム制御を精密に行うための回路規模が増大すると、その分の消費電力が増大し、電源やパワーアンプにスイッチング回路を用いた利点が相殺される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２５３６９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一つの実施形態の目的は、デッドタイム制御における電力効率を向上させることが可能なスイッチング回路を提供することである。
【課題を解決するための手段】
【０００７】
実施形態のスイッチング回路によれば、パワー段と、ドライバ段と、スイッチング制御部と、スイッチング部とが設けられている。パワー段は、第１Ｐチャンネル電界効果トランジスタと第１Ｎチャンネル電界効果トランジスタとが設けられている。ドライバ段は、第２Ｐチャンネル電界効果トランジスタと第２Ｎチャンネル電界効果トランジスタとが設けられ、前記第２Ｐチャンネル電界効果トランジスタのドレイン電位に基づいて前記第１Ｐチャンネル電界効果トランジスタのゲートを駆動するとともに、前記第２Ｎチャンネル電界効果トランジスタのドレイン電位に基づいて前記第１Ｎチャンネル電界効果トランジスタのゲートを駆動する。スイッチング制御部は、前記第２Ｐチャンネル電界効果トランジスタのドレイン電位および前記第２Ｎチャンネル電界効果トランジスタのドレイン電位に基づいて、前記第２Ｐチャンネル電界効果トランジスタのドレインと前記第２Ｎチャンネル電界効果トランジスタのドレインとの間の導通状態を制御する。スイッチング部は、前記スイッチング制御部による制御に基づいて、前記第２Ｐチャンネル電界効果トランジスタのドレインと前記第２Ｎチャンネル電界効果トランジスタのドレインとの間の導通状態を切り替える。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１実施形態に係るスイッチング回路の概略構成を示すブロック図である。
【図２】図２は、図１のスイッチング回路の各部の電圧波形を示すタイミングチャートである。
【図３】図３は、第２実施形態に係るスイッチング回路の概略構成を示すブロック図である。
【図４】図４は、第３実施形態に係るスイッチング回路の概略構成を示すブロック図である。
【図５】図５は、第４実施形態に係るスイッチング回路の概略構成を示すブロック図である。
【図６】図６は、図５のスイッチング回路の各部の電圧波形を示すタイミングチャートである。
【図７】図７は、第５実施形態に係るスイッチング回路に適用される可変抵抗スイッチの概略構成を示すブロック図である。
【図８】図８は、第６実施形態に係るスイッチング回路に適用される可変抵抗スイッチの概略構成を示すブロック図である。
【図９】図９は、第７実施形態に係るスイッチング回路が適用される無線機器の概略構成を示すブロック図である。
【発明を実施するための形態】
【０００９】
以下、実施形態に係るスイッチング回路について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
【００１０】
（第１実施形態）
図１は、第１実施形態に係るスイッチング回路の概略構成を示すブロック図である。
図１において、このスイッチング回路には、パルス発生部１、スイッチング制御部２、スイッチング部Ｗ、ドライバ段Ｄおよびパワー段Ｐが設けられている。ドライバ段Ｄには、Ｐチャンネル電界効果トランジスタＭ３およびＮチャンネル電界効果トランジスタＭ４が設けられている。パワー段Ｐには、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２が設けられている。なお、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２は、Ｐチャンネル電界効果トランジスタＭ３およびＮチャンネル電界効果トランジスタＭ４よりも駆動力を大きくすることができる。
【００１１】
ここで、Ｐチャンネル電界効果トランジスタＭ１のドレインはＮチャンネル電界効果トランジスタＭ２のドレインに接続され、Ｐチャンネル電界効果トランジスタＭ１のソースは電源電位ＶＤＤに接続され、Ｎチャンネル電界効果トランジスタＭ２のソースは接地電位ＧＮＤに接続されている。
【００１２】
Ｐチャンネル電界効果トランジスタＭ３のドレインは、スイッチング部Ｗを介してＮチャンネル電界効果トランジスタＭ２のドレインに接続され、Ｐチャンネル電界効果トランジスタＭ３のソースは電源電位ＶＤＤに接続され、Ｎチャンネル電界効果トランジスタＭ４のソースは接地電位ＧＮＤに接続されている。また、Ｐチャンネル電界効果トランジスタＭ３のドレインはＰチャンネル電界効果トランジスタＭ１のゲートに接続され、Ｎチャンネル電界効果トランジスタＭ４のドレインはＮチャンネル電界効果トランジスタＭ２のゲートに接続されている。
【００１３】
パルス発生部１は、デジタル信号ＤＩに基づいてパルス信号Ａを生成することができる。なお、パルス発生部１は、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）方式であってもよいし、ＰＤＭ（Ｐｕｌｓｅ Ｄｅｎｓｉｔｙ Ｍｏｄｕｌａｔｉｏｎ）方式であってもよい。
【００１４】
スイッチング制御部２は、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１およびＮチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２に基づいて、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとの間の導通状態を制御することができる。
【００１５】
具体的には、スイッチング制御部２は、パルス信号Ａがロウレベルの時に、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち上がったのを検出してから、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち上がるように、スイッチング部Ｗを制御することができる。また、パルス信号Ａがハイレベルの時に、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち下がったのを検出してから、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がるように、スイッチング部Ｗを制御することができる。
【００１６】
スイッチング部Ｗは、スイッチング制御部２による制御に基づいて、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとの間の導通状態を切り替えることができる。
【００１７】
図２は、図１のスイッチング回路の各部の電圧波形を示すタイミングチャートである。
図２において、パルス発生部１では、デジタル信号ＤＩに基づいてパルス信号Ａが生成され、スイッチング制御部２に出力される。なお、パルス発生部１は、デジタル信号ＤＩに基づいてパルス信号Ａのオンとオフの粗密を制御することができる。例えば、デジタル信号ＤＩの値の増減に応じてパルス信号Ａのデューティを増減させることができる。
【００１８】
そして、スイッチング制御部２において、パルス信号Ａに基づいてゲート信号Ｇ３、Ｇ４が生成され、ゲート信号Ｇ３はＰチャンネル電界効果トランジスタＭ３のゲートに印加され、ゲート信号Ｇ４はＮチャンネル電界効果トランジスタＭ４のゲートに印加される。なお、ゲート信号Ｇ３、Ｇ４は互いに等しくすることができ、パルス信号Ａそれ自体であってもよいし、パルス信号Ａを遅延させた信号であってもよい。
【００１９】
また、スイッチング制御部２において、パルス信号Ａおよびドレイン電位Ｇ１、Ｇ２に基づいて制御信号ＳＷが生成され、スイッチング部Ｗに出力される。
【００２０】
そして、パルス信号Ａが立ち上がると（時刻ａ→ｂ）、ゲート信号Ｇ３、Ｇ４が立ち上がり、Ｐチャンネル電界効果トランジスタＭ３がオフするとともに、Ｎチャンネル電界効果トランジスタＭ４がオンする（時刻ｃ→ｄ）。
【００２１】
また、ドレイン電位Ｇ１、Ｇ２がハイレベルの時にパルス信号Ａが立ち上がると、スイッチング部Ｗがオンからオフに切り替えられ（時刻ｂ→ｃ）、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に切り離される。
【００２２】
そして、Ｎチャンネル電界効果トランジスタＭ４がオンすると、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち下がり（時刻ｄ→ｅ）、そのドレイン電位Ｇ２がＮチャンネル電界効果トランジスタＭ２のゲートに印加されることでＮチャンネル電界効果トランジスタＭ２がオンからオフに切り替わる。
【００２３】
また、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち下がると、スイッチング部Ｗがオフからオンに切り替えられ（時刻ｄ→ｅ）、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に接続される。
【００２４】
この時、Ｐチャンネル電界効果トランジスタＭ３はオフされているので、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１はＮチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２と等しくなり、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がる（時刻ｅ→ｆ）。
【００２５】
そして、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がると、そのドレイン電位Ｇ１がＰチャンネル電界効果トランジスタＭ１のゲートに印加されることでＰチャンネル電界効果トランジスタＭ１がオフからオンに切り替わり、出力信号Ｚが立ち上がる。
【００２６】
この結果、パルス信号Ａが立ち上がると、Ｎチャンネル電界効果トランジスタＭ２がオフしてからＰチャンネル電界効果トランジスタＭ１をオンさせることができる。このため、パルス信号Ａの立ち上がり時において、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２が同時にオンするのを防止することができ、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２に貫通電流が流れるのを防止することができる。
【００２７】
また、Ｎチャンネル電界効果トランジスタＭ２がオフしたのを検出してから、Ｐチャンネル電界効果トランジスタＭ１をオンさせることにより、Ｎチャンネル電界効果トランジスタＭ２がオフしたら即座にＰチャンネル電界効果トランジスタＭ１をオンさせることができる。このため、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２が同時にオンするのを防止するため、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２の両者がオフしている期間に余計なマージンを設ける必要がなくなり、デッドタイムを短くすることが可能となることから、歪率を低減することができる。
【００２８】
次に、パルス信号Ａが立ち下がると（時刻ｇ→ｈ）、ゲート信号Ｇ３、Ｇ４が立ち下がり、Ｐチャンネル電界効果トランジスタＭ３がオンするとともに、Ｎチャンネル電界効果トランジスタＭ４がオフする（時刻ｉ→ｊ）。
【００２９】
また、ドレイン電位Ｇ１、Ｇ２がロウレベルの時にパルス信号Ａが立ち下がると、スイッチング部Ｗがオンからオフに切り替えられ（時刻ｈ→ｉ）、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に切り離される。
【００３０】
そして、Ｐチャンネル電界効果トランジスタＭ３がオンすると、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち上がり（時刻ｊ→ｋ）、そのドレイン電位Ｇ１がＰチャンネル電界効果トランジスタＭ１のゲートに印加されることでＰチャンネル電界効果トランジスタＭ１がオンからオフに切り替わる。
【００３１】
また、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がると、スイッチング部Ｗがオフからオンに切り替えられ（時刻ｊ→ｋ）、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に接続される。
【００３２】
この時、Ｎチャンネル電界効果トランジスタＭ４はオフされているので、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２はＰチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１と等しくなり、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち上がる（時刻ｋ→ｌ）。
【００３３】
そして、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち上がると、そのドレイン電位Ｇ２がＮチャンネル電界効果トランジスタＭ２のゲートに印加されることでＮチャンネル電界効果トランジスタＭ２がオフからオンに切り替わり、出力信号Ｚが立ち下がる。
【００３４】
この結果、パルス信号Ａが立ち下がると、Ｐチャンネル電界効果トランジスタＭ１がオフしてからＮチャンネル電界効果トランジスタＭ２をオンさせることができる。このため、パルス信号Ａの立ち下がり時において、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２が同時にオンするのを防止することができ、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２に貫通電流が流れるのを防止することができる。
【００３５】
また、Ｐチャンネル電界効果トランジスタＭ１がオフしたのを検出してから、Ｎチャンネル電界効果トランジスタＭ２をオンさせることにより、Ｐチャンネル電界効果トランジスタＭ１がオフしたら即座にＮチャンネル電界効果トランジスタＭ２をオンさせることができる。このため、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２が同時にオンするのを防止するため、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２の両者がオフしている期間に余計なマージンを設ける必要がなくなり、デッドタイムを短くすることが可能となることから、歪率を低減することができる。
【００３６】
（第２実施形態）
図３は、第２実施形態に係るスイッチング回路の概略構成を示すブロック図である。
図３において、スイッチング部Ｗには、Ｐチャンネル電界効果トランジスタＭ５およびＮチャンネル電界効果トランジスタＭ６が設けられている。Ｐチャンネル電界効果トランジスタＭ５とＮチャンネル電界効果トランジスタＭ６とは互いに並列に接続され、この並列回路は、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインと間に接続されている。
【００３７】
また、スイッチング制御部２では、ゲート信号Ｇ５、Ｇ６が生成される。そして、ゲート信号Ｇ５は、Ｐチャンネル電界効果トランジスタＭ５のゲートに印加され、ゲート信号Ｇ６は、Ｎチャンネル電界効果トランジスタＭ６のゲートに印加される。なお、ゲート信号Ｇ５は制御信号ＳＷを用いることができ、ゲート信号Ｇ６は制御信号ＳＷの反転信号を用いることができる。
【００３８】
そして、ドレイン電位Ｇ１、Ｇ２がハイレベルの時にパルス信号Ａが立ち上がると、ゲート信号Ｇ５が立ち上がり、Ｐチャンネル電界効果トランジスタＭ５がオフするとともに、ゲート信号Ｇ６が立ち下がり、Ｎチャンネル電界効果トランジスタＭ６がオフする。この結果、スイッチング部Ｗがオンからオフに切り替えられ、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に切り離される。
【００３９】
また、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち下がると、ゲート信号Ｇ５が立ち下がり、Ｐチャンネル電界効果トランジスタＭ５がオンするとともに、ゲート信号Ｇ６が立ち上がり、Ｎチャンネル電界効果トランジスタＭ６がオンする。この結果、スイッチング部Ｗがオフからオンに切り替えられ、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に接続される。
【００４０】
また、ドレイン電位Ｇ１、Ｇ２がロウレベルの時にパルス信号Ａが立ち下がると、ゲート信号Ｇ５が立ち上がり、Ｐチャンネル電界効果トランジスタＭ５がオフするとともに、ゲート信号Ｇ６が立ち下がり、Ｎチャンネル電界効果トランジスタＭ６がオフする。この結果、スイッチング部Ｗがオンからオフに切り替えられ、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に切り離される。
【００４１】
また、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がると、ゲート信号Ｇ５が立ち下がり、Ｐチャンネル電界効果トランジスタＭ５がオンするとともに、ゲート信号Ｇ６が立ち上がり、Ｎチャンネル電界効果トランジスタＭ６がオンする。この結果、スイッチング部Ｗがオフからオンに切り替えられ、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に接続される。
【００４２】
（第３実施形態）
図４は、第３実施形態に係るスイッチング回路の概略構成を示すブロック図である。
図４において、スイッチング制御部２には、遅延素子Ｅ１、インバータＶ１、ＮＡＮＤ回路Ｌ５およびＮＯＲ回路Ｌ６が設けられている。
【００４３】
そして、パルス信号Ａは遅延素子Ｅ１を介してＰチャンネル電界効果トランジスタＭ３およびＮチャンネル電界効果トランジスタＭ４のゲートに入力される。また、パルス信号ＡはインバータＶ１を介してＮＡＮＤ回路Ｌ５の一方の入力端子およびＮＯＲ回路Ｌ６の一方の入力端子に入力される。また、Ｐチャンネル電界効果トランジスタＭ３のドレインはＮＡＮＤ回路Ｌ５の他方の入力端子に接続され、Ｎチャンネル電界効果トランジスタＭ４のドレインはＮＯＲ回路Ｌ６の他方の入力端子に接続されている。また、ＮＡＮＤ回路Ｌ５の出力端子はＰチャンネル電界効果トランジスタＭ５のゲートに接続され、ＮＯＲ回路Ｌ６の出力端子はＮチャンネル電界効果トランジスタＭ６のゲートに接続されている。
【００４４】
そして、図２において、パルス信号Ａが遅延素子Ｅ１にて遅延されることでゲート信号Ｇ３、Ｇ４が生成され、ゲート信号Ｇ３はＰチャンネル電界効果トランジスタＭ３のゲートに印加され、ゲート信号Ｇ４はＮチャンネル電界効果トランジスタＭ４のゲートに印加される。
【００４５】
そして、パルス信号Ａが立ち上がると（時刻ａ→ｂ）、ゲート信号Ｇ３、Ｇ４が立ち上がり、Ｐチャンネル電界効果トランジスタＭ３がオフするとともに、Ｎチャンネル電界効果トランジスタＭ４がオンする（時刻ｃ→ｄ）。
【００４６】
また、ドレイン電位Ｇ１、Ｇ２がハイレベルの時にパルス信号Ａが立ち上がると、ＮＡＮＤ回路Ｌ５にてゲート信号Ｇ５が立ち上げられ、Ｐチャンネル電界効果トランジスタＭ５がオフするとともに、ＮＯＲ回路Ｌ６にてゲート信号Ｇ６が立ち下げられ、Ｎチャンネル電界効果トランジスタＭ６がオフする。この結果、スイッチング部Ｗがオンからオフに切り替えられ（時刻ｂ→ｃ）、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に切り離される。
【００４７】
そして、Ｎチャンネル電界効果トランジスタＭ４がオンすると、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち下がり（時刻ｄ→ｅ）、そのドレイン電位Ｇ２がＮチャンネル電界効果トランジスタＭ２のゲートに印加されることでＮチャンネル電界効果トランジスタＭ２がオンからオフに切り替わる。
【００４８】
また、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち下がると、ＮＡＮＤ回路Ｌ５にてゲート信号Ｇ５が立ち下げられ、Ｐチャンネル電界効果トランジスタＭ５がオンするとともに、ＮＯＲ回路Ｌ６にてゲート信号Ｇ６が立ち上げられ、Ｎチャンネル電界効果トランジスタＭ６がオンする。この結果、スイッチング部Ｗがオフからオンに切り替えられ（時刻ｄ→ｅ）、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に接続される。
【００４９】
この時、Ｐチャンネル電界効果トランジスタＭ３はオフされているので、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１はＮチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２と等しくなり、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がる（時刻ｅ→ｆ）。
【００５０】
そして、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がると、そのドレイン電位Ｇ１がＰチャンネル電界効果トランジスタＭ１のゲートに印加されることでＰチャンネル電界効果トランジスタＭ１がオフからオンに切り替わり、出力信号Ｚが立ち上がる。
【００５１】
この結果、パルス信号Ａが立ち上がると、Ｎチャンネル電界効果トランジスタＭ２がオフしてからＰチャンネル電界効果トランジスタＭ１をオンさせることができる。このため、パルス信号Ａの立ち上がり時において、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２が同時にオンするのを防止することができ、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２に貫通電流が流れるのを防止することができる。
【００５２】
また、Ｎチャンネル電界効果トランジスタＭ２がオフしたのを検出してから、Ｐチャンネル電界効果トランジスタＭ１をオンさせることにより、Ｎチャンネル電界効果トランジスタＭ２がオフしたら即座にＰチャンネル電界効果トランジスタＭ１をオンさせることができる。このため、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２が同時にオンするのを防止するため、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２の両者がオフしている期間に余計なマージンを設ける必要がなくなり、デッドタイムを短くすることが可能となることから、歪率を低減することができる。
【００５３】
次に、パルス信号Ａが立ち下がると（時刻ｇ→ｈ）、ゲート信号Ｇ３、Ｇ４が立ち下がり、Ｐチャンネル電界効果トランジスタＭ３がオンするとともに、Ｎチャンネル電界効果トランジスタＭ４がオフする（時刻ｉ→ｊ）。
【００５４】
また、ドレイン電位Ｇ１、Ｇ２がロウレベルの時にパルス信号Ａが立ち下がると、ＮＡＮＤ回路Ｌ５にてゲート信号Ｇ５が立ち上げられ、Ｐチャンネル電界効果トランジスタＭ５がオフするとともに、ＮＯＲ回路Ｌ６にてゲート信号Ｇ６が立ち下げられ、Ｎチャンネル電界効果トランジスタＭ６がオフする。この結果、スイッチング部Ｗがオンからオフに切り替えられ（時刻ｈ→ｉ）、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に切り離される。
【００５５】
そして、Ｐチャンネル電界効果トランジスタＭ３がオンすると、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち上がり（時刻ｊ→ｋ）、そのドレイン電位Ｇ１がＰチャンネル電界効果トランジスタＭ１のゲートに印加されることでＰチャンネル電界効果トランジスタＭ１がオンからオフに切り替わる。
【００５６】
また、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がると、ＮＡＮＤ回路Ｌ５にてゲート信号Ｇ５が立ち下げられ、Ｐチャンネル電界効果トランジスタＭ５がオンするとともに、ＮＯＲ回路Ｌ６にてゲート信号Ｇ６が立ち上げられ、Ｎチャンネル電界効果トランジスタＭ６がオンする。この結果、スイッチング部Ｗがオフからオンに切り替えられ（時刻ｊ→ｋ）、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に接続される。
【００５７】
この時、Ｎチャンネル電界効果トランジスタＭ４はオフされているので、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２はＰチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１と等しくなり、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち上がる（時刻ｋ→ｌ）。
【００５８】
そして、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち上がると、そのドレイン電位Ｇ２がＮチャンネル電界効果トランジスタＭ２のゲートに印加されることでＮチャンネル電界効果トランジスタＭ２がオフからオンに切り替わり、出力信号Ｚが立ち下がる。
【００５９】
この結果、パルス信号Ａが立ち下がると、Ｐチャンネル電界効果トランジスタＭ１がオフしてからＮチャンネル電界効果トランジスタＭ２をオンさせることができる。このため、パルス信号Ａの立ち下がり時において、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２が同時にオンするのを防止することができ、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２に貫通電流が流れるのを防止することができる。
【００６０】
また、Ｐチャンネル電界効果トランジスタＭ１がオフしたのを検出してから、Ｎチャンネル電界効果トランジスタＭ２をオンさせることにより、Ｐチャンネル電界効果トランジスタＭ１がオフしたら即座にＮチャンネル電界効果トランジスタＭ２をオンさせることができる。このため、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２が同時にオンするのを防止するため、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２の両者がオフしている期間に余計なマージンを設ける必要がなくなり、デッドタイムを短くすることが可能となることから、歪率を低減することができる。
【００６１】
（第４実施形態）
図５は、第４実施形態に係るスイッチング回路の概略構成を示すブロック図である。
図５において、このスイッチング回路には、図１のスイッチング制御部２およびスイッチング部Ｗの代わりにデッドタイム制御部３および遅延素子Ｅ１が設けられている。
【００６２】
デッドタイム制御部３は、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１およびＮチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２に基づいて、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとの間の導通状態を切り替えることができる。
【００６３】
具体的には、デッドタイム制御部３は、パルス信号Ａがロウレベルの時に、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち上がったのを検出してから、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２を立ち上げることができる。また、パルス信号Ａがハイレベルの時に、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち下がったのを検出してから、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１を立ち下げることができる。
【００６４】
ここで、デッドタイム制御部３には、Ｐチャンネル電界効果トランジスタＭ５、Ｍ７、Ｎチャンネル電界効果トランジスタＭ６、Ｍ８およびインバータＶ２、Ｖ３が設けられている。
【００６５】
そして、Ｐチャンネル電界効果トランジスタＭ５、Ｍ７は互いに直列に接続され、この直列回路はＰチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとの間に挿入されている。また、Ｎチャンネル電界効果トランジスタＭ６、Ｍ８は互いに直列に接続され、この直列回路はＰチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとの間に挿入されている。
【００６６】
また、パルス信号ＡはＰチャンネル電界効果トランジスタＭ７のゲートおよびＮチャンネル電界効果トランジスタＭ８のゲートに入力される。ドレイン電位Ｇ１はインバータＶ２を介してＰチャンネル電界効果トランジスタＭ５のゲートに入力される。ドレイン電位Ｇ２はインバータＶ３を介してＮチャンネル電界効果トランジスタＭ６のゲートに入力される。
【００６７】
図６は、図５のスイッチング回路の各部の電圧波形を示すタイミングチャートである。なお、ＳＷＰはＰチャンネル電界効果トランジスタＭ５、Ｍ７の直列回路の導通状態、ＳＷＮはＮチャンネル電界効果トランジスタＭ６、Ｍ８の直列回路の導通状態を示す。
【００６８】
図６において、パルス信号Ａが立ち上がる前は、Ｐチャンネル電界効果トランジスタＭ３がオンし、ドレイン電位Ｇ１がハイレベルになるととともに、Ｎチャンネル電界効果トランジスタＭ４がオフする。このため、Ｐチャンネル電界効果トランジスタＭ５、Ｍ７がオンし、ドレイン電位Ｇ２がハイレベルになるとともに、Ｎチャンネル電界効果トランジスタＭ６、Ｍ８がオフする。
【００６９】
そして、パルス信号Ａが立ち上がると（時刻ａ→ｂ）、ゲート信号Ｇ３、Ｇ４が立ち上がり、Ｐチャンネル電界効果トランジスタＭ３がオフするとともに、Ｎチャンネル電界効果トランジスタＭ４がオンする（時刻ｃ→ｄ）。
【００７０】
また、ドレイン電位Ｇ１、Ｇ２がハイレベルの時にパルス信号Ａが立ち上がると、Ｐチャンネル電界効果トランジスタＭ７がオフすることでデッドタイム制御部３がオンからオフに切り替えられ（時刻ｂ→ｃ）、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に切り離される。
【００７１】
そして、Ｎチャンネル電界効果トランジスタＭ４がオンすると、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち下がり（時刻ｄ→ｅ）、そのドレイン電位Ｇ２がＮチャンネル電界効果トランジスタＭ２のゲートに印加されることでＮチャンネル電界効果トランジスタＭ２がオンからオフに切り替わる。
【００７２】
また、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち下がると、Ｎチャンネル電界効果トランジスタＭ６がオンすることでデッドタイム制御部３がオフからオンに切り替えられ（時刻ｄ→ｅ）、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に接続される。
【００７３】
この時、Ｐチャンネル電界効果トランジスタＭ３はオフされているので、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１はＮチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２と等しくなり、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がる（時刻ｅ→ｆ）。
【００７４】
そして、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がると、そのドレイン電位Ｇ１がＰチャンネル電界効果トランジスタＭ１のゲートに印加されることでＰチャンネル電界効果トランジスタＭ１がオフからオンに切り替わり、出力信号Ｚが立ち上がる。
【００７５】
この結果、パルス信号Ａが立ち上がると、Ｎチャンネル電界効果トランジスタＭ２がオフしてからＰチャンネル電界効果トランジスタＭ１をオンさせることができる。このため、パルス信号Ａの立ち上がり時において、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２が同時にオンするのを防止することができ、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２に貫通電流が流れるのを防止することができる。
【００７６】
また、Ｎチャンネル電界効果トランジスタＭ２がオフしたのを検出してから、Ｐチャンネル電界効果トランジスタＭ１をオンさせることにより、Ｎチャンネル電界効果トランジスタＭ２がオフしたら即座にＰチャンネル電界効果トランジスタＭ１をオンさせることができる。このため、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２が同時にオンするのを防止するため、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２の両者がオフしている期間に余計なマージンを設ける必要がなくなり、デッドタイムを短くすることが可能となることから、歪率を低減することができる。
【００７７】
次に、パルス信号Ａが立ち下がると（時刻ｇ→ｈ）、ゲート信号Ｇ３、Ｇ４が立ち下がり、Ｐチャンネル電界効果トランジスタＭ３がオンするとともに、Ｎチャンネル電界効果トランジスタＭ４がオフする（時刻ｉ→ｊ）。
【００７８】
また、ドレイン電位Ｇ１、Ｇ２がロウレベルの時にパルス信号Ａが立ち下がると、Ｎチャンネル電界効果トランジスタＭ８がオフすることでデッドタイム制御部３がオンからオフに切り替えられ（時刻ｈ→ｉ）、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に切り離される。
【００７９】
そして、Ｐチャンネル電界効果トランジスタＭ３がオンすると、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち上がり（時刻ｊ→ｋ）、そのドレイン電位Ｇ１がＰチャンネル電界効果トランジスタＭ１のゲートに印加されることでＰチャンネル電界効果トランジスタＭ１がオンからオフに切り替わる。
【００８０】
また、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がると、Ｐチャンネル電界効果トランジスタＭ５がオンすることでデッドタイム制御部３がオフからオンに切り替えられ（時刻ｊ→ｋ）、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に接続される。
【００８１】
この時、Ｎチャンネル電界効果トランジスタＭ４はオフされているので、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２はＰチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１と等しくなり、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち上がる（時刻ｋ→ｌ）。
【００８２】
そして、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち上がると、そのドレイン電位Ｇ２がＮチャンネル電界効果トランジスタＭ２のゲートに印加されることでＮチャンネル電界効果トランジスタＭ２がオフからオンに切り替わり、出力信号Ｚが立ち下がる。
【００８３】
この結果、パルス信号Ａが立ち下がると、Ｐチャンネル電界効果トランジスタＭ１がオフしてからＮチャンネル電界効果トランジスタＭ２をオンさせることができる。このため、パルス信号Ａの立ち下がり時において、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２が同時にオンするのを防止することができ、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２に貫通電流が流れるのを防止することができる。
【００８４】
また、Ｐチャンネル電界効果トランジスタＭ１がオフしたのを検出してから、Ｎチャンネル電界効果トランジスタＭ２をオンさせることにより、Ｐチャンネル電界効果トランジスタＭ１がオフしたら即座にＮチャンネル電界効果トランジスタＭ２をオンさせることができる。このため、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２が同時にオンするのを防止するため、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２の両者がオフしている期間に余計なマージンを設ける必要がなくなり、デッドタイムを短くすることが可能となることから、歪率を低減することができる。
【００８５】
（第５実施形態）
図７は、第５実施形態に係るスイッチング回路に適用される可変抵抗スイッチの概略構成を示すブロック図である。なお、この可変抵抗スイッチは、図３〜図５のＰチャンネル電界効果トランジスタＭ５の代わりに用いることができる。
図７において、この可変抵抗スイッチには、ｎ（ｎは２以上の整数）個のＰチャンネル電界効果トランジスタＭ５１〜Ｍ５ｎおよびｎ−１個のＮＡＮＤ回路Ｌ７２〜Ｌ７ｎが設けられている。
【００８６】
そして、Ｐチャンネル電界効果トランジスタＭ５１〜Ｍ５ｎは互いに並列に接続され、Ｐチャンネル電界効果トランジスタＭ５１〜Ｍ５ｎのドレインにはドレイン電位Ｇ１が入力され、Ｐチャンネル電界効果トランジスタＭ５１〜Ｍ５ｎのソースにはドレイン電位Ｇ２が入力される。
【００８７】
また、ゲート信号Ｇ５の反転信号はＮＡＮＤ回路Ｌ７２〜Ｌ７ｎの一方の入力端子に入力され、選択信号ＶＲＰ［２：ｎ］はＮＡＮＤ回路Ｌ７２〜Ｌ７ｎの他方の入力端子にそれぞれ入力され、ゲート信号Ｇ５はＰチャンネル電界効果トランジスタＭ５１のゲートに入力される。ＮＡＮＤ回路Ｌ７２〜Ｌ７ｎの出力端子はＰチャンネル電界効果トランジスタＭ５２〜Ｍ５ｎのゲートにそれぞれ接続されている。
【００８８】
ここで、ゲート信号Ｇ５はゲート信号Ｇ５１としてＰチャンネル電界効果トランジスタＭ５１のゲートに入力される。また、選択信号ＶＲＰ［２：ｎ］にて選択されたＮＡＮＤ回路Ｌ７２〜Ｌ７ｎに入力されたゲート信号Ｇ５はゲート信号Ｇ５２〜Ｇ５ｎとしてＰチャンネル電界効果トランジスタＭ５２〜Ｍ５ｎのゲートに入力される。
【００８９】
このため、選択信号ＶＲＰ［２：ｎ］によってＰチャンネル電界効果トランジスタＭ５１〜Ｍ５ｎがオンされる個数を制御することができ、オン抵抗を変化させることができる。このため、図３または図４のスイッチング部Ｗあるいは図５のデッドタイム制御部３がオンする時の遅延時間を調整することができ、デッドタイムを調整することができる。
【００９０】
（第６実施形態）
図８は、第６実施形態に係るスイッチング回路に適用される可変抵抗スイッチの概略構成を示すブロック図である。なお、この可変抵抗スイッチは、図３〜図５のＮチャンネル電界効果トランジスタＭ６の代わりに用いることができる。
図８において、この可変抵抗スイッチには、ｎ個のＮチャンネル電界効果トランジスタＭ６１〜Ｍ６ｎおよびｎ−１個のＡＮＤ回路Ｌ８２〜Ｌ８ｎが設けられている。
【００９１】
そして、Ｎチャンネル電界効果トランジスタＭ６１〜Ｍ６ｎは互いに並列に接続され、Ｎチャンネル電界効果トランジスタＭ６１〜Ｍ６ｎのドレインにはドレイン電位Ｇ１が入力され、Ｎチャンネル電界効果トランジスタＭ６１〜Ｍ６ｎのソースにはドレイン電位Ｇ２が入力される。
【００９２】
また、ゲート信号Ｇ６はＡＮＤ回路Ｌ８２〜Ｌ８ｎの一方の入力端子に入力され、選択信号ＶＲＮ［２：ｎ］はＡＮＤ回路Ｌ８２〜Ｌ８ｎの他方の入力端子にそれぞれ入力され、ゲート信号Ｇ６はＮチャンネル電界効果トランジスタＭ６１のゲートに入力される。ＡＮＤ回路Ｌ８２〜Ｌ８ｎの出力端子はＮチャンネル電界効果トランジスタＭ６２〜Ｍ６ｎのゲートにそれぞれ接続されている。
【００９３】
ここで、ゲート信号Ｇ６はゲート信号Ｇ６１としてＮチャンネル電界効果トランジスタＭ６１のゲートに入力される。また、選択信号ＶＲＮ［２：ｎ］にて選択されたＡＮＤ回路Ｌ８２〜Ｌ８ｎに入力されたゲート信号Ｇ６はゲート信号Ｇ６２〜Ｇ６ｎとしてＮチャンネル電界効果トランジスタＭ６２〜Ｍ６ｎのゲートに入力される。
【００９４】
このため、選択信号ＶＲＮ［２：ｎ］によってＮチャンネル電界効果トランジスタＭ６１〜Ｍ６ｎがオンされる個数を制御することができ、オン抵抗を変化させることができる。このため、図３または図４のスイッチング部Ｗあるいは図５のデッドタイム制御部３がオンする時の遅延時間を調整することができ、デッドタイムを調整することができる。
【００９５】
（第７実施形態）
図９は、第７実施形態に係るスイッチング回路が適用される無線機器の概略構成を示すブロック図である。
図９において、この無線機器にはＩＣチップ１１が搭載され、ＩＣチップ１１にはアンテナ１２、スピーカ１３およびマイク１４が接続されている。ここで、ＩＣチップ１１には、無線部２１、音声コーデック部２２、Ｄ級アンプ２３およびマイクアンプ２４が設けられている。なお、Ｄ級アンプ２３としては、図１〜図３または図５のスイッチング回路を用いることができる。また、音声コーデック部２２は、例えば、ＤＡ変換、ＡＤ変換、圧縮／伸長処理などを行うことができる。
【００９６】
そして、送信時には、音声信号がマイク１４を介してＩＣチップ１１に入力される。そして、音声信号がマイクアンプ２４にて増幅された後、音声コーデック部２２にて信号処理される。そして、無線部２１にて無線周波数帯域に周波数変換された後、アンテナ１２を介して送信される。
【００９７】
一方、受信時には、受信信号がアンテナ１２を介してＩＣチップ１１に入力される。そして、受信信号が無線部２１にてベースバンド帯域に周波数変換された後、音声コーデック部２２にてＡＤ変換され、Ｄ級アンプ２３に出力される。そして、Ｄ級アンプ２３において、デジタル信号に基づいてパルス信号が生成され、そのパルス信号に基づいてトランジスタがスイッチングされることでスピーカ１３が駆動される。
【００９８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９９】
１ パルス発生部、２ スイッチング制御部、３ デッドタイム制御部、Ｗ スイッチング部、Ｄ ドライバ段、Ｐ パワー段、Ｍ１、Ｍ３、Ｍ５、Ｍ７、Ｍ５１〜Ｍ５ｎ Ｐチャンネル電界効果トランジスタ、Ｍ２、Ｍ４、Ｍ６、Ｍ８、Ｍ６１〜Ｍ６ｎ Ｎチャンネル電界効果トランジスタ、Ｅ１ 遅延素子、Ｖ１〜Ｖ３ インバータ、Ｌ５、Ｌ７２〜Ｌ７ｎ ＮＡＮＤ回路、Ｌ６ ＮＯＲ回路、Ｌ８２〜Ｌ８ｎ ＡＮＤ回路、１１ ＩＣチップ、１２ アンテナ、１３ スピーカ、１４ マイク、２１ 無線部、２２ 音声コーデック部、２３ Ｄ級アンプ、２４ マイクアンプ
【技術分野】
【０００１】
本発明の実施形態はスイッチング回路に関する。
【背景技術】
【０００２】
ポータブル・モバイル機器ではバッテリの長寿命化が商品性に強く影響する。ＤＣ−ＤＣコンバータやＤ級アンプなどのスイッチング回路は、リニアレギュレータやＡ〜Ｃ級アンプと比較してトランジスタの損失が少なく電力効率が高い。
【０００３】
近年では、ＣＭＯＳ技術の進展により、これらスイッチング回路を電源やパワーアンプに用いることが一般的になっている。スイッチング回路では、ある一定の時間割合でｎチャンネルトランジスタとｐチャンネルトランジスタとが交互にスイッチングされるが、両者が同時にオンすると、貫通電流が流れ、大きな損失が発生する。このため、スイッチングの際にデッドタイム（ｄｅａｄ ｔｉｍｅ）と呼ばれる両者がオフしている期間が設けられることがある。
【０００４】
ただし、デッドタイムが長いと、歪率が増大するため、このデッドタイム制御を精密に行うことが望まれる。一方、デッドタイム制御を精密に行うための回路規模が増大すると、その分の消費電力が増大し、電源やパワーアンプにスイッチング回路を用いた利点が相殺される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２５３６９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一つの実施形態の目的は、デッドタイム制御における電力効率を向上させることが可能なスイッチング回路を提供することである。
【課題を解決するための手段】
【０００７】
実施形態のスイッチング回路によれば、パワー段と、ドライバ段と、スイッチング制御部と、スイッチング部とが設けられている。パワー段は、第１Ｐチャンネル電界効果トランジスタと第１Ｎチャンネル電界効果トランジスタとが設けられている。ドライバ段は、第２Ｐチャンネル電界効果トランジスタと第２Ｎチャンネル電界効果トランジスタとが設けられ、前記第２Ｐチャンネル電界効果トランジスタのドレイン電位に基づいて前記第１Ｐチャンネル電界効果トランジスタのゲートを駆動するとともに、前記第２Ｎチャンネル電界効果トランジスタのドレイン電位に基づいて前記第１Ｎチャンネル電界効果トランジスタのゲートを駆動する。スイッチング制御部は、前記第２Ｐチャンネル電界効果トランジスタのドレイン電位および前記第２Ｎチャンネル電界効果トランジスタのドレイン電位に基づいて、前記第２Ｐチャンネル電界効果トランジスタのドレインと前記第２Ｎチャンネル電界効果トランジスタのドレインとの間の導通状態を制御する。スイッチング部は、前記スイッチング制御部による制御に基づいて、前記第２Ｐチャンネル電界効果トランジスタのドレインと前記第２Ｎチャンネル電界効果トランジスタのドレインとの間の導通状態を切り替える。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１実施形態に係るスイッチング回路の概略構成を示すブロック図である。
【図２】図２は、図１のスイッチング回路の各部の電圧波形を示すタイミングチャートである。
【図３】図３は、第２実施形態に係るスイッチング回路の概略構成を示すブロック図である。
【図４】図４は、第３実施形態に係るスイッチング回路の概略構成を示すブロック図である。
【図５】図５は、第４実施形態に係るスイッチング回路の概略構成を示すブロック図である。
【図６】図６は、図５のスイッチング回路の各部の電圧波形を示すタイミングチャートである。
【図７】図７は、第５実施形態に係るスイッチング回路に適用される可変抵抗スイッチの概略構成を示すブロック図である。
【図８】図８は、第６実施形態に係るスイッチング回路に適用される可変抵抗スイッチの概略構成を示すブロック図である。
【図９】図９は、第７実施形態に係るスイッチング回路が適用される無線機器の概略構成を示すブロック図である。
【発明を実施するための形態】
【０００９】
以下、実施形態に係るスイッチング回路について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
【００１０】
（第１実施形態）
図１は、第１実施形態に係るスイッチング回路の概略構成を示すブロック図である。
図１において、このスイッチング回路には、パルス発生部１、スイッチング制御部２、スイッチング部Ｗ、ドライバ段Ｄおよびパワー段Ｐが設けられている。ドライバ段Ｄには、Ｐチャンネル電界効果トランジスタＭ３およびＮチャンネル電界効果トランジスタＭ４が設けられている。パワー段Ｐには、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２が設けられている。なお、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２は、Ｐチャンネル電界効果トランジスタＭ３およびＮチャンネル電界効果トランジスタＭ４よりも駆動力を大きくすることができる。
【００１１】
ここで、Ｐチャンネル電界効果トランジスタＭ１のドレインはＮチャンネル電界効果トランジスタＭ２のドレインに接続され、Ｐチャンネル電界効果トランジスタＭ１のソースは電源電位ＶＤＤに接続され、Ｎチャンネル電界効果トランジスタＭ２のソースは接地電位ＧＮＤに接続されている。
【００１２】
Ｐチャンネル電界効果トランジスタＭ３のドレインは、スイッチング部Ｗを介してＮチャンネル電界効果トランジスタＭ２のドレインに接続され、Ｐチャンネル電界効果トランジスタＭ３のソースは電源電位ＶＤＤに接続され、Ｎチャンネル電界効果トランジスタＭ４のソースは接地電位ＧＮＤに接続されている。また、Ｐチャンネル電界効果トランジスタＭ３のドレインはＰチャンネル電界効果トランジスタＭ１のゲートに接続され、Ｎチャンネル電界効果トランジスタＭ４のドレインはＮチャンネル電界効果トランジスタＭ２のゲートに接続されている。
【００１３】
パルス発生部１は、デジタル信号ＤＩに基づいてパルス信号Ａを生成することができる。なお、パルス発生部１は、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）方式であってもよいし、ＰＤＭ（Ｐｕｌｓｅ Ｄｅｎｓｉｔｙ Ｍｏｄｕｌａｔｉｏｎ）方式であってもよい。
【００１４】
スイッチング制御部２は、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１およびＮチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２に基づいて、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとの間の導通状態を制御することができる。
【００１５】
具体的には、スイッチング制御部２は、パルス信号Ａがロウレベルの時に、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち上がったのを検出してから、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち上がるように、スイッチング部Ｗを制御することができる。また、パルス信号Ａがハイレベルの時に、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち下がったのを検出してから、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がるように、スイッチング部Ｗを制御することができる。
【００１６】
スイッチング部Ｗは、スイッチング制御部２による制御に基づいて、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとの間の導通状態を切り替えることができる。
【００１７】
図２は、図１のスイッチング回路の各部の電圧波形を示すタイミングチャートである。
図２において、パルス発生部１では、デジタル信号ＤＩに基づいてパルス信号Ａが生成され、スイッチング制御部２に出力される。なお、パルス発生部１は、デジタル信号ＤＩに基づいてパルス信号Ａのオンとオフの粗密を制御することができる。例えば、デジタル信号ＤＩの値の増減に応じてパルス信号Ａのデューティを増減させることができる。
【００１８】
そして、スイッチング制御部２において、パルス信号Ａに基づいてゲート信号Ｇ３、Ｇ４が生成され、ゲート信号Ｇ３はＰチャンネル電界効果トランジスタＭ３のゲートに印加され、ゲート信号Ｇ４はＮチャンネル電界効果トランジスタＭ４のゲートに印加される。なお、ゲート信号Ｇ３、Ｇ４は互いに等しくすることができ、パルス信号Ａそれ自体であってもよいし、パルス信号Ａを遅延させた信号であってもよい。
【００１９】
また、スイッチング制御部２において、パルス信号Ａおよびドレイン電位Ｇ１、Ｇ２に基づいて制御信号ＳＷが生成され、スイッチング部Ｗに出力される。
【００２０】
そして、パルス信号Ａが立ち上がると（時刻ａ→ｂ）、ゲート信号Ｇ３、Ｇ４が立ち上がり、Ｐチャンネル電界効果トランジスタＭ３がオフするとともに、Ｎチャンネル電界効果トランジスタＭ４がオンする（時刻ｃ→ｄ）。
【００２１】
また、ドレイン電位Ｇ１、Ｇ２がハイレベルの時にパルス信号Ａが立ち上がると、スイッチング部Ｗがオンからオフに切り替えられ（時刻ｂ→ｃ）、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に切り離される。
【００２２】
そして、Ｎチャンネル電界効果トランジスタＭ４がオンすると、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち下がり（時刻ｄ→ｅ）、そのドレイン電位Ｇ２がＮチャンネル電界効果トランジスタＭ２のゲートに印加されることでＮチャンネル電界効果トランジスタＭ２がオンからオフに切り替わる。
【００２３】
また、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち下がると、スイッチング部Ｗがオフからオンに切り替えられ（時刻ｄ→ｅ）、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に接続される。
【００２４】
この時、Ｐチャンネル電界効果トランジスタＭ３はオフされているので、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１はＮチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２と等しくなり、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がる（時刻ｅ→ｆ）。
【００２５】
そして、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がると、そのドレイン電位Ｇ１がＰチャンネル電界効果トランジスタＭ１のゲートに印加されることでＰチャンネル電界効果トランジスタＭ１がオフからオンに切り替わり、出力信号Ｚが立ち上がる。
【００２６】
この結果、パルス信号Ａが立ち上がると、Ｎチャンネル電界効果トランジスタＭ２がオフしてからＰチャンネル電界効果トランジスタＭ１をオンさせることができる。このため、パルス信号Ａの立ち上がり時において、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２が同時にオンするのを防止することができ、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２に貫通電流が流れるのを防止することができる。
【００２７】
また、Ｎチャンネル電界効果トランジスタＭ２がオフしたのを検出してから、Ｐチャンネル電界効果トランジスタＭ１をオンさせることにより、Ｎチャンネル電界効果トランジスタＭ２がオフしたら即座にＰチャンネル電界効果トランジスタＭ１をオンさせることができる。このため、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２が同時にオンするのを防止するため、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２の両者がオフしている期間に余計なマージンを設ける必要がなくなり、デッドタイムを短くすることが可能となることから、歪率を低減することができる。
【００２８】
次に、パルス信号Ａが立ち下がると（時刻ｇ→ｈ）、ゲート信号Ｇ３、Ｇ４が立ち下がり、Ｐチャンネル電界効果トランジスタＭ３がオンするとともに、Ｎチャンネル電界効果トランジスタＭ４がオフする（時刻ｉ→ｊ）。
【００２９】
また、ドレイン電位Ｇ１、Ｇ２がロウレベルの時にパルス信号Ａが立ち下がると、スイッチング部Ｗがオンからオフに切り替えられ（時刻ｈ→ｉ）、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に切り離される。
【００３０】
そして、Ｐチャンネル電界効果トランジスタＭ３がオンすると、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち上がり（時刻ｊ→ｋ）、そのドレイン電位Ｇ１がＰチャンネル電界効果トランジスタＭ１のゲートに印加されることでＰチャンネル電界効果トランジスタＭ１がオンからオフに切り替わる。
【００３１】
また、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がると、スイッチング部Ｗがオフからオンに切り替えられ（時刻ｊ→ｋ）、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に接続される。
【００３２】
この時、Ｎチャンネル電界効果トランジスタＭ４はオフされているので、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２はＰチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１と等しくなり、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち上がる（時刻ｋ→ｌ）。
【００３３】
そして、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち上がると、そのドレイン電位Ｇ２がＮチャンネル電界効果トランジスタＭ２のゲートに印加されることでＮチャンネル電界効果トランジスタＭ２がオフからオンに切り替わり、出力信号Ｚが立ち下がる。
【００３４】
この結果、パルス信号Ａが立ち下がると、Ｐチャンネル電界効果トランジスタＭ１がオフしてからＮチャンネル電界効果トランジスタＭ２をオンさせることができる。このため、パルス信号Ａの立ち下がり時において、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２が同時にオンするのを防止することができ、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２に貫通電流が流れるのを防止することができる。
【００３５】
また、Ｐチャンネル電界効果トランジスタＭ１がオフしたのを検出してから、Ｎチャンネル電界効果トランジスタＭ２をオンさせることにより、Ｐチャンネル電界効果トランジスタＭ１がオフしたら即座にＮチャンネル電界効果トランジスタＭ２をオンさせることができる。このため、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２が同時にオンするのを防止するため、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２の両者がオフしている期間に余計なマージンを設ける必要がなくなり、デッドタイムを短くすることが可能となることから、歪率を低減することができる。
【００３６】
（第２実施形態）
図３は、第２実施形態に係るスイッチング回路の概略構成を示すブロック図である。
図３において、スイッチング部Ｗには、Ｐチャンネル電界効果トランジスタＭ５およびＮチャンネル電界効果トランジスタＭ６が設けられている。Ｐチャンネル電界効果トランジスタＭ５とＮチャンネル電界効果トランジスタＭ６とは互いに並列に接続され、この並列回路は、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインと間に接続されている。
【００３７】
また、スイッチング制御部２では、ゲート信号Ｇ５、Ｇ６が生成される。そして、ゲート信号Ｇ５は、Ｐチャンネル電界効果トランジスタＭ５のゲートに印加され、ゲート信号Ｇ６は、Ｎチャンネル電界効果トランジスタＭ６のゲートに印加される。なお、ゲート信号Ｇ５は制御信号ＳＷを用いることができ、ゲート信号Ｇ６は制御信号ＳＷの反転信号を用いることができる。
【００３８】
そして、ドレイン電位Ｇ１、Ｇ２がハイレベルの時にパルス信号Ａが立ち上がると、ゲート信号Ｇ５が立ち上がり、Ｐチャンネル電界効果トランジスタＭ５がオフするとともに、ゲート信号Ｇ６が立ち下がり、Ｎチャンネル電界効果トランジスタＭ６がオフする。この結果、スイッチング部Ｗがオンからオフに切り替えられ、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に切り離される。
【００３９】
また、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち下がると、ゲート信号Ｇ５が立ち下がり、Ｐチャンネル電界効果トランジスタＭ５がオンするとともに、ゲート信号Ｇ６が立ち上がり、Ｎチャンネル電界効果トランジスタＭ６がオンする。この結果、スイッチング部Ｗがオフからオンに切り替えられ、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に接続される。
【００４０】
また、ドレイン電位Ｇ１、Ｇ２がロウレベルの時にパルス信号Ａが立ち下がると、ゲート信号Ｇ５が立ち上がり、Ｐチャンネル電界効果トランジスタＭ５がオフするとともに、ゲート信号Ｇ６が立ち下がり、Ｎチャンネル電界効果トランジスタＭ６がオフする。この結果、スイッチング部Ｗがオンからオフに切り替えられ、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に切り離される。
【００４１】
また、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がると、ゲート信号Ｇ５が立ち下がり、Ｐチャンネル電界効果トランジスタＭ５がオンするとともに、ゲート信号Ｇ６が立ち上がり、Ｎチャンネル電界効果トランジスタＭ６がオンする。この結果、スイッチング部Ｗがオフからオンに切り替えられ、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に接続される。
【００４２】
（第３実施形態）
図４は、第３実施形態に係るスイッチング回路の概略構成を示すブロック図である。
図４において、スイッチング制御部２には、遅延素子Ｅ１、インバータＶ１、ＮＡＮＤ回路Ｌ５およびＮＯＲ回路Ｌ６が設けられている。
【００４３】
そして、パルス信号Ａは遅延素子Ｅ１を介してＰチャンネル電界効果トランジスタＭ３およびＮチャンネル電界効果トランジスタＭ４のゲートに入力される。また、パルス信号ＡはインバータＶ１を介してＮＡＮＤ回路Ｌ５の一方の入力端子およびＮＯＲ回路Ｌ６の一方の入力端子に入力される。また、Ｐチャンネル電界効果トランジスタＭ３のドレインはＮＡＮＤ回路Ｌ５の他方の入力端子に接続され、Ｎチャンネル電界効果トランジスタＭ４のドレインはＮＯＲ回路Ｌ６の他方の入力端子に接続されている。また、ＮＡＮＤ回路Ｌ５の出力端子はＰチャンネル電界効果トランジスタＭ５のゲートに接続され、ＮＯＲ回路Ｌ６の出力端子はＮチャンネル電界効果トランジスタＭ６のゲートに接続されている。
【００４４】
そして、図２において、パルス信号Ａが遅延素子Ｅ１にて遅延されることでゲート信号Ｇ３、Ｇ４が生成され、ゲート信号Ｇ３はＰチャンネル電界効果トランジスタＭ３のゲートに印加され、ゲート信号Ｇ４はＮチャンネル電界効果トランジスタＭ４のゲートに印加される。
【００４５】
そして、パルス信号Ａが立ち上がると（時刻ａ→ｂ）、ゲート信号Ｇ３、Ｇ４が立ち上がり、Ｐチャンネル電界効果トランジスタＭ３がオフするとともに、Ｎチャンネル電界効果トランジスタＭ４がオンする（時刻ｃ→ｄ）。
【００４６】
また、ドレイン電位Ｇ１、Ｇ２がハイレベルの時にパルス信号Ａが立ち上がると、ＮＡＮＤ回路Ｌ５にてゲート信号Ｇ５が立ち上げられ、Ｐチャンネル電界効果トランジスタＭ５がオフするとともに、ＮＯＲ回路Ｌ６にてゲート信号Ｇ６が立ち下げられ、Ｎチャンネル電界効果トランジスタＭ６がオフする。この結果、スイッチング部Ｗがオンからオフに切り替えられ（時刻ｂ→ｃ）、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に切り離される。
【００４７】
そして、Ｎチャンネル電界効果トランジスタＭ４がオンすると、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち下がり（時刻ｄ→ｅ）、そのドレイン電位Ｇ２がＮチャンネル電界効果トランジスタＭ２のゲートに印加されることでＮチャンネル電界効果トランジスタＭ２がオンからオフに切り替わる。
【００４８】
また、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち下がると、ＮＡＮＤ回路Ｌ５にてゲート信号Ｇ５が立ち下げられ、Ｐチャンネル電界効果トランジスタＭ５がオンするとともに、ＮＯＲ回路Ｌ６にてゲート信号Ｇ６が立ち上げられ、Ｎチャンネル電界効果トランジスタＭ６がオンする。この結果、スイッチング部Ｗがオフからオンに切り替えられ（時刻ｄ→ｅ）、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に接続される。
【００４９】
この時、Ｐチャンネル電界効果トランジスタＭ３はオフされているので、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１はＮチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２と等しくなり、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がる（時刻ｅ→ｆ）。
【００５０】
そして、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がると、そのドレイン電位Ｇ１がＰチャンネル電界効果トランジスタＭ１のゲートに印加されることでＰチャンネル電界効果トランジスタＭ１がオフからオンに切り替わり、出力信号Ｚが立ち上がる。
【００５１】
この結果、パルス信号Ａが立ち上がると、Ｎチャンネル電界効果トランジスタＭ２がオフしてからＰチャンネル電界効果トランジスタＭ１をオンさせることができる。このため、パルス信号Ａの立ち上がり時において、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２が同時にオンするのを防止することができ、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２に貫通電流が流れるのを防止することができる。
【００５２】
また、Ｎチャンネル電界効果トランジスタＭ２がオフしたのを検出してから、Ｐチャンネル電界効果トランジスタＭ１をオンさせることにより、Ｎチャンネル電界効果トランジスタＭ２がオフしたら即座にＰチャンネル電界効果トランジスタＭ１をオンさせることができる。このため、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２が同時にオンするのを防止するため、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２の両者がオフしている期間に余計なマージンを設ける必要がなくなり、デッドタイムを短くすることが可能となることから、歪率を低減することができる。
【００５３】
次に、パルス信号Ａが立ち下がると（時刻ｇ→ｈ）、ゲート信号Ｇ３、Ｇ４が立ち下がり、Ｐチャンネル電界効果トランジスタＭ３がオンするとともに、Ｎチャンネル電界効果トランジスタＭ４がオフする（時刻ｉ→ｊ）。
【００５４】
また、ドレイン電位Ｇ１、Ｇ２がロウレベルの時にパルス信号Ａが立ち下がると、ＮＡＮＤ回路Ｌ５にてゲート信号Ｇ５が立ち上げられ、Ｐチャンネル電界効果トランジスタＭ５がオフするとともに、ＮＯＲ回路Ｌ６にてゲート信号Ｇ６が立ち下げられ、Ｎチャンネル電界効果トランジスタＭ６がオフする。この結果、スイッチング部Ｗがオンからオフに切り替えられ（時刻ｈ→ｉ）、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に切り離される。
【００５５】
そして、Ｐチャンネル電界効果トランジスタＭ３がオンすると、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち上がり（時刻ｊ→ｋ）、そのドレイン電位Ｇ１がＰチャンネル電界効果トランジスタＭ１のゲートに印加されることでＰチャンネル電界効果トランジスタＭ１がオンからオフに切り替わる。
【００５６】
また、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がると、ＮＡＮＤ回路Ｌ５にてゲート信号Ｇ５が立ち下げられ、Ｐチャンネル電界効果トランジスタＭ５がオンするとともに、ＮＯＲ回路Ｌ６にてゲート信号Ｇ６が立ち上げられ、Ｎチャンネル電界効果トランジスタＭ６がオンする。この結果、スイッチング部Ｗがオフからオンに切り替えられ（時刻ｊ→ｋ）、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に接続される。
【００５７】
この時、Ｎチャンネル電界効果トランジスタＭ４はオフされているので、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２はＰチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１と等しくなり、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち上がる（時刻ｋ→ｌ）。
【００５８】
そして、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち上がると、そのドレイン電位Ｇ２がＮチャンネル電界効果トランジスタＭ２のゲートに印加されることでＮチャンネル電界効果トランジスタＭ２がオフからオンに切り替わり、出力信号Ｚが立ち下がる。
【００５９】
この結果、パルス信号Ａが立ち下がると、Ｐチャンネル電界効果トランジスタＭ１がオフしてからＮチャンネル電界効果トランジスタＭ２をオンさせることができる。このため、パルス信号Ａの立ち下がり時において、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２が同時にオンするのを防止することができ、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２に貫通電流が流れるのを防止することができる。
【００６０】
また、Ｐチャンネル電界効果トランジスタＭ１がオフしたのを検出してから、Ｎチャンネル電界効果トランジスタＭ２をオンさせることにより、Ｐチャンネル電界効果トランジスタＭ１がオフしたら即座にＮチャンネル電界効果トランジスタＭ２をオンさせることができる。このため、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２が同時にオンするのを防止するため、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２の両者がオフしている期間に余計なマージンを設ける必要がなくなり、デッドタイムを短くすることが可能となることから、歪率を低減することができる。
【００６１】
（第４実施形態）
図５は、第４実施形態に係るスイッチング回路の概略構成を示すブロック図である。
図５において、このスイッチング回路には、図１のスイッチング制御部２およびスイッチング部Ｗの代わりにデッドタイム制御部３および遅延素子Ｅ１が設けられている。
【００６２】
デッドタイム制御部３は、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１およびＮチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２に基づいて、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとの間の導通状態を切り替えることができる。
【００６３】
具体的には、デッドタイム制御部３は、パルス信号Ａがロウレベルの時に、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち上がったのを検出してから、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２を立ち上げることができる。また、パルス信号Ａがハイレベルの時に、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち下がったのを検出してから、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１を立ち下げることができる。
【００６４】
ここで、デッドタイム制御部３には、Ｐチャンネル電界効果トランジスタＭ５、Ｍ７、Ｎチャンネル電界効果トランジスタＭ６、Ｍ８およびインバータＶ２、Ｖ３が設けられている。
【００６５】
そして、Ｐチャンネル電界効果トランジスタＭ５、Ｍ７は互いに直列に接続され、この直列回路はＰチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとの間に挿入されている。また、Ｎチャンネル電界効果トランジスタＭ６、Ｍ８は互いに直列に接続され、この直列回路はＰチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとの間に挿入されている。
【００６６】
また、パルス信号ＡはＰチャンネル電界効果トランジスタＭ７のゲートおよびＮチャンネル電界効果トランジスタＭ８のゲートに入力される。ドレイン電位Ｇ１はインバータＶ２を介してＰチャンネル電界効果トランジスタＭ５のゲートに入力される。ドレイン電位Ｇ２はインバータＶ３を介してＮチャンネル電界効果トランジスタＭ６のゲートに入力される。
【００６７】
図６は、図５のスイッチング回路の各部の電圧波形を示すタイミングチャートである。なお、ＳＷＰはＰチャンネル電界効果トランジスタＭ５、Ｍ７の直列回路の導通状態、ＳＷＮはＮチャンネル電界効果トランジスタＭ６、Ｍ８の直列回路の導通状態を示す。
【００６８】
図６において、パルス信号Ａが立ち上がる前は、Ｐチャンネル電界効果トランジスタＭ３がオンし、ドレイン電位Ｇ１がハイレベルになるととともに、Ｎチャンネル電界効果トランジスタＭ４がオフする。このため、Ｐチャンネル電界効果トランジスタＭ５、Ｍ７がオンし、ドレイン電位Ｇ２がハイレベルになるとともに、Ｎチャンネル電界効果トランジスタＭ６、Ｍ８がオフする。
【００６９】
そして、パルス信号Ａが立ち上がると（時刻ａ→ｂ）、ゲート信号Ｇ３、Ｇ４が立ち上がり、Ｐチャンネル電界効果トランジスタＭ３がオフするとともに、Ｎチャンネル電界効果トランジスタＭ４がオンする（時刻ｃ→ｄ）。
【００７０】
また、ドレイン電位Ｇ１、Ｇ２がハイレベルの時にパルス信号Ａが立ち上がると、Ｐチャンネル電界効果トランジスタＭ７がオフすることでデッドタイム制御部３がオンからオフに切り替えられ（時刻ｂ→ｃ）、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に切り離される。
【００７１】
そして、Ｎチャンネル電界効果トランジスタＭ４がオンすると、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち下がり（時刻ｄ→ｅ）、そのドレイン電位Ｇ２がＮチャンネル電界効果トランジスタＭ２のゲートに印加されることでＮチャンネル電界効果トランジスタＭ２がオンからオフに切り替わる。
【００７２】
また、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち下がると、Ｎチャンネル電界効果トランジスタＭ６がオンすることでデッドタイム制御部３がオフからオンに切り替えられ（時刻ｄ→ｅ）、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に接続される。
【００７３】
この時、Ｐチャンネル電界効果トランジスタＭ３はオフされているので、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１はＮチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２と等しくなり、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がる（時刻ｅ→ｆ）。
【００７４】
そして、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がると、そのドレイン電位Ｇ１がＰチャンネル電界効果トランジスタＭ１のゲートに印加されることでＰチャンネル電界効果トランジスタＭ１がオフからオンに切り替わり、出力信号Ｚが立ち上がる。
【００７５】
この結果、パルス信号Ａが立ち上がると、Ｎチャンネル電界効果トランジスタＭ２がオフしてからＰチャンネル電界効果トランジスタＭ１をオンさせることができる。このため、パルス信号Ａの立ち上がり時において、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２が同時にオンするのを防止することができ、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２に貫通電流が流れるのを防止することができる。
【００７６】
また、Ｎチャンネル電界効果トランジスタＭ２がオフしたのを検出してから、Ｐチャンネル電界効果トランジスタＭ１をオンさせることにより、Ｎチャンネル電界効果トランジスタＭ２がオフしたら即座にＰチャンネル電界効果トランジスタＭ１をオンさせることができる。このため、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２が同時にオンするのを防止するため、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２の両者がオフしている期間に余計なマージンを設ける必要がなくなり、デッドタイムを短くすることが可能となることから、歪率を低減することができる。
【００７７】
次に、パルス信号Ａが立ち下がると（時刻ｇ→ｈ）、ゲート信号Ｇ３、Ｇ４が立ち下がり、Ｐチャンネル電界効果トランジスタＭ３がオンするとともに、Ｎチャンネル電界効果トランジスタＭ４がオフする（時刻ｉ→ｊ）。
【００７８】
また、ドレイン電位Ｇ１、Ｇ２がロウレベルの時にパルス信号Ａが立ち下がると、Ｎチャンネル電界効果トランジスタＭ８がオフすることでデッドタイム制御部３がオンからオフに切り替えられ（時刻ｈ→ｉ）、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に切り離される。
【００７９】
そして、Ｐチャンネル電界効果トランジスタＭ３がオンすると、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち上がり（時刻ｊ→ｋ）、そのドレイン電位Ｇ１がＰチャンネル電界効果トランジスタＭ１のゲートに印加されることでＰチャンネル電界効果トランジスタＭ１がオンからオフに切り替わる。
【００８０】
また、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がると、Ｐチャンネル電界効果トランジスタＭ５がオンすることでデッドタイム制御部３がオフからオンに切り替えられ（時刻ｊ→ｋ）、Ｐチャンネル電界効果トランジスタＭ３のドレインとＮチャンネル電界効果トランジスタＭ４のドレインとが電気的に接続される。
【００８１】
この時、Ｎチャンネル電界効果トランジスタＭ４はオフされているので、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２はＰチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１と等しくなり、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち上がる（時刻ｋ→ｌ）。
【００８２】
そして、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち上がると、そのドレイン電位Ｇ２がＮチャンネル電界効果トランジスタＭ２のゲートに印加されることでＮチャンネル電界効果トランジスタＭ２がオフからオンに切り替わり、出力信号Ｚが立ち下がる。
【００８３】
この結果、パルス信号Ａが立ち下がると、Ｐチャンネル電界効果トランジスタＭ１がオフしてからＮチャンネル電界効果トランジスタＭ２をオンさせることができる。このため、パルス信号Ａの立ち下がり時において、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２が同時にオンするのを防止することができ、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２に貫通電流が流れるのを防止することができる。
【００８４】
また、Ｐチャンネル電界効果トランジスタＭ１がオフしたのを検出してから、Ｎチャンネル電界効果トランジスタＭ２をオンさせることにより、Ｐチャンネル電界効果トランジスタＭ１がオフしたら即座にＮチャンネル電界効果トランジスタＭ２をオンさせることができる。このため、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２が同時にオンするのを防止するため、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ２の両者がオフしている期間に余計なマージンを設ける必要がなくなり、デッドタイムを短くすることが可能となることから、歪率を低減することができる。
【００８５】
（第５実施形態）
図７は、第５実施形態に係るスイッチング回路に適用される可変抵抗スイッチの概略構成を示すブロック図である。なお、この可変抵抗スイッチは、図３〜図５のＰチャンネル電界効果トランジスタＭ５の代わりに用いることができる。
図７において、この可変抵抗スイッチには、ｎ（ｎは２以上の整数）個のＰチャンネル電界効果トランジスタＭ５１〜Ｍ５ｎおよびｎ−１個のＮＡＮＤ回路Ｌ７２〜Ｌ７ｎが設けられている。
【００８６】
そして、Ｐチャンネル電界効果トランジスタＭ５１〜Ｍ５ｎは互いに並列に接続され、Ｐチャンネル電界効果トランジスタＭ５１〜Ｍ５ｎのドレインにはドレイン電位Ｇ１が入力され、Ｐチャンネル電界効果トランジスタＭ５１〜Ｍ５ｎのソースにはドレイン電位Ｇ２が入力される。
【００８７】
また、ゲート信号Ｇ５の反転信号はＮＡＮＤ回路Ｌ７２〜Ｌ７ｎの一方の入力端子に入力され、選択信号ＶＲＰ［２：ｎ］はＮＡＮＤ回路Ｌ７２〜Ｌ７ｎの他方の入力端子にそれぞれ入力され、ゲート信号Ｇ５はＰチャンネル電界効果トランジスタＭ５１のゲートに入力される。ＮＡＮＤ回路Ｌ７２〜Ｌ７ｎの出力端子はＰチャンネル電界効果トランジスタＭ５２〜Ｍ５ｎのゲートにそれぞれ接続されている。
【００８８】
ここで、ゲート信号Ｇ５はゲート信号Ｇ５１としてＰチャンネル電界効果トランジスタＭ５１のゲートに入力される。また、選択信号ＶＲＰ［２：ｎ］にて選択されたＮＡＮＤ回路Ｌ７２〜Ｌ７ｎに入力されたゲート信号Ｇ５はゲート信号Ｇ５２〜Ｇ５ｎとしてＰチャンネル電界効果トランジスタＭ５２〜Ｍ５ｎのゲートに入力される。
【００８９】
このため、選択信号ＶＲＰ［２：ｎ］によってＰチャンネル電界効果トランジスタＭ５１〜Ｍ５ｎがオンされる個数を制御することができ、オン抵抗を変化させることができる。このため、図３または図４のスイッチング部Ｗあるいは図５のデッドタイム制御部３がオンする時の遅延時間を調整することができ、デッドタイムを調整することができる。
【００９０】
（第６実施形態）
図８は、第６実施形態に係るスイッチング回路に適用される可変抵抗スイッチの概略構成を示すブロック図である。なお、この可変抵抗スイッチは、図３〜図５のＮチャンネル電界効果トランジスタＭ６の代わりに用いることができる。
図８において、この可変抵抗スイッチには、ｎ個のＮチャンネル電界効果トランジスタＭ６１〜Ｍ６ｎおよびｎ−１個のＡＮＤ回路Ｌ８２〜Ｌ８ｎが設けられている。
【００９１】
そして、Ｎチャンネル電界効果トランジスタＭ６１〜Ｍ６ｎは互いに並列に接続され、Ｎチャンネル電界効果トランジスタＭ６１〜Ｍ６ｎのドレインにはドレイン電位Ｇ１が入力され、Ｎチャンネル電界効果トランジスタＭ６１〜Ｍ６ｎのソースにはドレイン電位Ｇ２が入力される。
【００９２】
また、ゲート信号Ｇ６はＡＮＤ回路Ｌ８２〜Ｌ８ｎの一方の入力端子に入力され、選択信号ＶＲＮ［２：ｎ］はＡＮＤ回路Ｌ８２〜Ｌ８ｎの他方の入力端子にそれぞれ入力され、ゲート信号Ｇ６はＮチャンネル電界効果トランジスタＭ６１のゲートに入力される。ＡＮＤ回路Ｌ８２〜Ｌ８ｎの出力端子はＮチャンネル電界効果トランジスタＭ６２〜Ｍ６ｎのゲートにそれぞれ接続されている。
【００９３】
ここで、ゲート信号Ｇ６はゲート信号Ｇ６１としてＮチャンネル電界効果トランジスタＭ６１のゲートに入力される。また、選択信号ＶＲＮ［２：ｎ］にて選択されたＡＮＤ回路Ｌ８２〜Ｌ８ｎに入力されたゲート信号Ｇ６はゲート信号Ｇ６２〜Ｇ６ｎとしてＮチャンネル電界効果トランジスタＭ６２〜Ｍ６ｎのゲートに入力される。
【００９４】
このため、選択信号ＶＲＮ［２：ｎ］によってＮチャンネル電界効果トランジスタＭ６１〜Ｍ６ｎがオンされる個数を制御することができ、オン抵抗を変化させることができる。このため、図３または図４のスイッチング部Ｗあるいは図５のデッドタイム制御部３がオンする時の遅延時間を調整することができ、デッドタイムを調整することができる。
【００９５】
（第７実施形態）
図９は、第７実施形態に係るスイッチング回路が適用される無線機器の概略構成を示すブロック図である。
図９において、この無線機器にはＩＣチップ１１が搭載され、ＩＣチップ１１にはアンテナ１２、スピーカ１３およびマイク１４が接続されている。ここで、ＩＣチップ１１には、無線部２１、音声コーデック部２２、Ｄ級アンプ２３およびマイクアンプ２４が設けられている。なお、Ｄ級アンプ２３としては、図１〜図３または図５のスイッチング回路を用いることができる。また、音声コーデック部２２は、例えば、ＤＡ変換、ＡＤ変換、圧縮／伸長処理などを行うことができる。
【００９６】
そして、送信時には、音声信号がマイク１４を介してＩＣチップ１１に入力される。そして、音声信号がマイクアンプ２４にて増幅された後、音声コーデック部２２にて信号処理される。そして、無線部２１にて無線周波数帯域に周波数変換された後、アンテナ１２を介して送信される。
【００９７】
一方、受信時には、受信信号がアンテナ１２を介してＩＣチップ１１に入力される。そして、受信信号が無線部２１にてベースバンド帯域に周波数変換された後、音声コーデック部２２にてＡＤ変換され、Ｄ級アンプ２３に出力される。そして、Ｄ級アンプ２３において、デジタル信号に基づいてパルス信号が生成され、そのパルス信号に基づいてトランジスタがスイッチングされることでスピーカ１３が駆動される。
【００９８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９９】
１ パルス発生部、２ スイッチング制御部、３ デッドタイム制御部、Ｗ スイッチング部、Ｄ ドライバ段、Ｐ パワー段、Ｍ１、Ｍ３、Ｍ５、Ｍ７、Ｍ５１〜Ｍ５ｎ Ｐチャンネル電界効果トランジスタ、Ｍ２、Ｍ４、Ｍ６、Ｍ８、Ｍ６１〜Ｍ６ｎ Ｎチャンネル電界効果トランジスタ、Ｅ１ 遅延素子、Ｖ１〜Ｖ３ インバータ、Ｌ５、Ｌ７２〜Ｌ７ｎ ＮＡＮＤ回路、Ｌ６ ＮＯＲ回路、Ｌ８２〜Ｌ８ｎ ＡＮＤ回路、１１ ＩＣチップ、１２ アンテナ、１３ スピーカ、１４ マイク、２１ 無線部、２２ 音声コーデック部、２３ Ｄ級アンプ、２４ マイクアンプ
【特許請求の範囲】
【請求項１】
第１Ｐチャンネル電界効果トランジスタと第１Ｎチャンネル電界効果トランジスタとが設けられたパワー段と、
第２Ｐチャンネル電界効果トランジスタと第２Ｎチャンネル電界効果トランジスタとが設けられ、前記第２Ｐチャンネル電界効果トランジスタのドレイン電位に基づいて前記第１Ｐチャンネル電界効果トランジスタのゲートを駆動するとともに、前記第２Ｎチャンネル電界効果トランジスタのドレイン電位に基づいて前記第１Ｎチャンネル電界効果トランジスタのゲートを駆動するドライバ段と、
前記第２Ｐチャンネル電界効果トランジスタのドレイン電位および前記第２Ｎチャンネル電界効果トランジスタのドレイン電位に基づいて、前記第２Ｐチャンネル電界効果トランジスタのドレインと前記第２Ｎチャンネル電界効果トランジスタのドレインとの間の導通状態を制御するスイッチング制御部と、
前記スイッチング制御部による制御に基づいて、前記第２Ｐチャンネル電界効果トランジスタのドレインと前記第２Ｎチャンネル電界効果トランジスタのドレインとの間の導通状態を切り替えるスイッチング部とを備えることを特徴とするスイッチング回路。
【請求項２】
前記スイッチング制御部は、
前記第２Ｐチャンネル電界効果トランジスタをオフからオンに切り替えることにより、前記第１Ｐチャンネル電界効果トランジスタのゲート電位を立ち上げ、前記第１Ｐチャンネル電界効果トランジスタをオフし、
前記第１Ｐチャンネル電界効果トランジスタのゲート電位を立ち上げることにより、前記スイッチング部をオンさせ、
前記スイッチング部をオンさせることにより、前記第１Ｎチャンネル電界効果トランジスタのゲート電位を立ち上げ、前記第１Ｎチャンネル電界効果トランジスタをオンすることを特徴とする請求項１に記載のスイッチング回路。
【請求項３】
前記スイッチング制御部は、
前記第２Ｎチャンネル電界効果トランジスタをオフからオンに切り替えることにより、前記第１Ｎチャンネル電界効果トランジスタのゲート電位を立ち下げ、前記第１Ｎチャンネル電界効果トランジスタをオフし、
前記第１Ｎチャンネル電界効果トランジスタのゲート電位を立ち下げることにより、前記スイッチング部をオンさせ、
前記スイッチング部をオンさせることにより、前記第１Ｐチャンネル電界効果トランジスタのゲート電位を立ち下げ、前記第１Ｐチャンネル電界効果トランジスタをオンすることを特徴とする請求項２に記載のスイッチング回路。
【請求項４】
前記スイッチング制御部は、
前記第２Ｐチャンネル電界効果トランジスタのドレイン電位とパルス信号とのＮＡＮＤ演算に基づいて、前記スイッチング部をオンさせるＮＡＮＤ回路と、
前記第２Ｎチャンネル電界効果トランジスタのドレイン電位と前記パルス信号とのＮＯＲ演算に基づいて、前記スイッチング部をオンさせるＮＯＲ回路とを備えることを特徴とする請求項３に記載のスイッチング回路。
【請求項５】
第１Ｐチャンネル電界効果トランジスタと第１Ｎチャンネル電界効果トランジスタとが設けられたパワー段と、
第２Ｐチャンネル電界効果トランジスタと第２Ｎチャンネル電界効果トランジスタとが設けられ、前記第２Ｐチャンネル電界効果トランジスタのドレイン電位に基づいて前記第１Ｐチャンネル電界効果トランジスタのゲートを駆動するとともに、前記第２Ｎチャンネル電界効果トランジスタのドレイン電位に基づいて前記第１Ｎチャンネル電界効果トランジスタのゲートを駆動するドライバ段と、
前記第２Ｐチャンネル電界効果トランジスタのドレイン電位および前記第２Ｎチャンネル電界効果トランジスタのドレイン電位に基づいて、前記第２Ｐチャンネル電界効果トランジスタのドレインと前記第２Ｎチャンネル電界効果トランジスタのドレインとの間の導通状態を切り替えるデッドタイム制御部とを備えることを特徴とするスイッチング回路。
【請求項６】
前記デッドタイム制御部は、
前記第２Ｐチャンネル電界効果トランジスタのゲートと第２Ｎチャンネル電界効果トランジスタのゲートを駆動するパルス信号がロウレベルの時に、前記第２Ｐチャンネル電界効果トランジスタのドレイン電位が立ち上がったのを検出してから、第２Ｎチャンネル電界効果トランジスタのドレイン電位を立ち上げ、
前記パルス信号がハイレベルの時に、前記第２Ｎチャンネル電界効果トランジスタのドレイン電位が立ち下がったのを検出してから、第２Ｐチャンネル電界効果トランジスタのドレイン電位を立ち下げることを特徴とする請求項５に記載のスイッチング回路。
【請求項７】
前記デッドタイム制御部は、
前記第２Ｐチャンネル電界効果トランジスタのドレインと前記第２Ｎチャンネル電界効果トランジスタのドレインとの間に挿入され、第３Ｐチャンネル電界効果トランジスタと第４Ｐチャンネル電界効果トランジスタとが互いに直列に接続された第１直列回路と、
前記第２Ｐチャンネル電界効果トランジスタのドレインと前記第２Ｎチャンネル電界効果トランジスタのドレインとの間に挿入され、第３Ｎチャンネル電界効果トランジスタと第４Ｎチャンネル電界効果トランジスタとが互いに直列に接続された第２直列回路とを備え、
前記第３Ｐチャンネル電界効果トランジスタのゲートには前記パルス信号が印加され、
前記第４Ｐチャンネル電界効果トランジスタのゲートには前記第２Ｐチャンネル電界効果トランジスタのドレイン電位の反転信号が印加され、
前記第３Ｎチャンネル電界効果トランジスタのゲートには前記パルス信号が印加され、
前記第４Ｎチャンネル電界効果トランジスタのゲートには前記第２Ｎチャンネル電界効果トランジスタのドレイン電位の反転信号が印加されることを特徴とする請求項６に記載のスイッチング回路。
【請求項１】
第１Ｐチャンネル電界効果トランジスタと第１Ｎチャンネル電界効果トランジスタとが設けられたパワー段と、
第２Ｐチャンネル電界効果トランジスタと第２Ｎチャンネル電界効果トランジスタとが設けられ、前記第２Ｐチャンネル電界効果トランジスタのドレイン電位に基づいて前記第１Ｐチャンネル電界効果トランジスタのゲートを駆動するとともに、前記第２Ｎチャンネル電界効果トランジスタのドレイン電位に基づいて前記第１Ｎチャンネル電界効果トランジスタのゲートを駆動するドライバ段と、
前記第２Ｐチャンネル電界効果トランジスタのドレイン電位および前記第２Ｎチャンネル電界効果トランジスタのドレイン電位に基づいて、前記第２Ｐチャンネル電界効果トランジスタのドレインと前記第２Ｎチャンネル電界効果トランジスタのドレインとの間の導通状態を制御するスイッチング制御部と、
前記スイッチング制御部による制御に基づいて、前記第２Ｐチャンネル電界効果トランジスタのドレインと前記第２Ｎチャンネル電界効果トランジスタのドレインとの間の導通状態を切り替えるスイッチング部とを備えることを特徴とするスイッチング回路。
【請求項２】
前記スイッチング制御部は、
前記第２Ｐチャンネル電界効果トランジスタをオフからオンに切り替えることにより、前記第１Ｐチャンネル電界効果トランジスタのゲート電位を立ち上げ、前記第１Ｐチャンネル電界効果トランジスタをオフし、
前記第１Ｐチャンネル電界効果トランジスタのゲート電位を立ち上げることにより、前記スイッチング部をオンさせ、
前記スイッチング部をオンさせることにより、前記第１Ｎチャンネル電界効果トランジスタのゲート電位を立ち上げ、前記第１Ｎチャンネル電界効果トランジスタをオンすることを特徴とする請求項１に記載のスイッチング回路。
【請求項３】
前記スイッチング制御部は、
前記第２Ｎチャンネル電界効果トランジスタをオフからオンに切り替えることにより、前記第１Ｎチャンネル電界効果トランジスタのゲート電位を立ち下げ、前記第１Ｎチャンネル電界効果トランジスタをオフし、
前記第１Ｎチャンネル電界効果トランジスタのゲート電位を立ち下げることにより、前記スイッチング部をオンさせ、
前記スイッチング部をオンさせることにより、前記第１Ｐチャンネル電界効果トランジスタのゲート電位を立ち下げ、前記第１Ｐチャンネル電界効果トランジスタをオンすることを特徴とする請求項２に記載のスイッチング回路。
【請求項４】
前記スイッチング制御部は、
前記第２Ｐチャンネル電界効果トランジスタのドレイン電位とパルス信号とのＮＡＮＤ演算に基づいて、前記スイッチング部をオンさせるＮＡＮＤ回路と、
前記第２Ｎチャンネル電界効果トランジスタのドレイン電位と前記パルス信号とのＮＯＲ演算に基づいて、前記スイッチング部をオンさせるＮＯＲ回路とを備えることを特徴とする請求項３に記載のスイッチング回路。
【請求項５】
第１Ｐチャンネル電界効果トランジスタと第１Ｎチャンネル電界効果トランジスタとが設けられたパワー段と、
第２Ｐチャンネル電界効果トランジスタと第２Ｎチャンネル電界効果トランジスタとが設けられ、前記第２Ｐチャンネル電界効果トランジスタのドレイン電位に基づいて前記第１Ｐチャンネル電界効果トランジスタのゲートを駆動するとともに、前記第２Ｎチャンネル電界効果トランジスタのドレイン電位に基づいて前記第１Ｎチャンネル電界効果トランジスタのゲートを駆動するドライバ段と、
前記第２Ｐチャンネル電界効果トランジスタのドレイン電位および前記第２Ｎチャンネル電界効果トランジスタのドレイン電位に基づいて、前記第２Ｐチャンネル電界効果トランジスタのドレインと前記第２Ｎチャンネル電界効果トランジスタのドレインとの間の導通状態を切り替えるデッドタイム制御部とを備えることを特徴とするスイッチング回路。
【請求項６】
前記デッドタイム制御部は、
前記第２Ｐチャンネル電界効果トランジスタのゲートと第２Ｎチャンネル電界効果トランジスタのゲートを駆動するパルス信号がロウレベルの時に、前記第２Ｐチャンネル電界効果トランジスタのドレイン電位が立ち上がったのを検出してから、第２Ｎチャンネル電界効果トランジスタのドレイン電位を立ち上げ、
前記パルス信号がハイレベルの時に、前記第２Ｎチャンネル電界効果トランジスタのドレイン電位が立ち下がったのを検出してから、第２Ｐチャンネル電界効果トランジスタのドレイン電位を立ち下げることを特徴とする請求項５に記載のスイッチング回路。
【請求項７】
前記デッドタイム制御部は、
前記第２Ｐチャンネル電界効果トランジスタのドレインと前記第２Ｎチャンネル電界効果トランジスタのドレインとの間に挿入され、第３Ｐチャンネル電界効果トランジスタと第４Ｐチャンネル電界効果トランジスタとが互いに直列に接続された第１直列回路と、
前記第２Ｐチャンネル電界効果トランジスタのドレインと前記第２Ｎチャンネル電界効果トランジスタのドレインとの間に挿入され、第３Ｎチャンネル電界効果トランジスタと第４Ｎチャンネル電界効果トランジスタとが互いに直列に接続された第２直列回路とを備え、
前記第３Ｐチャンネル電界効果トランジスタのゲートには前記パルス信号が印加され、
前記第４Ｐチャンネル電界効果トランジスタのゲートには前記第２Ｐチャンネル電界効果トランジスタのドレイン電位の反転信号が印加され、
前記第３Ｎチャンネル電界効果トランジスタのゲートには前記パルス信号が印加され、
前記第４Ｎチャンネル電界効果トランジスタのゲートには前記第２Ｎチャンネル電界効果トランジスタのドレイン電位の反転信号が印加されることを特徴とする請求項６に記載のスイッチング回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−２０５１４１（Ｐ２０１２−２０５１４１Ａ）
【公開日】平成２４年１０月２２日（２０１２．１０．２２）
【国際特許分類】
【出願番号】特願２０１１−６８８４７（Ｐ２０１１−６８８４７）
【出願日】平成２３年３月２５日（２０１１．３．２５）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年１０月２２日（２０１２．１０．２２）
【国際特許分類】
【出願日】平成２３年３月２５日（２０１１．３．２５）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]