【課題】回路を構成するトランジスタのソース−ドレイン耐圧を維持したまま、走査回路の最終段のインバータ回路の入力電圧の振幅を増大させることが可能なレベルシフタ回路を提供する。
【解決手段】第１固定電源側の２つのトランジスタ回路が第１導電型のトランジスタから成り、第２固定電源側の２つのトランジスタ回路が第２導電型のトランジスタから成るとともに、第１固定電源側の２つのトランジスタ回路及び第２固定電源側の２つのトランジスタ回路の少なくとも一方側の２つのトランジスタ回路はダブルゲートトランジスタから成るレベルシフタ回路において、一方の電源側の２つのトランジスタ回路が動作状態のとき、他方の電源側の２つのトランジスタ回路のダブルゲートトランジスタの共通接続ノードに第３固定電源の電圧を与えるスイッチ素子を設ける。 （もっと読む）

【課題】回路遅延の増大を抑制しながら、回路しきい値電圧のバラツキを抑制できる集積回路を提供する。
【解決手段】
集積回路１は、高位側電源ＶＤＤと出力端子ＯＵＴの間に接続されたＰＭＯＳトランジスタＭＰ１と、低位側電源ＶＳＳと出力端子ＯＵＴの間に接続されたＮＭＯＳトランジスタＭＮ１と、高位側電源ＶＤＤと出力端子ＯＵＴの間に直列に接続されたＰＭＯＳトランジスタＭＰ２及びＮＭＯＳトランジスタＭＮ３と、低位側電源ＶＤＤと出力端子ＯＵＴの間に直列に接続されたＮＭＯＳトランジスタＭＮ２及びＰＭＯＳトランジスタＭＰ３とを備えている。ＰＭＯＳトランジスタＭＰ１、ＭＰ２、及びＮＭＯＳトランジスタＭＮ１、ＭＮ２のゲートが入力端子ＩＮに接続されている。また、ＮＭＯＳトランジスタＭＮ３のゲートは高位側電源に接続され、ＰＭＯＳトランジスタＭＰ３のゲートは低位側電源に接続されている。 （もっと読む）

【課題】高電圧信号を出力する回路を低耐圧トランジスタで構成しても、信頼性を向上させることのできる出力回路を提供する。
【解決手段】実施形態の出力回路は、出力部１が、高電圧電源端子ＶＣＣＨと出力端子とＺの間に接続されＰＭＯＳトランジスタＰ１１、Ｐ１２と、接地電位端子ＧＮＤと出力端子Ｚとの間に接続されたＮＭＯＳトランジスタＮ１１、Ｎ１２とを有し、低電圧入力信号ＩＮが入力されるプリバッファ部２が、ＰＭＯＳトランジスタＰ１１、ＮＭＯＳトランジスタＮ１１へ、ＶＣＣＨよりも小さい振幅のゲート電圧ＰＧ、ＮＧを出力する。ＰＭＯＳトランジスタＰ１２およびＮＭＯＳトランジスタＮ１２のゲート端子へＶＣＣＨよりも低い定電圧ＶＧが印加され、ＰＭＯＳトランジスタＰ１２の基板へＶＣＣＨよりも低い基板バイアス電圧ＶＢＰが印加され、ＮＭＯＳトランジスタＮ１２の基板へ接地電位よりも高い基板バイアス電圧ＶＢＮが印加される。 （もっと読む）

【課題】データ出力バッファの正確なインピーダンスキャリブレーション動作を行う。
【解決手段】電源ラインＶＬ１とデータ端子２４との間に接続されたＰ型トランジスタユニット２０１と、電源ラインＶＬ１とキャリブレーション端子ＺＱとの間に接続されたＰ型トランジスタユニット１１１〜１１４と、キャリブレーション端子ＺＱの電位が基準電位ＶＲＥＦと一致するよう、Ｐ型トランジスタユニット１１１〜１１４インピーダンスを調整し、一致した状態におけるＰ型トランジスタユニット１１１〜１１４の一つのインピーダンスをＰ型トランジスタユニット２０１に反映させるインピーダンス制御回路とを備える。これにより、基準電位ＶＲＥＦが電源電位ＶＤＤの半分のレベルからオフセットしたレベルに設定されている場合であっても、正確なキャリブレーション動作を行うことができる。 （もっと読む）

【課題】供給される電源電圧の変動を抑制することができる論理回路及び当該論理回路が搭載される半導体集積回路を提供すること。
【解決手段】本発明の一態様であるバッファ回路１００は、バッファ部１１、電圧検出部１２及びスイッチ部１３を有する。バッファ部１１は、電源端子Ｔ_ｓ１又は電圧レギュレータ１と電源端子Ｔ_ｓ２との間に接続されることにより電源供給され、入力信号ＩＮと同論理の信号を出力端子Ｔ_ｏｕｔへ出力する。電圧検出部１２は、出力端子Ｔ_ｏｕｔの電圧を検出し、検出結果に基づく検出信号Ｓ_ｄｅｔを出力する。スイッチ部１３は、検出信号Ｓ_ｄｅｔに応じて、バッファ部１１を電源端子Ｔ_ｓ１又は電圧レギュレータ１と接続する。 （もっと読む）

【課題】電力制御回路、それを含む半導体装置及び該電力制御回路の動作方法を提供する。
【解決手段】本発明の電力制御回路は、電源電圧とロジック回路との間に連結されてロジック回路への電源供給をスイッチングする回路であって、外部から並列的にモード転換信号を受信する複数の第１パワーゲーティングセルと、第１パワーゲーティングセルのうちの何れか１つと連結される少なくとも１つの第２パワーゲーティングセルと、第２パワーゲーティングセルと直列連結される複数の第３パワーゲーティングセルと、直列連結された複数の第３パワーゲーティングセルのうち、先端の第３パワーゲーティングセルと並列連結される複数の第４パワーゲーティングセルとを含み、モード転換信号は、第１パワーゲーティングセルのうちの何れか１つ、第２及び第３パワーゲーティングセルを経て第４パワーゲーティングセルに伝達され、第１ないし第４パワーゲーティングセルのそれぞれは、各自のセルに入力されるモード転換信号に応答して電源供給をスイッチングする。 （もっと読む）

【課題】出力信号の立ち上がり時間および立下り時間が短い半導体装置を提供する。
【解決手段】このクロックドライバは、クロック信号ＣＬＫＢの反転信号ＣＬＫを出力ノードＮ２に出力するインバータ１と、電源電圧ＶＣＣのラインと出力ノードＮ２との間に直列接続されたトランジスタＰ２，Ｐ３と、出力ノードＮ２と接地電圧ＶＳＳのラインとの間に直列接続されたトランジスタＱ２，Ｑ３と、クロック信号ＣＬＫを所定時間だけ遅延させてトランジスタＰ２，Ｑ３のゲートに与える遅延回路３とを含む。たとえば、クロック信号ＣＬＫＢが「Ｌ」レベルから「Ｈ」レベルに変化すると、所定時間だけトランジスタＱ２，Ｑ３がともにオンして、出力ノードＮ２から電流を引き抜く。 （もっと読む）

【課題】異なる論理レベルの信号を高速に伝達可能なＣＭＯＳ論理集積回路を提供する。
【解決手段】レベルシフト回路とＣＭＯＳ論理回路とを備えたことを特徴とするＣＭＯＳ論理集積回路が提供される。前記レベルシフト回路は、第１の低電位と前記第１の低電位よりも高い第１の高電位との間で変化する第１の論理レベルの信号を前記第１の低電位と前記第１の高電位よりも高い第２の高電位との間で変化する第２の論理レベルの信号に変換する。前記ＣＭＯＳ論理回路は、前記第１の論理レベルの第１の信号がゲートに入力される第１のＮチャンネル形ＭＯＳＦＥＴと、前記第１のＮチャンネル形ＭＯＳＦＥＴに直列に接続され前記第１の信号と反転関係にある前記第２の論理レベルの第２の信号がゲートに入力される第２のＮチャンネル形ＭＯＳＦＥＴとを有する。 （もっと読む）

【課題】新たな構成のチョッパ型のコンパレータを提供する。
【解決手段】コンパレータは、インバータと、容量素子と、第１のスイッチと、第２のスイッチと、第３のスイッチとを有し、インバータの入力端子と出力端子とは、第１のスイッチを介して電気的に接続され、インバータの入力端子は、容量素子の一対の電極のうちの一方と電気的に接続され、容量素子の一対の電極のうちの他方は、第２のスイッチを介して参照電位が与えられ、入力された信号電位は第３のスイッチを介して容量素子の一対の電極のうちの他方に与えられ、インバータの出力端子から出力される電位を出力信号とし、第１のスイッチは、チャネルが酸化物半導体層に形成されるトランジスタを用いて構成される。 （もっと読む）

【課題】スイッチング回路のデッドタイム制御における電力効率を向上させる。
【解決手段】スイッチング制御部２は、パルス信号Ａがロウレベルの時に、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち上がったのを検出してから、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち上がるように、スイッチング部Ｗを制御し、パルス信号Ａがハイレベルの時に、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち下がったのを検出してから、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がるように、スイッチング部Ｗを制御する。 （もっと読む）

【課題】入力電圧範囲の大きな半導体スイッチ装置を提供する。
【解決手段】外部から入力される制御電圧に応じて第１端子および第２端子間を電気的に接続または切断するスイッチ装置であって、第１端子および第２端子の間にソースおよびドレインが接続され、当該スイッチ装置に入力される入力電圧とゲート電圧との差に応じてオンまたはオフとなるメインスイッチと、制御電圧および入力電圧に応じて第１基準電圧を電圧シフトさせた駆動電圧をメインスイッチのゲートに供給する制御部と、を備えるスイッチ装置を提供する。 （もっと読む）

【課題】回路規模を増大させることなくトランジスタの閾値電圧に応じた制御電圧を精度良く生成することが可能な制御電圧生成回路を提供すること。
【解決手段】本発明にかかる制御電圧生成回路は、高電位側電源と低電位側電源との間に直列に接続された同一導電型の複数のＭＯＳトランジスタを有し、何れかのＭＯＳトランジスタのドレイン電圧を参照電圧Ｖｐ１として生成する参照電圧生成部１１と、高電位側電源と低電位側電源との間に直列に接続され参照電圧生成部１１と同一導電型の複数のＭＯＳトランジスタを有し、何れかのＭＯＳトランジスタのゲートに参照電圧が供給され、何れかのＭＯＳトランジスタのドレイン電圧を制御電圧（バイアス電圧）として出力する電圧変換部１２と、を備える。 （もっと読む）

【課題】基準電圧生成回路に電源電圧が投入されてから安定平衡状態に達するまでの時間を短縮する回路を提供することを課題とする。
【解決手段】スタートアップ回路から基準電圧生成回路に入力される初期電圧を、基準電圧生成回路の安定平衡状態における内部電圧に近い電圧とすればよい。また、このような電圧を電源が遮断された状態でも保持しておくことができ、且つ起動時に出力することのできるスタートアップ回路とすればよい。 （もっと読む）

【課題】簡易な構成で電荷の再利用効率を高め、複数のＬＳＩを搭載したシステム全体のエネルギー効率を向上することが可能な半導体回路および半導体装置を提供する。
【解決手段】入力端子２０にＬレベルの信号が入力されたとき、回路素子１０の出力端子２２に接続される信号線２４の配線容量Ｃｐに正の電荷が充電される。入力端子２０にＨレベルの信号が入力されたとき、ＮＭＯＳトランジスタＮｒ１は、論理素子のＮＭＯＳトランジスタＮ１が導通するのと同時に導通する。これにより、信号線２４から放電される電荷の一部が、ＮＭＯＳトランジスタＮｒ１およびダイオードＤ１を介して、電荷回収線２に移動する。電荷回収線２が回収した電荷は、電荷再利用端子３を介して半導体チップ１Ａの外部に放出されると、電荷再利用線３０に接続された電荷回収用の容量素子Ｃｅｘｔに蓄積される。蓄積され電荷は、他の半導体回路等の電源端子に供給される。 （もっと読む）

【課題】しきい値が従来例では動作しないような値でも動作させることが可能な半導体装置である。
【解決手段】第１乃至第３のＮ型トランジスタと、第１乃至第３のＰ型トランジスタと、アナログスイッチと、容量手段とを有し、容量手段の一方は、アナログスイッチ、第３のＮ型トランジスタのソース又はドレインの他方、及び第３のＰ型トランジスタのソース又はドレインの他方と電気的に接続され、容量手段の容量は、第１のＰ型トランジスタ及び第１のＮ型トランジスタで発生する容量より大きく、アナログスイッチには、第１のラッチ信号、第２のラッチ信号、及びデータ信号が入力され、第１のラッチ信号は、第２のＰ型トランジスタのゲート、及び第３のＮ型トランジスタのゲートに入力され、第２のラッチ信号は、第２のＮ型トランジスタのゲート、及び第３のＰ型トランジスタのゲートに入力される半導体装置である。 （もっと読む）

【課題】出力信号遅延を抑制し、消費電流の増大を抑制する出力回路の提供。
【解決手段】入力端子１０１と出力端子１０２の電圧を差動入力する差動入力段１１０からなる差動増幅回路と、第１及び第２の電源端子ＶＤＤ、ＶＳＳに接続された第１及び第２のカレントミラー１３０、１４０と、前記第１及び第２のカレントミラーの入力間、出力間に接続される第１、第２の連絡回路１５０Ｌ、１５０Ｒと、第１導電型の第１のトランジスタ１２１と第２導電型の第２のトランジスタ１２２とからなる出力増幅回路と、前記第１、第２の電源端子ＶＤＤ、ＶＳＳの電源電圧の間の電圧が供給される第３の電源端子ＶＭＬの電圧に応じたバイアス信号を受ける第１導電型の第３のトランジスタ１６１からなる制御回路１６０と、を備えている。 （もっと読む）

【課題】高電圧出力トランジスタまたは回路のゲートを駆動するのに必要な電圧に達することができる。
【解決手段】電圧レベル変換回路は、デジタル論理回路と、第１および第２接続部を有するキャパシタであって、第１および第２接続部のうちの一方がデジタル論理信号へ電気的に結合された、少なくとも１つの高電圧キャパシタと、インバータ対であって、インバータ対のうちの少なくとも１つのインバータの出力が、少なくとも１つの高電圧キャパシタの他方の接続部へ電気的に結合された、たすき掛け結合型インバータ対とを備える。高電圧駆動回路は、２つの低電圧入力信号と、２つの信号であって、第１信号が高位側駆動信号であり、第２信号が低位側駆動信号である、２つの高電圧出力信号と、２つのレベル変換部であって、第１レベル変換部が高位側駆動信号に対応し、第２レベル変換部が低位側駆動信号に対応する。 （もっと読む）

【課題】ＤＣオフセットを低減し、正確な出力アナログ電圧値を得る信号駆動回路を提供する。
【解決手段】信号駆動回路は、デジタルデータに基づいて第一アナログ電圧を発生するデジタル／アナログコンバータ（ＤＡＣ）と、第一アナログ電圧に基づいてアナログバッファによって第二アナログ電圧をロードに選択的に出力、またはアナログバッファを通過することなしに第一アナログ電圧をロードに選択的に出力する出力回路とを含む。 （もっと読む）

【課題】電源電圧の変動に起因する入力信号と出力信号のデューティばらつきを抑制する。
【解決手段】トランスミッタ１０は、一端から充電電圧Ｖａが引き出されるコンデンサ１０５と、コンデンサ１０５の充電電流Ｉ１を生成する第１定電流源１０３と、コンデンサ１０３の放電電流Ｉ２を生成する第２定電流源１０４と、送信入力信号ＩＮの論理レベル、及び、充電電圧Ｖａと基準電圧Ｖｒｅｆとの比較結果に基づいて、コンデンサ１０５の充放電制御を行う充放電制御部（１０１、１０２、１０６）と、充電電圧Ｖａに応じてスルーレートが設定され、出力側電源電圧Ｖ２に応じて信号振幅が設定される送信出力信号ＯＵＴを生成する出力段（１０９〜１１６）と、出力側電源電圧Ｖ２に依存して基準電圧Ｖｒｅｆを変動させる基準電圧生成部１０７と、基準電圧Ｖｒｅｆに依存して充電電流Ｉ１及び放電電流Ｉ２の各電流値を変動させる定電流制御部１０８と、を有する。 （もっと読む）

【課題】２相クロックによる負荷容量の駆動において、負荷容量間の電荷の再利用を行うと共に、出力クロックの高速化を容易にする。
【解決手段】第１クロック信号とその逆位相の第２クロック信号とに対してそれぞれ遅延した第１及び第２遅延クロック信号が生成される。インバータ回路は第１クロック信号と第１遅延クロック信号とが逆位相である逆転期間において第１クロック信号と逆位相の第１電位を第１出力ノードに生成し且つ第２クロック信号と逆位相の第２電位を第２出力ノードに生成し、第１クロック信号と第１遅延クロック信号とが同位相である一致期間において第１出力ノードと第２出力ノードとをハイインピーダンスとする。スイッチ回路は、逆転期間において第１出力ノードと第２出力ノードとを接続するオン状態とする。第１出力ノードと第２出力ノードとは、駆動対象回路の負荷容量に接続される。 （もっと読む）