【課題】簡単な構成で負荷オープン状態を検出することができる負荷駆動回路を提供する。
【解決手段】電源端子Ｔ１に入力される入力電圧Ｖｉｎよりも低い基準電圧Ｖ１と出力端子Ｔ２の電圧Ｖｏｕｔとを比較する第１のコンパレータ８と、スイッチング素子２がオフ状態で、且つ負荷オープン状態である場合に、出力端子Ｔ２の電圧Ｖｏｕｔを基準電圧Ｖ１よりも高く、且つ入力電圧Ｖｉｎよりも低いｃｌａｍｐ電圧にクランプするクランプ回路７とを備えることにより、第１のコンパレータの出力によって、負荷オープン状態を検出する。また、入力電圧Ｖｉｎよりも低く且つｃｌａｍｐ電圧よりも高い基準電圧Ｖ２と出力端子Ｔ２の電圧Ｖｏｕｔとを比較する第２のコンパレータ９を備えることにより、第１のコンパレータ及び第２のコンパレータ９の出力によって、負荷オープン状態と出力天絡状態とを検出する。 （もっと読む）

【課題】スイッチング素子Ｓ＊＃のオン状態への切り替えによってこれを流れる電流が急激に大きくなると、ツェナーダイオード４０およびクランプ用スイッチング素子４２を備えて構成されるクランプ回路による対処が間に合わなくなるおそれがあること。
【解決手段】ドライブＩＣ２０に端子Ｔ６を介して入力される操作信号ｇ＊＃がオン操作指令に切り替わることで、定電流用スイッチング素子２２をオン操作して、スイッチング素子Ｓ＊＃のゲートを充電する。スイッチング素子Ｓ＊＃のゲートの充電期間の初期において、クランプ用スイッチング素子４２をオン状態としておく。 （もっと読む）

【課題】従来の自給型ゲート駆動用電源回路では、ＲＣＤスナバ回路を充放電動作で使用するため、スナバ抵抗における充放電損失が大きくなり高周波動作では変換効率が低下し、装置が大型になる。さらに駆動用の電源として単一電源しか作れないため、ＩＧＢＴのゲートに逆バイアスをかけることができずターンオフ損失が大きい。
【解決手段】上下アーム対の半導体スイッチング素子が交互にオンオフ動作することにより、上アーム側スイッチング素子駆動回路と、下アーム側スイッチング素子駆動回路との間に生じる電位差変動により充放電を繰り返すバイパスコンデンサを備え、バイパスコンデンサの充放電電流を上アーム側スイッチング素子駆動回路と下アーム側スイッチング素子駆動回路の各々の電源部に設けた整流回路で整流し、記整流回路の出力を各々のスイッチング素子駆動回路用電源とする。 （もっと読む）

【課題】消費電力を低減した駆動装置を提供する。
【解決手段】コイルに電流を供給する第１Ｎ型ＭＯＳＦＥＴと、前記第１Ｎ型ＭＯＳＦＥＴと直列接続され、前記コイルから電流が供給される第２Ｎ型ＭＯＳＦＥＴと、前記第２Ｎ型ＭＯＳＦＥＴがオフしているときに前記第１Ｎ型ＭＯＳＦＥＴをオンするように第１駆動信号を出力する第１駆動回路と、前記第１Ｎ型ＭＯＳＦＥＴがオフしているときに前記第２Ｎ型ＭＯＳＦＥＴをオンするように第２駆動信号を出力する第２駆動回路と、ドレインソース路が前記第１駆動回路の出力及び前記第１Ｎ型ＭＯＳＦＥＴのゲートの間に接続されるＰ型ＭＯＳＦＥＴと、前記第１Ｎ型ＭＯＳＦＥＴ及び前記Ｐ型ＭＯＳＦＥＴのゲートソース間電圧を共に所定電圧にクランプするクランプ回路と、前記Ｐ型ＭＯＳＦＥＴのドレインソースに並列接続される第１抵抗と、を備えた駆動装置である。 （もっと読む）

【課題】従来技術の電力供給制御回路は、出力電圧にノイズが発生するという問題があった。
【解決手段】本発明にかかる電力供給制御回路は、負荷に対する電力の供給を制御する出力トランジスタ３２と、外部入力信号に基づいて出力トランジスタ３２のオンオフを制御するための制御信号ａ，ｂを生成するゲート駆動回路３１と、出力トランジスタ３２をオフする場合、制御信号ａ，ｂに基づいて出力トランジスタ３２のゲート電荷を放電するためのトランジスタ３７と、トランジスタ３７よりも緩やかに放電するためのトランジスタ３９と、トランジスタ３７に直列に接続され、出力トランジスタ３２をオフする場合において、出力トランジスタ３２のゲート電圧が電源電圧Ｖｃｃと出力トランジスタ３２のしきい値電圧との和よりも大きい電圧レベルに低下した場合、出力トランジスタ３２のゲート電荷の放電を遮断するダイオード４０ａと、を備える。 （もっと読む）

【課題】従来技術の電力供給制御回路は、回路規模が増大するという問題があった。
【解決手段】本発明にかかる電力供給制御回路は、負荷に対する電力の供給を制御する出力トランジスタ３２と、外部入力信号に基づいて出力トランジスタ３２のオンオフを制御するための制御信号ａ，ｂを生成するゲート駆動回路３１と、出力トランジスタ３２のゲート−ソース間に設けられ、出力トランジスタ３２をオフする場合、制御信号ａ，ｂに基づいて出力トランジスタ３２のゲート電荷を放電するためのトランジスタ３７と、トランジスタ３７よりも緩やかに放電するためのトランジスタ３９と、トランジスタ３７に直列に接続され、出力トランジスタ３２をオフする場合において、出力トランジスタ３２のゲート電圧が所定の電圧レベルに低下したことを検出し、出力トランジスタ３２のゲート電荷の放電を遮断するダイオード４０ａと、を備える。 （もっと読む）

【課題】ノーマリオフの接合型ＦＥＴは閾値が低いため、ノーマリオフの接合型ＦＥＴを用いた半導体駆動回路では高精度な電圧制御，高速な入力容量の充電，誤動作等の課題を有していた。
【解決手段】ツェナーダイオードによる高精度なゲート電圧生成方式やスピードアップコンデンサによるターンオン損失の低減，ゲート・ソース間のコンデンサの接続やソース端子の最適実装方式による誤動作の防止回路を適用することで、ノーマリオフの接合型ＦＥＴに最良な半導体駆動回路を提案する。 （もっと読む）

【課題】パワーシステムの入力端子間のキャパシタンスを放電するための回路を開示する。
【解決手段】例示的な回路は、パワーシステムの入力に結合された制御回路を含む。制御回路は、電気エネルギ源がパワーシステムの入力に結合されたかどうかを検出するために結合される。スイッチも含まれており、スイッチは、制御回路およびパワーシステムの入力に結合される。制御回路は、電気エネルギ源がパワーシステムの入力に結合される第１の動作モードにおいてスイッチを駆動するように結合される。制御回路は、電気エネルギ源がパワーシステムの入力から分離される第２の動作モードにおいてスイッチを駆動するように結合される。パワーシステムの入力の入力端子間に結合されたキャパシタンスは、電気エネルギ源がパワーシステムの入力端子から分離されたときから最大期間未満の期間のうちに、スイッチによってしきい電圧に放電される。 （もっと読む）

【課題】本発明は、トランスへの入力電圧のデューティ比が略５０％でなくても不具合が生じず、また小規模で小型な構成で実現できるゲート駆動回路、電力変換回路及びゲート駆動方法を提供することを課題とする。
【解決手段】トランス２の二次側に前記スイッチング素子と直列にコンデンサ１３を設ける。またトランス２の二次側に並列にスイッチング素子４に印加される電圧がトランス２の二次側の電圧よりも低い値になるよう電圧を制限するツェナーダイオード１６を設ける。そしてまたトランス２の二次側の電圧が０Ｖになる、若しくはスイッチング素子４が逆極性となったとき、ＰＮＰトランジスタ７によってコンデンサ１３を短絡する。 （もっと読む）

【課題】逆回復電流に起因するスイッチング損失ならびに発熱損失を減少することができる電力変換装置を提供する。
【解決手段】電力変換装置において、ノーマリーオン型スイッチング素子４とノーマリーオフ型スイッチング素子５とを、電気的に直列接続し、カスコード接続用ダイオード７を介して、ノーマリーオン型スイッチング素子４のゲート端子とノーマリーオフ型スイッチング素子５のソース端子を接続したカスコード素子２１と、このカスコード素子２１と電気的に並列接続され、正極端子にカソード領域が接続され、負極端子にアノード領域が接続された高速ダイオード６とを備える。 （もっと読む）

【課題】ＥＳＤ耐性に優れ、保護素子の新たな作製を要さない半導体装置を提供する。
【解決手段】この発明にかかる半導体装置は、主電流を制御するゲート端子２２に接続されたゲート電極と、主電流を流すドレイン端子２１に接続されたドレイン電極と、主電流を流すソース端子２３に接続されたソース電極とを有する主ＭＯＳＦＥＴ素子３１と、ゲート端子２２に接続されたゲート電極と、ドレイン端子２１に接続されたドレイン電極と、電流検出用のセンスソース端子２４に接続されたソース電極とを有するセンスＭＯＳＦＥＴ素子３２と、ソース端子２３に接続されたゲート電極と、ドレイン端子２１に接続されたドレイン電極と、センスソース端子２４に接続されたソース電極およびボディ電極とを有するＥＳＤ保護素子Ａ３３と、ゲート端子２２に接続されたカソード電極と、センスソース端子２４に接続されたアノード電極とを有するＥＳＤ保護素子Ｄ４１とを備える。 （もっと読む）

【課題】複数のＦＥＴのゲートリーク電流をまとめて測定することができる。
【解決手段】電流計３８の他端を、モータ駆動回路１０の端子２８及び３０と接続した状態で、検査用探針４０の他端を検査用パッド４２に接触させると、検査用パッド４２を介して、Ｐ−ＭＯＳＦＥＴ２４Ａ及び２４Ｂ、並びにＮ−ＭＯＳＦＥＴ２６Ａ及び２６Ｂのゲート端子に電圧が印加される。Ｐ−ＭＯＳＦＥＴ２４Ａ及び２４Ｂ、並びにＮ−ＭＯＳＦＥＴ２６Ａ及び２６Ｂのゲート端子に電圧が印加されると、ゲートリーク電流が、Ｐ−ＭＯＳＦＥＴ２４Ａ及び２４Ｂ、並びにＮ−ＭＯＳＦＥＴ２６Ａ及び２６Ｂの各々のゲート・ソース間を流れ、端子２８及び３０を介して電流計へ流れ、電流計によってゲートリーク電流が検出され、ゲートリーク電流の大きさが正常時のゲートリーク電流値より大きいか否かを判断することにより、モータ駆動回路を検査することができる。 （もっと読む）

【課題】ノーマリオン型の半導体素子を用いて、より安全なノーマリオフ的な動作となる簡単な構成の半導体スイッチング装置を提供する。
【解決手段】市販のゲートドライバ１１を用いて、ノーマリオン型のＪＦＥＴ１０を駆動する。このとき、ＮチャネルのＪＦＥＴ１０のソースＳをゲートドライバ１１の高圧側の電源ノード１２に接続し、ゲートＧをゲートドライバ１１の出力ノード１５に接続する。入力された制御信号ＶｓｉｇがＬレベルの場合、出力ノード１５の電位Ｖｇは低圧側の電源ノード１３の電位Ｖｎに等しくなる。したがって、Ｌレベルの制御信号Ｖｓｉｇ入力に対して、ゲート・ソース間に負の閾値電圧以下の電圧が印加されてＪＦＥＴ１０がターンオフするというノーマリオフ的な動作が実現している。 （もっと読む）

【課題】電圧制御形のパワースイッチング素子Ｓに過度の電流が流れることを回避する処理を行う場合、サージが大きくなるおそれがあること。
【解決手段】パワースイッチング素子Ｓのセンス端子ＳＴから出力される電流による抵抗体５２での電圧降下量は、コンパレータ５４によって、閾値電圧Ｖｒｅｆと大小関係が比較される。これにより、パワースイッチング素子Ｓを流れる電流（コレクタ電流）が閾値を超えるか否かを判断する。そして、閾値を超えると判断される場合、スイッチング素子５６をオンすることで、パワースイッチング素子Ｓのゲートの電圧をツェナーダイオード５８のブレークダウン電圧程度に制限する。ツェナーダイオード５８のカソード及びパワースイッチング素子Ｓのゲート間には、放電用抵抗体４２が接続されている。 （もっと読む）

【課題】 高調波ノイズを低減するとともにスイッチング損失の増大も抑制する技術を提供すること。
【解決手段】 スイッチング駆動回路１１は、トランジスタＴｒ１０のゲート電圧Ｖｇを切り換えることによってトランジスタＴｒ１０のドレイン電極とソース電極間を導通状態と非導通状態の間で時間的に切り換える。スイッチング駆動回路１１は、トランジスタＴｒ１０のドレイン電極Ｄとゲート電極Ｇの間に接続される可変容量素子１４を備えている。その可変容量素子１４の容量は、トランジスタＴｒ１０のドレイン電極Ｄとゲート電極Ｇの間の電位差が増加すると低下することを特徴としている。 （もっと読む）

【課題】トランジスタのゲート電位をスレショルド電位未満に維持するための構成を備えるスイッチング回路において、ゲート電位の立ち上がりの遅延を抑制すること等。
【解決手段】電圧制御される主トランジスタと、グランド端子に接続され、前記主トランジスタのゲートスレショルド電圧よりもオン時ドレインーソース間電圧が低い副トランジスタと、第１の抵抗が設けられ、電源装置に接続される端子と前記主トランジスタのゲートとを接続する第１の電力ラインと、前記主トランジスタのゲートから前記副トランジスタへ流れる電流を選択的に許容する第２の電力ラインと、第２の抵抗が設けられ、前記端子と前記副トランジスタとを接続する第３の電力ラインと、を有し、前記第２の抵抗の抵抗値は、前記主トランジスタの容量と前記第１の抵抗の抵抗値の積を前記副トランジスタの容量で除した値よりも小さい値である、スイッチング回路。 （もっと読む）

【課題】負荷を駆動するブリッジ回路のローサイド側のトランジスタを駆動するのに好適なトランジスタ駆動装置を提供する。
【解決手段】トランジスタ駆動装置１００を、駆動制御部１０と、駆動電力供給部１１と、電流レベル検出部１２とを含んだ構成とし、駆動電力供給部１１は、Ｈブリッジ回路のローサイド側のＤＭＯＳＦＥＴであるＱ２又はＱ４を、最初はＰＴｒ２のみで駆動し、Ｈブリッジ回路の電流検出抵抗の電圧レベルと、そのハーフ・オン状態時の電圧レベルとを比較する電流レベル検出部１２からの比較信号から、Ｑ２又はＱ４がハーフ・オン状態になったと判別したときに、ＰＴｒ２に加えてＰＴｒ３をオンにし、これら２つのトランジスタを介してＱ２又はＱ４のゲート端子に駆動電流を供給する。 （もっと読む）

【課題】ダイオードリカバリによるサージ電圧を抑制すると共に、半導体スイッチング素子のターンオン時の損失増加を抑えることにより、電力変換効率の低下を抑えることが可能な電力変換装置を提供する。
【解決手段】ゲート抵抗で第１半導体スイッチング素子のスイッチング速度を決定し、第１半導体スイッチング素子を駆動する第１のゲート駆動回路７と、前記半導体スイッチング素子に制御パルスを供給する制御パルス発生回路１２の出力端に、第２半導体スイッチング素子のゲートの充電開始から所定の時間後にオンするスイッチ素子であるPチャネル型のMOS-FET１５とツェナーダイオード１６との並列回路を直列に接続し、更に並列回路の出力端をゲート抵抗１７を介して第２半導体スイッチング素子のゲート端子に接続し、第２半導体スイッチング素子を駆動する第２のゲート駆動回路８とを備える。 （もっと読む）

【課題】本発明は上記課題に鑑み、インバータ回路におけるスイッチング素子の出力電流に発生するノイズを同期的に低減させ、インバータ回路によって駆動される制御モータの誤作動を有効に防止し得る制御モータ駆動装置の提供を目的とする。
【解決手段】制御モータ駆動装置１００を構成するインバータ回路２４０は、ドライブ回路１４１と複数のスイッチ回路２４２ａ〜２４２ｆと電流検出回路１４３とを備えている。そして、インバータ回路２４０に配備されるそれぞれのスイッチ回路２４２ａ〜２４２ｆは、ゲートＧに接続される調整抵抗Ｒｇａ〜Ｒｇｆと、エミッタＥ−コレクタＣ間に接続される帰還ダイオードＤ１ａ〜Ｄ１ｆと、ゲートＧ−エミッタＥ間に接続される吸収ダイオードＤ２ａ〜Ｄ２ｆとを備えるスイッチング素子Ｔｒａ〜Ｔｒｆから構成されている。 （もっと読む）

【課題】トランジスタのベースの電位が不安定になることで、寄生動作により保護回路が誤作動することを防止する。
【解決手段】保護回路７を逆トランジスタ方式で構成すると共に、各トランジスタ１０〜１２のベースをコレクタに接続することで、ベースの電位がコレクタの電位に固定できるようにする。これにより、従来のようにベースを開放した場合と比べて、ベースの電位を安定させられ、寄生ベースに対してノイズ的に電位が印加されても、寄生動作によりトランジスタがＯＮしてしまう等の誤動作を防止することが可能となる。また、ベースの電位を安定させられることにより、サージ電流が発生したときに確実に保護回路７のトランジスタ１０〜１２をＯＮさせられるため、保護回路７にてサージ電流を吸収してＧＮＤに流れさせることが可能となる。 （もっと読む）