説明

Fターム[5H740LL03]の内容

電力変換一般 (12,896) | G−K間回路 (124) | ダイオード(定電圧素子等) (27)

Fターム[5H740LL03]に分類される特許

1 - 20 / 27


【課題】簡単な構成で負荷オープン状態を検出することができる負荷駆動回路を提供する。
【解決手段】電源端子T1に入力される入力電圧Vinよりも低い基準電圧V1と出力端子T2の電圧Voutとを比較する第1のコンパレータ8と、スイッチング素子2がオフ状態で、且つ負荷オープン状態である場合に、出力端子T2の電圧Voutを基準電圧V1よりも高く、且つ入力電圧Vinよりも低いclamp電圧にクランプするクランプ回路7とを備えることにより、第1のコンパレータの出力によって、負荷オープン状態を検出する。また、入力電圧Vinよりも低く且つclamp電圧よりも高い基準電圧V2と出力端子T2の電圧Voutとを比較する第2のコンパレータ9を備えることにより、第1のコンパレータ及び第2のコンパレータ9の出力によって、負荷オープン状態と出力天絡状態とを検出する。 (もっと読む)


【課題】スイッチング素子S*#のオン状態への切り替えによってこれを流れる電流が急激に大きくなると、ツェナーダイオード40およびクランプ用スイッチング素子42を備えて構成されるクランプ回路による対処が間に合わなくなるおそれがあること。
【解決手段】ドライブIC20に端子T6を介して入力される操作信号g*#がオン操作指令に切り替わることで、定電流用スイッチング素子22をオン操作して、スイッチング素子S*#のゲートを充電する。スイッチング素子S*#のゲートの充電期間の初期において、クランプ用スイッチング素子42をオン状態としておく。 (もっと読む)



【課題】消費電力を低減した駆動装置を提供する。
【解決手段】コイルに電流を供給する第1N型MOSFETと、前記第1N型MOSFETと直列接続され、前記コイルから電流が供給される第2N型MOSFETと、前記第2N型MOSFETがオフしているときに前記第1N型MOSFETをオンするように第1駆動信号を出力する第1駆動回路と、前記第1N型MOSFETがオフしているときに前記第2N型MOSFETをオンするように第2駆動信号を出力する第2駆動回路と、ドレインソース路が前記第1駆動回路の出力及び前記第1N型MOSFETのゲートの間に接続されるP型MOSFETと、前記第1N型MOSFET及び前記P型MOSFETのゲートソース間電圧を共に所定電圧にクランプするクランプ回路と、前記P型MOSFETのドレインソースに並列接続される第1抵抗と、を備えた駆動装置である。 (もっと読む)


【課題】従来技術の電力供給制御回路は、回路規模が増大するという問題があった。
【解決手段】本発明にかかる電力供給制御回路は、負荷に対する電力の供給を制御する出力トランジスタ32と、外部入力信号に基づいて出力トランジスタ32のオンオフを制御するための制御信号a,bを生成するゲート駆動回路31と、出力トランジスタ32のゲート−ソース間に設けられ、出力トランジスタ32をオフする場合、制御信号a,bに基づいて出力トランジスタ32のゲート電荷を放電するためのトランジスタ37と、トランジスタ37よりも緩やかに放電するためのトランジスタ39と、トランジスタ37に直列に接続され、出力トランジスタ32をオフする場合において、出力トランジスタ32のゲート電圧が所定の電圧レベルに低下したことを検出し、出力トランジスタ32のゲート電荷の放電を遮断するダイオード40aと、を備える。 (もっと読む)


【課題】従来技術の電力供給制御回路は、出力電圧にノイズが発生するという問題があった。
【解決手段】本発明にかかる電力供給制御回路は、負荷に対する電力の供給を制御する出力トランジスタ32と、外部入力信号に基づいて出力トランジスタ32のオンオフを制御するための制御信号a,bを生成するゲート駆動回路31と、出力トランジスタ32をオフする場合、制御信号a,bに基づいて出力トランジスタ32のゲート電荷を放電するためのトランジスタ37と、トランジスタ37よりも緩やかに放電するためのトランジスタ39と、トランジスタ37に直列に接続され、出力トランジスタ32をオフする場合において、出力トランジスタ32のゲート電圧が電源電圧Vccと出力トランジスタ32のしきい値電圧との和よりも大きい電圧レベルに低下した場合、出力トランジスタ32のゲート電荷の放電を遮断するダイオード40aと、を備える。 (もっと読む)


【課題】ノーマリオフの接合型FETは閾値が低いため、ノーマリオフの接合型FETを用いた半導体駆動回路では高精度な電圧制御,高速な入力容量の充電,誤動作等の課題を有していた。
【解決手段】ツェナーダイオードによる高精度なゲート電圧生成方式やスピードアップコンデンサによるターンオン損失の低減,ゲート・ソース間のコンデンサの接続やソース端子の最適実装方式による誤動作の防止回路を適用することで、ノーマリオフの接合型FETに最良な半導体駆動回路を提案する。 (もっと読む)



【課題】本発明は、トランスへの入力電圧のデューティ比が略50%でなくても不具合が生じず、また小規模で小型な構成で実現できるゲート駆動回路、電力変換回路及びゲート駆動方法を提供することを課題とする。
【解決手段】トランス2の二次側に前記スイッチング素子と直列にコンデンサ13を設ける。またトランス2の二次側に並列にスイッチング素子4に印加される電圧がトランス2の二次側の電圧よりも低い値になるよう電圧を制限するツェナーダイオード16を設ける。そしてまたトランス2の二次側の電圧が0Vになる、若しくはスイッチング素子4が逆極性となったとき、PNPトランジスタ7によってコンデンサ13を短絡する。 (もっと読む)


【課題】逆回復電流に起因するスイッチング損失ならびに発熱損失を減少することができる電力変換装置を提供する。
【解決手段】電力変換装置において、ノーマリーオン型スイッチング素子4とノーマリーオフ型スイッチング素子5とを、電気的に直列接続し、カスコード接続用ダイオード7を介して、ノーマリーオン型スイッチング素子4のゲート端子とノーマリーオフ型スイッチング素子5のソース端子を接続したカスコード素子21と、このカスコード素子21と電気的に並列接続され、正極端子にカソード領域が接続され、負極端子にアノード領域が接続された高速ダイオード6とを備える。 (もっと読む)


【課題】ESD耐性に優れ、保護素子の新たな作製を要さない半導体装置を提供する。
【解決手段】この発明にかかる半導体装置は、主電流を制御するゲート端子22に接続されたゲート電極と、主電流を流すドレイン端子21に接続されたドレイン電極と、主電流を流すソース端子23に接続されたソース電極とを有する主MOSFET素子31と、ゲート端子22に接続されたゲート電極と、ドレイン端子21に接続されたドレイン電極と、電流検出用のセンスソース端子24に接続されたソース電極とを有するセンスMOSFET素子32と、ソース端子23に接続されたゲート電極と、ドレイン端子21に接続されたドレイン電極と、センスソース端子24に接続されたソース電極およびボディ電極とを有するESD保護素子A33と、ゲート端子22に接続されたカソード電極と、センスソース端子24に接続されたアノード電極とを有するESD保護素子D41とを備える。 (もっと読む)



【課題】ノーマリオン型の半導体素子を用いて、より安全なノーマリオフ的な動作となる簡単な構成の半導体スイッチング装置を提供する。
【解決手段】市販のゲートドライバ11を用いて、ノーマリオン型のJFET10を駆動する。このとき、NチャネルのJFET10のソースSをゲートドライバ11の高圧側の電源ノード12に接続し、ゲートGをゲートドライバ11の出力ノード15に接続する。入力された制御信号VsigがLレベルの場合、出力ノード15の電位Vgは低圧側の電源ノード13の電位Vnに等しくなる。したがって、Lレベルの制御信号Vsig入力に対して、ゲート・ソース間に負の閾値電圧以下の電圧が印加されてJFET10がターンオフするというノーマリオフ的な動作が実現している。 (もっと読む)



【課題】 高調波ノイズを低減するとともにスイッチング損失の増大も抑制する技術を提供すること。
【解決手段】 スイッチング駆動回路11は、トランジスタTr10のゲート電圧Vgを切り換えることによってトランジスタTr10のドレイン電極とソース電極間を導通状態と非導通状態の間で時間的に切り換える。スイッチング駆動回路11は、トランジスタTr10のドレイン電極Dとゲート電極Gの間に接続される可変容量素子14を備えている。その可変容量素子14の容量は、トランジスタTr10のドレイン電極Dとゲート電極Gの間の電位差が増加すると低下することを特徴としている。 (もっと読む)




【課題】ダイオードリカバリによるサージ電圧を抑制すると共に、半導体スイッチング素子のターンオン時の損失増加を抑えることにより、電力変換効率の低下を抑えることが可能な電力変換装置を提供する。
【解決手段】ゲート抵抗で第1半導体スイッチング素子のスイッチング速度を決定し、第1半導体スイッチング素子を駆動する第1のゲート駆動回路7と、前記半導体スイッチング素子に制御パルスを供給する制御パルス発生回路12の出力端に、第2半導体スイッチング素子のゲートの充電開始から所定の時間後にオンするスイッチ素子であるPチャネル型のMOS-FET15とツェナーダイオード16との並列回路を直列に接続し、更に並列回路の出力端をゲート抵抗17を介して第2半導体スイッチング素子のゲート端子に接続し、第2半導体スイッチング素子を駆動する第2のゲート駆動回路8とを備える。 (もっと読む)


【課題】本発明は上記課題に鑑み、インバータ回路におけるスイッチング素子の出力電流に発生するノイズを同期的に低減させ、インバータ回路によって駆動される制御モータの誤作動を有効に防止し得る制御モータ駆動装置の提供を目的とする。
【解決手段】制御モータ駆動装置100を構成するインバータ回路240は、ドライブ回路141と複数のスイッチ回路242a〜242fと電流検出回路143とを備えている。そして、インバータ回路240に配備されるそれぞれのスイッチ回路242a〜242fは、ゲートGに接続される調整抵抗Rga〜Rgfと、エミッタE−コレクタC間に接続される帰還ダイオードD1a〜D1fと、ゲートG−エミッタE間に接続される吸収ダイオードD2a〜D2fとを備えるスイッチング素子Tra〜Trfから構成されている。 (もっと読む)



1 - 20 / 27