【課題】駆動用のＭＯＳトランジスタのオン抵抗が小さく、リーク電流の発生を防ぎ、しかも小型化、低消費電力化に適した昇降圧回路を提供する。
【解決手段】入力電圧ＩＮ2が入力される入力端子１０４、入力電圧ＩＮ2に基づいてＶCCまたはＧＮＤを出力するＭＯＳトランジスタ２０１、２０３、入力電圧ＩＮ2に基づいて２ＶCCまたはＧＮＤを出力するＭＯＳトランジスタ２０２、２０４、ＭＯＳトランジスタ２０１、２０２に一端が接続され、他端がＭＯＳトランジスタ２０２、２０４に接続される容量素子２０６、ソース・ドレイン端子の一方に２ＶCCが供給され、ソース・ドレイン端子の他方にＶCCが供給され、２ＶCCまたはＧＮＤがゲート端子に供給され、２ＶCCまたはＧＮＤによってオン、オフされるＭＯＳトランジスタ２０５と、によって昇圧回路を構成する。 （もっと読む）

【課題】回路を構成するトランジスタのソース−ドレイン耐圧を維持したまま、最終段のインバータ回路の入力電圧の振幅を増大させることが可能なバッファ回路を提供する。
【解決手段】第１導電型のトランジスタから成る第１トランジスタ回路と第２導電型のトランジスタから成る第２トランジスタ回路とが、第１固定電源と第２固定電源との間に直列に接続され、且つ、各入力端同士及び各出力端同士がそれぞれ共通に接続されており、第１，第２トランジスタ回路の少なくとも一方のトランジスタ回路がダブルゲートトランジスタから成るバッファ回路において、第１，第２トランジスタ回路の一方のトランジスタ回路が動作状態のとき、他方のトランジスタ回路のダブルゲートトランジスタの共通接続ノードに第３固定電源の電圧を与えるスイッチ素子を設ける。 （もっと読む）

【課題】回路を構成するトランジスタのソース−ドレイン耐圧を維持したまま、走査回路の最終段のインバータ回路の入力電圧の振幅を増大させることが可能なレベルシフタ回路を提供する。
【解決手段】第１固定電源側の２つのトランジスタ回路が第１導電型のトランジスタから成り、第２固定電源側の２つのトランジスタ回路が第２導電型のトランジスタから成るとともに、第１固定電源側の２つのトランジスタ回路及び第２固定電源側の２つのトランジスタ回路の少なくとも一方側の２つのトランジスタ回路はダブルゲートトランジスタから成るレベルシフタ回路において、一方の電源側の２つのトランジスタ回路が動作状態のとき、他方の電源側の２つのトランジスタ回路のダブルゲートトランジスタの共通接続ノードに第３固定電源の電圧を与えるスイッチ素子を設ける。 （もっと読む）

【課題】回路遅延の増大を抑制しながら、回路しきい値電圧のバラツキを抑制できる集積回路を提供する。
【解決手段】
集積回路１は、高位側電源ＶＤＤと出力端子ＯＵＴの間に接続されたＰＭＯＳトランジスタＭＰ１と、低位側電源ＶＳＳと出力端子ＯＵＴの間に接続されたＮＭＯＳトランジスタＭＮ１と、高位側電源ＶＤＤと出力端子ＯＵＴの間に直列に接続されたＰＭＯＳトランジスタＭＰ２及びＮＭＯＳトランジスタＭＮ３と、低位側電源ＶＤＤと出力端子ＯＵＴの間に直列に接続されたＮＭＯＳトランジスタＭＮ２及びＰＭＯＳトランジスタＭＰ３とを備えている。ＰＭＯＳトランジスタＭＰ１、ＭＰ２、及びＮＭＯＳトランジスタＭＮ１、ＭＮ２のゲートが入力端子ＩＮに接続されている。また、ＮＭＯＳトランジスタＭＮ３のゲートは高位側電源に接続され、ＰＭＯＳトランジスタＭＰ３のゲートは低位側電源に接続されている。 （もっと読む）

【課題】高電位信号を低電位信号に変換する入力回路であって、適切なターゲット反転電位で動作可能な入力回路を提供する。
【解決手段】入力回路は、インバータ、第１パス制御回路、及び第２パス制御回路を備える。インバータの入力は第１ノードに接続される。ターゲット反転電位は、インバータの反転電位よりも高い。第１パス制御回路は、入力電位がターゲット反転電位より低い場合、入力端子と第１ノードとの間の電気的接続を遮断し、入力電位がターゲット反転電位より高い場合、入力端子と第１ノードとを電気的に接続する。第２パス制御回路は、入力電位がターゲット反転電位より低い第２反転電位より低い場合、グランド端子と第１ノードとを電気的に接続し、入力電位が第２反転電位より高い場合、グランド端子と第１ノードとの間の電気的接続を遮断する。 （もっと読む）

【課題】高電位信号を低電位信号に変換する入力回路であって、適切なターゲット反転電位で動作可能な入力回路を提供する。
【解決手段】入力回路は、高電源電位が入力される入力端子とグランド端子との間に接続された抵抗と、抵抗中の第１ノードに接続された第２ノードと、第２ノードと第３ノードとの間に接続されたインバータと、抵抗を通した入力端子とグランド端子との間の電気的接続をＯＮ／ＯＦＦ制御するスイッチと、を備える。ターゲット反転電位は、インバータの反転電位よりも高い。入力端子の電位がターゲット反転電位の場合、第２ノードの電位がその反転電位となる。第２ノードの電位が反転電位より低い場合、インバータは低電源電位を第３ノードに出力し、且つ、スイッチは上記の電気的接続をＯＮする。一方、第２ノードの電位が反転電位より高い場合、インバータはグランド電位を第３ノードに出力し、且つ、スイッチは上記の電気的接続をＯＦＦする。 （もっと読む）

【課題】積層され、貫通電極で相互に接続された複数の半導体チップの出力インピーダンスのバラツキを抑える。
【解決手段】半導体装置１００は、第１の被制御チップ１１０と、第１の被制御チップ１１０を制御する制御チップ１２０とを備える。第１の被制御チップ１１０は、第１の出力回路と同一の構成を持つ第１のレプリカ出力回路１１１と、第１のレプリカ出力回路１１１に接続される第１のＺＱ端子１１２と、第１のＺＱ端子に接続される第１の貫通電極１１３と、第１のレプリカ出力回路１１１のインピーダンスを設定する第１の制御回路１１４と、を含む。制御チップ１２０は、第１の貫通電極１１３に接続される第２のＺＱ端子１２１と、第２のＺＱ端子１２１の電圧と参照電圧Ｖｒｅｆとを比較する比較回路１２２と、比較回路１２２からの比較結果に応じて処理を行う第２の制御回路１２３と、を含む。 （もっと読む）

【課題】低濃度ドープのＰＭＯＳトランジスタを用いて、高電圧ストレスに耐える電圧スイッチ回路を提供する。
【解決手段】該電圧スイッチ回路は、出力回路２１０、第１の電圧降下制御回路２２０、第２の電圧降下制御回路２３０、第３の電圧降下制御回路２４０、および入力回路２５０を備えている。また、高電圧源ＨＶの電圧振幅は、基準電圧源Ｖｒｅｆの電圧振幅よりも高く、基準電圧源Ｖｒｅｆの電圧振幅は、論理電圧源ＶＤＤの電圧振幅よりも高い。 （もっと読む）

【課題】より少ない調整ステップでキャリブレーションを完了する。
【解決手段】出力端子（ＤＱに相当）と、出力端子と接続され、出力端子を調整可能なインピーダンスで駆動する出力回路（２１０に相当）と、出力回路のインピーダンスを段階的に調整するキャリブレーション回路（１００）と、を備え、キャリブレーション回路は、キャリブレーション動作の実行を指示するコマンドを受けて、インピーダンスの調整を開始し、インピーダンスを変化させる変化幅を、開始直後に対し以降においてより狭めるように調整する。 （もっと読む）

【課題】供給される電源電圧の変動を抑制することができる論理回路及び当該論理回路が搭載される半導体集積回路を提供すること。
【解決手段】本発明の一態様であるバッファ回路１００は、バッファ部１１、電圧検出部１２及びスイッチ部１３を有する。バッファ部１１は、電源端子Ｔ_ｓ１又は電圧レギュレータ１と電源端子Ｔ_ｓ２との間に接続されることにより電源供給され、入力信号ＩＮと同論理の信号を出力端子Ｔ_ｏｕｔへ出力する。電圧検出部１２は、出力端子Ｔ_ｏｕｔの電圧を検出し、検出結果に基づく検出信号Ｓ_ｄｅｔを出力する。スイッチ部１３は、検出信号Ｓ_ｄｅｔに応じて、バッファ部１１を電源端子Ｔ_ｓ１又は電圧レギュレータ１と接続する。 （もっと読む）

【課題】レベルシフト基準電位が下がった場合にスイッチング素子を安全且つ確実に停止できるレベルシフト回路。
【解決手段】レベルシフト電源に接続された抵抗R1にドレインが接続されソースがグランドに接続されたＭＯＳＦＥＴMN3、R1と同じ抵抗値を有しレベルシフト電源に接続された抵抗R2にドレインが接続されソースがグランドに接続されたＭＯＳＦＥＴMN4、入力信号に基づきMN3,MN4のオン／オフを制御するパルス生成回路10、MN3がオンである場合にセット信号を生成しMN4がオンである場合にリセット信号を生成する制御部MN1,MN2,R5,R6、制御部で生成されたセット信号とリセット信号とに基づき入力信号をレベルシフトした出力信号を出力しスイッチング素子Q1を動作させるフリップフロップFF1、レベルシフト基準電位が負電位に下がったことを検出してスイッチング素子を停止させるスイッチング動作停止部INV3,FF2,AD1を備える。 （もっと読む）

【課題】ハイサイド駆動回路が負バイアス駆動を行いつつ、ブートストラップコンデンサによりハイサイド駆動回路に駆動電圧を供給することができる半導体装置を得る。
【解決手段】基準電圧回路３は、ハイサイド駆動回路１の高圧端子ＶＢの電圧と低圧端子ＶＥの電圧との間の基準電圧を生成して、ハイサイドスイッチング素子Ｑ１とローサイドスイッチング素子Ｑ２の接続点に供給する。充電用スイッチング素子Ｑ３のドレインがハイサイド駆動回路１の低圧端子ＶＥに接続され、ソースが接地されている。 （もっと読む）

【課題】出力信号の立ち上がり時間および立下り時間が短い半導体装置を提供する。
【解決手段】このクロックドライバは、クロック信号ＣＬＫＢの反転信号ＣＬＫを出力ノードＮ２に出力するインバータ１と、電源電圧ＶＣＣのラインと出力ノードＮ２との間に直列接続されたトランジスタＰ２，Ｐ３と、出力ノードＮ２と接地電圧ＶＳＳのラインとの間に直列接続されたトランジスタＱ２，Ｑ３と、クロック信号ＣＬＫを所定時間だけ遅延させてトランジスタＰ２，Ｑ３のゲートに与える遅延回路３とを含む。たとえば、クロック信号ＣＬＫＢが「Ｌ」レベルから「Ｈ」レベルに変化すると、所定時間だけトランジスタＱ２，Ｑ３がともにオンして、出力ノードＮ２から電流を引き抜く。 （もっと読む）

【課題】外部装置に接続された所定の入出力端子の信号レベルに基づいて、外部装置に対応したシリアルインターフェースを接続する。
【解決手段】外部装置と接続された入出力端子から得られる信号に基づいて、前記外部装置に対応したシリアルインターフェースを接続するシリアルインターフェース装置であって、前記入出力端子に接続された切り離し可能なプルダウン回路と、前記プルダウン回路の接続又は切り離しを制御するプルダウン制御手段と、前記プルダウン制御手段により前記プルダウン回路が接続されているとき、前記入出力端子の信号レベルを検出する信号レベル検出手段と、前記信号レベル検出手段の検出結果に応じて、前記外部装置に対応したシリアルインターフェースに切り替える切替手段とを有することにより上記課題を解決する。 （もっと読む）

【課題】 差動増幅回路の出力信号の特性を改善する。
【解決手段】入力データ信号が‘Ｌｏｗ’レベルになると、トランジスタ１６に流れる電流Ｉ１の電流が減少し、抵抗１４と抵抗１４ａとの接続部（ノードＤ）の電位が高くなる。この電位は、トランジスタ１８にゲートに入力（負帰還）され、該ゲート電位が高くなることによって、テイル電流量Ｉ＿ＴＡＩＬが増加する方向に調整される。入力データ信号が‘Ｈｉｇｈ’レベルになると、電流Ｉ１の電流が多く流れ、ノードＤの電位が下がる。これによって、トランジスタ１８のゲート電位（負帰還）が下がり、テイル電流量Ｉ＿ＴＡＩＬを絞る方向に調整される、これによって入力波形の立上りと立下りとで、それぞれ出力波形との遅延時間の差が小さくなる。 （もっと読む）

【課題】飛び込みの影響を軽減できるブートストラップ回路を提供する。
【解決手段】同一導電型の第１乃至第４ＴＲから構成され、第１ＴＲにおいて、一方のＳ／Ｄ領域は第２ＴＲの一方のＳ／Ｄ領域に接続され、他方のＳ／Ｄ領域には、２相のクロックのうち一方のクロックが印加され、ゲート電極は、第３ＴＲの一方のＳ／Ｄ領域に接続され、第２ＴＲにおいて、他方のＳ／Ｄ領域は電圧供給線に接続され、第３ＴＲにおいて、他方のＳ／Ｄ領域には入力信号が印加され、ゲート電極には他方のクロックが印加され、第１ＴＲのゲート電極と第３ＴＲの一方のＳ／Ｄ領域とは、第３ＴＲがオフ状態になると浮遊状態となるノード部を構成し、第４ＴＲにおいて、一方のＳ／Ｄ領域は、反転回路の入力側に接続されると共に、該反転回路の出力側と第２ＴＲのゲート電極とが接続されており、他方のＳ／Ｄ領域は入力信号が印加され、ゲート電極には他方のクロックが印加される。 （もっと読む）

【課題】出力信号を高速に変化させかつオーバーシュートやアンダーシュートを抑制できるようにする。
【解決手段】入力信号を反転して出力する主ドライバ１１に加えて、補助ドライバ１２を設け、入力信号の電圧変化に応じて出力信号が第１の電圧レベルから第２の電圧レベルへ変化するときに、変化開始から主ドライバの出力信号がある電圧レベルを超えるまでの期間では信号変化を補助するように制御部１５により補助ドライバの動作を制御し、主ドライバの出力信号がある電圧レベルを超えてから第２の電圧レベルになるまでの期間に信号変化を抑制するように制御部により補助ドライバの動作を制御するようにして、出力信号における信号変化の高速性を向上させ、かつオーバーシュートやアンダーシュートを抑制できるようにする。 （もっと読む）

【課題】２つの出力信号間のタイミングのずれを低減すること。
【解決手段】入力信号ＩＮ，ＸＩＮはトランジスタＭ１，Ｍ２のゲートに供給される。トランジスタＭ１のドレインはトランジスタＭ３のドレインとトランジスタＭ４のゲートに接続され、トランジスタＭ２のドレインはトランジスタＭ３のゲートとトランジスタＭ４のドレインに接続される。また、トランジスタＭ１，Ｍ２のドレインは差動対のトランジスタＭ１１，Ｍ１２のゲートに接続される。トランジスタＭ３，Ｍ４のソースには、ゲートにバイアス電圧ＶＢが供給されるトランジスタＭ５が接続される。トランジスタＭ１１，Ｍ１２のソースには、ゲートにバイアス電圧ＶＢが供給されるトランジスタＭ１３が接続される。 （もっと読む）

【課題】本発明は、ハイレベルの入力信号に混入されたローレベルのノイズ及びローレベルの入力信号に混入されたハイレベルのノイズをより効果よく取り除くことができる半導体回路を提供する。
【解決手段】 入力信号を所定時間遅延して出力する遅延部１２０、２２０、３２０と、該入力信号のレベルによって電圧を充放電させる電圧調整部１４０、２４０、３４０と、該入力信号のレベル及び遅延部１２０、２２０、３２０から出力される信号のレベルを用いて生成された信号によって、電圧調整部１４０、２４０、３４０の充放電動作を制御する組合せ部１６０、２６０、３６０とを含む。 （もっと読む）

【課題】高い周波数の差動信号をシングルエンドの信号に変換可能な信号変換回路、当該信号変換回路を備えたアイソレータ回路及び信号変換方法を提供すること
【解決手段】本発明にかかる信号変換回路１０は、差動信号である信号Ｄ１及び信号Ｄ２が入力されるヒステリシスコンパレータ１、２及び変換バッファ３を備える。ヒステリシスコンパレータ１は、信号Ｄ１の電位Ｖ１と信号Ｄ２の電位Ｖ２との大小の比較結果を信号Ｅ１として出力する。ヒステリシスコンパレータ２は、電位Ｖ１と電位Ｖ２との大小を比較し、当該比較結果を信号Ｅ１の反転信号である信号Ｅ２として出力する。変換バッファ３は、信号Ｅ１及び信号Ｅ２をシングルエンド信号Ｆに変換する。 （もっと読む）