半導体回路
【課題】本発明は、ハイレベルの入力信号に混入されたローレベルのノイズ及びローレベルの入力信号に混入されたハイレベルのノイズをより効果よく取り除くことができる半導体回路を提供する。
【解決手段】 入力信号を所定時間遅延して出力する遅延部１２０、２２０、３２０と、該入力信号のレベルによって電圧を充放電させる電圧調整部１４０、２４０、３４０と、該入力信号のレベル及び遅延部１２０、２２０、３２０から出力される信号のレベルを用いて生成された信号によって、電圧調整部１４０、２４０、３４０の充放電動作を制御する組合せ部１６０、２６０、３６０とを含む。
【解決手段】 入力信号を所定時間遅延して出力する遅延部１２０、２２０、３２０と、該入力信号のレベルによって電圧を充放電させる電圧調整部１４０、２４０、３４０と、該入力信号のレベル及び遅延部１２０、２２０、３２０から出力される信号のレベルを用いて生成された信号によって、電圧調整部１４０、２４０、３４０の充放電動作を制御する組合せ部１６０、２６０、３６０とを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器に搭載される半導体回路に関し、特に、入力信号に混入されたノイズを取り除くことができる半導体回路に関する。
【背景技術】
【０００２】
一般に、電子機器においては、電源ラインや信号ラインにノイズが発生し、該ノイズの影響によって電子機器に搭載されている半導体回路が誤動作するという問題点がある。
【０００３】
例えば、半導体回路のリセット端子にノイズが印加されて該半導体回路が誤動作すると、内部回路が初期化される恐れがあるため、電子機器に大きい問題を引き起こす。
【０００４】
また、半導体回路に入力される信号にノイズが混入されると、該ノイズを入力信号として判断することもあって、電子機器の正常動作を邪魔して誤動作を引き起こす主な原因になる。
【０００５】
このため、ノイズを取り除くことができる半導体回路が提案されていたが、従来の半導体回路では、入力信号に対して複数のノイズが連続して重なる場合、該ノイズを正確に取り除くのが困難であるという問題点があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開１９９５-０９５０２２号公報
【特許文献２】特開２００９-２７８４７６号公報
【特許文献３】韓国特許公開第１０-２００５-００５６１５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は上記の問題点に鑑みて成されたものであって、その目的は、ハイレベルの入力信号に混入されたローレベルのノイズ及びローレベルの入力信号に混入されたハイレベルのノイズをより効果よく取り除くことができる半導体回路を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を解決するために、本発明の一実施形態による半導体回路は、入力信号を所定時間遅延して出力する遅延部と、前記入力信号のレベルによって電圧を充放電させる電圧調整部と、前記入力信号のレベル及び前記遅延部から出力される信号のレベルを用いて生成された信号によって、前記電圧調整部の充放電動作を制御する組合せ部とを含む。
【０００９】
前記遅延部は、前記入力信号のレベルを反転して出力する複数のインバータを含む。
【００１０】
また、前記遅延部は、直列接続される第１及び第２のインバータを含み、前記電圧調整部は前記第１及び第２のインバータの接続点とグラウンドとの間に接続される。
【００１１】
また、前記第１のインバータは、前記入力信号のレベルによって選択的にスイッチング動作する第１及び第２のスイッチを含む。
【００１２】
前記第１及び第２のスイッチは各々、ＰＭＯＳ及びＮＭＯＳで構成される。
【００１３】
また、前記第１のインバータは、前記第１及び第２のスイッチに各々接続される第１及び第２の電流源を含む。
【００１４】
また、前記電圧調整部は、前記第１及び第２のスイッチのスイッチング動作によって前記電圧を充放電させるコンデンサで構成される。
【００１５】
また、前記第１のインバータは、前記入力信号がローレベルからハイレベルに変わると、前記第１のスイッチを開動作させ、前記第２のスイッチを閉動作させ、前記電圧調整部は、前記第２のスイッチの閉動作によって前記電圧を放電させる。
【００１６】
前記第２のインバータは、前記電圧調整部で放電した電圧が予め決められた基準電圧より低ければ、ハイレベルの信号を出力し、前記電圧調整部で放電した電圧が予め決められた基準電圧より低くなければ、ローレベルの信号を出力する。
【００１７】
一方、前記第１のインバータは、前記入力信号がハイレベルからローレベルに変わると、前記第１のスイッチを閉動作させ、前記第２のスイッチを開動作させ、前記電圧調整部は前記第１のスイッチの閉動作によって前記電圧を充電させる。
【００１８】
前記第２のインバータは、前記電圧調整部で充電された電圧が予め決められた基準電圧より高ければ、ローレベルの信号を出力し、前記電圧調整部で充電された電圧が予め決められた基準電圧より高くなければ、ハイレベルの信号を出力する。
【００１９】
また、前記組合せ部は、前記入力信号と前記遅延部から出力される信号とを組み合わせてロジック演算する第１及び第２の演算器と、前記第１及び第２の演算器で生成された信号のレベルによってスイッチング動作する第３及び第４のスイッチとを含む。
【００２０】
前記第１及び第２の演算器は各々、ＯＲゲート及びＡＮＤゲートで構成される。
【００２１】
また、前記遅延部は、順次に直列接続される第１〜第６のインバータを含み、前記電圧調整部は、前記第３及び第４のインバータの接続点とグラウンドとの間に接続される。
【００２２】
前記第３のインバータは、前記入力信号のレベルによって選択的にスイッチング動作する第１及び第２のスイッチと、前記第１及び第２のスイッチに各々接続される第１及び第２の電流源とを含む。
【００２３】
また、前記組合せ部は、第２のインバータに入力される信号と第５のインバータから出力される信号とを組み合わせて生成された信号によって、前記電圧調整部の充放電動作を制御する。
【００２４】
また、前記組合せ部は、前記第２のインバータに入力される信号と前記第５のインバータから出力される信号とを組み合わせてロジック演算する第１及び第２の演算器と、前記第１及び第２の演算器で生成された信号のレベルによってスイッチング動作する第３及び第４のスイッチとを含む。
【００２５】
前記第１及び第２の演算器は各々、ＮＡＮＤゲート及びＮＯＲゲートで構成される。
【発明の効果】
【００２６】
本発明によれば、ハイレベルの入力信号に混入されたローレベルのノイズ及びローレベルの入力信号に混入されたハイレベルのノイズをより効果よく取り除くことができるという長所がある。
【００２７】
また、本発明によれば、ノイズが連続して印加される場合にも、半導体回路の誤動作なしにノイズを容易に取り除くことができるという長所がある。
【００２８】
また、本発明によれば、ノイズを取り除く機能に加えて、入力信号を遅延させる機能も具現可能なので、半導体回路のチップサイズを小さくすることができるという長所がある。
【００２９】
従って、半導体回路の製造費用及び半導体回路が搭載された電子機器の製造費用までも節減することができるという効果が奏する。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施形態による半導体回路の構成図である。
【図２】ノイズを取り除くための半導体回路の動作を示すタイミング図である。
【図３ａ】図１の第１及び第２の電流源の代りに、第１及び第２の抵抗を接続した半導体回路の構成図である。
【図３ｂ】図１の第１のスイッチを取り除いた半導体回路の構成図である。
【図３ｃ】図１の第２のスイッチを取り除いた半導体回路の構成図である。
【図４】本発明の他の実施形態による半導体回路の構成図である。
【図５】本発明のさらに他の実施形態による半導体回路の構成図である。
【発明を実施するための形態】
【００３１】
以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
【００３２】
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び／又は素子は、一つ以上の他の構成要素、ステップ、動作及び／又は素子の存在または追加を排除しないことに理解されたい。
【００３３】
以下、添付の図面を参照して、本発明の実施形態を詳しく説明する。
【００３４】
図１は、本発明の一実施形態による半導体回路の構成図で、図２は、ノイズを取り除くための半導体回路の動作を示すタイミング図である。
【００３５】
図１及び図２に示すように、半導体回路１００は大きく、遅延部１２０と、電圧調整部１４０と、組合せ部１６０とを含んで構成される。
【００３６】
まず、遅延部１２０は、半導体回路１００の入力端ＩＮに入力される信号Ｐ１を所定時間遅延して出力する手段であって、入力信号のレベルを反転して出力する複数（例えば、偶数個）のインバータで構成されてもよい。
【００３７】
図１中の遅延部１２０は、直列接続された二つの第１及び第２のインバータ１２２、１２４で構成される。第１のインバータ１２２は、入力信号Ｐ１のレベルによって選択的にスイッチング動作する第１及び第２のスイッチＱ１、Ｑ２と、第１及び第２のスイッチＱ１、Ｑ２に各々接続されて電流を供給する第１及び第２の電流源Ｓ１、Ｓ２とを含む。
【００３８】
第１のインバータ１２２がＣＭＯＳインバータの場合、第１及び第２のスイッチＱ１、Ｑ２は各々ＰＭＯＳ及びＮＭＯＳで構成されるのが望ましい。
【００３９】
次に、前記第１のインバータ１２２の動作に対して詳しく説明する。入力信号Ｐ１がローレベルからハイレベルに変わると、ＰＭＯＳである第１のスイッチＱ１は開（ＯＦＦ）動作し、これと反対にＮＭＯＳである第２のスイッチＱ２は閉（ＯＮ）動作を行って、電流が第２のスイッチＱ２及び第２の電流源Ｓ２を経ってグラウンドへと流れるようになる。
【００４０】
もし、入力信号Ｐ１がハイレベルからローレベルに変わると、ＰＭＯＳである第１のスイッチＱ１は閉動作し、これと反対にＮＭＯＳである第２のスイッチＱ２は開動作を行って、第１の電流源Ｓ１から出力される電流が第１のスイッチＱ１へと流れるようになる。
【００４１】
電圧調整部１４０は、入力信号Ｐ１のレベルによって電圧を充電するか放電する手段であって、第１及び第２のインバータ１２２、１２４の接続点Ａとグラウンドとの間に位置するコンデンサＣ１で構成される。
【００４２】
前述のような電圧調整部１４０の動作に対して詳記する。電圧調整部１４０は、第１のインバータ１２２にある第１及び第２のスイッチＱ１、Ｑ２のスイッチング動作によって電圧を充電するか放電する。例えば、図２のように、入力端ＩＮに入力される信号Ｐ１がローレベルからハイレベルに変わると、ＰＭＯＳである第１のスイッチＱ１は開（ＯＦＦ）動作し、これと反対にＮＭＯＳである第２のスイッチＱ２は閉（ＯＮ）動作を行うことによって、コンデンサＣ１に充電されていた電圧を第２のスイッチＱ２及び第２の電流源Ｓ２を通じて放電させる。
【００４３】
これによって、コンデンサＣ１に充電されていた電圧は一定の傾きを有して減少するようになり、放電電圧（信号Ｐ２の電圧）が第２のインバータ１２４の基準電圧より低ければ、第２のインバータ１２４はハイレベルの信号Ｐ３を出力する。
【００４４】
一方、第２のインバータ１２４は放電した電圧（信号Ｐ２の電圧）が第２のインバータ１２４の基準電圧より低くなければ、ローレベルの入力信号Ｐ１にハイレベルのノイズが混入されたと判断して、ローレベルの信号Ｐ３をそのまま出力する。
【００４５】
前述のように、入力信号Ｐ１がローレベルからハイレベルに変化し、出力信号Ｐ３を出力するまでの時間が、図２に示すローレベルの入力信号に混入されたハイレベルのノイズを取り除くノイズフィルタリング時間ｔｏになって、該ノイズフィルタリング時間ｔｏよりパルス幅が小さなハイレベルの信号ｔ１はノイズとして認識されて取り除くようになる。
【００４６】
一方、入力端ＩＮへの入力信号Ｐ１がハイレベルからローレベルに変わると、ＰＭＯＳである第１のスイッチＱ１は閉（ＯＮ）動作し、これと反対にＮＭＯＳである第２のスイッチＱ２は開（ＯＦＦ）動作を行うことによって、第１の電流源Ｓ１及び第１のスイッチＱ１を通じてコンデンサＣ１を充電させる。
【００４７】
これによって、コンデンサＣ１に充電される電圧は一定の傾きを有して増加するようになり、充電電圧（信号Ｐ２の電圧）が第２のインバータ１２４の基準電圧より高ければ、第２のインバータ１２４はローレベルの信号Ｐ３を出力する。
【００４８】
一方、第２のインバータ１２４は、充電電圧（信号Ｐ２の電圧）が第２のインバータ１２４の基準電圧より高くなければ、ハイレベルの入力信号にローレベルのノイズが混入されたと判断してハイレベルの信号Ｐ３をそのまま出力する。
【００４９】
前述のように、入力信号Ｐ１がハイレベルからローレベルに変化し、出力信号Ｐ３を出力するまでの時間が、ハイレベルの入力信号に混入されたローレベルのノイズを取り除くノイズフィルタリング時間ｔ２（ｔ２＝０）になり、該ノイズフィルタリング時間ｔ２よりパルス幅が小さなローレベルの信号はノイズとして認識されて取り除くようになる。
【００５０】
組合せ部１６０は、入力端ＩＮへの入力信号Ｐ１のレベル及び出力端ＯＵＴから出力される信号Ｐ３のレベルを用いて生成された信号によって、電圧調整部１４０の充放電動作を制御する手段であって、入力端ＩＮへの入力信号Ｐ１と出力端ＯＵＴからの出力信号Ｐ３とを組み合わせて生成された信号Ｐ４、Ｐ５によって電圧調整部１４０の充放電動作を制御し、第１及び第２の演算器Ｇ１、Ｇ２と、第３及び第４のスイッチＱ３、Ｑ４とで構成される。
【００５１】
第１及び第２の演算器Ｇ１、Ｇ２は各々、入力信号Ｐ１と出力信号Ｐ３とを組み合わせてロジックＯＲ、ＡＮＤ演算するＯＲゲート及びＡＮＤゲートで構成される。
【００５２】
ＯＲゲートで構成される第１の演算器Ｇ１は、入力信号Ｐ１及び出力信号Ｐ３のレベルが全てローレベルの場合のみ、ローレベルの信号Ｐ４を出力し、その他の場合にはハイレベルの信号Ｐ４を出力する。
【００５３】
そして、ＡＮＤゲートで構成される第２の演算器Ｇ２は、入力信号Ｐ１及び出力信号Ｐ３のレベルが全てハイレベルの場合のみ、ハイレベルの信号Ｐ５を出力し、その他の場合には、ローレベルの信号Ｐ５を出力する。
【００５４】
第３及び第４のスイッチＱ３、Ｑ４は各々、第１及び第２の演算器Ｇ１、Ｇ２から出力される信号Ｐ４、Ｐ５のレベルによってスイッチング動作する手段であって、各々ＰＭＯＳ及びＮＭＯＳで構成される。
【００５５】
前述のような組合せ部１６０の動作に対して詳記する。組合せ部１６０は、電圧調整部１４０のコンデンサＣ１が完全に充電されるか放電しない状態で、入力信号Ｐ１にノイズが重なって印加されることによって、半導体回路１００が誤動作することを防止する。
【００５６】
このように、電圧調整部１４０のコンデンサＣ１が完全に充電されるか放電しない状態で入力信号が連続して印加されれば、ノイズフィルタリング時間ｔｏより小さなパルス幅を有するノイズが印加されても、コンデンサＣ１に充電された電圧が基準電圧より増加して、第２のインバータ１２４ではノイズを正常信号として誤り出力することがある。
【００５７】
図１及び図２を参照して、ノイズを取り除くための半導体回路の動作を詳しく説明することにする。
【００５８】
入力端ＩＮに入力されるローレベルの入力信号にハイレベルのノイズが混入されて、Ｐ１のようにローレベルからハイレベルに変わると、ＰＭＯＳである第１のスイッチＱ１は開（ＯＦＦ）動作し、これと反対にＮＭＯＳである第２のスイッチＱ２は閉（ＯＮ）動作を行うことによって、コンデンサＣ１に充電されていた電圧を第２のスイッチＱ２及び第２の電流源Ｓ２を通じて放電させる。
【００５９】
これによって、コンデンサＣ１に充電されていた電圧は一定の傾きを有して減少するようになるが、放電電圧（信号Ｐ２の電圧）が第２のインバータ１２４の基準電圧に到逹する前にハイレベルのノイズ信号がハイレベルからローレベルに変わるので、ＮＭＯＳである第２のスイッチＱ２は開（ＯＦＦ）動作し、これと反対にＰＭＯＳである第１のスイッチＱ１は閉（ＯＮ）動作を行うことによって、コンデンサＣ１に放電していた電圧を第１のスイッチＱ１及び第１の電流源Ｓ１を通じて充電させ、第２のインバータ１２４はローレベルの信号Ｐ３を維持する。
【００６０】
すると、第１の演算器Ｇ１は、ローレベルの入力信号Ｐ１とローレベルの出力信号Ｐ３とをＯＲ演算してローレベルの信号Ｐ４を出力し、第１の演算器Ｇ１から出力されたローレベルの信号Ｐ４によって第３のスイッチＱ３は閉（ＯＮ）動作する。
【００６１】
これと同時に、第２の演算器Ｇ２は、ハイレベルのノイズ信号Ｐ１とローレベルの出力信号Ｐ３とをＡＮＤ演算してローレベルの信号Ｐ５を出力し、第２の演算器Ｇ２から出力されたローレベルの信号Ｐ５によって第４のスイッチＱ４は開（ＯＦＦ）動作する。
【００６２】
これによって、電圧調整部１４０のコンデンサＣ１に放電した電圧を第３のスイッチＱ３を通じて電源電圧まで完全に充電させるため、ノイズフィルタリング時間ｔｏを一定に保持させてローレベルの入力信号に重なったハイレベルのノイズを容易に取り除くことができる。
【００６３】
一方、入力端ＩＮに入力されるハイレベルの入力信号Ｐ１にローレベルのノイズが含まれて、Ｐ１のようにハイレベルからローレベルに変わると、ＰＭＯＳである第１のスイッチＱ１は閉（ＯＮ）動作し、これと反対にＮＭＯＳである第２のスイッチＱ２は開（ＯＦＦ）動作を行うことによって、第１の電流源Ｓ１及び第１のスイッチＱ１を通じてコンデンサＣ１を充電させる。
【００６４】
これによって、コンデンサＣ１に充電される電圧は一定の傾きを有して増加するようになるが、充電電圧（信号Ｐ２の電圧）が第２のインバータ１２４の基準電圧に到逹する前にローレベルのノイズ信号がローレベルからハイレベルに変わるので、ＰＭＯＳである第１のスイッチＱ１は開動作し、これと反対にＮＭＯＳである第２のスイッチＱ２は閉動作を行うことによって、コンデンサＣ１に充電されていた電圧を第２のスイッチＱ２及び第２の電流源Ｓ２を通じて放電させ、第２のインバータ１２４はハイレベルの信号Ｐ３を維持する。
【００６５】
そして、第１の演算器Ｇ１は、ローレベルの入力信号Ｐ１とハイレベルの出力信号Ｐ３とをＯＲ演算してハイレベルの信号Ｐ４を出力し、第１の演算器Ｇ１から出力されたハイレベルの信号Ｐ４によって第３のスイッチＱ３は開動作する。
【００６６】
これと同時に、第２の演算器Ｇ２は、ハイレベルのノイズ信号Ｐ１とハイレベルの出力信号Ｐ３とをＡＮＤ演算してハイレベルの信号Ｐ５を出力し、第２の演算器Ｇ２から出力されたハイレベルの信号Ｐ５によって第４のスイッチＱ４は閉動作する。
【００６７】
すると、第４のスイッチＱ４を通じて電圧調整部１４０のコンデンサＣ１で電圧をグラウンド電圧まで完全に放電させるから、ハイレベルの入力信号にローレベルのノイズが重なってもノイズフィルタリング時間ｔ２を一定に保持させてノイズを取り除くことができるという長所がある。
【００６８】
図３ａは、図１の第１及び第２の電流源の代りに、第１及び第２の抵抗を接続した半導体回路の構成図で、図３ｂは、図１の第１のスイッチを取り除いた半導体回路の構成図で、図３ｃは、図１の第２のスイッチを取り除いた半導体回路の構成図である。
【００６９】
図３ａに示すように、本発明の一実施形態による半導体回路１００は、第１及び第２の電流源Ｓ１、Ｓ２の代りに、第１及び第２の抵抗Ｒ１、Ｒ２を接続した方式を採用してもよい。
【００７０】
また、図３ｂ及び図３ｃに示すように、第１のインバータ１２２は、第１及び第２のスイッチＱ１、Ｑ２のうちのいずれか一つを取り除いて使うことができることは勿論である。
【００７１】
図４は、本発明の他の実施形態による半導体回路の構成図を示す。
【００７２】
図４に示すように、半導体回路２００は大きく、遅延部２２０、電圧調整部２４０及び組合せ部２６０を含んで構成される。
【００７３】
まず、遅延部２２０は、直列接続された二つの第１及び第２のインバータ２２２、２２４で構成され、第１のインバータ２２２は、図１に示した第１及び第２の電流源Ｓ１、Ｓ２を除いた第１及び第２のスイッチＱ２１、Ｑ２２で構成される。
【００７４】
また、前記のような第１のインバータ２２２は、図４に示した第１及び第２のスイッチＱ２１、Ｑ２２を直列接続した方式他に多様な方式を用いて構成されてもよい。
【００７５】
以下、同じ機能を有する電圧調整部２４０及び組合せ部２６０の構成は、本発明の一実施形態で説明したので略することにする。
【００７６】
図４の半導体回路２００の動作に対して説明する。入力端ＩＮへの入力信号Ｐ２１がローレベルからハイレベルに変わると、ＰＭＯＳである第１のスイッチＱ２１は開（ＯＦＦ）動作し、これと反対にＮＭＯＳである第２のスイッチＱ２２は閉（ＯＮ）動作を行うことによって、コンデンサＣ２１に充電されていた電圧を放電させる。
【００７７】
これによって、コンデンサＣ２１に充電されていた電圧は一定の傾きを有して減少するようになり、放電電圧（信号Ｐ２２の電圧）が第２のインバータ２２４の基準電圧より低ければ、第２のインバータ２２４はハイレベルの信号Ｐ２３を出力する。
【００７８】
すると、第１の演算器Ｇ２１は、ハイレベルの入力信号Ｐ２１とハイレベルの出力信号Ｐ２３とをＯＲ演算してハイレベルの信号Ｐ２４を出力し、第１の演算器Ｇ２１から出力されたハイレベルの信号Ｐ２４によって第３のスイッチＱ２３は開（ＯＦＦ）動作する。
【００７９】
これと同時に、第２の演算器Ｇ２２は、ハイレベルの入力信号Ｐ２１とハイレベルの出力信号Ｐ２３とをＡＮＤ演算してハイレベルの信号Ｐ２５を出力し、第２の演算器Ｇ２２から出力されたハイレベルの信号Ｐ２５によって第４のスイッチＱ２４は閉（ＯＮ）動作する。
【００８０】
これによって、電圧調整部２４０のコンデンサＣ２１に充電された電圧が第４のスイッチＱ２４を通じてグラウンドへと完全に放電するから、ノイズフィルタリング時間を一定に保持させてハイレベルの入力信号に重なったローレベルのノイズを容易に取り除くことができる。
【００８１】
ここで、ノイズフィルタリング時間ｔ２は、コンデンサＣ２１と第１のスイッチＱ２１のサイズで決まってもよく、一定のノイズフィルタリング時間を有するようにノイズによるコンデンサの充電電圧を放電させる第４のスイッチＱ２４は、コンデンサを時間延期なしに放電させるように、そのサイズが決まる。
【００８２】
一方、入力端ＩＮへの入力信号Ｐ２１がハイレベルからローレベルに変わると、ＰＭＯＳである第１のスイッチＱ２１は閉（ＯＮ）動作し、これと反対にＮＭＯＳである第２のスイッチＱ２２は開（ＯＦＦ）動作を行うことによって、コンデンサＣ２１を充電させる。
【００８３】
これによって、コンデンサＣ２１に充電される電圧は一定の傾きを有して増加するようになり、充電電圧（信号Ｐ２２の電圧）が第２のインバータ２２４の基準電圧より高ければ、第２のインバータ２２４はローレベルの信号Ｐ２３を出力する。
【００８４】
そして、第１の演算器Ｇ２１はローレベルの入力信号Ｐ２１とローレベルの出力信号Ｐ２３とをＯＲ演算してローレベルの信号Ｐ２４を出力し、第１の演算器Ｇ２１から出力されたローレベルの信号Ｐ２４によって第３のスイッチＱ２３は閉（ＯＮ）動作する。
【００８５】
これと同時に、第２の演算器Ｇ２２は、ローレベルの入力信号Ｐ２１とローレベルの出力信号Ｐ２３とをＡＮＤ演算してローレベルの信号Ｐ２５を出力し、第２の演算器Ｇ２２から出力されたローレベルの信号Ｐ２５によって第４のスイッチＱ２４は開（ＯＦＦ）動作する。
【００８６】
すると、第３のスイッチＱ２３を通じて電圧調整部２４０のコンデンサＣ２１で電圧を電源電圧まで完全に充電させるため、ローレベルの入力信号にハイレベルのノイズが重なってもノイズフィルタリング時間ｔ０を一定に保持させてノイズを取り除くことができるという長所がある。
【００８７】
ここで、ノイズフィルタリング時間ｔ０は、コンデンサＣ２１及び第２のスイッチＱ２２のサイズで決まってもよく、一定のノイズフィルタリング時間を有するようにノイズによるコンデンサの放電電圧を充電させる第３のスイッチＱ２３は、コンデンサを時間延期なしに充電させることができるように、そのサイズが決まる。
【００８８】
図５は、本発明のさらに他の実施形態による半導体回路の構成図である。
【００８９】
図５に示すように、半導体回路３００は大きく、遅延部３２０、電圧調整部３４０及び組合せ部３６０を含んで構成される。
【００９０】
まず、遅延部３２０は、直列接続された六個の第１〜第６のインバータ３２１〜３２６で構成され、第３のインバータ３２３は入力信号Ｐ３１のレベルによって選択的にスイッチング動作する第１及び第２のスイッチＱ３１、Ｑ３２と、第１及び第２のスイッチＱ３１、Ｑ３２に各々接続されて電流を供給する第１及び第２の電流源Ｓ３１、Ｓ３２とを含む。
【００９１】
また、電圧調整部３４０は、第３及び第４のインバータ３２３、３２４の接続点Ａとグラウンドとの間に接続されるコンデンサＣ３１を含む。
【００９２】
そして、組合せ部３６０は、入力端ＩＮへの入力信号のレベル及び出力端ＯＵＴから出力される信号のレベルを用いて生成された信号によって、電圧調整部３４０の充放電動作を制御する手段であって、詳しくは、第１のインバータ３２１から出力された信号Ｐ３１ａと第５のインバータ３２５から出力された信号Ｐ３３ａとを組み合わせて生成された信号Ｐ３４、Ｐ３５によって電圧調整部３４０の動作を制御し、第１及び第２の演算器Ｇ３１、Ｇ３２と、第３及び第４のスイッチＱ３３、Ｑ３４とで構成される。
【００９３】
ここで、第１及び第２の演算器Ｇ３１、Ｇ３２は各々、ＮＡＮＤゲート及びＮＯＲゲートで構成される。
【００９４】
ＮＡＮＤゲートで構成される第１の演算器Ｇ３１は、第１のインバータ３２１から出力された信号Ｐ３１ａ及び第５のインバータ３２５から出力された信号Ｐ３３ａのレベルが全てハイレベルの場合のみ、ローレベルの信号Ｐ３４を出力し、その他の場合は、ハイレベルの信号Ｐ３４を出力する。
【００９５】
そして、ＮＯＲゲートで構成される第２の演算器Ｇ３２は、第１のインバータ３２１から出力された信号Ｐ３１ａ及び第５のインバータ３２５から出力された信号Ｐ３３ａのレベルが全てローレベルの場合のみ、ハイレベルの信号Ｐ３５を出力し、その他の場合は、ローレベルの信号Ｐ３５を出力する。
【００９６】
以下、同じ機能を有する電圧調整部３４０の構成は、本発明の一実施形態で説明したので略することにする。
【００９７】
図５に示した半導体回路３００の動作に対して説明する。入力端ＩＮへの入力信号Ｐ３１がローレベルからハイレベルに変わると、第１のインバータ３２１はローレベルの信号Ｐ３１ａを出力し、第２のインバータ３２２はハイレベルの信号Ｐ３１ｂを出力する。これによって、ＰＭＯＳである第１のスイッチＱ３１は開（ＯＦＦ）動作し、これと反対にＮＭＯＳである第２のスイッチＱ３２は閉（ＯＮ）動作を行うことによって、第２のスイッチＱ３２及び第２の電流源Ｓ３２を通じてコンデンサＣ３１に充電されていた電圧を放電させる。
【００９８】
これによって、コンデンサＣ３１に充電されていた電圧は一定の傾きを有して減少するようになり、放電電圧（信号Ｐ３２の電圧）が第４のインバータ３２４の基準電圧より低ければ、第４のインバータ３２４はハイレベルの信号Ｐ３３ｂを出力し、第５のインバータ３２５はローレベルの信号Ｐ３３ａを出力する。
【００９９】
すると、第１の演算器Ｇ３１は、第１のインバータ３２１から出力されたローレベルの入力信号Ｐ３１ａと第５のインバータ３２５から出力されたローレベルの出力信号Ｐ３３ａとをＮＡＮＤ演算してハイレベルの信号Ｐ３４を出力し、第１の演算器Ｇ３１から出力されたハイレベルの信号Ｐ３４によって第３のスイッチＱ３３は開（ＯＦＦ）動作する。
【０１００】
これと同時に、第２の演算器Ｇ３２は、第１のインバータ３２１から出力されたローレベルの入力信号Ｐ３１ａと第５のインバータ３２５から出力されたローレベルの出力信号Ｐ３３ａとをＮＯＲ演算してハイレベルの信号Ｐ３５を出力し、第２の演算器Ｇ３２から出力されたハイレベルの信号Ｐ３５によって第４のスイッチＱ２４は閉（ＯＮ）動作する。
【０１０１】
これによって、電圧調整部３４０のコンデンサＣ３１に充電された電圧が第４のスイッチＱ３４を通じてグラウンドへと完全に放電するから、ノイズフィルタリング時間ｔ２を一定に保持させてハイレベルの入力信号Ｐ３１に重なったローレベルのノイズを容易に取り除くことができる。
【０１０２】
一方、入力端ＩＮへの入力信号Ｐ３１がハイレベルからローレベルに変わると、第１のインバータ３２１はハイレベルの信号Ｐ３１ａを出力し、第２のインバータ３２２はローレベルの信号Ｐ３１ｂを出力する。これによって、ＰＭＯＳである第１のスイッチＱ３１は閉（ＯＮ）動作し、これと反対にＮＭＯＳである第２のスイッチＱ３２は開（ＯＦＦ）動作を行うことによって、コンデンサＣ３１を充電させる。
【０１０３】
これによって、コンデンサＣ３１に充電される電圧は一定の傾きを有して増加するようになり、充電電圧（信号Ｐ３２の電圧）が第４のインバータ３２４の基準電圧より高ければ、第４のインバータ３２４はローレベルの信号Ｐ３３ｂを出力し、第５のインバータ３２５はハイレベルの信号Ｐ３３ａを出力する。
【０１０４】
そして、第１の演算器Ｇ３１は、第１のインバータ３２１から出力されたハイレベルの入力信号Ｐ３１ａと第５のインバータ３２５から出力されたハイレベルの出力信号Ｐ３３ａとをＮＡＮＤ演算してローレベルの信号Ｐ３４を出力し、第１の演算器Ｇ３１から出力されたローレベルの信号Ｐ３４によって第３のスイッチＱ３３は閉（ＯＮ）動作する。
【０１０５】
これと同時に、第２の演算器Ｇ３２は、第１のインバータ３２１から出力されたハイレベルの入力信号Ｐ３１ａと第５のインバータ３２５から出力されたハイレベルの出力信号Ｐ３３ａとをＮＯＲ演算してローレベルの信号Ｐ３５を出力し、第２の演算器Ｇ３２から出力されたローレベルの信号Ｐ３５によって第４のスイッチＱ３４は開（ＯＦＦ）動作する。
【０１０６】
すると、第３のスイッチＱ３３を通じて電圧調整部３４０のコンデンサＣ３１で電圧を電源電圧まで完全に充電させるため、ローレベルの入力信号Ｐ３１にハイレベルのノイズが重なってもノイズフィルタリング時間ｔ０を一定に保持させてノイズを取り除くことができるという長所がある。
【０１０７】
一方、本発明の一実施形態及びさらに他の実施形態では、遅延部が２個及び６個のインバータで構成されることとして説明したが、これに限定されるのではなく、多様な個数のインバータを用いて遅延部を具現してもよい。
【０１０８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１０９】
１００、２００、３００ 半導体回路
１２０、２２０、３２０ 遅延部
１４０、２４０、２４０ 電圧調整部
１６０、２６０、３６０ 組合せ部
【技術分野】
【０００１】
本発明は、電子機器に搭載される半導体回路に関し、特に、入力信号に混入されたノイズを取り除くことができる半導体回路に関する。
【背景技術】
【０００２】
一般に、電子機器においては、電源ラインや信号ラインにノイズが発生し、該ノイズの影響によって電子機器に搭載されている半導体回路が誤動作するという問題点がある。
【０００３】
例えば、半導体回路のリセット端子にノイズが印加されて該半導体回路が誤動作すると、内部回路が初期化される恐れがあるため、電子機器に大きい問題を引き起こす。
【０００４】
また、半導体回路に入力される信号にノイズが混入されると、該ノイズを入力信号として判断することもあって、電子機器の正常動作を邪魔して誤動作を引き起こす主な原因になる。
【０００５】
このため、ノイズを取り除くことができる半導体回路が提案されていたが、従来の半導体回路では、入力信号に対して複数のノイズが連続して重なる場合、該ノイズを正確に取り除くのが困難であるという問題点があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開１９９５-０９５０２２号公報
【特許文献２】特開２００９-２７８４７６号公報
【特許文献３】韓国特許公開第１０-２００５-００５６１５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は上記の問題点に鑑みて成されたものであって、その目的は、ハイレベルの入力信号に混入されたローレベルのノイズ及びローレベルの入力信号に混入されたハイレベルのノイズをより効果よく取り除くことができる半導体回路を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を解決するために、本発明の一実施形態による半導体回路は、入力信号を所定時間遅延して出力する遅延部と、前記入力信号のレベルによって電圧を充放電させる電圧調整部と、前記入力信号のレベル及び前記遅延部から出力される信号のレベルを用いて生成された信号によって、前記電圧調整部の充放電動作を制御する組合せ部とを含む。
【０００９】
前記遅延部は、前記入力信号のレベルを反転して出力する複数のインバータを含む。
【００１０】
また、前記遅延部は、直列接続される第１及び第２のインバータを含み、前記電圧調整部は前記第１及び第２のインバータの接続点とグラウンドとの間に接続される。
【００１１】
また、前記第１のインバータは、前記入力信号のレベルによって選択的にスイッチング動作する第１及び第２のスイッチを含む。
【００１２】
前記第１及び第２のスイッチは各々、ＰＭＯＳ及びＮＭＯＳで構成される。
【００１３】
また、前記第１のインバータは、前記第１及び第２のスイッチに各々接続される第１及び第２の電流源を含む。
【００１４】
また、前記電圧調整部は、前記第１及び第２のスイッチのスイッチング動作によって前記電圧を充放電させるコンデンサで構成される。
【００１５】
また、前記第１のインバータは、前記入力信号がローレベルからハイレベルに変わると、前記第１のスイッチを開動作させ、前記第２のスイッチを閉動作させ、前記電圧調整部は、前記第２のスイッチの閉動作によって前記電圧を放電させる。
【００１６】
前記第２のインバータは、前記電圧調整部で放電した電圧が予め決められた基準電圧より低ければ、ハイレベルの信号を出力し、前記電圧調整部で放電した電圧が予め決められた基準電圧より低くなければ、ローレベルの信号を出力する。
【００１７】
一方、前記第１のインバータは、前記入力信号がハイレベルからローレベルに変わると、前記第１のスイッチを閉動作させ、前記第２のスイッチを開動作させ、前記電圧調整部は前記第１のスイッチの閉動作によって前記電圧を充電させる。
【００１８】
前記第２のインバータは、前記電圧調整部で充電された電圧が予め決められた基準電圧より高ければ、ローレベルの信号を出力し、前記電圧調整部で充電された電圧が予め決められた基準電圧より高くなければ、ハイレベルの信号を出力する。
【００１９】
また、前記組合せ部は、前記入力信号と前記遅延部から出力される信号とを組み合わせてロジック演算する第１及び第２の演算器と、前記第１及び第２の演算器で生成された信号のレベルによってスイッチング動作する第３及び第４のスイッチとを含む。
【００２０】
前記第１及び第２の演算器は各々、ＯＲゲート及びＡＮＤゲートで構成される。
【００２１】
また、前記遅延部は、順次に直列接続される第１〜第６のインバータを含み、前記電圧調整部は、前記第３及び第４のインバータの接続点とグラウンドとの間に接続される。
【００２２】
前記第３のインバータは、前記入力信号のレベルによって選択的にスイッチング動作する第１及び第２のスイッチと、前記第１及び第２のスイッチに各々接続される第１及び第２の電流源とを含む。
【００２３】
また、前記組合せ部は、第２のインバータに入力される信号と第５のインバータから出力される信号とを組み合わせて生成された信号によって、前記電圧調整部の充放電動作を制御する。
【００２４】
また、前記組合せ部は、前記第２のインバータに入力される信号と前記第５のインバータから出力される信号とを組み合わせてロジック演算する第１及び第２の演算器と、前記第１及び第２の演算器で生成された信号のレベルによってスイッチング動作する第３及び第４のスイッチとを含む。
【００２５】
前記第１及び第２の演算器は各々、ＮＡＮＤゲート及びＮＯＲゲートで構成される。
【発明の効果】
【００２６】
本発明によれば、ハイレベルの入力信号に混入されたローレベルのノイズ及びローレベルの入力信号に混入されたハイレベルのノイズをより効果よく取り除くことができるという長所がある。
【００２７】
また、本発明によれば、ノイズが連続して印加される場合にも、半導体回路の誤動作なしにノイズを容易に取り除くことができるという長所がある。
【００２８】
また、本発明によれば、ノイズを取り除く機能に加えて、入力信号を遅延させる機能も具現可能なので、半導体回路のチップサイズを小さくすることができるという長所がある。
【００２９】
従って、半導体回路の製造費用及び半導体回路が搭載された電子機器の製造費用までも節減することができるという効果が奏する。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施形態による半導体回路の構成図である。
【図２】ノイズを取り除くための半導体回路の動作を示すタイミング図である。
【図３ａ】図１の第１及び第２の電流源の代りに、第１及び第２の抵抗を接続した半導体回路の構成図である。
【図３ｂ】図１の第１のスイッチを取り除いた半導体回路の構成図である。
【図３ｃ】図１の第２のスイッチを取り除いた半導体回路の構成図である。
【図４】本発明の他の実施形態による半導体回路の構成図である。
【図５】本発明のさらに他の実施形態による半導体回路の構成図である。
【発明を実施するための形態】
【００３１】
以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
【００３２】
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び／又は素子は、一つ以上の他の構成要素、ステップ、動作及び／又は素子の存在または追加を排除しないことに理解されたい。
【００３３】
以下、添付の図面を参照して、本発明の実施形態を詳しく説明する。
【００３４】
図１は、本発明の一実施形態による半導体回路の構成図で、図２は、ノイズを取り除くための半導体回路の動作を示すタイミング図である。
【００３５】
図１及び図２に示すように、半導体回路１００は大きく、遅延部１２０と、電圧調整部１４０と、組合せ部１６０とを含んで構成される。
【００３６】
まず、遅延部１２０は、半導体回路１００の入力端ＩＮに入力される信号Ｐ１を所定時間遅延して出力する手段であって、入力信号のレベルを反転して出力する複数（例えば、偶数個）のインバータで構成されてもよい。
【００３７】
図１中の遅延部１２０は、直列接続された二つの第１及び第２のインバータ１２２、１２４で構成される。第１のインバータ１２２は、入力信号Ｐ１のレベルによって選択的にスイッチング動作する第１及び第２のスイッチＱ１、Ｑ２と、第１及び第２のスイッチＱ１、Ｑ２に各々接続されて電流を供給する第１及び第２の電流源Ｓ１、Ｓ２とを含む。
【００３８】
第１のインバータ１２２がＣＭＯＳインバータの場合、第１及び第２のスイッチＱ１、Ｑ２は各々ＰＭＯＳ及びＮＭＯＳで構成されるのが望ましい。
【００３９】
次に、前記第１のインバータ１２２の動作に対して詳しく説明する。入力信号Ｐ１がローレベルからハイレベルに変わると、ＰＭＯＳである第１のスイッチＱ１は開（ＯＦＦ）動作し、これと反対にＮＭＯＳである第２のスイッチＱ２は閉（ＯＮ）動作を行って、電流が第２のスイッチＱ２及び第２の電流源Ｓ２を経ってグラウンドへと流れるようになる。
【００４０】
もし、入力信号Ｐ１がハイレベルからローレベルに変わると、ＰＭＯＳである第１のスイッチＱ１は閉動作し、これと反対にＮＭＯＳである第２のスイッチＱ２は開動作を行って、第１の電流源Ｓ１から出力される電流が第１のスイッチＱ１へと流れるようになる。
【００４１】
電圧調整部１４０は、入力信号Ｐ１のレベルによって電圧を充電するか放電する手段であって、第１及び第２のインバータ１２２、１２４の接続点Ａとグラウンドとの間に位置するコンデンサＣ１で構成される。
【００４２】
前述のような電圧調整部１４０の動作に対して詳記する。電圧調整部１４０は、第１のインバータ１２２にある第１及び第２のスイッチＱ１、Ｑ２のスイッチング動作によって電圧を充電するか放電する。例えば、図２のように、入力端ＩＮに入力される信号Ｐ１がローレベルからハイレベルに変わると、ＰＭＯＳである第１のスイッチＱ１は開（ＯＦＦ）動作し、これと反対にＮＭＯＳである第２のスイッチＱ２は閉（ＯＮ）動作を行うことによって、コンデンサＣ１に充電されていた電圧を第２のスイッチＱ２及び第２の電流源Ｓ２を通じて放電させる。
【００４３】
これによって、コンデンサＣ１に充電されていた電圧は一定の傾きを有して減少するようになり、放電電圧（信号Ｐ２の電圧）が第２のインバータ１２４の基準電圧より低ければ、第２のインバータ１２４はハイレベルの信号Ｐ３を出力する。
【００４４】
一方、第２のインバータ１２４は放電した電圧（信号Ｐ２の電圧）が第２のインバータ１２４の基準電圧より低くなければ、ローレベルの入力信号Ｐ１にハイレベルのノイズが混入されたと判断して、ローレベルの信号Ｐ３をそのまま出力する。
【００４５】
前述のように、入力信号Ｐ１がローレベルからハイレベルに変化し、出力信号Ｐ３を出力するまでの時間が、図２に示すローレベルの入力信号に混入されたハイレベルのノイズを取り除くノイズフィルタリング時間ｔｏになって、該ノイズフィルタリング時間ｔｏよりパルス幅が小さなハイレベルの信号ｔ１はノイズとして認識されて取り除くようになる。
【００４６】
一方、入力端ＩＮへの入力信号Ｐ１がハイレベルからローレベルに変わると、ＰＭＯＳである第１のスイッチＱ１は閉（ＯＮ）動作し、これと反対にＮＭＯＳである第２のスイッチＱ２は開（ＯＦＦ）動作を行うことによって、第１の電流源Ｓ１及び第１のスイッチＱ１を通じてコンデンサＣ１を充電させる。
【００４７】
これによって、コンデンサＣ１に充電される電圧は一定の傾きを有して増加するようになり、充電電圧（信号Ｐ２の電圧）が第２のインバータ１２４の基準電圧より高ければ、第２のインバータ１２４はローレベルの信号Ｐ３を出力する。
【００４８】
一方、第２のインバータ１２４は、充電電圧（信号Ｐ２の電圧）が第２のインバータ１２４の基準電圧より高くなければ、ハイレベルの入力信号にローレベルのノイズが混入されたと判断してハイレベルの信号Ｐ３をそのまま出力する。
【００４９】
前述のように、入力信号Ｐ１がハイレベルからローレベルに変化し、出力信号Ｐ３を出力するまでの時間が、ハイレベルの入力信号に混入されたローレベルのノイズを取り除くノイズフィルタリング時間ｔ２（ｔ２＝０）になり、該ノイズフィルタリング時間ｔ２よりパルス幅が小さなローレベルの信号はノイズとして認識されて取り除くようになる。
【００５０】
組合せ部１６０は、入力端ＩＮへの入力信号Ｐ１のレベル及び出力端ＯＵＴから出力される信号Ｐ３のレベルを用いて生成された信号によって、電圧調整部１４０の充放電動作を制御する手段であって、入力端ＩＮへの入力信号Ｐ１と出力端ＯＵＴからの出力信号Ｐ３とを組み合わせて生成された信号Ｐ４、Ｐ５によって電圧調整部１４０の充放電動作を制御し、第１及び第２の演算器Ｇ１、Ｇ２と、第３及び第４のスイッチＱ３、Ｑ４とで構成される。
【００５１】
第１及び第２の演算器Ｇ１、Ｇ２は各々、入力信号Ｐ１と出力信号Ｐ３とを組み合わせてロジックＯＲ、ＡＮＤ演算するＯＲゲート及びＡＮＤゲートで構成される。
【００５２】
ＯＲゲートで構成される第１の演算器Ｇ１は、入力信号Ｐ１及び出力信号Ｐ３のレベルが全てローレベルの場合のみ、ローレベルの信号Ｐ４を出力し、その他の場合にはハイレベルの信号Ｐ４を出力する。
【００５３】
そして、ＡＮＤゲートで構成される第２の演算器Ｇ２は、入力信号Ｐ１及び出力信号Ｐ３のレベルが全てハイレベルの場合のみ、ハイレベルの信号Ｐ５を出力し、その他の場合には、ローレベルの信号Ｐ５を出力する。
【００５４】
第３及び第４のスイッチＱ３、Ｑ４は各々、第１及び第２の演算器Ｇ１、Ｇ２から出力される信号Ｐ４、Ｐ５のレベルによってスイッチング動作する手段であって、各々ＰＭＯＳ及びＮＭＯＳで構成される。
【００５５】
前述のような組合せ部１６０の動作に対して詳記する。組合せ部１６０は、電圧調整部１４０のコンデンサＣ１が完全に充電されるか放電しない状態で、入力信号Ｐ１にノイズが重なって印加されることによって、半導体回路１００が誤動作することを防止する。
【００５６】
このように、電圧調整部１４０のコンデンサＣ１が完全に充電されるか放電しない状態で入力信号が連続して印加されれば、ノイズフィルタリング時間ｔｏより小さなパルス幅を有するノイズが印加されても、コンデンサＣ１に充電された電圧が基準電圧より増加して、第２のインバータ１２４ではノイズを正常信号として誤り出力することがある。
【００５７】
図１及び図２を参照して、ノイズを取り除くための半導体回路の動作を詳しく説明することにする。
【００５８】
入力端ＩＮに入力されるローレベルの入力信号にハイレベルのノイズが混入されて、Ｐ１のようにローレベルからハイレベルに変わると、ＰＭＯＳである第１のスイッチＱ１は開（ＯＦＦ）動作し、これと反対にＮＭＯＳである第２のスイッチＱ２は閉（ＯＮ）動作を行うことによって、コンデンサＣ１に充電されていた電圧を第２のスイッチＱ２及び第２の電流源Ｓ２を通じて放電させる。
【００５９】
これによって、コンデンサＣ１に充電されていた電圧は一定の傾きを有して減少するようになるが、放電電圧（信号Ｐ２の電圧）が第２のインバータ１２４の基準電圧に到逹する前にハイレベルのノイズ信号がハイレベルからローレベルに変わるので、ＮＭＯＳである第２のスイッチＱ２は開（ＯＦＦ）動作し、これと反対にＰＭＯＳである第１のスイッチＱ１は閉（ＯＮ）動作を行うことによって、コンデンサＣ１に放電していた電圧を第１のスイッチＱ１及び第１の電流源Ｓ１を通じて充電させ、第２のインバータ１２４はローレベルの信号Ｐ３を維持する。
【００６０】
すると、第１の演算器Ｇ１は、ローレベルの入力信号Ｐ１とローレベルの出力信号Ｐ３とをＯＲ演算してローレベルの信号Ｐ４を出力し、第１の演算器Ｇ１から出力されたローレベルの信号Ｐ４によって第３のスイッチＱ３は閉（ＯＮ）動作する。
【００６１】
これと同時に、第２の演算器Ｇ２は、ハイレベルのノイズ信号Ｐ１とローレベルの出力信号Ｐ３とをＡＮＤ演算してローレベルの信号Ｐ５を出力し、第２の演算器Ｇ２から出力されたローレベルの信号Ｐ５によって第４のスイッチＱ４は開（ＯＦＦ）動作する。
【００６２】
これによって、電圧調整部１４０のコンデンサＣ１に放電した電圧を第３のスイッチＱ３を通じて電源電圧まで完全に充電させるため、ノイズフィルタリング時間ｔｏを一定に保持させてローレベルの入力信号に重なったハイレベルのノイズを容易に取り除くことができる。
【００６３】
一方、入力端ＩＮに入力されるハイレベルの入力信号Ｐ１にローレベルのノイズが含まれて、Ｐ１のようにハイレベルからローレベルに変わると、ＰＭＯＳである第１のスイッチＱ１は閉（ＯＮ）動作し、これと反対にＮＭＯＳである第２のスイッチＱ２は開（ＯＦＦ）動作を行うことによって、第１の電流源Ｓ１及び第１のスイッチＱ１を通じてコンデンサＣ１を充電させる。
【００６４】
これによって、コンデンサＣ１に充電される電圧は一定の傾きを有して増加するようになるが、充電電圧（信号Ｐ２の電圧）が第２のインバータ１２４の基準電圧に到逹する前にローレベルのノイズ信号がローレベルからハイレベルに変わるので、ＰＭＯＳである第１のスイッチＱ１は開動作し、これと反対にＮＭＯＳである第２のスイッチＱ２は閉動作を行うことによって、コンデンサＣ１に充電されていた電圧を第２のスイッチＱ２及び第２の電流源Ｓ２を通じて放電させ、第２のインバータ１２４はハイレベルの信号Ｐ３を維持する。
【００６５】
そして、第１の演算器Ｇ１は、ローレベルの入力信号Ｐ１とハイレベルの出力信号Ｐ３とをＯＲ演算してハイレベルの信号Ｐ４を出力し、第１の演算器Ｇ１から出力されたハイレベルの信号Ｐ４によって第３のスイッチＱ３は開動作する。
【００６６】
これと同時に、第２の演算器Ｇ２は、ハイレベルのノイズ信号Ｐ１とハイレベルの出力信号Ｐ３とをＡＮＤ演算してハイレベルの信号Ｐ５を出力し、第２の演算器Ｇ２から出力されたハイレベルの信号Ｐ５によって第４のスイッチＱ４は閉動作する。
【００６７】
すると、第４のスイッチＱ４を通じて電圧調整部１４０のコンデンサＣ１で電圧をグラウンド電圧まで完全に放電させるから、ハイレベルの入力信号にローレベルのノイズが重なってもノイズフィルタリング時間ｔ２を一定に保持させてノイズを取り除くことができるという長所がある。
【００６８】
図３ａは、図１の第１及び第２の電流源の代りに、第１及び第２の抵抗を接続した半導体回路の構成図で、図３ｂは、図１の第１のスイッチを取り除いた半導体回路の構成図で、図３ｃは、図１の第２のスイッチを取り除いた半導体回路の構成図である。
【００６９】
図３ａに示すように、本発明の一実施形態による半導体回路１００は、第１及び第２の電流源Ｓ１、Ｓ２の代りに、第１及び第２の抵抗Ｒ１、Ｒ２を接続した方式を採用してもよい。
【００７０】
また、図３ｂ及び図３ｃに示すように、第１のインバータ１２２は、第１及び第２のスイッチＱ１、Ｑ２のうちのいずれか一つを取り除いて使うことができることは勿論である。
【００７１】
図４は、本発明の他の実施形態による半導体回路の構成図を示す。
【００７２】
図４に示すように、半導体回路２００は大きく、遅延部２２０、電圧調整部２４０及び組合せ部２６０を含んで構成される。
【００７３】
まず、遅延部２２０は、直列接続された二つの第１及び第２のインバータ２２２、２２４で構成され、第１のインバータ２２２は、図１に示した第１及び第２の電流源Ｓ１、Ｓ２を除いた第１及び第２のスイッチＱ２１、Ｑ２２で構成される。
【００７４】
また、前記のような第１のインバータ２２２は、図４に示した第１及び第２のスイッチＱ２１、Ｑ２２を直列接続した方式他に多様な方式を用いて構成されてもよい。
【００７５】
以下、同じ機能を有する電圧調整部２４０及び組合せ部２６０の構成は、本発明の一実施形態で説明したので略することにする。
【００７６】
図４の半導体回路２００の動作に対して説明する。入力端ＩＮへの入力信号Ｐ２１がローレベルからハイレベルに変わると、ＰＭＯＳである第１のスイッチＱ２１は開（ＯＦＦ）動作し、これと反対にＮＭＯＳである第２のスイッチＱ２２は閉（ＯＮ）動作を行うことによって、コンデンサＣ２１に充電されていた電圧を放電させる。
【００７７】
これによって、コンデンサＣ２１に充電されていた電圧は一定の傾きを有して減少するようになり、放電電圧（信号Ｐ２２の電圧）が第２のインバータ２２４の基準電圧より低ければ、第２のインバータ２２４はハイレベルの信号Ｐ２３を出力する。
【００７８】
すると、第１の演算器Ｇ２１は、ハイレベルの入力信号Ｐ２１とハイレベルの出力信号Ｐ２３とをＯＲ演算してハイレベルの信号Ｐ２４を出力し、第１の演算器Ｇ２１から出力されたハイレベルの信号Ｐ２４によって第３のスイッチＱ２３は開（ＯＦＦ）動作する。
【００７９】
これと同時に、第２の演算器Ｇ２２は、ハイレベルの入力信号Ｐ２１とハイレベルの出力信号Ｐ２３とをＡＮＤ演算してハイレベルの信号Ｐ２５を出力し、第２の演算器Ｇ２２から出力されたハイレベルの信号Ｐ２５によって第４のスイッチＱ２４は閉（ＯＮ）動作する。
【００８０】
これによって、電圧調整部２４０のコンデンサＣ２１に充電された電圧が第４のスイッチＱ２４を通じてグラウンドへと完全に放電するから、ノイズフィルタリング時間を一定に保持させてハイレベルの入力信号に重なったローレベルのノイズを容易に取り除くことができる。
【００８１】
ここで、ノイズフィルタリング時間ｔ２は、コンデンサＣ２１と第１のスイッチＱ２１のサイズで決まってもよく、一定のノイズフィルタリング時間を有するようにノイズによるコンデンサの充電電圧を放電させる第４のスイッチＱ２４は、コンデンサを時間延期なしに放電させるように、そのサイズが決まる。
【００８２】
一方、入力端ＩＮへの入力信号Ｐ２１がハイレベルからローレベルに変わると、ＰＭＯＳである第１のスイッチＱ２１は閉（ＯＮ）動作し、これと反対にＮＭＯＳである第２のスイッチＱ２２は開（ＯＦＦ）動作を行うことによって、コンデンサＣ２１を充電させる。
【００８３】
これによって、コンデンサＣ２１に充電される電圧は一定の傾きを有して増加するようになり、充電電圧（信号Ｐ２２の電圧）が第２のインバータ２２４の基準電圧より高ければ、第２のインバータ２２４はローレベルの信号Ｐ２３を出力する。
【００８４】
そして、第１の演算器Ｇ２１はローレベルの入力信号Ｐ２１とローレベルの出力信号Ｐ２３とをＯＲ演算してローレベルの信号Ｐ２４を出力し、第１の演算器Ｇ２１から出力されたローレベルの信号Ｐ２４によって第３のスイッチＱ２３は閉（ＯＮ）動作する。
【００８５】
これと同時に、第２の演算器Ｇ２２は、ローレベルの入力信号Ｐ２１とローレベルの出力信号Ｐ２３とをＡＮＤ演算してローレベルの信号Ｐ２５を出力し、第２の演算器Ｇ２２から出力されたローレベルの信号Ｐ２５によって第４のスイッチＱ２４は開（ＯＦＦ）動作する。
【００８６】
すると、第３のスイッチＱ２３を通じて電圧調整部２４０のコンデンサＣ２１で電圧を電源電圧まで完全に充電させるため、ローレベルの入力信号にハイレベルのノイズが重なってもノイズフィルタリング時間ｔ０を一定に保持させてノイズを取り除くことができるという長所がある。
【００８７】
ここで、ノイズフィルタリング時間ｔ０は、コンデンサＣ２１及び第２のスイッチＱ２２のサイズで決まってもよく、一定のノイズフィルタリング時間を有するようにノイズによるコンデンサの放電電圧を充電させる第３のスイッチＱ２３は、コンデンサを時間延期なしに充電させることができるように、そのサイズが決まる。
【００８８】
図５は、本発明のさらに他の実施形態による半導体回路の構成図である。
【００８９】
図５に示すように、半導体回路３００は大きく、遅延部３２０、電圧調整部３４０及び組合せ部３６０を含んで構成される。
【００９０】
まず、遅延部３２０は、直列接続された六個の第１〜第６のインバータ３２１〜３２６で構成され、第３のインバータ３２３は入力信号Ｐ３１のレベルによって選択的にスイッチング動作する第１及び第２のスイッチＱ３１、Ｑ３２と、第１及び第２のスイッチＱ３１、Ｑ３２に各々接続されて電流を供給する第１及び第２の電流源Ｓ３１、Ｓ３２とを含む。
【００９１】
また、電圧調整部３４０は、第３及び第４のインバータ３２３、３２４の接続点Ａとグラウンドとの間に接続されるコンデンサＣ３１を含む。
【００９２】
そして、組合せ部３６０は、入力端ＩＮへの入力信号のレベル及び出力端ＯＵＴから出力される信号のレベルを用いて生成された信号によって、電圧調整部３４０の充放電動作を制御する手段であって、詳しくは、第１のインバータ３２１から出力された信号Ｐ３１ａと第５のインバータ３２５から出力された信号Ｐ３３ａとを組み合わせて生成された信号Ｐ３４、Ｐ３５によって電圧調整部３４０の動作を制御し、第１及び第２の演算器Ｇ３１、Ｇ３２と、第３及び第４のスイッチＱ３３、Ｑ３４とで構成される。
【００９３】
ここで、第１及び第２の演算器Ｇ３１、Ｇ３２は各々、ＮＡＮＤゲート及びＮＯＲゲートで構成される。
【００９４】
ＮＡＮＤゲートで構成される第１の演算器Ｇ３１は、第１のインバータ３２１から出力された信号Ｐ３１ａ及び第５のインバータ３２５から出力された信号Ｐ３３ａのレベルが全てハイレベルの場合のみ、ローレベルの信号Ｐ３４を出力し、その他の場合は、ハイレベルの信号Ｐ３４を出力する。
【００９５】
そして、ＮＯＲゲートで構成される第２の演算器Ｇ３２は、第１のインバータ３２１から出力された信号Ｐ３１ａ及び第５のインバータ３２５から出力された信号Ｐ３３ａのレベルが全てローレベルの場合のみ、ハイレベルの信号Ｐ３５を出力し、その他の場合は、ローレベルの信号Ｐ３５を出力する。
【００９６】
以下、同じ機能を有する電圧調整部３４０の構成は、本発明の一実施形態で説明したので略することにする。
【００９７】
図５に示した半導体回路３００の動作に対して説明する。入力端ＩＮへの入力信号Ｐ３１がローレベルからハイレベルに変わると、第１のインバータ３２１はローレベルの信号Ｐ３１ａを出力し、第２のインバータ３２２はハイレベルの信号Ｐ３１ｂを出力する。これによって、ＰＭＯＳである第１のスイッチＱ３１は開（ＯＦＦ）動作し、これと反対にＮＭＯＳである第２のスイッチＱ３２は閉（ＯＮ）動作を行うことによって、第２のスイッチＱ３２及び第２の電流源Ｓ３２を通じてコンデンサＣ３１に充電されていた電圧を放電させる。
【００９８】
これによって、コンデンサＣ３１に充電されていた電圧は一定の傾きを有して減少するようになり、放電電圧（信号Ｐ３２の電圧）が第４のインバータ３２４の基準電圧より低ければ、第４のインバータ３２４はハイレベルの信号Ｐ３３ｂを出力し、第５のインバータ３２５はローレベルの信号Ｐ３３ａを出力する。
【００９９】
すると、第１の演算器Ｇ３１は、第１のインバータ３２１から出力されたローレベルの入力信号Ｐ３１ａと第５のインバータ３２５から出力されたローレベルの出力信号Ｐ３３ａとをＮＡＮＤ演算してハイレベルの信号Ｐ３４を出力し、第１の演算器Ｇ３１から出力されたハイレベルの信号Ｐ３４によって第３のスイッチＱ３３は開（ＯＦＦ）動作する。
【０１００】
これと同時に、第２の演算器Ｇ３２は、第１のインバータ３２１から出力されたローレベルの入力信号Ｐ３１ａと第５のインバータ３２５から出力されたローレベルの出力信号Ｐ３３ａとをＮＯＲ演算してハイレベルの信号Ｐ３５を出力し、第２の演算器Ｇ３２から出力されたハイレベルの信号Ｐ３５によって第４のスイッチＱ２４は閉（ＯＮ）動作する。
【０１０１】
これによって、電圧調整部３４０のコンデンサＣ３１に充電された電圧が第４のスイッチＱ３４を通じてグラウンドへと完全に放電するから、ノイズフィルタリング時間ｔ２を一定に保持させてハイレベルの入力信号Ｐ３１に重なったローレベルのノイズを容易に取り除くことができる。
【０１０２】
一方、入力端ＩＮへの入力信号Ｐ３１がハイレベルからローレベルに変わると、第１のインバータ３２１はハイレベルの信号Ｐ３１ａを出力し、第２のインバータ３２２はローレベルの信号Ｐ３１ｂを出力する。これによって、ＰＭＯＳである第１のスイッチＱ３１は閉（ＯＮ）動作し、これと反対にＮＭＯＳである第２のスイッチＱ３２は開（ＯＦＦ）動作を行うことによって、コンデンサＣ３１を充電させる。
【０１０３】
これによって、コンデンサＣ３１に充電される電圧は一定の傾きを有して増加するようになり、充電電圧（信号Ｐ３２の電圧）が第４のインバータ３２４の基準電圧より高ければ、第４のインバータ３２４はローレベルの信号Ｐ３３ｂを出力し、第５のインバータ３２５はハイレベルの信号Ｐ３３ａを出力する。
【０１０４】
そして、第１の演算器Ｇ３１は、第１のインバータ３２１から出力されたハイレベルの入力信号Ｐ３１ａと第５のインバータ３２５から出力されたハイレベルの出力信号Ｐ３３ａとをＮＡＮＤ演算してローレベルの信号Ｐ３４を出力し、第１の演算器Ｇ３１から出力されたローレベルの信号Ｐ３４によって第３のスイッチＱ３３は閉（ＯＮ）動作する。
【０１０５】
これと同時に、第２の演算器Ｇ３２は、第１のインバータ３２１から出力されたハイレベルの入力信号Ｐ３１ａと第５のインバータ３２５から出力されたハイレベルの出力信号Ｐ３３ａとをＮＯＲ演算してローレベルの信号Ｐ３５を出力し、第２の演算器Ｇ３２から出力されたローレベルの信号Ｐ３５によって第４のスイッチＱ３４は開（ＯＦＦ）動作する。
【０１０６】
すると、第３のスイッチＱ３３を通じて電圧調整部３４０のコンデンサＣ３１で電圧を電源電圧まで完全に充電させるため、ローレベルの入力信号Ｐ３１にハイレベルのノイズが重なってもノイズフィルタリング時間ｔ０を一定に保持させてノイズを取り除くことができるという長所がある。
【０１０７】
一方、本発明の一実施形態及びさらに他の実施形態では、遅延部が２個及び６個のインバータで構成されることとして説明したが、これに限定されるのではなく、多様な個数のインバータを用いて遅延部を具現してもよい。
【０１０８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１０９】
１００、２００、３００ 半導体回路
１２０、２２０、３２０ 遅延部
１４０、２４０、２４０ 電圧調整部
１６０、２６０、３６０ 組合せ部
【特許請求の範囲】
【請求項１】
入力信号を所定時間遅延して出力する遅延部と、
前記入力信号のレベルによって電圧を充放電させる電圧調整部と、
前記入力信号のレベル及び前記遅延部から出力される信号のレベルを用いて生成された信号によって、前記電圧調整部の充放電動作を制御する組合せ部
とを含む半導体回路。
【請求項２】
前記遅延部は、
前記入力信号のレベルを反転して出力する複数のインバータを含む請求項１に記載の半導体回路。
【請求項３】
前記遅延部は、
直列接続される第１及び第２のインバータを含み、
前記電圧調整部は、
前記第１及び第２のインバータの接続点とグラウンドとの間に接続される請求項２に記載の半導体回路。
【請求項４】
前記第１のインバータは、
前記入力信号のレベルによって選択的にスイッチング動作する第１及び第２のスイッチを含む請求項３に記載の半導体回路。
【請求項５】
前記第１及び第２のスイッチは各々、ＰＭＯＳ及びＮＭＯＳで構成される請求項４に記載の半導体回路。
【請求項６】
前記第１のインバータは、前記第１及び第２のスイッチに各々接続される第１及び第２の電流源を含む請求項４に記載の半導体回路。
【請求項７】
前記第１のインバータは、前記第１及び第２のスイッチに各々接続される第１及び第２の抵抗を含む請求項４に記載の半導体回路。
【請求項８】
前記電圧調整部は、
前記第１及び第２のスイッチのスイッチング動作によって前記電圧を充放電させるコンデンサで構成される請求項４に記載の半導体回路。
【請求項９】
前記第１のインバータは、
前記入力信号がローレベルからハイレベルに変わると、前記第１のスイッチを開動作させ、前記第２のスイッチを閉動作させ、
前記電圧調整部は、
前記第２のスイッチの閉動作によって前記電圧を放電させる請求項５に記載の半導体回路。
【請求項１０】
前記第２のインバータは、
前記電圧調整部で放電した電圧が予め決められた基準電圧より低ければ、ハイレベルの信号を出力する請求項９に記載の半導体回路。
【請求項１１】
前記第２のインバータは、
前記電圧調整部で放電した電圧が予め決められた基準電圧より低くなければ、ローレベルの信号を出力する請求項９に記載の半導体回路。
【請求項１２】
前記第１のインバータは、
前記入力信号がハイレベルからローレベルに変わると、前記第１のスイッチを閉動作させ、前記第２のスイッチを開動作させ、
前記電圧調整部は、
前記第１のスイッチの閉動作によって前記電圧を充電させる請求項５に記載の半導体回路。
【請求項１３】
前記第２のインバータは、
前記電圧調整部で充電された電圧が予め決められた基準電圧より高ければ、ローレベルの信号を出力する請求項１２に記載の半導体回路。
【請求項１４】
前記第２のインバータは、
前記電圧調整部で充電された電圧が予め決められた基準電圧より高くなければ、ハイレベルの信号を出力する請求項１２に記載の半導体回路。
【請求項１５】
前記組合せ部は、
前記入力信号と前記遅延部から出力される信号とを組み合わせてロジック演算する第１及び第２の演算器と、
前記第１及び第２の演算器で生成された信号のレベルによってスイッチング動作する第３及び第４のスイッチを含む請求項１に記載の半導体回路。
【請求項１６】
前記第１及び第２の演算器は各々、ＯＲゲート及びＡＮＤゲートで構成される請求項１５に記載の半導体回路。
【請求項１７】
前記遅延部は、
順次に直列接続される第１〜第６インバータを含み、
前記電圧調整部は、
前記第３及び第４のインバータの接続点とグラウンドとの間に接続される請求項２に記載の半導体回路。
【請求項１８】
前記第３のインバータは、
前記入力信号のレベルによって選択的にスイッチング動作する第１及び第２のスイッチと、
前記第１及び第２のスイッチに各々接続される第１及び第２の電流源を含む請求項１７に記載の半導体回路。
【請求項１９】
前記第３のインバータは、
前記入力信号のレベルによって選択的にスイッチング動作する第１及び第２のスイッチと、
前記第１及び第２のスイッチに各々接続される第１及び第２の抵抗とを含む請求項１７に記載の半導体回路。
【請求項２０】
前記組合せ部は、
前記第２のインバータに入力される信号と前記第５のインバータから出力される信号とを組み合わせて生成された信号によって前記電圧調整部の充放電動作を制御する請求項１７に記載の半導体回路。
【請求項２１】
前記組合せ部は、
前記第２のインバータに入力される信号と前記第５のインバータから出力される信号とを組み合わせてロジック演算する第１及び第２の演算器と、
前記第１及び第２の演算器で生成された信号のレベルによってスイッチング動作する第３及び第４のスイッチとを含む請求項２０に記載の半導体回路。
【請求項２２】
前記第１及び第２の演算器は各々、ＮＡＮＤゲート及びＮＯＲゲートで構成される請求項２１に記載の半導体回路。
【請求項１】
入力信号を所定時間遅延して出力する遅延部と、
前記入力信号のレベルによって電圧を充放電させる電圧調整部と、
前記入力信号のレベル及び前記遅延部から出力される信号のレベルを用いて生成された信号によって、前記電圧調整部の充放電動作を制御する組合せ部
とを含む半導体回路。
【請求項２】
前記遅延部は、
前記入力信号のレベルを反転して出力する複数のインバータを含む請求項１に記載の半導体回路。
【請求項３】
前記遅延部は、
直列接続される第１及び第２のインバータを含み、
前記電圧調整部は、
前記第１及び第２のインバータの接続点とグラウンドとの間に接続される請求項２に記載の半導体回路。
【請求項４】
前記第１のインバータは、
前記入力信号のレベルによって選択的にスイッチング動作する第１及び第２のスイッチを含む請求項３に記載の半導体回路。
【請求項５】
前記第１及び第２のスイッチは各々、ＰＭＯＳ及びＮＭＯＳで構成される請求項４に記載の半導体回路。
【請求項６】
前記第１のインバータは、前記第１及び第２のスイッチに各々接続される第１及び第２の電流源を含む請求項４に記載の半導体回路。
【請求項７】
前記第１のインバータは、前記第１及び第２のスイッチに各々接続される第１及び第２の抵抗を含む請求項４に記載の半導体回路。
【請求項８】
前記電圧調整部は、
前記第１及び第２のスイッチのスイッチング動作によって前記電圧を充放電させるコンデンサで構成される請求項４に記載の半導体回路。
【請求項９】
前記第１のインバータは、
前記入力信号がローレベルからハイレベルに変わると、前記第１のスイッチを開動作させ、前記第２のスイッチを閉動作させ、
前記電圧調整部は、
前記第２のスイッチの閉動作によって前記電圧を放電させる請求項５に記載の半導体回路。
【請求項１０】
前記第２のインバータは、
前記電圧調整部で放電した電圧が予め決められた基準電圧より低ければ、ハイレベルの信号を出力する請求項９に記載の半導体回路。
【請求項１１】
前記第２のインバータは、
前記電圧調整部で放電した電圧が予め決められた基準電圧より低くなければ、ローレベルの信号を出力する請求項９に記載の半導体回路。
【請求項１２】
前記第１のインバータは、
前記入力信号がハイレベルからローレベルに変わると、前記第１のスイッチを閉動作させ、前記第２のスイッチを開動作させ、
前記電圧調整部は、
前記第１のスイッチの閉動作によって前記電圧を充電させる請求項５に記載の半導体回路。
【請求項１３】
前記第２のインバータは、
前記電圧調整部で充電された電圧が予め決められた基準電圧より高ければ、ローレベルの信号を出力する請求項１２に記載の半導体回路。
【請求項１４】
前記第２のインバータは、
前記電圧調整部で充電された電圧が予め決められた基準電圧より高くなければ、ハイレベルの信号を出力する請求項１２に記載の半導体回路。
【請求項１５】
前記組合せ部は、
前記入力信号と前記遅延部から出力される信号とを組み合わせてロジック演算する第１及び第２の演算器と、
前記第１及び第２の演算器で生成された信号のレベルによってスイッチング動作する第３及び第４のスイッチを含む請求項１に記載の半導体回路。
【請求項１６】
前記第１及び第２の演算器は各々、ＯＲゲート及びＡＮＤゲートで構成される請求項１５に記載の半導体回路。
【請求項１７】
前記遅延部は、
順次に直列接続される第１〜第６インバータを含み、
前記電圧調整部は、
前記第３及び第４のインバータの接続点とグラウンドとの間に接続される請求項２に記載の半導体回路。
【請求項１８】
前記第３のインバータは、
前記入力信号のレベルによって選択的にスイッチング動作する第１及び第２のスイッチと、
前記第１及び第２のスイッチに各々接続される第１及び第２の電流源を含む請求項１７に記載の半導体回路。
【請求項１９】
前記第３のインバータは、
前記入力信号のレベルによって選択的にスイッチング動作する第１及び第２のスイッチと、
前記第１及び第２のスイッチに各々接続される第１及び第２の抵抗とを含む請求項１７に記載の半導体回路。
【請求項２０】
前記組合せ部は、
前記第２のインバータに入力される信号と前記第５のインバータから出力される信号とを組み合わせて生成された信号によって前記電圧調整部の充放電動作を制御する請求項１７に記載の半導体回路。
【請求項２１】
前記組合せ部は、
前記第２のインバータに入力される信号と前記第５のインバータから出力される信号とを組み合わせてロジック演算する第１及び第２の演算器と、
前記第１及び第２の演算器で生成された信号のレベルによってスイッチング動作する第３及び第４のスイッチとを含む請求項２０に記載の半導体回路。
【請求項２２】
前記第１及び第２の演算器は各々、ＮＡＮＤゲート及びＮＯＲゲートで構成される請求項２１に記載の半導体回路。
【図１】
【図２】
【図３ａ】
【図３ｂ】
【図３ｃ】
【図４】
【図５】
【図２】
【図３ａ】
【図３ｂ】
【図３ｃ】
【図４】
【図５】
【公開番号】特開２０１３−３８７７９（Ｐ２０１３−３８７７９Ａ）
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願番号】特願２０１２−１６４５１４（Ｐ２０１２−１６４５１４）
【出願日】平成２４年７月２５日（２０１２．７．２５）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願日】平成２４年７月２５日（２０１２．７．２５）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
[ Back to top ]