【課題】簡略化された回路構成でノイズ低減効果を持つ多相駆動型の昇圧回路を実現する。
【解決手段】昇圧回路は、所定周期のクロック信号を出力する発振回路と、前記クロック信号の１本の配線に直列接続され、トータル遅延時間が前記所定周期よりも長い複数の遅延回路と、前記複数の遅延回路に対応して前記１本の配線に接続された複数の分割昇圧回路と、を含む。 （もっと読む）

【課題】一層のノイズ低減を図ることができることはもとより、低周波ノイズの低減を図ることができる比較器、ＡＤ変換器、固体撮像装置、およびカメラシステムを提供する。
【解決手段】比較器５００Ａは、第１の入力サンプリング容量Ｃ５１１と、第２の入力サンプリング容量Ｃ５１２と、出力ノードｄと、一方の入力端子に、第１の入力サンプリング容量を介して、信号レベルが傾きをもって変化するスロープ信号を受け、他方の入力端子に、第２の入力サンプリング容量を介して入力信号を受けて、スロープ信号と入力信号との比較動作を行う差動比較部としてのトランスコンダクタンス（Ｇｍ）アンプ５１１と、Ｇｍアンプの出力部ｃと出力ノードｄとの間に配置され、Ｇｍアンプの出力部の電圧を一定に保持するアイソレータ５３０とを有する。 （もっと読む）

【課題】クロック出力回路１にて電流消費を抑えつつ、周波数が安定したクロックを出力する。
【解決手段】 発振回路１０から出力される発振信号を論理否定するＮＯＴゲート２１Ａ、２２Ａと、ＮＯＴゲート２１Ａの出力信号を論理否定するＮＯＴゲート２３と、ＮＯＴゲート２２Ａ、２３の出力信号を入力信号とするＲＳフリップフロップ回路２４とを備え、ＮＯＴゲート２１Ａの第１の閾値Ｔｈ１はＮＯＴゲート２２Ａの第２の閾値Ｔｈ２よりも大きく、発振信号の周波数が高くなるほど第１の閾値Ｔｈ１が大きくなり、発振信号の周波数が高くなるほど第２の閾値Ｔｈ２が小さくなる。発振回路１０の発振子１１の発振が安定化する前では、ＲＳフリップフロップ回路２４が源クロックの出力を待機し、周波数が低くなるとＲＳフリップフロップ回路２４が源クロックを出力する。 （もっと読む）

【課題】電力消費量の増大を抑制しつつ、タイミング信号のスキューを低減する。
【解決手段】主クロック分配回路は、タイミング信号を複数の主タイミング信号に分岐して分配する。副クロック分配回路は、タイミング信号の分配が指示された場合にはタイミング信号を複数の副タイミング信号に分岐して分配する。最小遅延タイミング信号出力部は、複数の主タイミング信号のいずれかと複数の副タイミング信号のいずれかとのうち先に分配された信号を最小遅延タイミング信号として出力する。同期動作回路は、最小遅延タイミング信号に同期して動作する。測定部は、複数の主タイミング信号のいずれかの遅延のばらつきを示す値を測定する。クロック分配回路制御部は、測定された値の示す前記ばらつきが前記所定値以上であるときに副分配回路に前記タイミング信号の分配を指示する。 （もっと読む）

【課題】位相同期ループ（ＰＬＬ）における位相周波数検出器およびチャージポンプの線形動作を達成する。
【解決手段】位相周波数検出器は、基準信号とクロック信号とを受け取り、基準信号とクロック信号とに基づいて第１および第２の信号を生成し、第１の信号のみに基づいて第１および第２の信号をリセットする。第１および第２の信号は、それぞれ、ｕｐおよびｄｏｗｎの信号であってもよいし、それぞれ、ｄｏｗｎおよびｕｐの信号であってもよい。位相周波数検出器は、予め定められた量の分、第１の信号を遅らせ、遅れた第１の信号と第２の信号とに基づいて、リセット信号を生成し、リセット信号を用いて第１および第２の信号をリセットすることができる。チャージポンプは、第１および第２の信号を受け取り、基準信号とクロック信号との間の位相誤差を示す出力信号を生成する。 （もっと読む）

【課題】ハイブリッド自動車、電気自動車、家電機器、産業機器、及び医療機器の分野では、入出力間を直流的に絶縁した信号伝達装置が用いられているが、並列接続された２つのトランスに入力されるノイズレベルが互いに異なる場合でも、ノイズキャンセルを正常に作動させる。
【解決手段】信号伝達装置１００は、１次巻線Ｔ１１と２次巻線Ｔ１２とは直流的に分離されており、１次巻線Ｔ１１と２次巻線Ｔ１２とは互いに別々の接地電位に接続されるトランスＴ１と、前記トランスＴ１の２次巻線Ｔ１２からの出力が入力される第１コンパレータＣＭ１及び第２コンパレータＣＭ＿Ｍ１と、前記第１コンパレータＣＭ１の出力が入力される遅延信号生成部１４１ａと、前記第２コンパレータＣＭ＿Ｍ１の出力が入力されるマスキング信号生成部１４３ａとを有する。 （もっと読む）

【課題】本発明は、ハイレベルの入力信号に混入されたローレベルのノイズ及びローレベルの入力信号に混入されたハイレベルのノイズをより効果よく取り除くことができる半導体回路を提供する。
【解決手段】 入力信号を所定時間遅延して出力する遅延部１２０、２２０、３２０と、該入力信号のレベルによって電圧を充放電させる電圧調整部１４０、２４０、３４０と、該入力信号のレベル及び遅延部１２０、２２０、３２０から出力される信号のレベルを用いて生成された信号によって、電圧調整部１４０、２４０、３４０の充放電動作を制御する組合せ部１６０、２６０、３６０とを含む。 （もっと読む）

【課題】雑音特性及び高速動作を維持しながら、消費電力を削減することができる位相周波数比較回路を得ることを目的とする。
【解決手段】出力バッファ回路３が、電流制御信号生成回路２から電流制御信号が出力されている期間中、位相周波数比較コア回路１からＵＰ信号が出力された場合、アップ信号を出力し、電流制御信号生成回路２から電流制御信号が出力されている期間中、位相周波数比較コア回路１からＤＮ信号が出力された場合、ダウン信号を出力する。 （もっと読む）

【課題】モータ駆動電流のモード切り替えに伴って発生するノイズによる誤動作を防止することのできるコンパレータ回路を提供する。
【解決手段】実施形態のコンパレータ回路は、基準電圧生成部１が、設定電流に相当する基準電圧Ｖｒｅｆを生成し、比較部２が、モータ駆動電流に応じて変化する検出電圧Ｖｒｓと基準電圧Ｖｒｅｆとを比較する。このコンパレータ回路は、比較制御部３が、モータ駆動電流の制御モードがＣｈａｒｇｅモードに切り替えられたときの一定期間、比較制御信号ＣＮＴを出力し、電圧変更制御部４が、比較制御信号ＣＮＴが出力されたときに、基準電圧Ｖｒｅｆの電圧値を変更する。 （もっと読む）

【課題】入力信号に重畳されたノイズの振幅が予め想定できない場合でも適切な出力信号を得る。
【解決手段】ヒステリシスコンパレータは、入力信号をしきい値ＴＨ１，ＴＨ２に基づいて２値化することを、ヒステリシス幅Ｗ＝ＴＨ１−ＴＨ２を変更しながら行う２値化部２、２値化信号のランレングスをヒステリシス幅Ｗが同じ２値化信号の信号列毎に測定するランレングス測定部４、ランレングス測定部４の測定結果から得られるランレングス度数分布に対して度数の対数変換を、ヒステリシス幅Ｗが同じ２値化信号の信号列毎に行い、対数変換後のランレングス度数分布を最小二乗法により１次関数で近似したときの決定係数を、ヒステリシス幅Ｗが同じ２値化信号の信号列毎に算出する決定係数算出部５、決定係数が最小になるヒステリシス幅Ｗによる２値化信号を、最適な２値化結果として出力する制御部６を備える。 （もっと読む）

【課題】クロックＣが入力される入力端子２とデータＤが入力される入力端子３とを有し、クロックの立上り時または立下り時に同期してデータを取り込む従来のフリップフロップ装置では、データに混じってノイズが入って来た場合、それを真正なデータだと誤認して動作してしまっていた。
【解決手段】フリップフロップ装置１を、クロックの第１のエッジでデータを取り込む第１のエッジデータ取込み回路１１０と、第２のエッジでデータを取り込む第２のエッジデータ取込み回路１１１と、第１のエッジデータ取込み回路の出力を一時的に保持する一時保持回路１１２と、一時保持回路の出力と第２のエッジデータ取込み回路との出力を比較し出力する比較・出力判定回路１１３と、該２つの出力が異なる時に警告を出力する警告出力回路１１４とで構成する。 （もっと読む）

【課題】安定したヒステリシス特性を有するコンパレータを提供する。
【解決手段】コンパレータ１は、一対の差動入力トランジスタＴ１，Ｔ２を有する差動回路部１０と、差動回路部１０にヒステリシスを付加するためのセレクタ回路部２０と、レベル変換増幅部３０とを備える。セレクタ回路部２０は、差動入力トランジスタＴ１，Ｔ２のドレインにそれぞれ接続するトランジスタＴ３，Ｔ４を有し、トランジスタＴ３，Ｔ４の一方がオンするときオンしたトランジスタに接続する側のトランジスタＴ１，Ｔ２から一定のバイアス電流Ｉｂを吸引するように接続される。レベル変換増幅部３０の２つの増幅回路３１，３２は、セレクタ回路部２０のトランジスタＴ３，Ｔ４に対して並列に接続されており、差動回路部１０の出力に応じてトランジスタＴ３，Ｔ４の一方をオンし同時に他方をオフすることでバイアス電流Ｉｂを切り換える。 （もっと読む）

【課題】 信号の分周比を比較的少なくし、また位相雑音の増加も抑圧した上で微少な周波数変化した信号を生成するPLL回路を実現する。
【解決手段】 本発明は、所定の電圧を加減することにより出力周波数を制御する相関回路入力される電圧に応じて出力周波数が変化する電圧制御発振器と、電圧制御発振器の出力を分周する第１の分周回路と、外部から入力される基準周波数を分周する第２の分周回路と、第１の分周回路と前記第２の分周回路との出力の位相に応じたパルスを出力する位相比較器と、位相比較器の出力から低周波成分を抽出し、電圧制御発生器に入力するローパスフィルタとを有する。 （もっと読む）

【課題】位相比較器において、２つのフリップ・フロップの出力信号がリセットされるまでの遅延時間によって両出力信号に現れる余分な成分を取り除き、それによって生じる種々の問題を解決すること。
【解決手段】本発明の位相比較器は、比較対象の２つの入力信号が入力されて第１と第２の出力信号を出力する第１と第２のフリップ・フロップと、第１と第２の出力信号を論理積処理してリセット信号を出力する論理積処理回路と、論理積処理回路と同じ遅延時間を持ち第１遅延信号と第２遅延信号を出力する第１と第２の遅延手段と、第１遅延信号と第２遅延信号がそれぞれ入力されるとともにリセット信号によってリセットされて第３と第４の出力信号を出力する第３と第４のフリップ・フロップとを備え、位相が進んだ方の入力信号を遅延させた第１もしくは第２遅延信号が入力される第３もしくは第４のフリップ・フロップの出力信号に位相比較出力信号が出力さるように構成されている。 （もっと読む）

【課題】立ち上がり時間と立ち下がり時間の差を解消しつつ、動作に伴う貫通電流の発生が防止されたレベルシフト回路を提供する。
【解決手段】互いに同じ回路構成を有するレベルシフト回路ＬＶ１，ＬＶ２と、レベルシフト回路ＬＶ１，ＬＶ２に相補の入力信号をそれぞれ供給する入力回路と、レベルシフト回路ＬＶ１，ＬＶ２から出力される相補の出力信号を同相に変換した後に短絡する出力回路とを備える。本発明によれば、同じ回路構成を有する２つのレベルシフト回路ＬＶ１，ＬＶ２を用いるとともに、これらレベルシフト回路ＬＶ１，ＬＶ２から出力される相補の出力信号を同相に変換した後に短絡していることから、レベルシフト回路ＬＶ１，ＬＶ２の動作速度差による貫通電流の発生がほとんど生じない。 （もっと読む）

【課題】複数の接続部に動作クロックを出力すると、それぞれのクロックの立ち上がり及び立ち下がりにより生じる電磁波の周りへの影響が大きい。
【解決手段】電子機器は、信号の授受する動作クロックの周波数が同じ複数の外部機器が接続される複数の接続部と、複数の接続部に対して互いに位相をずらした動作クロックを出力するクロック出力部とを備える。クロック出力部は、複数の接続部のうちの２つに対して互いに逆位相の動作クロックを出力する。 （もっと読む）

【課題】通信周波数を微小変動させる技術よりも、ノイズレベルの低減を更に図ることができるＰＷＭ制御のデューティ決定方法を提供する。
【解決手段】制御ＩＣ６３が、駆動回路に出力するＰＷＭ信号のデューティを、指令値を中心に、所定期間内における平均が前記指令値に一致するように微小変動させる場合、ＰＣ６８のデータベース６９に、実際にＰＷＭ信号を駆動回路に与えることで発生したノイズ成分のレベル測定結果を反映したデータを、そのデューティの変動態様と共に記憶する。そして、データベース６９に記憶されているデータを参照し、与えられた動作環境や動作条件等に応じて抑圧対象となる周波数帯のノイズレベルを低減するように、制御ＩＣ６３によるＰＷＭデューティの変動態様を決定する。 （もっと読む）

【課題】逓倍数が任意の大きな数であっても、位相雑音が低減された注入同期発振器を得る。
【解決手段】注入同期発振器は、注入される注入信号に同期して自励発振周波数の信号を発振する発振器を備える注入同期発振器において、上記自励発振周波数と略同じ周波数の逓倍数分の１の周波数の基準信号が入力されるともに該基準信号にトリガーされてパルスを生成するパルス発生回路と、上記パルス発生回路で生成したパルスとタイミングが異なる少なくとも１つのパルスを生成するとともに該生成されたパルスと上記パルス発生回路で生成したパルスとを合わせて注入信号として出力するパルス数増倍回路と、を備える。 （もっと読む）

【課題】周波数シンセサイザにおいて、ループ帯域内位相ノイズの低減を小面積かつ低電流の構成で実現する。
【解決手段】周波数シンセサイザは、発振器１と、発振器１出力の分周信号ＣＫＶと参照信号Ｆｒｅｆとの正規化された位相差を検出するＴＤＣ回路７とを備え、ＴＤＣ回路７によって検出された正規化された位相差に基づいて発振器１の周波数を制御する。ＴＤＣ回路７は、第２の発振器７１１と、第２の発振器７１１の出力信号ＯＳＣ２の周期数をカウントするカウンタ７１２とを備え、カウンタ７１２の出力から、分周信号ＣＫＶの周期に相当するカウンタ値と、分周信号ＣＫＶと参照信号Ｆｒｅｆとの位相差に相当するカウンタ値とを得て、これらのカウンタ値に基づいて、正規化された位相差を算出する。 （もっと読む）

【課題】位相雑音特性の劣化を回避し消費電力を低減するデジタルＰＬＬ周波数シンセサイザを提供する。
【解決手段】デジタルＰＬＬ周波数シンセサイザ１０１において、ロック検出後に第１の発振信号位相情報から、前回の発振信号位相情報と位相差εとから推定部２０にて推定した第２の発振信号位相情報に切り替えることにより、通常状態（ロック状態）において誤差を持つ危険を抱えた第１の発振信号位相情報を使用せず、また、従来のリクロックのための高速動作するラッチ回路も不要とする。これにより、位相雑音特性の劣化を回避しつつ、従来に比べて消費電力を低減する。 （もっと読む）