【課題】電源電圧の変動を伴うノイズに対して、入力される信号に応じた入力端子の種別によってそれぞれ異なる手法を用いることによりノイズ耐性が装置内で向上する。
【解決手段】外部回路１２から入力端子２０を介してノイズ除去回路２４に発振信号が入力される。電源ノイズにより電源電圧が変動した場合は、ノードＢにＬレベルパルスのグリッチが発生し出力信号が反転する。ＯＲ回路４８には、当該出力信号と、遅延回路４６により遅延されてグリッチ（反転）のタイミングがずれた遅延信号と、が入力されるため出力信号は、反転せずＨレベルを保つ。一方、外部回路１４から入力端子２２を介してノイズ除去回路２６に遅延に関する制限が厳しい高周波の発振信号が入力される。シュミット回路５２の入力と出力との間に接続された容量素子Ｃ７により、ノードＡが電源電圧に追従して変動するため、ノードＢにグリッチが発生せず、反転せずにＨレベルを保つ。 （もっと読む）

【課題】電源ノイズが存在する環境下において、位相同期回路の出力信号の特性劣化を軽減する。
【解決手段】基準信号源は、基本周波数を有する基準信号を生成する。位相同期回路１０２は、制御電圧に応じた周波数の信号を生成する電圧制御発振器１０６と、前記周波数の信号をＮ分周して第１分周信号を生成する第１分周器１０７と、第１分周信号と基準信号との位相差を検出する位相検出器１０３と、チャージポンプ１０４と、ループフィルタ１０５と、を含む。第２分周器は、電圧制御発振器により生成された信号をＭ分周して第２分周信号を生成する。信号処理回路は、第２分周信号に同期して動作する。基本周波数のＫ倍と、第２分周信号の周波数との差分の絶対値が、電圧制御発振器の入力から位相同期回路の出力までの伝達関数によって表される帯域通過フィルタの低域遮断周波数以下または高域遮断周波数以上となるように、ＮおよびＭの値が決定されている。 （もっと読む）

【課題】Ｎ本のクロック信号を出力した際に生ずる出力波形歪みを改善した装置構成を提供する。
【解決手段】半導体装置は、所定周波数の入力クロック信号ＣＬＫ−Ｉを入力して同一周波数の複数のクロック信号ＣＬＫ１からＣＬＫＮを出力する。前記入力クロック信号は遅延部１＿１から遅延部１＿Ｎ−１により所定の遅延時間差を与えられ、前記複数のクロック信号として出力される。前記複数のクロック信号の立ち上がり及び立ち下がりを分散することで、共通の電源レギュレータ１１への負荷が低減する。 （もっと読む）

【課題】電源ノイズによるデジタル信号の取込エラーを低減すること。
【解決手段】パルス制御信号に応じてスイッチング動作を行なうスイッチング回路１２０と、デジタル信号を取り込むデジタル信号保持回路１１１と、を備え、デジタル信号保持回路１１１は、スイッチング動作による電源ノイズの発生期間におけるデジタル信号の取り込みを回避するためのマスク信号をパルス制御信号から生成するマスク信号生成回路１１４を含み、電源ノイズの発生期間にはデジタル信号を取り込まず、電源ノイズの非発生期間に前記デジタル信号を取り込む半導体装置。 （もっと読む）

【課題】出力回路のＳＳＮ（Ｓｉｍｕｌｔａｎｅｏｕｓ Ｓｗｉｔｃｈｉｎｇ Ｎｏｉｓｅ）の振動ノイズの低減を可能とする半導体装置の提供。
【解決手段】第１及び第２の電源線と、前記第１の電源線ＶＤＤＱと前記第２の電源線ＶＳＳＱとの間に配置された出力回路１２と、前記第１の電源線と前記第２の電源線との間に配置されたノイズキャンセル回路１３とを備え、前記ノイズキャンセル回路１３は、前記出力回路の前記出力ノードの論理レベルへの切り替え時に発生する所定の周期で指数関数的に減衰振動する電源ノイズに対して、前記電源に、前記振動から半周期分遅れ、前記振動と逆向きに減衰振動する電源ノイズを発生し、互いに打ち消し合わせる。 （もっと読む）

【課題】マルチプレクサとクロック分割回路との間における相互の電源ノイズの影響を低減する。
【解決手段】外部クロック信号ＣＫに基づいて内部クロック信号ＬＣＬＫ１を生成するＤＬＬ回路１００と、内部クロック信号ＬＣＬＫ１に基づいて、互いに位相の異なる内部クロック信号ＬＣＬＫ２，ＬＣＬＫ２Ｂを生成するクロック分割回路２００と、内部データ信号ＣＤ，ＣＥに基づいて、クロック信号ＬＣＬＫ２，ＬＣＬＫ２Ｂにそれぞれ同期した内部データ信号ＤＱＰ，ＤＱＮを出力するマルチプレクサ３００とを備える。クロック分割回路２００に供給される内部電源電圧ＶＰＥＲＩ２とマルチプレクサ３００に供給される内部電源電圧ＶＰＥＲＩ３は、互いに異なる電源回路８２，８３によって生成され、且つ、該半導体装置内で分離されている。これにより、相互にノイズの影響を及ぼし合うことがなくなる。 （もっと読む）

【課題】生成されたスペクトラム拡散クロックを、各種タイミングを制御するカウンタのクロックとしても用いることのできるスペクトラム拡散クロック生成装置の提供。
【解決手段】ＳＳＣ源クロック発生回路３，基準クロック発生回路５が発生するＳＳＣ源クロック，基準クロックは、１６ｂｉｔカウンタ７，９に入力されて、そのクロック数がカウンタ値ｃｎｔ１，ｃｎｔ２として計数される。カウンタ値ｃｎｔ１，ｃｎｔ２は、比較回路１０に入力され、カウンタ値ｃｎｔ１がカウンタ値ｃｎｔ２よりも１以上大きくなると、比較回路１０は比較結果ｃｍｐとしてＬレベルの信号を出力する。すると、パルス生成回路２１がＬレベルの矩形パルス（間引き要求ｐｌｓ＿ｃｇ）を出力し、ＡＮＤ回路３１によりその間引き要求ｐｌｓ＿ｃｇとＳＳＣ源クロックとの論理積が計算されることによって、ＳＳＣ源クロックが１クロック分間引かれる。 （もっと読む）

【課題】基準周波数生成回路は、ロジック回路の電源ノイズの影響を受けて、周波数偏差やピリオドジッターの悪化を引き起こしていた。
【解決手段】ＣＰＵや周辺回路などのロジック回路１２の電源はレギュレータ１３より供給し、基準周波数生成回路１１の電源には電源の高周波ノイズを１０ｄＢ以上の減衰量を持つローパスフィルター１０を介してから供給する。これによりロジック回路１２で発生する高周波ノイズ起因での周波数偏差やジッターの悪化を抑えることができ、この基準周波数をＵＡＲＴシリアル回路に接続して通信ができる。 （もっと読む）

【課題】電源電圧のリップルが信号処理回路に及ぼす影響を低減する。
【解決手段】第１信号処理回路１０は、第１信号Ｓ１に所定の信号処理を施し、その特性値に変化を与えて第２信号Ｓ２を出力する。第２信号処理回路１２は、第２信号Ｓ２に所定の信号処理を施し、その特性値に変化を与えて第３信号Ｓ３を出力する。第１、第２スイッチング電源２０、２２はそれぞれ、第１、第２信号処理回路１０、１２に対し電源電圧Ｖｄｄ１、Ｖｄｄ２を供給する。第１信号処理回路１０が第１信号Ｓ１の特性値に与える変化量と、第２信号処理回路１２が第２信号Ｓ２の特性値に与える変化量はそれぞれ、電源電圧Ｖｄｄ１、Ｖｄｄ２に対する依存性を有する。第１、第２スイッチング電源２０、２２の位相はそれぞれ、第１信号Ｓ１の特性値の変化量とその目標値との誤差と、第２信号Ｓ２の特性値の変化量とその目標値との誤差がキャンセルするように設定される。 （もっと読む）

【課題】電源投入時に流れる突入電流を削減すること。
【解決手段】商用電源２から電気機器３に電力を供給する電源装置１において、ＯＮ／ＯＦＦスイッチ２２をＯＮするとタイミング制御回路７で制御された無接点リレー６Ａが交流波形の立ち下がりのゼロクロス点で交流電源電圧の供給を開始し、かつ、ＯＮ／ＯＦＦスイッチ２２をＯＦＦするとタイミング制御回路７Ａで制御された無接点リレー６Ａが交流波形の立ち下がりのゼロクロス点で交流電源電圧の供給を終了するようにした。 （もっと読む）

【課題】リングオシレータを利用して基準クロック信号の周波数を逓倍した逓倍クロック信号を生成するクロック信号生成回路において、逓倍クロック信号のジッタを抑制する。
【解決手段】高速クロック発生回路２の主要部であるリングオシレータへの電源供給を時定数がτに設定されたローパスフィルタ２３を介して行い、高速クロック信号ＣＫｒで基準クロック信号ＣＫｓ（周波数ｆｓ）の周期をカウントする周期カウンタ４のカウント値（周期カウント値）ＤＧを、基準クロック信号ＣＫｓに従って動作する逓倍クロック生成回路５が、ｎクロック周期で、逓倍クロック信号ＣＫｏに反映させる。そして、基準クロック発生回路３は、周波数ｆｓがτ＞ｎ／ｆｓを満たす基準クロック信号ＣＫｓを発生させる。 （もっと読む）

【課題】簡単な回路構成で伝送路に入る信号の両電圧レベルに含まれるノイズの減少をする。
【解決手段】ノイズリダクション回路は、入力信号ＩＳ１０と、この入力信号を遅延させる遅延ユニットＤＬ１０の出力信号ＤＬＳ１０との論理積を取る論理積ユニットまたは論理和を取る論理和ユニットのいずれか一方である少なくとも１つの第１の論理ユニット１０と、第１の論理ユニットの後段側に設けられ、論理積ユニットまたは論理和ユニットのいずれかであって上記の一方とは異なる他方である少なくとも２つの第２の論理ユニット１２、１４と、を含み、少なくとも１つの第１の論理ユニット１０および少なくとも２つの第２の論理ユニット１２、１４がカスケード接続されて構成される。 （もっと読む）

【課題】電源投入時やクロックゲーティング時などクロック停止状態から復帰する際にクロック配線や次段クロックドライバのＲＣ成分の影響で最初の一定期間クロック波形が出なくなることを防ぎつつ通常動作時や低速動作するテスト時に消費電力や電源ノイズを低減すること、また過剰な駆動力によって発生するクロック波形のリンギングを低減する。
【解決手段】クロック停止状態から復帰する際にのみブースト回路１２を動作させる。通常同作用バッファ１３は、レファレンス信号ＲＥＦがアクティブである間は、ずっと動作する。 （もっと読む）

【課題】受信側で２値データの受信前にノイズマージンを拡大したり、発生するノイズの低減を図ることのできるインタフェース回路および２値データ伝送方法を実現する。
【解決手段】送信データ１０４は送信バッファ１０３から受信側に送信され、入力バッファ１１２を経て第３のフリップフロップ回路１１３に取り込まれる。検出部１０５は送信データ１０４の経時的な論理変化を検出して、基準電圧制御部１１４から出力される基準電圧調整信号１２４を変化させて２値化の適正化を図ると共に、遅延調整部１０６から出力されるクロック信号の位相を変化させてデータの取り込みを調整する。 （もっと読む）

【課題】回路規模を大きくすることなく、複数の回路を動作させるための夫々のクロックの位相を容易に制御することが可能な半導体集積回路を提供する。
【解決手段】本発明の半導体集積回路４０は、クロックを入力され、クロックの１周期分に相当する同相遅延素子段数ＣＴを求める遅延制御手段４１と、遅延制御手段４１により求められた同相遅延素子段数ＣＴから、所定量の遅延を発生させる遅延素子の段数ＤＥＧＯＵＴ１〜ＤＥＧＯＵＴｎを決定する遅延素子段数決定手段４２と、クロックを遅延素子段数決定手段４２により決定された遅延素子の段数分遅延させる遅延クロック生成手段４３_１〜４３_ｎとを有する （もっと読む）

【解決手段】 ＡＳＩＣソフトウエアデザインツールを用いて配列および配線することができる集積または統合された電源およびクロックグリッド。集積されたグリッドは、電源レールとクロックラインを含む、３つのタイプのグリッドユニットを含む。電源レールおよびクロックラインは、種々のグリッドユニットセルにおいて種々の配向を含む。 （もっと読む）

【課題】電源投入時または回路動作中に電源ラインやグランドラインに伝播するノイズによって、記憶回路が誤動作してしまっていた。この記憶回路をメモリ装置の書き込みと消去との制御信号のラッチ回路として使用した場合、メモリ装置の内容が意図せずに書き換えられてしまうことがあった。
【解決手段】本発明のメモリ回路を構成する記憶回路は、第１のラッチ回路５とこれの反転データを入力する第２のラッチ回路６と、第１のラッチ回路５と第２のラッチ回路６の反転出力信号とを入力するアンド回路１３とを有している。通常時は、第１，第２のラッチ回路同士は、保持するデータが互いに反転しているため、アンド回路１３の出力に変化はないが、ノイズなどにより第１，第２のラッチ回路が保持するデータが互いに同じになると、アンド回路１３からはデータが出力されない。したがって、メモリ回路の電源投入時、動作時を問わず誤動作を防止することができる。 （もっと読む）

【課題】 低消費電力でノイズを除去することができるデグリッチ回路を提供する。
【解決手段】 第１電流源ＩＣＨ１を介して電源ラインに接続され、第２電流源ＩＣＨ２を介して接地されるインバータ２１に電圧ＶＩＮが入力される。インバータ２１には、キャパシタＣ１を介して接地され、トランジスタ２３，２４に接続される。これらのゲート端子には、電源電圧ＶＣＣよりも低い第２制御電圧ＶＰ、接地レベルよりも高い第１制御電圧ＶＮがそれぞれ入力される。トランジスタ２４は、第４電流源ＩＣＨ４を介して接地ラインに接続され、電圧ＶＡはインバータ２６を介してラッチ回路３０の第１の入力端子ＩＮＡに供給される。トランジスタ２３は、第３電流源ＩＣＨ３を介して電源ラインに接続され、電圧ＶＢはインバータ２５を介してラッチ回路３０の第２の入力端子ＩＮＢに供給される。 （もっと読む）

【課題】電源ノイズ発生の主要因のひとつである、内部ロジックでのゲートの出力変化による電源電流変動を低減すること。
【解決手段】ゲート回路１０５−１の出力変化を受けてゲート回路１０６−１、２の出力が変化するとき、ゲート回路１０６−１とゲート回路１０６−２ではスレッショルド電圧が異なるため、出力変化が発生するタイミングが異り、また、ゲート回路１０６−１、２の出力変化を受けてゲート回路１０７−１〜４の出力が変化するとき、ゲート回路１０７−１、３とゲート回路１０７−２、４ではスレッショルド電圧が異なるため、出力変化が発生するタイミングが異なることにより、電源電流の変化は分散し、各電源ラインに発生する電源電流のピークが低減され、電源ノイズを抑制することができる。 （もっと読む）

【課題】 クロストークノイズを安定して減少させることができ、クロストークノイズに起因する回路誤動作を確実に防止できるノイズ低減回路を提供する。
【解決手段】 電源側に並列に接続された第一及び第二のトランジスタと、前記第二のトランジスタの出力側に直列接続された抵抗手段とを設け、前記抵抗手段の出力側と前記第一のトランジスタの出力側とを出力ノードで接続し、前記出力ノードから出力される出力電圧の変化が段階的になるように前記第一及び第二のトランジスタのオン／オフ動作タイミングを制御する制御回路を備えた。 （もっと読む）